KR20130098291A - 반도체 및 태양 전지 웨이퍼 - Google Patents

반도체 및 태양 전지 웨이퍼 Download PDF

Info

Publication number
KR20130098291A
KR20130098291A KR1020137002422A KR20137002422A KR20130098291A KR 20130098291 A KR20130098291 A KR 20130098291A KR 1020137002422 A KR1020137002422 A KR 1020137002422A KR 20137002422 A KR20137002422 A KR 20137002422A KR 20130098291 A KR20130098291 A KR 20130098291A
Authority
KR
South Korea
Prior art keywords
wafer
active
substrate
soi
bonded
Prior art date
Application number
KR1020137002422A
Other languages
English (en)
Inventor
구오치앙 데이비드 장
롤란드 반다메
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈, 인크. filed Critical 엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Publication of KR20130098291A publication Critical patent/KR20130098291A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

SOI 또는 접합 웨이퍼는 단면이 사다리꼴 형상인 상부, 및 곡선 형상의 외연부 에지를 갖는 하부를 포함한다.

Description

반도체 및 태양 전지 웨이퍼{SEMICONDUCTOR AND SOLAR WAFERS}
본 발명은 SOI(silicon on insulator) 접합 구조체와 같은 반도체 및 태양전지 웨이퍼에 관한 것이며, 더 구체적으로는 접합 SOI 웨이퍼 및 접합 SOI 웨이퍼의 제조 방법에 관한 것이다.
반도체 웨이퍼는 일반적으로 개별 웨이퍼로 슬라이스되는 단결정 잉곳(예를 들어, 실리콘 잉곳)으로부터 제조된다. 본 명세서에서는 실리콘으로 구성된 반도체 웨이퍼를 언급하고자 하지만, 게르마늄, 갈륨 비소 또는 하기 서술한 다른 재료와 같은 다른 재료들도 또한 사용될 수 있다. 웨이퍼의 한 종류는 SOI(silicon-on-insulator) 웨이퍼이다. SOI 웨이퍼는 실리콘 기판상에 배치되는 절연층(즉, 산화물층) 위에 실리콘 박층(활성층)을 포함한다. 접합 SOI 반도체 웨이퍼는 일종의 SOI 구조체이다.
디바이스 폭 축소, 전력 절감, 초고속 성능, 및/또는 전자 산업에서의 특수애플리케이션으로 인해, SOI(silicon-on-insulator) 웨이퍼에 대한 수요가 증가하고 있다. 하나의 도전사항은, 층간 박리(delamination)를 방지하기 위해 지지 기판에 접합된 활성층 웨이퍼의 미접합 외부 주변부(unbonded outer peripheral portion)를 효과적으로 제거하는 것이다. 층간 박리는 웨이퍼의 가공 및/또는 디바이스 라인에서 입자 오염을 야기할 수 있다.
SOI 웨이퍼 제조시, 웨이퍼 파손, 크랙 및/또는 입자 발생을 방지하기 위해, 접합되는 두 개의 웨이퍼의 외부 주변부에 R 또는 T 면취(chamfering) 또는 에지 모방 절삭(edge profiling)(하기에 더 설명)을 수행한다. 또한, 접합 기판의 외부 주변부는 웨이퍼링(wafering) 단계로 인해 불균일한 두께를 갖는다. 이러한 불균일한 두께 때문에, 접합 공정 중에 외부 주변부는 전혀 접합되지 않고/않거나 약하게 접합된다. 연삭, 식각, 연마 등과 같은 공정으로 활성 웨이퍼 두께가 감소하는 경우, 이러한 미접합 부분은 막 두께 감소 공정중에 접합 기판으로부터 부분적으로 층간 박리된다. 층간 박리된 부분은 막 두께 감소, 세정 및 측정 공정에 있어서 문제를 유발한다. 또한, 디바이스 공정에서, 잔류하는 미접합 부분이 층간 박리되고, 이는 입자 발생을 유발하여 디바이스 수율에 심각한 영향을 미친다.
층간 박리를 해결하기 위한 몇 가지의 종래 기술 시도가 있었다. 예를 들어, 도 1a-1d는 기판 웨이퍼(S)와 활성층 웨이퍼(A)를 서로 접합시킨 다음 접합 웨이퍼(W)의 에지 주변부를 면취하는 단계의 진행을 도시한다. 도 1a는 활성층 웨이퍼 하부의 기판을 도시하고, 도 1b는 접합 웨이퍼를 도시한다. 도 1c는 웨이퍼의 외연부 에지(outer peripheral edge)를 연삭하는 연삭기(G)를 도시하며, 도 1d는 완성된 SOI 웨이퍼(W)(완성된 웨이퍼는 더 처리됨을 주목한다)를 도시한다. 이 방법은 일본 특허 출원 제1986-256621호에 도시된 것과 실질적으로 유사한 것으로 생각된다. 이 예의 다른 결점 중에, 웨이퍼(W)의 직경이 표준 웨이퍼 직경 보다 작으며, 이는 후속 취급 설비 및 지그에 있어서 문제를 유발한다.
도 2a-2d에 도시된 다른 종래 기술 예에서, 접합 SOI 웨이퍼(W)는 상술한 바와 같이 활성층 웨이퍼(A) 및 기판 웨이퍼(S)로부터 형성된다. 웨이퍼 에지는, 도 2b-2c에 도시된 바와 같이 활성 웨이퍼(A)는 외부 에지 전체가 연삭 제거되지만 기판은 일부만 연삭 제거되도록 연삭된다. 이 방법은 일본 특허 출원 제1989-227441호에 도시된 것과 실질적으로 유사한 것으로 생각된다. 이 방법은 효율이 낮다는 문제가 있다.
도 3a에 도시된 종래 기술 예에서, 활성 웨이퍼(A)는 그 에지가 연삭되어 레지(ledge)(L)를 형성한다(따라서 웨이퍼(A)는 예비-연삭 웨이퍼이다). 도 3b에서 웨이퍼(A)는 기판 웨이퍼(S)에 접합된다. 도 3c에서, 접합 SOI 웨이퍼(W)의 상단 표면을 연삭하여 레지(L)를 제거하고, 도 3d에 완성된 웨이퍼를 도시한다. 활성층 웨이퍼의 미접합 부분은 이후에 하향 연삭될 수 있다. 이 방법은 일본 특허 출원 제1992-85827호에 도시된 것과 실질적으로 유사한 것으로 생각된다.
종래 기술 도 4a에서, 접합 SOI 웨이퍼(W)는 상술한 바와 같이 활성층 웨이퍼(A) 및 기판 웨이퍼(S)로부터 형성된다. 도 4b에서, 활성 웨이퍼(A)의 상부 주변 에지(E)를 연삭하여 도 4c에 도시된 레지(L)를 형성한다. 도 4d의 웨이퍼 가공을 완성하기 위해서, 선택 식각, 연마 및/또는 PAC(plasma assisted chemical etching) 공정을 사용하여 활성층 웨이퍼(A)의 외연부 에지에서 미접합 부분을 제거한다. 이 방법은 본 명세서에 참조로 원용된 미국 특허 제6,534,384 B2호에 도시된 것과 실질적으로 유사한 것으로 생각된다. 보이는 바와 같이, 완성된 웨이퍼를 형성하기 위해서 다수의 단계들이 필요하다.
종래 기술 도 5a에서, 활성층 웨이퍼(A)는 접합 전에 하부 표면에 형성된 그루브(R)를 포함한다. 도 5b에서 활성 웨이퍼(A)는 기판 웨이퍼(S)에 접합된다. 이 방법은 본 명세서에 참조로 원용된 미국 특허 출원 제2009/0203167 A1호에 도시된 것과 실질적으로 유사한 것으로 생각된다. 도 5c에서, 그루브(R)의 반대측 상의 웨이퍼(A) 상에 연삭을 수행한다. 도 5d의 완성된 웨이퍼(W)에 도시된 바와 같이, 웨이퍼를 소정의 두께로 연삭한 후에 웨이퍼(A)의 외부 주변부의 미접합 부분을 제거할 수 있다.
접합 구조체의 활성층 외부 주변부의 층간 박리를 방지하는 현재의 방법의 약점에 대처하는, 웨이퍼 표면 처리 방법 및 웨이퍼에 대한 달성되지 않은 요구가 여전히 남아 있다.
한 양태에서, SOI 웨이퍼는 단면이 사다리꼴 형상인 상층부 및 곡선 형상의 외연부 에지를 갖는 하부를 포함한다.
다른 양태에서, SOI 구조체는 활성 웨이퍼 및 기판 웨이퍼를 포함하며, 활성 웨이퍼는 단면이 사다리꼴 형상이고 기판 웨이퍼는 외연부 에지가 곡선 형상이다.
또 다른 양태에서, 접합 반도체 웨이퍼는 서로 접합된 활성 웨이퍼 및 기판 웨이퍼를 포함한다. 활성 웨이퍼는, 활성 웨이퍼의 단면이 사다리꼴 형상을 갖도록 각이진 형상을 포함하는 외연부 에지를 포함한다. 기판 웨이퍼의 상부 주변 에지는 활성층 웨이퍼의 사다리꼴 형상의 최하부를 규정한다.
상술한 양태들과 관련하여 주목된 특징들에 대한 각종 개선점이 존재한다. 상술한 측면들에 추가의 특징들도 또한 통합될 수 있다. 이러한 개선점 및 추가의 특징은 개별적으로 또는 임의의 조합으로 존재할 수 있다. 예를 들어, 임의의 예시된 실시예와 관련하여 하기 논의된 각종 특징들은 상술한 임의의 양태들에 단독 또는 임의의 조합으로 통합될 수 있다.
도 1a-5d는 SOI 웨이퍼를 제조하기 위한 종래 기술 방법을 도시하는 측면도이다.
도 6은 한 실시예에 따른 SOI 웨이퍼의 제조 방법을 도시하는 플로우챠트이다.
도 7a-7e는 도 6의 제조 방법의 양태들을 도시하는 측면도의 연속이다.
도 8은 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 도시하는 플로우챠트이다.
도 9a-9d는 도 8의 제조 방법의 양태들을 도시하는 측면도의 연속이다.
도 10 및 도 11은 사다리꼴 연삭 단계를 수행하기 위한 한 실시예의 연삭 휠을 도시한다.
도 12는 도 10의 연삭 휠의 그루브와 정렬된 SOI 웨이퍼의 측면도이다.
도 13은 사다리꼴 연삭후 SOI 웨이퍼의 확대도이다.
도면들은 크기가 조정되지 않았으며, 부분들은 예시적 목적으로 확대된다. 도면 전반에 걸쳐, 상응하는 참조 부호는 상응하는 부분을 나타낸다.
이제 도 6 및 도 7a-7e를 참조하여, 접합 웨이퍼(이와 다르게는, SOI 구조체 또는 SOI 웨이퍼)를 제조하거나 가공하는 방법(100)이 도시된다. 도 7a에 도시한 바와 같은 활성 웨이퍼(101) 및 기판 웨이퍼(103)는 종래의 웨이퍼이다. 둘 다 경면-연마 전면(mirror-polished front surface)(101F, 103F)을 가지며 상대적으로 결함이 없다.
활성 웨이퍼(101) 및 기판 웨이퍼(103)는 SOI 구조체에 사용하기에 적합한 임의의 단결정 반도체 재료일 수 있다. 일반적으로, 웨이퍼는, 실리콘, 게르마늄, 갈륨 비소, 실리콘 게르마늄, 질화 갈륨, 질화 알루미늄, 인산, 사파이어 및 그의 조합으로 구성된 그룹으로부터 선택된 재료로 구성될 수 있다. 한 실시예에서, 웨이퍼(101, 103)는 실리콘으로 제조된다.
활성 웨이퍼의 전면 상에 산화물 층을 증착한다(102). 산화는 통상적으로 수직 가열로(vertical furnace), 예를 들어 시판중인 AMS400에서 수행된다. 이어서 웨이퍼의 전면을 기판 웨이퍼의 전면에 접합시켜(104) 도 7b에 도시된 바와 같은 접합 웨이퍼(105)를 형성한다. 접합은, 오스트리아 EV그룹의 모델 EVG® 850과 같은 도구를 이용하여 종래의 친수성 접합 공정으로 수행될 수 있다. 접합을 강화하기 위해 (펜실베니아 TPS의 모델 Blue M과 같은) 전기 오븐에서 열처리(106)를 적절히 수행한다. 다음 단계인 사다리꼴 연삭(108)을 도 7c를 참조로 하기에 더 서술한다. 도 7d에 도시한 표면 연삭(110)은, 일본 디스코(Disco)사의 모델 DFG-830과 같은 단일면(single side) 연삭기를 이용하여 적절히 수행된다. 표면 연삭(110)은 적절하게는 황삭 단계 및 정밀 연삭 단계를 포함한다. 황삭은 20-30 미크론의 그릿(grit) 사이즈로 600 메쉬를 이용하여 수행되는 것이 적절하며, 정밀 연삭은 3000 메쉬 및 그릿 사이즈가 2-6 미크론이다.
다시 도 6을 참조하여, 다음으로 접합 웨이퍼(105) 상에서 식각(112)이 수행되며, 산 식각제도 사용할 수는 있으나, 알칼리 식각제를 이용하여 종래의 식각 장비에서 수행하는 것이 적절하다. 이어서 연마(114)가 수행되며, 스트라스바우(Strasbaugh)사 Mark 9-K를 이용한 전면(105F) 상의 단일면 연마가 적절하다. 이와 달리, 연마(114)는 전면(105F) 및 배면(105B) 모두에 대한 양면 연마일 수 있다. 접합 웨이퍼(105)의 마무리(116)는, 평탄도 및 입자 총수와 같은 모든 필요 변수에 대한 웨이퍼 검사, 및 다음의 소비자로의 선적을 위한 웨이퍼 패키징을 포함한다.
도 7e 및 13에서 볼 수 있는 바와 같이, 마무리되거나 접합된 웨이퍼(105)는 사다리꼴 형상을 갖는 상층부를 갖는다. 더 구체적으로, 활성층 웨이퍼(101)의 나머지 부분 및 기판 웨이퍼의 상대적으로 작은 부분을 포함하는 상층부는, 웨이퍼가 사다리꼴 형상을 갖거나 단면이 사다리꼴을 갖는 것으로 지칭되도록 외연부 에지부가 경사진다. 접합 웨이퍼(105)(본 실시예에서는 기판 웨이퍼(103)에 실질적으로 상응함)의 하층부는, 그의 외연부 에지가 종래의 사면(bevel) 또는 둥근 형상(광범위하게는, 곡선 형상)을 가져서 사다리꼴 형상을 갖지 않음을 주목한다. 본 실시예에서 접합 웨이퍼(105)의 상층부는 활성 웨이퍼(101)와 실질적으로 일치한다.
다시 도 7c를 참조하면, 활성 웨이퍼(101)의 외연부 에지는 연삭 휠과 접촉하게 되며 접합 웨이퍼(105)의 전면(105F)에 대해 비스듬히 연삭된다. 각도는 약 3°와 10°사이인 것이 적절하며, 본 실시예에서 각도는 약 7°이다. 도 7d에 도시된 바와 같이 외연부 에지 전체가 연삭될 때까지 에지 연삭을 수행한다. 연삭에 의해 외연부 에지의 임의의 노치(notch)가 제거된다. 연삭은 적절하게는, 비스듬하거나 경사진 부분의 길이가 약 1 mm와 1.5 mm사이, 예를 들어 약 1.25 mm이도록 실시할 수 있다. 연삭 각도 및 깊이는, 사다리꼴 연삭중에 기판 웨이퍼(103)의 상부 사면(119)의 작은 부분이 제거되도록 하는 것임을 주목한다.
도 7c에서, 활성 웨이퍼(101)의 표면은, 도 7d에 도시된 바와 같이, 40-50 미크론의 두께를 가질 때까지 연삭된다. 도 7d에서 활성 웨이퍼(101)의 사다리꼴 형상을 주목한다. 또한, 에지 연삭은 기판 웨이퍼(103)의 일부가 연삭되도록 수행한다.
도 8 및 9a-9d를 참조하면, 연삭 단계는 도 6 및 7a-7d의 단계와 비교하여 반대이다. 다시 말하자면, 사다리꼴 연삭 전에 활성 웨이퍼(101)의 표면이 먼저 연삭된다. 이러한 순서의 단계를 도 8에 도시한다. 또다시, 표면 연삭 단계는 황삭 단계 및 정밀 연삭 단계를 포함할 수 있다. 황삭은 600 메쉬 및 20 내지 30 미크론의 그릿 사이즈를 이용하여 수행되는 것이 적절하고, 정밀 연삭은 3000 메쉬 및 2 내지 6 미크론의 그릿 사이즈이다. 표면을 도 9b에 도시된 바와 같이 연삭한 다음, 에지가 도 9d에 도시된 사다리꼴 형상을 가질 때까지 도 9c에서 활성 웨이퍼(101)의 에지를 연삭한다.
도 10 및 11으르 참조하면, 한 실시예의 연삭 휠(151)(광범위하게는, 사다리꼴 연삭 도구)은 사다리꼴 연삭(108)의 수행을 위해 설계된다. 휠(151)은 사다리꼴 연삭을 수행하는 종래의 에지 모방 절삭기(152) 상에 장착되도록 적응된다. 본 실시예에서, 모방 절삭기는 200 mm 직경 웨이퍼용으로 적응된 STC EP-5800RHO 기계이다. 휠(151)은 모방 절삭기(152)의 축(153) 상에 장착된다.
본 실시예의 휠(151)은 링-형상 또는 환형이며 모방 절삭기(152)의 축(151) 상에 휠을 장착하도록 적응된 중심 홀(154)을 갖는다. 휠(151)은 중심 홀 직경(HD)이 30 mm인 202 mm의 직경(D) 및 20 mm의 두께를 갖는다. 본 실시예의 휠(151)은 휠의 외부 에지에 배치된 상부 그루브(155), 중앙 그루브(157) 및 하부 그루브(159)를 갖는다. 본 실시예에서 그루브(155, 157, 159)는 일반적으로 V-형상이다. 휠(151)은 이와 달리, 본 발명의 범위 이내에서, 하나의 그루브 만을 가질 수 있거나, 사실상 임의의 다른 숫자의 그루브를 가질 수 있음을 주목한다.
본 실시예에서, 상부 및 중앙 그루브(155, 157)는 정밀 연삭에 맞춰지고 하부 그루브(159)는 황삭에 적응된다. 각 그루브는 적절하게는 다이아몬드 그릿을 포함한다. 정밀 연삭을 위해, 다이아몬드 그릿 사이즈는 2000 또는 3000 메쉬가 적절하다. 황삭을 위해, 600 메쉬 또는 800 메쉬가 적절하다. 휠(151)은, 다른 재료를 고려할 수도 있지만, 금속 합금, 알루미늄 합금 또는 스테인레스 스틸로 제조되는 것이 적절하다.
본 실시예의 각 그루브 벽(wall)은 그루브 바닥에서부터 그루브 상단까지 경사지며 편평한 바닥을 갖는다. 본 실시예에서, 경사는 약 7°각도이다. 기판 웨이퍼 또는 웨이퍼의 배면이 사다리꼴 연삭 도중 그루브와 접촉하지 않도록, 그루브 바닥의 폭은 총 두께가 약 200 mm인 접합 웨이퍼에 사용하기 위해 약 1.8 mm이다. 가장 넓은 부분(그루브 상부)에서 각 그루브의 폭은 약 3.5 mm이다. 그루브의 벽은 약 0.2 mm의 반경에서 그루브 바닥으로 굽어진다. 그루브 깊이(GD)는 약 6.0 mm이며 그루브 루트 깊이(root depth)(RD)는 약 8.0 mm이다.
휠(151)은, STC EP-5800 RHO의 축 상과 같은 에지 모방 절삭기(152) 상에 설치된다. 휠 설치후, 휠(151)의 그루브(155)와 접합 웨이퍼(105)가 도 12에 도시된 바와 같이 정렬되도록, 축 높이(종방향) 및 거리(횡방향)가 미세 조정된다. 기판 웨이퍼 에지의 최외곽 부분 및 바닥 표면은 연삭 그루브(155)와 접촉하지 않음을 주목한다. 이어서, 상술한 바와 같이 사다리꼴 연삭을 수행한다. 거친 그릿 그루브 또는 정밀 그릿 그루브 중 어느 하나, 또는 두 그릿 그루브 모두(먼저 거친 그릿 그루브, 다음에 정밀 그릿 그루브)를 이용하여 사다리꼴 연삭을 수행할 수 있다. 연삭은, 예를 들어 에지 품질 요건에 따라 단일 패스 또는 다중 패스 공정으로서 수행될 수 있다.
상기 예시적 방법을 적용하여, 기판 웨이퍼 상에 접합된 활성층 웨이퍼의 미접합 외부 주변부를 제거한다. 이는 접합 웨이퍼의 외부 주변부가 좀더 단단하게 접합되는 결과를 낳는다. 적절한 방법으로, 활성층 웨이퍼를 지지 기판 상에 접합하고 접합된 쌍들을 접합후(post-bond) 열처리한 후에, 사다리꼴 연삭을 적용하여 활성층 웨이퍼의 미접합 외부 주변부를 제거한다. 휠(151)과 같은 에지 연삭 휠을 사용하여 사다리꼴 연삭 단계를 수행할 수 있다. 다른 장점 가운데, 본 발명의 실시예에 따른 접합 웨이퍼는 층간 박리가 덜 일어나게 된다. 더, 접합 웨이퍼는, 그렇지 않은 경우에 웨이퍼의 가공/디바이스 라인에서 층간 박리된 미접합 부분으로 인해 발생할 수 있는 입자 오염을 억제 또는 방지한다.
본 발명의 구성요소 또는 그의 실시예(들)를 도입할 때, 관사 "한(a)", "한(an)", "그(the)" 및 "상기(said)"는, 하나 이상의 구성요소가 존재함을 의미하고자 한다. 용어 "함유하는(comprising)", "포함하는(including)" 및 "갖는(having)"은 포괄적인 것을 의도하며 제시된 구성요소들 이외의 추가의 구성요소들이 존재할 수 있음을 의미한다.
본 발명의 범위를 벗어나지 않고 상기 구성에서 각종 변경이 이루어질 수 있으므로, 상기 서술내용에 포함되고 첨부 도면(들)에 도시된 모든 사항은 예시적인 것으로 해석되어야 하며 한정하는 의미로 해석되지 않아야 함을 의도한다.

Claims (19)

  1. SOI(silicon-on-insulator) 웨이퍼로서,
    단면이 사다리꼴 형상인 상부, 및
    곡선 형상의 외연부 에지를 갖는 하부
    를 포함하는 SOI 웨이퍼.
  2. 제1항에 있어서, 상기 웨이퍼는 활성 웨이퍼 및 기판 웨이퍼를 포함하는 SOI 웨이퍼.
  3. 제2항에 있어서, 상기 활성 웨이퍼 및 기판 웨이퍼는 모두 실리콘으로 이루어진 SOI 웨이퍼.
  4. 제2항에 있어서, 상기 상부는 상기 활성 웨이퍼와 실질적으로 일치하는 SOI 웨이퍼.
  5. 제4항에 있어서, 상기 상부는, 상기 기판 웨이퍼의 상부 주변 에지를 포함하며, 상기 사다리꼴 형상은 그 최하부가 상기 기판 웨이퍼의 상부 주변 에지에 의해 규정되는 SOI 웨이퍼.
  6. 제5항에 있어서, 상기 활성 웨이퍼와 상기 기판 웨이퍼 사이에 배치된 산화물층을 더 포함하는 SOI 웨이퍼.
  7. 제2항에 있어서, 상기 기판 웨이퍼는 단면이 사다리꼴 형상이 아닌 SOI 웨이퍼.
  8. SOI 구조체로서,
    활성 웨이퍼 및 기판 웨이퍼를 포함하며,
    상기 활성 웨이퍼는 단면이 사다리꼴 형상이고 상기 기판 웨이퍼는 곡선 형상의 외연부 에지를 갖는 SOI 구조체.
  9. 제8항에 있어서, 상기 활성 웨이퍼 및 기판 웨이퍼는 모두 실리콘으로 이루어진 SOI 구조체.
  10. 제8항에 있어서, 상기 기판 웨이퍼의 상부 주변 에지는 상기 활성층 웨이퍼의 사다리꼴 형상의 최하부를 규정하는 SOI 구조체.
  11. 제10항에 있어서, 상부는 상기 활성 웨이퍼와 실질적으로 일치하는 SOI 구조체.
  12. 제11항에 있어서, 상기 상부는 상기 기판 웨이퍼의 상부 주변 에지를 포함하며, 상기 사다리꼴 형상은 그 최하부가 상기 기판 웨이퍼의 상부 주변 에지에 의해 규정되는 SOI 구조체.
  13. 제12항에 있어서, 상기 활성층 웨이퍼와 상기 기판 웨이퍼 사이에 배치된 산화물층을 더 포함하는 SOI 구조체.
  14. 제13항에 있어서, 상기 기판 웨이퍼는 단면이 사다리꼴 형상이 아닌 SOI 구조체.
  15. 접합 반도체 웨이퍼(bonded semiconductor wafer)로서,
    서로 접합된 활성 웨이퍼 및 기판 웨이퍼
    를 포함하며,
    상기 활성 웨이퍼는 상기 활성 웨이퍼의 단면이 사다리꼴 형상을 갖도록 각이진(angled) 형상을 포함하는 외연부 에지를 포함하고, 상기 기판 웨이퍼의 상부 주변 에지는 상기 활성층 웨이퍼의 사다리꼴 형상의 최하부를 규정하는 접합 반도체 웨이퍼.
  16. 제15항에 있어서, 상기 활성 웨이퍼 및 기판 웨이퍼는 모두 실리콘으로 이루어진 접합 반도체 웨이퍼.
  17. 제15항에 있어서, 상기 기판 웨이퍼는 곡선 형상의 외연부 에지를 갖고, 단면이 사다리꼴 형상이 아닌 접합 반도체 웨이퍼.
  18. 제17항에 있어서, 상기 접합 웨이퍼의 상부는 상기 활성 웨이퍼와 실질적으로 일치하는 접합 반도체 웨이퍼.
  19. 제18항에 있어서, 상기 활성 웨이퍼와 상기 기판 웨이퍼 사이에 배치된 산화물층을 더 포함하는 접합 반도체 웨이퍼.
KR1020137002422A 2010-07-30 2011-07-22 반도체 및 태양 전지 웨이퍼 KR20130098291A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/847,011 US8310031B2 (en) 2010-07-30 2010-07-30 Semiconductor and solar wafers
US12/847,011 2010-07-30
PCT/IB2011/053284 WO2012014138A1 (en) 2010-07-30 2011-07-22 Semiconductor and solar wafers

Publications (1)

Publication Number Publication Date
KR20130098291A true KR20130098291A (ko) 2013-09-04

Family

ID=44532976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002422A KR20130098291A (ko) 2010-07-30 2011-07-22 반도체 및 태양 전지 웨이퍼

Country Status (8)

Country Link
US (1) US8310031B2 (ko)
EP (1) EP2599118B1 (ko)
JP (1) JP2013536575A (ko)
KR (1) KR20130098291A (ko)
CN (1) CN103053019A (ko)
SG (1) SG187054A1 (ko)
TW (1) TWI601285B (ko)
WO (1) WO2012014138A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048912A (ko) 2015-09-02 2018-05-10 캐논 가부시끼가이샤 임프린트 장치, 임프린트 방법 및 물품 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256621A (ja) 1985-05-08 1986-11-14 Toshiba Corp 接着型半導体基板の製造方法
JP2658135B2 (ja) 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0485827A (ja) 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
US5344524A (en) 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5668045A (en) 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JPH11320363A (ja) 1998-05-18 1999-11-24 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US20050161808A1 (en) 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
JP5122731B2 (ja) 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4839818B2 (ja) 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US7666741B2 (en) 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
JP2007214255A (ja) * 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd 貼り合わせｓｏｉウェーハの製造方法
DE102006022089A1 (de) 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 ｓｏｉ 웨이퍼 제조방법
JP5667743B2 (ja) * 2008-09-29 2015-02-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048912A (ko) 2015-09-02 2018-05-10 캐논 가부시끼가이샤 임프린트 장치, 임프린트 방법 및 물품 제조 방법

Also Published As

Publication number Publication date
CN103053019A (zh) 2013-04-17
EP2599118B1 (en) 2016-09-14
EP2599118A1 (en) 2013-06-05
JP2013536575A (ja) 2013-09-19
US8310031B2 (en) 2012-11-13
US20120025353A1 (en) 2012-02-02
SG187054A1 (en) 2013-02-28
WO2012014138A1 (en) 2012-02-02
TW201214701A (en) 2012-04-01
TWI601285B (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR20130132388A (ko) 웨이퍼의 사다리꼴 연삭용 연삭 장치
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
KR102312812B1 (ko) 접합 soi 웨이퍼의 제조방법
KR20130136961A (ko) 반도체 및 태양 전지 웨이퍼 및 그의 가공 방법
US8603897B2 (en) Method for manufacturing bonded wafer
JP2007214256A (ja) Ｓｏｉウェーハ
CN110060959B (zh) 贴合晶片的制造方法
KR20130098291A (ko) 반도체 및 태양 전지 웨이퍼
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
CN106796874B (zh) 半导体装置的制造方法
JP2018182144A (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
JP2022070034A (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
TW201349333A (zh) 薄化晶圓及晶圓薄化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application