TWI601285B - 半導體與太陽能晶圓 - Google Patents

半導體與太陽能晶圓 Download PDF

Info

Publication number
TWI601285B
TWI601285B TW100126842A TW100126842A TWI601285B TW I601285 B TWI601285 B TW I601285B TW 100126842 A TW100126842 A TW 100126842A TW 100126842 A TW100126842 A TW 100126842A TW I601285 B TWI601285 B TW I601285B
Authority
TW
Taiwan
Prior art keywords
wafer
insulator
substrate
peripheral edge
cross
Prior art date
Application number
TW100126842A
Other languages
English (en)
Other versions
TW201214701A (en
Inventor
國強 大衛 張
羅蘭 凡達米
Original Assignee
Ｍｅｍｃ電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｅｍｃ電子材料公司 filed Critical Ｍｅｍｃ電子材料公司
Publication of TW201214701A publication Critical patent/TW201214701A/zh
Application granted granted Critical
Publication of TWI601285B publication Critical patent/TWI601285B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)

Description

半導體與太陽能晶圓
本發明係關於諸如絕緣體上矽(SOI)接合結構之半導體與太陽能晶圓，且更特定言之，係關於一種接合SOI晶圓及一種用於製造接合SOI晶圓之方法。
半導體晶圓大體上係由單晶棒(crystal ingot)(例如，矽棒)製備，該單晶棒被切成多個個別晶圓。儘管本文中參考由矽構造之半導體晶圓，但亦可使用其他材料，諸如，鍺、砷化鎵或下文描述之其他材料。一種類型的晶圓為絕緣體上矽(SOI)晶圓。SOI晶圓包括在絕緣層(亦即，氧化物層)頂部上之薄矽層(作用層)，該絕緣層又安置於矽基板上。接合SOI半導體晶圓為一種類型之SOI結構。
歸因於裝置寬度縮小、電力節省、超高速執行及/或在電子工業中之特別應用，對SOI(絕緣體上矽)晶圓之需求正在增加。一個挑戰為有效地移除接合至支撐基板之作用層晶圓的未接合外部周邊部分，以便避免分層。分層可在晶圓之製程及/或裝置線中導致粒子污染。
在製造SOI晶圓時，待接合之兩個晶圓的外部周邊部分經受R或T去角(Chamfering)或邊緣輪廓化(如下文進一步所描述)，以便防止晶圓破損、破裂及/或粒子產生。又，接合基板之外部周邊部分歸因於晶圓處理(wafering)步驟而具有不均勻之厚度。因為此不均勻之厚度，所以在接合製程期間，該外部周邊部分根本不接合或微弱地接合。當藉由諸如研磨、蝕刻、拋光等之製程來減小作用晶圓厚度時，在膜厚度減小製程期間，此未接合部分與該接合基板部分地分層。該等分層之部分為膜厚度減小、清洗及量測程序帶來問題。此外，在裝置製程中，剩餘未接合部分經分層，此情形導致粒子產生且嚴重影響裝置良率。
已存在用以解決分層之若干先前技術嘗試。舉例而言，圖1A至圖1D展示用於將基板晶圓S與作用層晶圓A彼此接合且接著對該接合晶圓W之邊緣周邊部分去角的一系列步驟。圖1A展示在該作用層晶圓下方之基板，且圖1B展示接合晶圓。圖1C展示研磨晶圓之外部周邊邊緣的研磨機G，且圖1D展示完成的SOI晶圓W(應注意，該完成晶圓經進一步處理)。咸信此方法實質上與在日本專利申請案第1986-256621號中所展示之方法類似。連同此實例之其他缺點，該晶圓W之直徑小於標準晶圓直徑，此情形為下游處置設施及夾具帶來問題。
在圖2A至圖2D中所展示之另一先前技術實例中，由作用層晶圓A及基板晶圓S形成接合SOI晶圓W，如上文所描述。如圖2B至圖2C中所展示，研磨晶圓邊緣以使得研磨掉作用晶圓A之整個外部邊緣，但僅研磨掉基板之一部分。咸信此方法實質上與在日本專利申請案第1989-227441號中所展示之方法類似。此方法遭遇不良效率之問題。
在圖3A中所展示之先前技術實例中，在作用晶圓A之邊緣處研磨作用晶圓A以形成凸出部分L(晶圓A因此為經預先研磨之晶圓)。在圖3B中，將晶圓A接合至基板晶圓S。在圖3C中，研磨接合SOI晶圓W之頂表面以移除凸出部分L，且在圖3D中展示完成晶圓。此後可研磨光作用層晶圓之未接合部分。咸信此方法實質上與在日本專利申請案第1992-85827號中所展示之方法類似。
在先前技術圖4A中，由作用層晶圓A及基板晶圓S形成接合SOI晶圓W，如上文所描述。在圖4B中，在作用晶圓A之上部周邊邊緣E處研磨作用晶圓A以形成在圖4C中所展示之凸出部分L。為完成圖4D之晶圓處理，使用選擇性蝕刻、拋光及/或PAC(電漿輔助化學蝕刻)製程以自作用層晶圓A之外部周邊邊緣移除未接合部分。咸信此方法實質上與在美國專利第6,534,384 B2號中所展示之方法類似，該案以引用之方式併入本文中。如可見，需要許多步驟來形成該完成晶圓。
在先前技術圖5A中，在接合之前，作用層晶圓A包括在其下表面中形成之溝槽R。在圖5B中，將作用晶圓A接合至基板晶圓S。咸信此方法實質上與在美國專利申請案第2009/0203167 A1號中所展示之方法類似，該案以引用之方式併入於本文中。在圖5C中，在與溝槽R相反之側上對晶圓A執行研磨。可在將該晶圓研磨至預定厚度之後移除晶圓A之外部周邊部分之未接合部分，如在圖5D之完成晶圓W中所展示。
仍存在對解決防止接合結構的作用層之外部周邊部分之分層的當前方法之缺點的晶圓表面處理方法及晶圓的尚未滿足之需要。
在一態樣中，一種絕緣體上矽晶圓包含一在橫截面上具有一梯形形狀之上部部分及一具有一外部周邊邊緣之下部部分，該外部周邊邊緣具有一彎曲形狀。
在另一態樣中，一種絕緣體上矽結構包含一作用晶圓及一基板晶圓，該作用晶圓在橫截面上具有一梯形形狀且該基板晶圓具有一具有一彎曲形狀之外部周邊邊緣。
在又一態樣中，一種接合半導體晶圓包含彼此接合之一作用晶圓及一基板晶圓。該作用晶圓包括一包括一角形之外部周邊邊緣以使得該作用晶圓在橫截面上具有一梯形形狀。該基板晶圓之一上部周邊邊緣界定該作用層晶圓之該梯形形狀的最下部分。
存在關於上文所提及之態樣所提之特徵的各種改進。其他特徵亦可同樣併入上文所提及之態樣中。此等改進及額外特徵可個別地存在或以任何組合而存在。舉例而言，下文關於所說明實施例中之任一者所論述的各種特徵可單獨地或以任何組合而併入至上文所描述之態樣中之任一者中。
現參看圖6且參看圖7A至圖7E，展示製造或處理接合晶圓(或者，絕緣體上矽結構或SOI晶圓)之方法100。作用晶圓101及基板晶圓103(諸如，在圖7A中所展示之彼等晶圓)為習知晶圓。兩者均具有經鏡面拋光之前表面101F、103F且相對無缺陷。
作用晶圓101及基板晶圓103可為適合用於SOI結構中之任何單晶半導體材料。一般而言，該等晶圓可由選自由以下各者組成之群的材料組成：矽、鍺、砷化鎵、矽鍺、氮化鎵、氮化鋁、磷化物、藍寶石及其組合。在一實施例中，晶圓101、103由矽製成。
在該作用晶圓之前表面上沈積(102)氧化物層。通常在垂直式爐(例如，可購得之AMS400)中執行氧化。接著將該晶圓之前表面接合(104)至該基板晶圓之前表面以形成接合晶圓105，如在圖7 B中所展示。可使用諸如購自Austria之EV Group的Model EVG 850之工具來以習知親水接合製程執行接合。在電烘爐(諸如，購自Pennsylvania之TPS之型號Blue M)中合適地執行熱處理106以加強該接合。下文參看圖7C來進一步描述下一步驟：梯形研磨108。使用單面研磨機(諸如，購自Japan之Disco公司之型號DFG-830)來合適地執行在圖7D中所展示之表面研磨110。表面研磨110合適地包括粗糙研磨步驟及精細研磨步驟。使用600篩目與20至30微米之磨粒大小來合適地執行粗糙研磨，及使用3000篩目及2至6微米之磨粒大小來執行精細研磨。
再次參看圖6，接下來對接合晶圓105執行蝕刻112，且使用鹼性蝕刻劑在習知蝕刻裝置中合適地執行蝕刻112，但亦可使用酸性蝕刻劑。接著執行拋光114且拋光114合適地為使用Strasbaugh Mark 9-K之對前表面105F的單面拋光。或者，拋光114可為對前表面105F及背表面105B兩者之雙面拋光。接合晶圓105之修整116包括針對所有所要求之參數(諸如，平坦度及粒子計數)來檢驗該晶圓，且接著封裝該晶圓以供運輸給客戶。
如自圖7E及圖13可見，該修整或接合之晶圓105具有具梯形形狀之上部部分。更具體言之，包括作用層晶圓101之剩餘部分的上部部分與該基板晶圓之相對小部分在外部周邊邊緣部分處成角度，以使得該晶圓據稱具有梯形形狀或在橫截面上具有梯形形狀。應注意，接合晶圓105之下部部分(在此實施例中，其實質上對應於基板晶圓103)在其外部周邊邊緣處具有習知斜面或圓化形狀(廣義地，彎曲形狀)，且因此不具有梯形形狀。在此實施例中，接合晶圓105之上部部分實質上與作用晶圓101一致。
再次參看圖7C，使作用晶圓101之外部周邊邊緣與該研磨輪接觸，且相對於接合晶圓105之前表面105F成角度地研磨該外部周邊邊緣。該角度合適地在約3°與10°之間，且在此實施例中該角度為約7°。執行該邊緣研磨直至將整個外部周邊邊緣研磨為如在圖7D中所展示為止。該研磨消除在該外部周邊邊緣中之任何凹口。可合適地進行該研磨，以使得角形或傾斜部分之長度在約1 mm與1.5 mm之間(例如，約1.25 mm)。應注意，該研磨之角度及深度為使得在該梯形研磨期間移除基板晶圓103之頂部斜面119的小部分的角度及深度。
在圖7C中，研磨作用晶圓101之表面直至作用晶圓101具有40微米至50微米之厚度為止，如在圖7D中所展示。應注意圖7D中之作用晶圓101之梯形形狀。又，執行邊緣研磨，以使得研磨基板晶圓103之一部分。
參看圖8及圖9A至圖9D，與圖6及圖7A至圖7D之研磨步驟相比，顛倒該等研磨步驟。換言之，在該梯形研磨之前首先研磨作用晶圓101之表面。在圖8中展示步驟之此次序。再次，該表面研磨步驟可包括粗糙研磨步驟及精細研磨步驟。使用600篩目及20至30微米之磨粒大小來合適地執行粗糙研磨，且精細研磨使用3000篩目及2至6微米之磨粒大小。如在圖9B中所展示，研磨該表面，且接著，接下來在圖9C中研磨作用晶圓101之邊緣直至該等邊緣具有在圖9D中所展示之梯形形狀。
參看圖10及圖11，一實施例之研磨輪151(廣義地，梯形研磨工具)經設計以用於執行梯形研磨108。該輪151經調適以安裝於執行該梯形研磨之習知邊緣靠模機152上。在此實施例中，該靠模機為經調適以用於200 mm直徑晶圓之STC EP-5800RHO機器。該輪151安裝於靠模機152之軸件153上。
此實施例之輪151為環形狀或環形且具有經調適以用於將該輪安裝於靠模機152之軸件153上之中心孔154。輪151具有202 mm之直徑D(其中中心孔直徑HD為30 mm)及20 mm之厚度。此實施例之輪151具有安置於該輪之外部邊緣處的上部溝槽155、中心溝槽157及下部溝槽159。在此實施例中，溝槽155、157、159大體上為V形。應注意，在本發明之範疇內，輪151可替代地具有僅一個溝槽，或實務上具有任何其他數目個溝槽。
在此實施例中，上部溝槽155及中心溝槽157經調適以用於精細研磨，且下部溝槽159經調適以用於粗糙研磨。每一溝槽合適地包括鑽石磨粒。對於精細研磨，2000或3000篩目之鑽石磨粒大小為合適的。對於粗糙研磨，600篩目或800篩目為合適的。輪151合適地由金屬合金、鋁合金或不鏽鋼製成，但預期其他材料。
此實施例之每一溝槽壁自該溝槽之底部至該溝槽之頂部而傾斜且具有平坦底部。在此實施例中，該傾斜度為在約7°之角度下。該溝槽之底部的寬度為約1.8 mm以用於與具有約200 mm之總厚度之接合晶圓一起使用，以使得在梯形研磨期間該基板晶圓或該晶圓之背表面與該溝槽不接觸。
每一溝槽在其最寬部分處(該溝槽之頂部)之寬度為約3.5 mm。該溝槽之壁以約0.2 mm之半徑彎曲至該溝槽之底部中。溝槽深度GD為約6.0 mm且該溝槽根部深度RD為約8.0 mm。
輪151安裝於邊緣靠模機152上，諸如，安裝於STC EP-5800 RHO之軸件上。在輪安裝之後，軸件高度(垂直方向)及距離(水平方向)經精細調整，以使得輪151之溝槽155與接合晶圓105對準，如在圖12中所展示。應注意，基板晶圓邊緣之最外部分及該底部表面不與研磨溝槽155接觸。接著，如上文描述來執行梯形研磨。可藉由粗糙磨粒溝槽或精細磨粒溝槽或兩種磨粒溝槽(首先粗糙磨粒溝槽，接著精細磨粒溝槽)來執行梯形研磨。取決於(例如)邊緣品質要求，可將該研磨執行為單遍或多遍製程。
應用上述實例方法以移除接合於基板晶圓上之作用層晶圓的未接合外部周邊部分。此情形導致接合晶圓具有更緊固接合之外部周邊部分。在合適方法中，在將作用層晶圓接合於支撐基板上及該等接合對之接合後熱處理之後，應用梯形研磨以移除作用層晶圓之未接合外部周邊部分。可使用諸如輪151之邊緣研磨輪來執行梯形研磨步驟。連同其他優勢，根據本發明之實施例的接合晶圓較不可能遭受分層。此外，該接合晶圓抑制或防止否則歸因於晶圓之製程/裝置線上的經分層之未接合部分而可能發生之粒子污染。
在介紹本發明或其實施例之元件時，詞「一」及「該」意欲意謂存在該等元件中之一或多者。術語「包含」、「包括」及「具有」意欲為包括性的，且意謂可能存在不同於所列元件的額外元件。
因為在不脫離本發明之範疇的情況下可在上文構造中進行各種改變，所以在上文描述中含有及在隨附圖式中展示之所有內容應意欲解釋為說明性的而不具有限制意義。
100．．．製造或處理結合晶圓之方法
101．．．作用晶圓
101F．．．前表面
103．．．基板晶圓
103F．．．前表面
105．．．接合晶圓
105B．．．背表面
105F．．．前表面
119．．．頂部斜面
151．．．研磨輪
152．．．邊緣靠模機
153．．．軸件
154．．．中心孔
155．．．上部溝槽
157．．．中心溝槽
159．．．下部溝槽
A．．．作用晶圓
D．．．直徑
E．．．上部周邊邊緣
G．．．研磨機
GD．．．溝槽深度
HD．．．中心孔直徑
L．．．凸出物
R．．．溝槽
RD．．．溝槽根部深度
S．．．基板晶圓
W．．．接合晶圓
圖1A至圖5D為展示製造SOI晶圓之先前技術方法的側視圖。
圖6為展示根據一實施例之製造SOI晶圓之方法的流程圖。
圖7A至圖7E為展示圖6之製造方法之態樣的一系列側視圖。
圖8為展示根據另一實施例之製造SOI晶圓之方法的流程圖。
圖9A至圖9D為展示圖8之製造方法之態樣的一系列側視圖。
圖10及圖11展示用於執行梯形研磨步驟之一實施例之研磨輪。
圖12為與圖10之研磨輪之溝槽對準的SOI晶圓之側視圖。
圖13為在梯形研磨之後的SOI晶圓之放大圖。
諸圖未按比例繪製，且出於說明目的而放大多個部分。貫穿諸圖對應參考字元指示對應部分。
100．．．製造或處理結合晶圓之方法

Claims (19)

  1. 一種包括一第一晶圓及一第二晶圓之絕緣體上矽晶圓，該絕緣體上矽晶圓包含：包括該第一晶圓及該第二晶圓之一部分的一上部部分，該上部部分具有在該上部部分之橫截面上界定一梯形形狀之一角形(angled)之外部周邊邊緣；一下部部分，該下部部分包括該第二晶圓及具有在該下部部分之橫截面上界定一彎曲形狀之一彎曲外部周邊邊緣；其中該上部部分之一底部表面之一橫截面面積等於該下部部分之一頂表面之一橫截面面積。
  2. 如請求項1之絕緣體上矽晶圓，其中該絕緣體上矽晶圓包括作為該第一晶圓之一作用晶圓及作為該第二晶圓之一基板晶圓。
  3. 如請求項2之絕緣體上矽晶圓，其中該作用晶圓及該基板晶圓均由矽製成。
  4. 如請求項2之絕緣體上矽晶圓，其中該上部部分與該作用晶圓及該基板晶圓之一部分實質上一致。
  5. 如請求項4之絕緣體上矽晶圓，其中該上部部分包括該基板晶圓之一上部周邊邊緣，該梯形形狀由該基板晶圓之該上部周邊邊緣界定於該上部部分之最下部分處。
  6. 如請求項5之絕緣體上矽晶圓，其進一步包含一安置於該作用晶圓與該基板晶圓之間的氧化物層。
  7. 如請求項2之絕緣體上矽晶圓，其中該基板晶圓在橫截 面上具有僅一部分梯形形狀，該基板晶圓之該橫截面之一剩餘部分具有該彎曲形狀。
  8. 一種絕緣體上矽結構，其包含：一作用晶圓，其具有界定該作用晶圓之一梯形之橫截面形狀的一周邊邊緣；及一基板晶圓，其具有在橫截面上具有一梯形形狀的一上部周邊邊緣及具有一彎曲形狀之一外部周邊邊緣，該作用晶圓及該基板晶圓之一梯形形狀部分形成一上部部分且該基板晶圓之彎曲形狀部分形成一下部部分；其中該上部部分之一底部表面之一橫截面面積等於該下部部分之一頂表面之一橫截面面積。
  9. 如請求項8之絕緣體上矽結構，其中該作用晶圓及該基板晶圓均由矽製成。
  10. 如請求項8之絕緣體上矽結構，其中該基板晶圓之一上部周邊邊緣與該作用晶圓之該周邊邊緣實質上共平面以界定該絕緣體上矽結構之一梯形形狀的一最下部分。
  11. 如請求項10之絕緣體上矽結構，其中該上部部分與該作用晶圓實質上一致。
  12. 如請求項11之絕緣體上矽結構，其中該上部部分包括該基板晶圓之一上部周邊邊緣，該絕緣體上矽結構之該梯形形狀由該基板晶圓之該上部周邊邊緣界定於該上部部分之最下部分處。
  13. 如請求項12之絕緣體上矽結構，其進一步包含一安置於該作用晶圓與該基板晶圓之間的氧化物層。
  14. 如請求項13之絕緣體上矽結構，其中該基板晶圓在橫截面上具有僅一部分梯形形狀，該基板晶圓之該橫截面之一剩餘部分具有該彎曲形狀。
  15. 一種接合半導體晶圓，其包含彼此接合之一作用晶圓及一基板晶圓，該接合半導體晶圓在橫截面上部分具有一梯形形狀；該作用晶圓包括一外部周邊邊緣，該外部周邊邊緣包括一角形以使得該作用晶圓在橫截面上具有該梯形形狀；該基板晶圓之一上部周邊邊緣界定該接合半導體晶圓之該梯形形狀之一最下部分，該接合半導體晶圓之該梯形形狀界定該接合半導體晶圓之一上部部分；及該基板晶圓之一外部周邊邊緣界定該接合半導體晶圓之一下部部分之一彎曲橫截面形狀；其中該上部部分之一底部表面之一橫截面面積等於該下部部分之一頂表面之一橫截面面積。
  16. 如請求項15之接合半導體晶圓，其中該作用晶圓及該基板晶圓均由矽製成。
  17. 如請求項15之接合半導體晶圓，其中該基板晶圓之該外部周邊邊緣在橫截面上具有一彎曲形狀定位於該梯形形狀之下。
  18. 如請求項17之接合半導體晶圓，其中該接合半導體晶圓之該上部部分與該作用晶圓實質上一致。
  19. 如請求項18之接合半導體晶圓，其進一步包含一安置於該作用晶圓與該基板晶圓之間的氧化物層。
TW100126842A 2010-07-30 2011-07-28 半導體與太陽能晶圓 TWI601285B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/847,011 US8310031B2 (en) 2010-07-30 2010-07-30 Semiconductor and solar wafers

Publications (2)

Publication Number Publication Date
TW201214701A TW201214701A (en) 2012-04-01
TWI601285B true TWI601285B (zh) 2017-10-01

Family

ID=44532976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126842A TWI601285B (zh) 2010-07-30 2011-07-28 半導體與太陽能晶圓

Country Status (8)

Country Link
US (1) US8310031B2 (zh)
EP (1) EP2599118B1 (zh)
JP (1) JP2013536575A (zh)
KR (1) KR20130098291A (zh)
CN (1) CN103053019A (zh)
SG (1) SG187054A1 (zh)
TW (1) TWI601285B (zh)
WO (1) WO2012014138A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
JP6732419B2 (ja) 2015-09-02 2020-07-29 キヤノン株式会社 インプリント装置、インプリント方法および物品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
US20060055003A1 (en) * 2004-05-19 2006-03-16 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256621A (ja) 1985-05-08 1986-11-14 Toshiba Corp 接着型半導体基板の製造方法
JP2658135B2 (ja) 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0485827A (ja) 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
US5344524A (en) 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5668045A (en) 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JPH11320363A (ja) 1998-05-18 1999-11-24 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5122731B2 (ja) 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4839818B2 (ja) 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US7666741B2 (en) 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
JP2007214255A (ja) * 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd 貼り合わせｓｏｉウェーハの製造方法
DE102006022089A1 (de) 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 ｓｏｉ 웨이퍼 제조방법
JP5667743B2 (ja) * 2008-09-29 2015-02-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
US20060055003A1 (en) * 2004-05-19 2006-03-16 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20130098291A (ko) 2013-09-04
US8310031B2 (en) 2012-11-13
TW201214701A (en) 2012-04-01
EP2599118A1 (en) 2013-06-05
CN103053019A (zh) 2013-04-17
JP2013536575A (ja) 2013-09-19
US20120025353A1 (en) 2012-02-02
SG187054A1 (en) 2013-02-28
EP2599118B1 (en) 2016-09-14
WO2012014138A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
TW201212116A (en) A grinding tool for trapezoid grinding of a wafer
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP2011181919A (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
TW201216341A (en) Semiconductor and solar wafers and method for processing same
JP2003229392A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP5233111B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6737224B2 (ja) 多層膜ｓｏｉウェーハの製造方法
TWI601285B (zh) 半導體與太陽能晶圓
CN110060959B (zh) 贴合晶片的制造方法
US20170040285A1 (en) Wafer planarization method
JP6729471B2 (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP7339056B2 (ja) 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
JP2022127060A (ja) シリコンウェーハ及びそれを用いた積層ウェーハの製造方法
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ