JP2003101175A - 半導体搭載用基板および半導体パッケージ - Google Patents

半導体搭載用基板および半導体パッケージ

Info

Publication number
JP2003101175A
JP2003101175A JP2001291633A JP2001291633A JP2003101175A JP 2003101175 A JP2003101175 A JP 2003101175A JP 2001291633 A JP2001291633 A JP 2001291633A JP 2001291633 A JP2001291633 A JP 2001291633A JP 2003101175 A JP2003101175 A JP 2003101175A
Authority
JP
Japan
Prior art keywords
group
mounting substrate
semiconductor
silicone polymer
semiconductor mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001291633A
Other languages
English (en)
Other versions
JP4872180B2 (ja
Inventor
Akio Baba
日男 馬場
Mare Takano
希 高野
Takeshi Madarame
健 斑目
Tetsuya Saito
哲也 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2001291633A priority Critical patent/JP4872180B2/ja
Publication of JP2003101175A publication Critical patent/JP2003101175A/ja
Application granted granted Critical
Publication of JP4872180B2 publication Critical patent/JP4872180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Silicon Polymers (AREA)

Abstract

(57)【要約】 【課題】 小型化、高密度化に優れ、かつ、リフローク
ラックを防止し信頼性に優れる小型の半導体パッケ−ジ
とその半導体パッケージに用いることのできる半導体搭
載用基板とそれらの製造方法を提供する。 【解決手段】 絶縁基材と、導体パターンからなる半導
体搭載用基板であって、絶縁基材が硬化後の熱膨張係数
が50×10-6/℃以下である樹脂からなる絶縁基材で
ある半導体搭載用基板。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体搭載用基板
および半導体パッケージに関する。
【0002】
【従来の技術】半導体パッケージは、その製造法による
種類では、半導体チップと接続するインナーリードと、
インナーリードに接続したアウターリードと、半導体チ
ップを封止する封止樹脂からなるリードフレームパッケ
ージや、ポリイミドフィルムのようなキャリアテープと
その上に形成された半導体チップと接続するインナーリ
ードと、インナーリードに接続したアウターリードから
なるオートメイティッドボンディンディッド(以下、T
ABという。)パッケージ、配線板の製造技術を用い
た、プラスチックリードレスパッケージ、クワッドフラ
ットパッケージ(以下、QFPという。)、接続端子に
ピンを用いたピングリッドアレイ(以下、PGAとい
う。)、接続端子にはんだボールを用いたボールグリッ
ドアレイ(以下、BGAという。)などがあり、絶縁材
料の種類としては、セラミックパッケージ、プラスチッ
クパッケージがある。
【0003】また、接続端子の並び方の違いでは、パッ
ケージの周辺に一列配置するタイプと、周辺だけでなく
内部まで多列に配置するタイプがある。前者には、QF
P(Quad Flat Package)が代表的で
ある。これを多端子化する場合は、端子ピッチを縮小す
ることが必要であるが、0.5mmピッチ以下の領域で
は、配線板との接続に高度な技術が必要になる。後者の
アレイタイプは比較的大きなピッチで端子配列が可能な
ため、多ピン化に適している。従来、アレイタイプは接
続ピンを有するPGA(Pin Grid Arra
y)が一般的であるが、配線板との接続は挿入型とな
り、表面実装には適していない。このため、表面実装可
能なBGA(Ball Grid Array)と称す
るパッケージが開発されている。
【0004】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ(CS
P; Chip Size Package)が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの(NIKKEI MATERI
ALS & TECHNOLOGY 94.4、No.
140、p18−19)や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの(Sm
allest Flip−Chip−Like Pac
kage CSP; TheSecond VLSI
Packaging Workshop of Jap
an、p46−50、1994)などがある。
【0005】ところで、これらの半導体パッケージに共
通していることは、半導体チップとその周囲に設けた絶
縁材料との熱膨張率が異なることから発生する、リフロ
ークラックと呼ばれる絶縁材料の破壊現象である。
【0006】このリフローというのは、半導体パッケー
ジを、配線板に搭載するときに必ず必要となる搭載・接
続工程であり、半導体パッケージの接続端子と配線板の
接続端子とを予め位置決めし、はんだペーストを接続箇
所に塗布しておき、高温で加熱して、はんだを溶融し、
半導体チップの接続端子と配線板の接続端子の両方に溶
融はんだがなじんだところで冷却して、搭載・接続を同
時に行う工程である。
【0007】このリフロー工程において、半導体パッケ
ージの半導体チップと絶縁材料の熱膨張率が異なるため
に、その間に亀裂を生じたり、半導体チップや絶縁材料
のどちらかが破壊してしまうようなことが発生する。
【0008】このことを解決するには、半導体チップと
ほぼ同じ熱膨張率を有する絶縁材料を選択して用いる
か、あるいは、半導体チップと絶縁材料の間にエラスト
マーなどのストレス緩衝材を設けることが行われてい
る。
【0009】前者では、絶縁材料にセラミックを用いる
ことがそれであり、後者では、例えば米国特許第5,8
52,326号などのように、半導体パッケージの中
で、半導体チップの接続端子とそれを搭載する配線板の
接続端子の位置関係が移動可能な材料を介することであ
る。
【0010】
【発明が解決しようとする課題】ところが、この半導体
パッケージについて、セラミックを用いることは、セラ
ミックの形成が焼結によって行われるので、先にセラミ
ックの筐体を作って、次に半導体を納めて、シーリング
するという工程が必要であり、材料が高価なことと、加
工費用がかさむことから近年では、忌避されることが多
い。
【0011】また、プラスチックの絶縁材料を用いる
と、別の意味でのリフロークラックを生じることがあ
る。それは、絶縁材料に含まれる溶剤分、あるいは、半
導体チップを搭載するための配線板の加工時に残留した
水分が、リフロー時に高温によって一挙に気化し、その
圧力でプラスチックを破壊したり、半導体チップとの間
に亀裂を生じるようになってきた。
【0012】そこで、半導体チップをダイボンディング
フィルムのような接着剤で配線板に搭載するようにし
て、その近くに、少なくともダイボンディングフィルム
の一部を外部に露出するベントホールと呼ばれる小さな
排気孔が設けられるようになって、その気化した水分や
溶剤を逃がす構造が開発され、実用化している。
【0013】ところが、電子機器の発達に伴い、半導体
パッケージの小型化、高密度化がすすめられ、ベントホ
ールを形成する箇所を確保するのが困難になってきたと
いう課題があると共に、この従来のベントホールを有す
る半導体パッケージは、ベントホールと、その周辺部で
前記絶縁性支持基板との間に中空箇所を形成するように
構成しなければならず、そのために工程が複雑となり、
効率が低いという課題があった。
【0014】本発明は、小型化、高密度化に優れ、か
つ、リフロークラックを防止し信頼性に優れる小型の半
導体パッケ−ジとその半導体パッケージに用いることの
できる半導体搭載用基板とそれらの製造方法を提供する
ことを目的とする。
【0015】
【課題を解決するための手段】本発明は、以下(1)〜
(10)ことを特徴とする。 (1)絶縁基材と、導体パターンからなる半導体搭載用
基板であって、絶縁基材が硬化後の熱膨張係数が50×
10-6/℃以下である樹脂からなる絶縁基材である半導
体搭載用基板。 (2)硬化後の熱膨張係数が50×10-6/℃以下であ
る樹脂が無機充填剤を含有する樹脂である、(1)に記
載の半導体搭載用基板。 (3)硬化後の熱膨張係数が50×10-6/℃以下であ
る樹脂の、硬化後の引張り試験での伸びの値が1.0%
以上である(1)又は(2)のいずれかに記載の半導体
搭載用基板。 (4)硬化後の熱膨張係数が50×10-6/℃以下であ
る樹脂がシリコーン重合体を含有する樹脂である、
(1)〜(3)のいずれかに記載の半導体搭載用基板。
【0016】(5)シリコーン重合体が、一般式(I)
【化3】R′m(H)kSiX4-(m+k) (I) (式中Xは、加水分解、重縮合可能な基であり、例え
ば、塩素、臭素等のハロゲン又は−ORを示し、ここ
で、Rは炭素数1〜4のアルキル基、炭素数1〜4のア
ルキルカルボニル基を示す。R′は、非反応性の基であ
り、例えば、炭素数1〜4のアルキル基、フェニル基等
のアリール基を示す。kは1又は2、mは0又は1、m
+kは1又は2を意味する)で表されるシラン化合物3
5〜100モル%及び一般式(II)
【化4】R′nSiX4-n (II) (式中Xは、加水分解、重縮合可能な基であり、例え
ば、塩素、臭素等のハロゲン又は−ORを示し、ここ
で、Rは炭素数1〜4のアルキル基、炭素数1〜4のア
ルキルカルボニル基を示す。R′は、非反応性の基であ
り、例えば、炭素数1〜4のアルキル基、フェニル基等
のアリール基を示す。nは0〜2の整数を意味する。)
で表されるシラン化合物65〜0モル%を加水分解・重
縮合反応をさせ、次いでヒドロシリル化反応剤とのヒド
ロシリル化反応をさせることによって製造されるシリコ
ーン重合体であることを特徴とする(4)に記載の半導
体搭載用基板。
【0017】(6)シリコーン重合体100重量部に対
する無機充填剤の配合量が100重量部以上である
(4)又は(5)のいずれかに記載の半導体搭載用基
板。 (7)半導体チップが搭載された(1)〜(6)のうち
いずれかに記載の半導体搭載用基板。 (8)半導体チップと導体パターンとが電気的に接続さ
れた(7)に記載の半導体搭載用基板。 (9)半導体チップの搭載が、接着剤によるものである
(7)または(8)のいずれかに記載の半導体搭載用基
板。 (10)(7)〜(9)のうちいずれかに記載の半導体
搭載用基板に、半導体チップが封止樹脂によって封止さ
れた半導体パッケージ。
【0018】
【発明の実施の形態】本発明者らは、鋭意検討の結果、
硬化後の熱膨張係数が50×10-6/℃以下である樹脂
を絶縁材料とすれば、半導体チップの熱膨張率と絶縁材
料の熱膨張率の差が小さいことから、リフロークラック
を防ぐことができ、また、半導体搭載用基板に用いる
と、ベントホールを用いなくても、リフロークラックを
起こさないという知見を得た。基材としての取り扱い性
を考慮すると、フィルム状に成形することが可能な樹脂
であることが好ましい。また、熱膨張係数の差に起因す
る熱応力を効果的に抑えるためには、前記樹脂として、
硬化後の引張り試験での伸びの値が1.0%以上である
樹脂を用いることが好ましい。熱膨張係数の調整は無機
充填剤を配合することによって調整することができる。
【0019】前記樹脂の具体例としては、主要成分であ
る結合剤として、エポキシ基やアミノ基などに例示され
る熱硬化性官能基を有するシリコーン重合体(以下、熱
硬化性シリコーン重合体と記載する。)を含有する樹脂
を用いることができる。
【0020】(熱硬化性シリコーン重合体)ここで、熱
硬化性シリコーン重合体は、一般式(I)
【化5】R′m(H)kSiX4-(m+k) (I) (式中Xは、加水分解してOH基を生成する基であり、
例えば、塩素、臭素等のハロゲン又は−ORを示し、こ
こで、Rは炭素数1〜4のアルキル基、炭素数1〜4の
アルキルカルボニル基を示す。R′は、非反応性の基で
あり、例えば、炭素数1〜4のアルキル基、フェニル基
等のアリール基、kは1又は2、mは0又は1、m+k
は1又は2を意味する)で表されるシラン化合物とヒド
ロシリル化反応剤とを反応させて得ることができるシリ
コーン重合体である。一般式(I)のシラン化合物は加
水分解、重縮合によってSi−H基含有シリコーン重合
体とされ、ヒドロシリル化反応剤をSi−H基含有シリ
コーン重合体のSi−H基との間でヒドロシリル化反応
させて、熱硬化性官能基が導入された熱硬化性シリコー
ン重合体が得られる。
【0021】一般式(I)のSi−H基含有シラン化合
物に一般式(II)
【化6】R′nSiX4-n (II) (式中R′及びXは一般式(I)に同じであり、nは0
〜2の整数を意味する。)で表されるアルコキシシラン
化合物を併用することができる。
【0022】前記一般式(I)で表されるSi−H基含
有シラン化合物は、具体的には
【0023】
【化7】HCH3Si(OCH32、HC25Si(O
CH32、H3CH7Si(OCH32、HC49Si
(OCH32、HCH3Si(OC252、HC25
i(OC252、HC37Si(OC252、HC4
9Si(OC252、HCH3Si(OC372、H
25Si(OC372、HC37Si(OC
372、HC49Si(OC372、HCH3Si
(OC492、HC25Si(OC492、HC37
Si(OC492、HC49Si(OC492、 等のアルキルジアルコキシシラン
【0024】
【化8】 H2Si(OCH32、H2Si(OC252、 H2Si(OC372、H2Si(OC492、 等のジアルコキシシラン
【0025】
【化9】HPhSi(OCH32、HPhSi(OC2
52、HPhSi(OC372、HPhSi(OC4
92、 (ただし、Phはフェニル基を示す。以下同様)等のフ
ェニルジアルコキシシラン
【0026】
【化10】H2Si(OCH32、H2Si(OC25
2、H2Si(OC372、H2Si(OC492、 等のジアルコキシシランなどの2官能性シラン化合物
(以下、シラン化合物における官能性とは、縮合反応性
の官能基を有することを意味する。)
【0027】
【化11】HSi(OCH33、HSi(OC
253、HSi(OC373、HSi(OC
493、 等のトリアルコキシシランなどの3官能性シラン化合物
などがある。
【0028】一般式(II)で表されるシラン化合物
は、具体的には、
【0029】
【化12】Si(OCH34、Si(OC254、 Si(OC374、Si(OC494 等のテトラアルコキシシランなどの4官能性シラン化合
物、
【0030】
【化13】 H3CSi(OCH33、H52Si(OCH33、 H73Si(OCH33、H94Si(OCH33、 H3CSi(OC253、H52Si(OC253、 H73Si(OC253、H94Si(OC253、 H3CSi(OC373、H52Si(OC373、 H73Si(OC373、H94Si(OC373、 H3CSi(OC493、H52Si(OC493、 H73Si(OC493、H94Si(OC493、 等のモノアルキルトリアルコキシシラン、
【0031】
【化14】 PhSi(OCH33、PhSi(OC253、 PhSi(OC373、PhSi(OC493 (ただし、Phはフェニル基を示す。以下同様)等のフ
ェニルトリアルコキシシラン、
【0032】
【化15】(H3CCOO)3SiCH3、(H3CCO
O)3SiC25、(H3CCOO)3SiC37、(H3
CCOO)3SiC49 等のモノアルキルトリアシルオキシシラン
【0033】
【化16】Cl3SiCH3、Cl3SiC25、Cl3
iC37、Cl3SiC49Br3SiCH3、Br3Si
25、Br3SiC37、Br3SiC49 等のモノアルキルトリハロゲノシランなどの3官能性シ
ラン化合物、
【0034】
【化17】(H3C)2Si(OCH32、(H522
Si(OCH3)2、(H732Si(OCH32
(H942Si(OCH32、(H3C)2Si(OC2
52、(H522Si(OC252、(H732
Si(OC252、(H942Si(OC252
(H3C)2Si(OC372、(H522Si(OC
372、(H732Si(OC372、(H942
Si(OC372、(H3C)2Si(OC492
(H522Si(OC492、(H732Si(O
492、(H942Si(OC492 等のジアルキルジアルコキシシラン、
【0035】
【化18】 Ph2Si(OCH32、Ph2Si(OC252 等のジフェニルジアルコキシシラン、
【0036】
【化19】(H3CCOO)2Si(CH32、(H3
COO)2Si(C252、(H3CCOO)2Si(C
372、(H3CCOO)2Si(C492 等のジアルキルジアシルオキシシラン、
【0037】
【化20】 Cl2Si(CH32、Cl2Si(C252、 Cl2Si(C373、Cl2Si(C492、 Br2Si(CH32、Br2Si(C252、 Br2Si(C372、Br2Si(C492 等のアルキルジハロゲノシランなどの2官能性シラン化
合物がある。
【0038】熱硬化性シリコーン重合体を製造する際に
は、前記一般式(I)で表されるSi−H基含有シラン
化合物は必須成分として使用される。また、前記一般式
(I)で表されるSi−H基含有シラン化合物と一般式
(II)で表されるシラン化合物のうち、3官能性シラ
ン化合物又は4官能性アルコキシシラン化合物が必須成
分として用いられ、一般式(II)で表されるシラン化
合物のうち、2官能性アルコキシシラン化合物は任意成
分とされる。特に、4官能性シラン化合物としてはテト
ラアルコキシシランが好ましく、3官能性シラン化合物
としてはモノアルキルトリアルコキシシラン又はトリア
ルコキシシランが好ましく、2官能性シラン化合物とし
てはジアルキルジアルコキシシラン又はアルキルジアル
コキシシランが好ましい。
【0039】熱硬化性シリコーン重合体の製造方法はシ
ラン化合物の総量に対して、Si−H基含有アルコキシ
シラン化合物35モル%以上配合するものであり、シラ
ン化合物の総量に対して、一般式(I)で表されるSi
−H基含有アルコキシシラン化合物35〜100モル%
(より好ましくは35〜85モル%)及び一般式(I
I)で表されるアルコキシシラン化合物0〜65モル%
(15〜65モル%)の割合で使用されることが好まし
い。
【0040】前記熱硬化性シリコーン重合体は三次元架
橋しており、一般式(II)で表されるアルコキシシラ
ン化合物のうち15〜100モル%が4官能性シラン化
合物又は3官能性シラン化合物であることが好ましく、
20〜100モル%が4官能性シラン化合物又は3官能
性シラン化合物であることがより好ましい。すなわち一
般式(II)で表されるアルコキシシラン化合物のうち
2官能性シラン化合物は、0〜85モル%であることが
好ましく、より好ましくは0〜80モル%の割合で使用
される。
【0041】特に好ましくは、一般式(II)で表され
るアルコキシシラン化合物のうち4官能性シラン化合物
が15〜100モル%、より好ましくは20〜100モ
ル%、3官能性シラン化合物が0〜85モル%、より好
ましくは0〜80モル%及び2官能性シラン化合物が0
〜85モル%、より好ましくは0〜80モル%の割合で
使用される。2官能性シラン化合物が85モル%を越え
ると、熱硬化性シリコーン重合体の鎖が長くなり、メチ
ル基等の疎水性基の配向等により無機材料表面に横向き
となる可能性が高く、リジットな層を形成しやすいた
め、低応力化の効果が小さくなる。
【0042】前記熱硬化性シリコーン重合体は、前記し
た一般式(I)で表されるSi−H基含有シラン化合物
と一般式(II)で表されるシラン化合物を加水分解・
重縮合させ、さらにヒドロシリル化反応して製造される
が、このとき、加水分解・重縮合触媒としては、塩酸、
硫酸、リン酸、硝酸、フッ酸等の無機酸、シュウ酸、マ
レイン酸、スルホン酸、ギ酸等の有機酸を使用すること
が好ましく、アンモニア、トリメチルアンモニウムなど
の塩基性触媒を用いることもできる。これら加水分解・
重縮合触媒は、一般式(I)で表されるSi−H基含有
シラン化合物と一般式(II)で表されるシラン化合物
の量に応じて適当量用いられるが、好適には一般式
(I)で表されるSi−H基含有シラン化合物と一般式
(II)で表されるシラン化合物1モルに対し0.00
1〜10モルの範囲で用いられる。ヒドロシリル化触媒
としては、白金、パラジウム、ロジウム系の遷移金属化
合物を用いることができ、特に塩化白金酸等の白金化合
物を使用することが好ましく、過酸化亜鉛、過酸化カル
シウム、過酸化水素、過酸化ジ−tert−ブチル、過
酸化ストロンチウム、過酸化ナトリウム、過酸化鉛、過
酸化バリウム等の過酸化物、また、3級アミン、ホスフ
ィンを用いることもできる。これらヒドロシリル化触媒
は、一般式(I)で表されるSi−H基含有アルコキシ
シラン化合物のSi−H基1モルに対し、好ましくは
0.0000001〜0.0001モルの範囲で用いら
れる。
【0043】ヒドロシリル化反応剤は、ビニル基等のヒ
ドロシリル化反応のための二重結合と、エポキシ基やア
ミノ基等の有機化合物と反応(硬化)する際に作用する
官能基とを有しているものである。ここで、反応(硬
化)する際に作用する官能基とは、硬化剤又は架橋剤と
反応する反応性有機基、自硬化反応する反応性有機基、
無機充填剤の分散性、耐熱性向上のための有機基、水酸
基と反応する基等である。(本発明において、これら官
能基を、熱硬化性官能基と記載する。)具体例として
は、エポキシ基を有するヒドロシリル化反応剤としてア
リルグリシジルエーテル等を用いることができ、また、
アミノ基を有するヒドロシリル化反応剤としてアリルア
ミン、塩酸アリルアミン、アミノエチルアクリレート等
のアミノアルキルアクリレート、アミノエチルメタクリ
レート等のアミノアルキルメタクリレートなどを用いる
ことができる。これらヒドロシリル化反応剤は、一般式
(I)で表されるSi−H基含有アルコキシシラン化合
物1モルに対し、0.1〜2モルの範囲とすることが好
ましく、特に0.2〜1.5モルが好ましい。
【0044】また、上記の加水分解・重縮合、ヒドロシ
リル化反応は、メタノール、エタノールなどのアルコー
ル系溶剤、エチレングリコールモノメチルエーテルなど
のエーテル系溶剤、アセトン、メチルエチルケトン、メ
チルイソブチルケトンなどのケトン系溶剤、N,N−ジ
メチルホルムアミドなどのアミド系溶剤、トルエン、キ
シレンなどの芳香族炭化水素系溶剤、酢酸エチルなどの
エステル系溶剤、ブチロニトリルなどのニトリル系溶剤
等の溶剤中で行うことが好ましい。これら溶剤は単独で
用いてもよく、数種類を併用した混合溶剤を用いること
もできる。また、この反応に際して、水が存在させられ
る。水の量も適宜決められるが、多すぎる場合には塗布
液の保存安定性が低下するなどの問題があるので、水の
量は、前記シラン化合物の総量1モルに対して0〜5モ
ルの範囲とすることが好ましく、特に、0.5〜4モル
が特に好ましい。
【0045】熱硬化性シリコーン重合体の製造は、上記
の条件、配合を調整してゲル化しないように行われる。
【0046】熱硬化性シリコーン重合体は、上記の反応
溶媒と同じ溶媒に溶解して使用することが作業性の点で
好ましい。このためには、上記の反応生成溶液をそのま
ま使用してもよく、反応生成溶液から熱硬化性シリコー
ン重合体を分離し、改めて上記溶媒に溶解してもよい。
【0047】前記熱硬化性シリコーン重合体は、完全硬
化又はゲル化していないが、3次元架橋しているもので
あり、本発明おける熱硬化性シリコーン重合体の3次元
架橋は、例えば、反応溶媒に溶解する程度に制御され
る。
【0048】このために、熱硬化性シリコーン重合体の
製造、保管及び使用に際し、温度は、常温以上200℃
以下であることが好ましく、150℃以下であることが
より好ましい。
【0049】前記熱硬化性シリコーン重合体は、Si−
H基含有シリコーン重合体を中間生成物として作成する
ことができる。このSi−H基含有シリコーン重合体の
Si−H基はSi−H基含有2官能性シロキサン単位
(HR′SiO2/2)又は(H2SiO2/2)(式中、
R′は前記の通りであり、シリコーン重合体中のR′基
は互いに同一であってもよいし、異なってもよい。以下
同様)又はSi−H基含有3官能性シロキサン単位(H
SiO3/2)によって導入されている。また、Si−H
基含有シリコーン重合体は、Si−H基含有3官能性シ
ロキサン単位(HSiO3/2)、3官能性シロキサン単
位(R′SiO3/2)又は4官能性シロキサン単位(S
iO4/2)(式中、R′は有機基であり、シリコーン重
合体中のR基は互いに同一であってもよいし、異なって
もよい)を含有し、Si−H基含有2官能性シロキサン
単位(HR′SiO2/2)又は(H2SiO2/2)及び2
官能性シロキサン単位(R′2SiO2/2)を任意成分と
するものである。
【0050】熱硬化性シリコーン重合体は、重合度が7
000以下で三次元架橋しているものであることが好ま
しい。さらに好ましい重合度は4000以下であり、特
に好ましい重合度は2000以下である。この熱硬化性
シリコーン重合体の側鎖及び末端には、Si−H基に対
するヒドロシリル化反応によって導入された熱硬化性官
能基が存在する。ここで、熱硬化性シリコーン重合体の
重合度は、その重合体の分子量(低重合度の場合)又は
ゲルパーミエーションクロマトグラフィーにより標準ポ
リスチレン若しくはポリエチレングリコールの検量線を
利用して測定した数平均分子量から算出したものであ
る。
【0051】なお、熱硬化性シリコーン重合体を作製す
る際には、前記の様にSi−H基含有シリコーン重合体
を製造してからヒドロシリル化反応剤を添加してヒドロ
シリル化反応を行ってもよく、また、ヒドロシリル化反
応剤を前記シラン化合物と同時に配合し、シラン化合物
の加水分解・重縮合と同時に又はその途中でヒドロシリ
ル化反応を行ってもよい。
【0052】(シリコーンオイル)本発明の絶縁材料を
形成する樹脂として、分子内にエポキシ基を有するシリ
コーンオイル(本発明において、エポキシ変性シリコー
ンオイルと記載する)を結合剤の主成分として含有する
樹脂を用いることもできる。ここで、エポキシ変性シリ
コーンオイルとは側鎖にエポキシ基を含む官能基を有す
る鎖状ポリシロキサン化合物であり、25℃における粘
度が10〜10-6csの範囲にあるものである。なお、
本発明における粘度は東京計器(株)製EMD型粘度計
を用いて、25℃で測定した。エポキシ変性シリコーン
オイルのエポキシ当量は150〜5000であることが
好ましく、300〜1000であることが特に好まし
い。
【0053】(無機充填剤の改質剤)エポキシ変性シリ
コーンオイルを結合剤の主成分とする場合、結合剤に無
機充填剤の改質剤を含有することが好ましい。改質剤の
配合量は、樹脂硬化物の伸びの値を考慮すると、エポキ
シ変性シリコーンオイルと改質剤の合計100重量部に
対して30重量部以下であることが好ましい。改質剤と
しては、シラン系、チタネート系、アルミネート系など
の各種カップリング剤や、シリコーン重合体を用いるこ
とができる。無機充填剤を高充填化する場合などは、無
機充填剤の分散性などの観点から、シリコーン重合体を
改質剤として用いることが好ましい。シリコーン重合体
としては前記熱硬化性シリコーン重合体を用いることが
でき、また、熱硬化性官能基を含まないシリコーン重合
体(本発明において、非熱硬化性シリコーン重合体と記
載する。)を使用することもできる。
【0054】ここで、非熱硬化性シリコーン重合体と
は、2官能性シロキサン単位(R2SiO2/2)、3官能
性シロキサン単位(RSiO3/2)(式中、Rは有機基
であり、シリコーン重合体中のR基は互いに同一であっ
てもよいし、異なっていてもよい。)及び4官能性シロ
キサン単位(SiO4/2)から選ばれる少なくとも1種
類のシロキサン単位を含有し、末端に水酸基と反応する
官能基を1個以上有するものである。重合度は2〜70
00が好ましく、さらに好ましい重合度は2〜100、
特に好ましい重合度は2〜70である。前記Rとして
は、炭素数1〜4のアルキル基、フェニル基等の芳香族
基などがある。水酸基と反応する官能基としては、シラ
ノール基、炭素数1〜4のアルコキシル基、炭素数1〜
4のアシルオキシ基、塩素等の臭素以外のハロゲン等が
ある。
【0055】このような非熱硬化性シリコーン重合体
は、前記一般式(II)で表されるシラン化合物を加水
分解、重縮合させて得ることができる。非熱硬化性シリ
コーン重合体の合成に用いられる前記一般式(II)で
表されるシラン化合物としては、4官能性シラン化合物
又は3官能性シラン化合物が必須成分として用いられ、
2官能性シラン化合物は必要に応じて適宜使用される。
特に、4官能性シラン化合物としてはテトラアルコキシ
シランが好ましく、3官能性シラン化合物としてはモノ
アルキルトリアルコキシシランが好ましく、2官能性シ
ラン化合物としてはジアルキルジアルコキシシランが好
ましい。シラン化合物の使用割合は、好ましくは、4官
能性シラン化合物又は3官能性シラン化合物15〜10
0モル%及び2官能性シラン化合物を0〜85モル%が
好ましく、4官能性シラン化合物または3官能性シラン
化合物の1種以上を20〜100モル%及び2官能性シ
ラン化合物を0〜80モル%がより好ましい。また、特
に、4官能性シラン化合物を15〜100モル%、3官
能性シラン化合物0〜85モル%及び2官能性シラン化
合物0〜85モル%の割合で使用することが好ましく、
4官能性シラン化合物を20〜100モル%、3官能性
シラン化合物を0〜80モル%と、2官能性シラン化合
物を0〜80モル%の割合で使用することがより好まし
い。加水分解・重縮合反応の触媒及び溶剤は熱硬化性シ
リコーン重合体を製造する際の加水分解・重縮合反応と
同様のものを適用することができる。非熱硬化性シリコ
ーン重合体の製造は条件、配合を調整してゲル化しない
ように行われる。非熱硬化性シリコーン重合体は、3次
元架橋しているが完全硬化又はゲル化していないもので
あり、3次元架橋は、例えば、反応溶媒に溶解する程度
に制御される。このために、非熱硬化性シリコーン重合
体の製造、保管及び使用に際し、温度は、常温以上20
0℃以下であることが好ましく、150℃以下であるこ
とがより好ましい。
【0056】(熱硬化性シリコーン重合体とシリコーン
オイルの併用)結合剤として、熱硬化性シリコーン重合
体とエポキシ変性シリコーンオイルとを併用することも
できる。熱硬化性シリコーン重合体とエポキシ変性シリ
コーンオイルの配合割合は、無機充填剤の分散性の観点
から、これらの合計100重量部に対して熱硬化性シリ
コーン重合体が0.1重量部以上含まれていることが好
ましく、熱膨張率、伸びの観点から、熱硬化性シリコー
ン重合体が1重量部以上含まれていることが特に好まし
い。また、伸びの観点から、熱硬化性シリコーン重合体
とエポキシ変性シリコーンオイルの配合の合計100重
量部に対してエポキシ変性シリコーンオイルが5重量部
以上含まれていることが好ましく、40重量部以上が特
に好ましい。熱硬化性シリコーン重合体とエポキシ変性
シリコーンオイルの配合比は熱膨張係数と伸びの値か
ら、目的に応じて決めることができる。すなわち、熱硬
化性シリコーン重合体の配合比が大きいほど熱膨張係数
が小さくなり、エポキシ変性シリコーンオイルの配合比
を増やすことで伸びの値を大きくすることができる。
【0057】(無機充填剤)熱膨張係数を小さい値に調
整するために、本発明で用いる樹脂には、無機充填剤を
多量に配合することが好ましい。無機充填剤としては、
その種類は特に制約はなく、例えば、炭酸カルシウム、
アルミナ、酸化チタン、マイカ、炭酸アルミニウム、水
酸化アルミニウム、ケイ酸マグネシウム、ケイ酸アルミ
ニウム、シリカ、ガラス短繊維、ホウ酸アルミニウムウ
ィスカや炭化ケイ素ウィスカ等の各種ウィスカ等が用い
られる。また、これらを数種類併用しても良い。無機充
填剤の形状、粒径については特に制限はなく、通常用い
られている粒径0.001〜50μmのものを本発明に
おいても用いることができ、絶縁材料の薄型化を考慮し
た場合、好ましくは0.01〜10μmのものが好適に
用いられる。これら無機充填剤の配合量は、結合剤10
0重量部に対して100〜2000重量部が好ましく、
300〜1500重量部が特に好ましい。硬化後の樹脂
の熱膨張係数は無機充填剤の配合量によって調整するこ
とができる。無機充填剤の配合量が少なすぎると熱膨張
係数が大きくなる傾向があり、無機充填剤が多すぎると
フィルム化が困難になる傾向がある。
【0058】(硬化剤)前記結合剤を含有する樹脂の硬
化剤は、結合剤の主成分が有する熱硬化性官能基と反応
(硬化)する化合物であればよく、特に制限はない。例
えば熱硬化性官能基がエポキシ基の場合には、アミン系
硬化剤やフェノール系硬化剤などの一般にエポキシ樹脂
用硬化剤として用いられるものを利用することができ
る。エポキシ樹脂用硬化剤としては多官能フェノール化
合物が好ましい。多官能フェノール化合物としては、ビ
スフェノールA、ビスフェノールF、ビスフェノール
S、レゾルシン、カテコール等の多価フェノールがあ
り、また、これらの多価フェノール又はフェノール、ク
レゾール等の一価のフェノール化合物とホルムアルデヒ
ドを反応させて得られるノボラック樹脂などがある。多
官能フェノール化合物は臭素等のハロゲンで置換されて
いてもよい。硬化剤の使用量は、結合剤中の熱硬化性官
能基1当量に対して、0.2〜1.5当量使用すること
が好ましく、0.5〜1.2当量使用することが特に好
ましい。硬化物と金属との接着性を向上させるためには
エポキシ樹脂用硬化剤にアミン化合物を含むことが好ま
しく、また、硬化剤が過剰に含まれていることが好まし
い。このアミン化合物は接着性補強剤として作用するも
のであり、具体例については後に記載する。耐熱性など
の他の特性と接着性とのバランスを考慮すると、アミン
化合物を含む硬化剤を結合剤中の熱硬化性官能基1当量
に対して1.0〜1.5当量用いることが好ましく、熱
硬化性官能基1当量に対して1.0〜1.2当量用いる
ことが特に好ましい。
【0059】(硬化促進剤)また、硬化剤とともに硬化
促進剤を加えてもよい。例えば熱硬化性官能基がエポキ
シ基の場合には、イミダゾール化合物などが一般に使用
されており、本発明においてもこれを用いることができ
る。硬化促進剤として用いられるイミダゾール化合物の
具体例としてはイミダゾール、2−エチルイミダゾー
ル、2−エチル−4−メチルイミダゾール2−フェニル
イミダゾール、2−ウンデシルイミダゾール、1−ベン
ジル−2−メチルイミダゾール、2−ヘプタデシルイミ
ダゾール、4,5−ジフェニルイミダゾール、2−メチ
ルイミダゾリン、2−フェニルイミダゾリン、2−ウン
デシルイミダゾリン、2−ヘプタデシルイミダゾリン、
2−イソプロピルイミダゾール、2,4−ジメチルイミ
ダゾール、2−フェニル−4−メチルイミダゾール、2
−エチルイミダゾリン、2−イソプロピルイミダゾリ
ン、2,4−ジメチルイミダゾリン、2−フェニル−4
−メチルイミダゾリン等が挙げられる。硬化促進剤の十
分な効果を得るためには、結合剤100重量部に対して
0.01重量部以上使用することが好ましく、熱膨張率
や伸び等の観点から10重量部以下が好ましい。
【0060】本発明おける樹脂には必要に応じて両末端
シリル基変性エラストマを加えることができる。両末端
シリル基変性エラストマを加えることで樹脂のフィルム
としての取り扱い性が向上する。ここで、両末端シリル
基変性エラストマとは、重量平均分子量が3000〜1
0万程度の長鎖状エラストマであり、主鎖の両末端にア
ルコキシシリル基を有するものである。エラストマの主
鎖については特に制限はなく、ポリイソブチレンやポリ
プロピレンなどのポリオレフィン、ポリプロピレンオキ
シドなどのポリエーテル、ブタジエンゴム又はアクリル
ゴム等の主鎖骨格を有するエラストマが利用できる。ア
ルコキシシリル基はSi元素に1〜3個のアルコキシ基
が結合したものでよく、Si元素に結合したアルコキシ
基の炭素数は1〜4であることが好ましい。両末端シリ
ル基変性エラストマとしては、例えばSAT200(両
末端シリル基変性ポリエーテル、鐘淵化学工業株式会社
製商品名)、EP103S、EP303S(両末端シリ
ル基変性ポリイソブチレン、鐘淵化学工業株式会社製商
品名)等を用いることができる。両末端シリル基変性エ
ラストマの配合量は、結合剤100重量部に対して0.
1〜30重量部であることが好ましい。0.1重量部未
満では配合することによる効果が現れにくく、30重量
部を越えると熱膨張率が大きくなる傾向がある。
【0061】本発明における樹脂組成物には、金属箔と
の接着性を高め、樹脂硬化物と金属箔との引き剥がし強
度を高めるために、必要に応じて接着性補強材を加える
ことができる。接着性補強材としてはアミノ基や水酸基
などの反応性官能基を複数持つ化合物を用いることがで
き、反応性官能基を複数持つアミン化合物が好ましい。
反応性官能基を複数持つアミン化合物としては、例え
ば、m−フェニレンジアミン、4,4’−ジアミノベン
ズアニリド、4,4’−ジアミノ−2,2’−ジメチル
ビフェニル等の分子内に複数のアミノ基を持つ化合物や
ジシアンジアミドなどの、分子内に複数の活性N−H基
を有する化合物、3−アミノ−1−プロパノール、4−
アミノフェノール等の分子内にアミノ基と水酸基を併せ
持つ化合物などを用いることができる。接着性補強材の
配合量は結合剤100重量部に対して0.01〜9重量
部であることが好ましく、0.1〜6重量部であること
が特に好ましい。0.01重量部未満の場合は配合によ
る効果が現れにくく、また、9重量部を越える場合は、
硬化物の耐熱性が低下する傾向がある。また、接着性補
強材は硬化剤としても作用するため、他の硬化剤との配
合量の合計が、前述した硬化剤の配合量の好ましい範囲
内となることが好ましい。
【0062】(半導体搭載用基板)以上のような樹脂か
らなる絶縁基材に、導体パターンを形成して半導体搭載
用基板とすることができ、その上に、半導体チップを搭
載して半導体パッケージとすることができる。
【0063】(半導体搭載用基板の製造)このような半
導体搭載用基板を製造するには、絶縁基材と金属層を有
する積層材の不要な箇所の金属層をエッチング除去して
導体パターンを形成する方法や、絶縁基材の必要な箇所
にのみ導体パターンを形成する方法によって行うことが
できる。
【0064】絶縁基材と金属層の組み合わせは、絶縁基
材と金属箔を貼り合わせたものでもよく、金属箔に、絶
縁基材となる樹脂ワニスをキャスティングしたものでも
よく、この場合、金属箔の表面が適切な粗さを持つよう
に調整されていれば、接着剤を用いる必要がなく、経済
的である。例えば、銅箔に、絶縁ワニスとして本発明の
樹脂ワニスをキャスティングする場合、銅箔の表面粗さ
は、0.5〜20μm(粗面粗さRzの測定方法はJI
S B 0601に準ずる。)であることが好ましい。
そのような粗さに調整するには、一般に知られている酸
化剤による表面処理があり、亜塩素酸ナトリウム、過硫
酸アルカリ、塩素酸カリウム、過塩素酸カリウム、又は
ペルオキソ硫酸アルカリのアルカリ性水溶液等の酸化剤
を含む処理液に浸漬又はその処理液を吹き付けて行う。
この銅の酸化処理液の組成は、例えば以下のような物を
用いることができる。
【0065】(表面処理液の組成) NaClO2;30〜150g/l Na3PO4・12H2O;10〜60g/l NaOH;5〜30g/l また、その処理条件は、通常、液温が55〜95℃であ
る。さらに、酸化銅を形成するための銅表面の前処理と
して、脱脂を行い、過硫酸アンモニウム水溶液又は塩化
第二銅と塩酸とを含む水溶液等に接触させて銅表面を粗
化することが好ましい。この酸化処理によって、銅箔の
表面に0.5〜20μm(粗面粗さRz)の粗化表面を
形成することができる。
【0066】また、この後に、酸化銅を還元して凹凸を
残したまま粗化された表面を有する金属銅を得ることも
できる。
【0067】例えば、還元剤である水素化ホウ素アルカ
リを用いる方法があり、水素化ホウ素アルカリとしては
水酸化ホウ素ナトリウムや水素化ホウ素カリウム等が用
いられる。この水素化ホウ素アルカリの濃度は、酸化処
理した銅表面の電位の変化する速度と、還元後の外観の
均一性とに影響する。その濃度は、0.1g/l以上、
好ましくは0.2〜5g/lで用いる。また、水素化ホ
ウ素アルカリは自然分解し易いので、抑制するために、
酢酸鉛、塩化鉛、硫酸鉛又はチオグリコール酸を添加す
ることが好ましく、また、pHを10〜13.5に維持
することによっても可能である。
【0068】酸化処理した銅表面と水素化ホウ素アルカ
リの接触時間は極めて重要である。酸化処理した銅表面
を水素化ホウ素アルカリに接触させると、酸化銅が還元
され始め、酸化処理した銅表面の電位が卑の方へ変化し
ていく。このとき、電位が−1000mVより卑になる
まで接触時間を長くすると、外観的に不均一を発生し、
接着強度が大きくならないこともある。このような問題
の発生しない範囲が、−1000mV以上で−400m
V以下である。実際には、常に電位の監視をする必要は
なく、水素化ホウ素アルカリを含む水溶液の組成と温度
によって、望ましい接触時間が決定できる。一例とし
て、水素化ホウ素ナトリウムの場合、濃度;1g/l、
pH;12.5、温度;40℃のときの望ましい接触時
間は3〜180秒である。
【0069】さらに続いてホルムアルデヒドと接触させ
て金属銅に還元する処理を完成することができ、ここで
用いるホルムアルデヒドの水溶液の濃度は、36%ホル
マリンを使用した場合、0.5ml/l以上で、2〜1
5ml/lが好ましい範囲である。また、このホルムア
ルデヒドの水溶液のpHは9以上、好ましくは10.5
以上である。このpHを調整するには、水酸化アルカリ
等を用いる。このホルムアルデヒドの水溶液には、さら
に塩類を添加することもでき、Na2SO4、K 2SO4
HCOONa、NaCl、等の溶解度の高いものが使用
でき、これらを組み合わせて用いることもできる。ま
た、その添加量は、上記メタホウ酸またはその塩と合わ
せて0.01モル/l以上、好ましくは0.1モル/l
以上である。このホルムアルデヒドとメタホウ酸または
その塩を含む水溶液に、酸化処理をし工程bの処理をし
た銅表面を接触させると、初期の銅の電位は−1000
mV〜−400mVの範囲にあり、接触を継続すると金
属銅の電位である−1000mVより卑に変化する。こ
の接触を継続する時間は、少なくとも金属銅の電位に変
化するまでの時間が必要である。
【0070】このようにして表面を粗化した銅箔に、本
発明の樹脂ワニスを、ナイフコータなどによりキャステ
ィングする。
【0071】(蒸着による金属層の形成)また、高透湿
度の絶縁基材に、蒸着によって金属層を形成してもよ
く、例えば、樹脂フィルムの場合、銅を蒸着するには、
蒸着装置内の圧力を4.0×10 Pa、放電電力を
1.0Kwの条件で、蒸着をして、厚み0.5μmの銅
層を形成することができる。
【0072】(エッチングによる導体パターンの形成)
このようにして作製した積層材の、金属層の導体パター
ンとなる箇所にエッチングレジストを形成し、エッチン
グレジストから露出した箇所に、化学エッチング液をス
プレー噴霧して、不要な銅箔をエッチング除去し、導体
パターンを形成することができる。エッチングレジスト
は、通常のプリント配線板に用いることのできるエッチ
ングレジスト材料を用いることができ、レジストインク
をシルクスクリーン印刷して形成したり、エッチングレ
ジスト用感光性ドライフィルムを銅箔の上にラミネート
して、その上に導体パターンの形状に光を透過するフォ
トマスクを重ね、紫外線を露光し、露光しなかった箇所
を現像液で除去して形成する。化学エッチング液には、
塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸
化水素の溶液、過硫酸アンモニウム溶液など、通常のプ
リント配線板に用いる化学エッチング液を用いることが
できる。
【0073】(めっきによる導体パターンの形成)ま
た、導体パターンは、前記したように、前記の高透湿度
の絶縁基材の必要な箇所にのみ無電解めっきを行うこと
で形成することもでき、通常の無電解めっきによる導体
パターンの形成の技術を用いることができる。
【0074】例えば、絶縁基材に無電解用めっき用触媒
を付着させた後、めっきが行われない表面部分にめっき
レジストを形成して、無電解めっき液に浸漬し、めっき
レジストに覆われていない箇所にのみ無電解めっきを行
う。その後、必要があればめっきレジストを除去して半
導体搭載用基板とする。このときの無電解めっき用触媒
は、通常パラジウムを用いることが多く、絶縁基材に無
電解用めっき用触媒を付着させるには、パラジウムを錯
体の状態で水溶液に含ませ、絶縁基材を浸漬して表面に
パラジウム錯体を付着させ、そのまま、還元剤を用い
て、金属パラジウムに還元することによって絶縁基材表
面にめっきを開始するための核を形成することができ
る。通常は、このような操作をするために、被めっき物
を、アルコールや酸で洗浄し、表面に付着した人体の指
からの脂肪分や加工機械からの油分を除去し、絶縁基材
表面にめっき用触媒を付着させやすくするクリーナ−コ
ンディショナー工程、絶縁基材表面に金属パラジウムを
付着させる増感工程、めっき金属の密着力を高めあるい
はめっきを促進する密着促進工程、めっき金属を析出さ
せる無電解めっき工程、そして、必要な場合に、中和な
どの後処理工程を行う。
【0075】(半導体チップ搭載)この導体パターンの
上に、半導体チップを搭載することができ、この半導体
チップと導体パターンとの接着剤には、ダイボンド用接
着剤を用いることができる。ダイボンド用接着剤は、特
にどんなものを用いてもよいが、絶縁性で接着力の強い
ものであることが好ましく、例えば、DF−100(日
立化成工業株式会社製、商品名)のような、ダイボンデ
ィングフィルムを用いるのがより好ましい。
【0076】この半導体チップと導体パターンとの電気
的な接続は、ボンディングワイヤで行うことができ、そ
の場合に、半導体チップの固定には、前述のダイボンド
用接着剤を用いることができる。また、異方導電性フィ
ルムを用いて、導体パターンに対向するように半導体チ
ップを重ねて、加熱・加圧して、搭載することもでき
る。
【0077】(半導体パッケージ)半導体チップは、封
止樹脂によって封止されていることが耐湿性の点で好ま
しく、このような封止樹脂としては、フェノール樹脂、
メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹
脂などの熱硬化性樹脂を用いることができ、封止方法と
しては、半導体チップを包み込むように樹脂ワニスで固
めるポッティングやコンパウンドによるトランスファ成
型などを用いることができる。
【0078】また、絶縁基材と、導体パターンと、半導
体チップを搭載した半導体搭載用基板の半導体チップ
を、前記結合剤と無機充填材を主成分とする封止材で封
止すれば、リードフレームパッケージを製造することも
できる。
【0079】
【実施例】参考例(熱硬化性シリコーン重合体) 撹拌装置、コンデンサ及び温度計を備えたガラスフラス
コに、テトラメトキシシラン(東京化成工業株式会社
製)を20g、ジメトキシジメチルシラン(東京化成工
業株式会社製)を60g、ジメトキシメチルシラン(東
京化成工業株式会社製)を67g、合成溶剤としてメタ
ノール(東京化成工業株式会社製)を37g配合した溶
液に、合成触媒としてマレイン酸を1.5g、蒸留水を
50g配合して80℃で2時間攪拌した後、アリルグリ
シジルエーテル(東京化成工業株式会社製)を72gと
塩化白金酸塩(2重量%イソプロピルアルコール溶液)
を0.2g添加し、更に4時間撹拌してエポキシ変性の
シリコーン重合体、を合成した。得られたシリコーン重
合体のシロキサン単位の重合度は65であった(GPC
によって標準ポリスチレンの検量線を利用して測定した
数平均分子量から換算、以下同じ)。
【0080】実施例1 撹拌装置、コンデンサ及び温度計を備えたガラスフラス
コに、参考例と同様にして合成したシリコーン重合体の
固形分100重量部に対してシリカ粉末(製品名:SO
−25R,平均粒径:0.5μm,株式会社アドマテッ
クス製)450重量部と希釈溶剤としてメタノールを2
02重量部配合し、80℃で1時間攪拌した後、室温ま
で冷却し、シリコーン重合体の固形分100重量部に対
してテトラブロモビスフェノールAを78重量部と2−
エチル−4−メチルイミダゾール3重量部を配合し、室
温で1時間撹拌して樹脂ワニスを調製した。この樹脂ワ
ニスの硬化後の熱膨張係数は、22×10−6/℃、硬
化後の伸びは3.1%であった。なお、樹脂ワニスの硬
化後の熱膨張係数、伸びの値は、樹脂ワニスを離型フィ
ルム上に塗布し、170℃で2時間硬化させて得られた
フィルムを用いて測定した。得られた試料の熱膨張係数
は、熱機械分析(TMA:MAC SCIENCE社製
TMA)により引張モードで測定した。試料の伸びは、
幅 10mm×長さ 80mm 厚み 50〜100μ
mのフィルムを試料として用いて、引張試験機(島津製
作所オートグラフAG−100C)により、測定条件を
気温20℃、チャック間距離:60mm、引張速度:5
mm/minとして、引張試験で測定した。
【0081】この樹脂ワニスを厚み18μmの銅箔に1
00μmの厚みに塗布し、120℃で10分間、加熱・
乾燥することで絶縁基材1と銅箔2の積層体として、直
径0.4mmの貫通穴4を空けた厚さ0.8mmのガラ
ス布基材エポキシ樹脂積層板3(日立化成工業株式会社
製,GEA−679N(商品名)を複数枚積層し、一体
化して使用)に重ね、175℃,3MPaの条件で加熱
・加圧して、60分間保持することで積層一体化し、レ
ーザー加工によって貫通穴部分の絶縁基材を除き、つい
で不要な銅箔の箇所をエッチング除去して配線導体5を
形成した。(図1(c)参照)
【0082】このようにして製造した半導体搭載用基板
の、配線導体5の上に、図1(d)に示すような、半導
体チップ6の裏面にダイボンディングフィルム7である
DF−100(日立化成工業株式会社製、商品名)を貼
ったものを、図1(e)に示すように、接着固定し、図
1(f)に示すように、ワイヤボンダーUTC230
( 株式会社新川製、商品名)で、半導体チップ上の端
子と半導体搭載用基板の配線導体5とを、直径25μm
の金線6でワイヤボンディングして接続し、さらに、図
1(g)に示すように、半導体チップ6を封止用樹脂9
であるCEL9200(日立化成工業株式会社製、商品
名)を用いて、圧力10MPaでトランスファモールデ
ィングして封止し、最後に、接続端子10であるはんだ
ボールの一部を溶融して配線導体5に融着した。
【0083】実施例2 参考例と同様にして合成したシリコーン重合体の固形分
100重量部に対してシリカ粉末(製品名:SO−25
R,平均粒径:0.5μm,株式会社アドマテックス
製)900重量部と希釈溶剤としてメタノールを250
重量部配合し、80℃で1時間攪拌した後、室温まで冷
却し、テトラブロモビスフェノールAをシリコーン重合
体の固形分100重量部に対して78重量部と2−エチ
ル−4−メチルイミダゾール3重量部を配合し、室温で
1時間撹拌して調整した樹脂ワニスを用いた以外は、実
施例1と同様にして、半導体搭載用基板を作製し、試験
を行った。結果を表1に示す。このときの絶縁基材1の
熱膨張率は、15×10−6/℃、硬化後の伸びは2.
2%であった。
【0084】実施例3 実施例1と同様の樹脂ワニスを,直径0.4mmの貫通
穴3を空けた厚さ0.8mmのガラス布基材エポキシ樹
脂積層板(日立化成工業株式会社製,GEA−679N
(商品名)を複数枚積層し、一体化して使用)に塗布
し,120℃で10分間、加熱・乾燥した後,厚み18
μmの銅箔を重ね,175℃で3MPaの条件で加熱・
加圧して,60分間保持することで積層一体化し,実施
例1と同様にレーザー加工、不要な銅箔の箇所のエッチ
ング除去をして、実施例1と同様にして部品を搭載し
て、半導体搭載用基板を作製し、試験を行った。結果を
表1に示す。
【0085】実施例4 実施例1と同様の樹脂ワニスを,直径0.4mmの貫通
穴3を空けた厚さ0.8mmのガラス布基材エポキシ樹
脂積層板(日立化成工業株式会社製,GEA−679N
(商品名)を複数枚積層し、一体化して使用)に塗布
し、175℃で60分間、加熱・乾燥した後,無電解め
っきで配線導体を形成した以外は,実施例1と同様にし
て、半導体搭載用基板を作製し、試験を行った。結果を
表1に示す。
【0086】実施例5 撹拌装置、コンデンサ及び温度計を備えたガラスフラス
コに、参考例と同様にして合成したシリコーン重合体の
固形分95重量部に対してエポキシ変性シリコーンオイ
ル(商品名:KF101、信越化学株式会社製)5重量
部、シリカ粉末(商品名:SO−25R,平均粒径:
0.5μm,株式会社アドマテックス製)900重量部
と希釈溶剤としてメタノールを250重量部配合し、8
0℃で1時間攪拌した後、室温まで冷却し、テトラブロ
モビスフェノールAを78重量部および2−エチル−4
−メチルイミダゾール3重量部を配合し、室温で1時間
撹拌して調整した樹脂ワニスを用いた以外は、実施例1
と同様にして、半導体搭載用基板を作製し、試験を行っ
た。結果を表1に示す。このときの絶縁基材1の熱膨張
率は、18×10−6/℃、硬化後の伸びは2.5%で
あった。
【0087】実施例6 配合量を、参考例と同様にして合成したシリコーン重合
体の固形分75重量部に対してエポキシ変性シリコーン
オイル(商品名:KF101、信越化学株式会社製)2
5重量部、シリカ粉末(商品名:SO−25R,平均粒
径:0.5μm,株式会社アドマテックス製)900重
量部、メタノール250重量部、テトラブロモビスフェ
ノールA78重量部および2−エチル−4−メチルイミ
ダゾール3重量部とした以外は実施例5と同様にして、
半導体搭載用基板を作製し、試験を行った。結果を表1
に示す。このときの絶縁基材1の熱膨張率は、25×1
−6/℃、硬化後の伸びは2.8%であった。
【0088】実施例7 配合量を、参考例と同様にして合成したシリコーン重合
体の固形分25重量部に対してエポキシ変性シリコーン
オイル(商品名:KF101、信越化学株式会社製)7
5重量部、シリカ粉末(商品名:SO−25R,平均粒
径:0.5μm,株式会社アドマテックス製)900重
量部、メタノール250重量部、テトラブロモビスフェ
ノールA78重量部および2−エチル−4−メチルイミ
ダゾール3重量部とした以外は実施例5と同様にして、
半導体搭載用基板を作製し、試験を行った。結果を表1
に示す。このときの絶縁基材1の熱膨張率は、38×1
−6/℃、硬化後の伸びは3.7%であった。
【0089】実施例8 配合量を、参考例と同様にして合成したシリコーン重合
体の固形分5重量部に対してエポキシ変性シリコーンオ
イル(商品名:KF101、信越化学株式会社製)95
重量部、シリカ粉末(商品名:SO−25R,平均粒
径:0.5μm,株式会社アドマテックス製)900重
量部、メタノール250重量部、テトラブロモビスフェ
ノールA78重量部および2−エチル−4−メチルイミ
ダゾール3重量部とした以外は実施例5と同様にして、
半導体搭載用基板を作製し、試験を行った。結果を表1
に示す。このときの絶縁基材1の熱膨張率は、43×1
/℃、硬化後の伸びは4.2%であった。
【0090】実施例9 配合量を、参考例と同様にして合成したシリコーン重合
体の固形分1重量部に対してエポキシ変性シリコーンオ
イル(商品名:KF101、信越化学株式会社製)99
重量部、シリカ粉末(商品名:SO−25R,平均粒
径:0.5μm,株式会社アドマテックス製)900重
量部、メタノール250重量部、テトラブロモビスフェ
ノールA78重量部および2−エチル−4−メチルイミ
ダゾール3重量部とした以外は実施例5と同様にして、
半導体搭載用基板を作製し、試験を行った。結果を表1
に示す。このときの絶縁基材1の熱膨張率は、45×1
/℃、硬化後の伸びは3.5%であった。
【0091】実施例10 撹拌装置、コンデンサー及び温度計を備えたガラスフラ
スコ中の、ジメトキシジメチルシラン20g、テトラメ
トキシシラン25g及びメタノール105gを配合した
溶液に、酢酸0.60g及び蒸留水17.8gを添加
し、50℃で8時間撹拌して非樹脂硬化性シリコーン重
合体を合成した。こうして得られた非樹脂硬化性シリコ
ーン重合体を、参考例と同様にして合成したシリコーン
重合体に換えて用いた以外は以外は実施例9と同様にし
て、半導体搭載用基板を作製し、試験を行った。結果を
表1に示す。このときの絶縁基材1の熱膨張率は、49
×10−6/℃、硬化後の伸びは2.0%であった。
【0092】比較例1 ビスフェノールAノボラック型エポキシ樹脂(エポキシ
当量210、大日本インキ化学工業株式会社製、エピク
ロンN865(商品名)を使用)100部,ビスフェノ
ールAノボラック樹脂(水酸基当量118、大日本イン
キ化学工業株式会社製、プライオーフェンVH−417
0(商品名)を使用)60部及びジシアンジアミド2部
をメチルエチルケトン120部に溶解し,室温で1時間
撹拌して調整した樹脂ワニスを用いた以外は、実施例1
と同様にして、半導体搭載用基板を作製し、試験を行っ
た。結果を表1に示す。このときの絶縁基材1の熱膨張
率は、200×10−6/℃であった。
【0093】比較例2 絶縁基材にアルミナセラミックスを用いた以外は、実施
例1と同様にして、半導体搭載用基板を作製し、試験を
行った。結果を表1に示す。このときの絶縁基材の熱膨
張率は、8×10−6/℃であった。
【0094】(試験結果)このようにして作製した半導
体搭載用基板を、吸湿処理を行った後、到達温度240
℃、長さ2mのリフロー炉に0.5m/分の条件で流
し、それぞれのサンプル数22をリフローし、クラック
の有無を調べた。結果を表1に示す。
【0095】
【表1】
【0096】
【発明の効果】以上に説明したとおり、本発明によっ
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケ−ジに用
いることのできる半導体搭載用基板と半導体パッケージ
並びにそれらの製造方法を提供することができる。
【図面の簡単な説明】
【図1】(a)〜(h)は、それぞれ本発明の一実施例
を説明するための各工程における断面図である。
【符号の説明】 1 絶縁基材 2 銅箔 3 ガラス布基材エポキシ樹脂積層板(樹脂板) 4 貫通穴 5 配線導体 6 半導体チップ 7 ダイボンディングフィルム 8 金ワイヤ 9 封止樹脂 10 接続端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 501 H01L 23/12 501W H05K 1/18 H05K 1/18 L (72)発明者 齊藤 哲也 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 Fターム(参考) 4J035 BA01 BA02 BA03 BA04 BA05 BA06 CA01 CA021 CA04N CA041 CA06N CA061 CA10N CA101 CA15N CA151 CA17N CA171 GA01 LB20 5E336 AA04 BB01 BB16 CC31 CC58 EE07 EE20 GG05 GG30 5F047 AA17 BA21 BB03 5F061 AA01 BA04 CA04 CA21

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基材と、導体パターンからなる半導
    体搭載用基板であって、絶縁基材が硬化後の熱膨張係数
    が50×10-6/℃以下である樹脂からなる絶縁基材で
    ある半導体搭載用基板。
  2. 【請求項2】 硬化後の熱膨張係数が50×10-6/℃
    以下である樹脂が無機充填剤を含有する樹脂である、請
    求項1に記載の半導体搭載用基板。
  3. 【請求項3】 硬化後の熱膨張係数が50×10-6/℃
    以下である樹脂の、硬化後の引張り試験での伸びの値が
    1.0%以上である請求項1又は請求項2のいずれかに
    記載の半導体搭載用基板。
  4. 【請求項4】 硬化後の熱膨張係数が50×10-6/℃
    以下である樹脂がシリコーン重合体を含有する樹脂であ
    る、請求項1〜請求項3のいずれかに記載の半導体搭載
    用基板。
  5. 【請求項5】 シリコーン重合体が、一般式(I) 【化1】R′m(H)kSiX4-(m+k) (I) (式中Xは、加水分解、重縮合可能な基であり、例え
    ば、塩素、臭素等のハロゲン又は−ORを示し、ここ
    で、Rは炭素数1〜4のアルキル基、炭素数1〜4のア
    ルキルカルボニル基を示す。R′は、非反応性の基であ
    り、例えば、炭素数1〜4のアルキル基、フェニル基等
    のアリール基を示す。kは1又は2、mは0又は1、m
    +kは1又は2を意味する)で表されるシラン化合物3
    5〜100モル%及び一般式(II) 【化2】R′nSiX4-n (II) (式中Xは、加水分解、重縮合可能な基であり、例え
    ば、塩素、臭素等のハロゲン又は−ORを示し、ここ
    で、Rは炭素数1〜4のアルキル基、炭素数1〜4のア
    ルキルカルボニル基を示す。R′は、非反応性の基であ
    り、例えば、炭素数1〜4のアルキル基、フェニル基等
    のアリール基を示す。nは0〜2の整数を意味する。)
    で表されるシラン化合物65〜0モル%を加水分解・重
    縮合反応をさせ、次いでヒドロシリル化反応剤とのヒド
    ロシリル化反応をさせることによって製造されるシリコ
    ーン重合体であることを特徴とする請求項4に記載の半
    導体搭載用基板。
  6. 【請求項6】 シリコーン重合体100重量部に対する
    無機充填剤の配合量が100重量部以上である請求項4
    又は請求項5のいずれかに記載の半導体搭載用基板。
  7. 【請求項7】 半導体チップが搭載された請求項1〜6
    のうちいずれかに記載の半導体搭載用基板。
  8. 【請求項8】 半導体チップと導体パターンとが電気的
    に接続された請求項7に記載の半導体搭載用基板。
  9. 【請求項9】 半導体チップの搭載が、接着剤によるも
    のである請求項7または請求項8のいずれかに記載の半
    導体搭載用基板。
  10. 【請求項10】 請求項7〜9のうちいずれかに記載の
    半導体搭載用基板に、半導体チップが封止樹脂によって
    封止された半導体パッケージ。
JP2001291633A 2001-09-25 2001-09-25 半導体搭載用基板および半導体パッケージ Expired - Fee Related JP4872180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001291633A JP4872180B2 (ja) 2001-09-25 2001-09-25 半導体搭載用基板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001291633A JP4872180B2 (ja) 2001-09-25 2001-09-25 半導体搭載用基板および半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010135506A Division JP2010251783A (ja) 2010-06-14 2010-06-14 半導体搭載用基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2003101175A true JP2003101175A (ja) 2003-04-04
JP4872180B2 JP4872180B2 (ja) 2012-02-08

Family

ID=19113741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001291633A Expired - Fee Related JP4872180B2 (ja) 2001-09-25 2001-09-25 半導体搭載用基板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4872180B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105138A (ja) * 2007-10-22 2009-05-14 Futaba Corp ダイボンドペースト及び該ダイボンドペーストを用いた蛍光表示管
KR20220130556A (ko) * 2021-03-18 2022-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 패키지 및 방법
US12009331B2 (en) 2023-06-07 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packages having adhesion layers for through vias

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251783A (ja) * 2010-06-14 2010-11-04 Hitachi Chem Co Ltd 半導体搭載用基板および半導体パッケージ
JP2013070064A (ja) * 2012-10-22 2013-04-18 Hitachi Chemical Co Ltd 半導体搭載用基板および半導体パッケージ

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259766A (ja) * 1991-02-14 1992-09-16 Hitachi Chem Co Ltd 回路の接続部材
JPH05230213A (ja) * 1992-02-20 1993-09-07 Hitachi Ltd ポリイミド及びそれを用いた配線構造体
JPH06120626A (ja) * 1992-10-02 1994-04-28 Ibiden Co Ltd 電子部品搭載用基板のための基材材料
JPH09142825A (ja) * 1995-09-21 1997-06-03 Toagosei Co Ltd 固体状シリカ誘導体およびその製造方法
JPH09202612A (ja) * 1996-01-24 1997-08-05 Toagosei Co Ltd Si−H結合含有シリカ誘導体微粒子およびその製造方法
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JPH11274375A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000119527A (ja) * 1998-08-12 2000-04-25 Kanegafuchi Chem Ind Co Ltd 電気、電子部品材料用組成物および電気、電子部品材料
JP2000244083A (ja) * 1999-02-19 2000-09-08 Ube Ind Ltd フレキシブル回路基板
JP2001110898A (ja) * 1999-10-12 2001-04-20 Asahi Kasei Corp 半導体装置及びその材料
JP2001168239A (ja) * 2000-12-20 2001-06-22 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装方法
JP2001212904A (ja) * 2000-02-01 2001-08-07 Nippon Steel Chem Co Ltd 接着剤付き導体−ポリイミド積層板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259766A (ja) * 1991-02-14 1992-09-16 Hitachi Chem Co Ltd 回路の接続部材
JPH05230213A (ja) * 1992-02-20 1993-09-07 Hitachi Ltd ポリイミド及びそれを用いた配線構造体
JPH06120626A (ja) * 1992-10-02 1994-04-28 Ibiden Co Ltd 電子部品搭載用基板のための基材材料
JPH09142825A (ja) * 1995-09-21 1997-06-03 Toagosei Co Ltd 固体状シリカ誘導体およびその製造方法
JPH09202612A (ja) * 1996-01-24 1997-08-05 Toagosei Co Ltd Si−H結合含有シリカ誘導体微粒子およびその製造方法
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JPH11274375A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000119527A (ja) * 1998-08-12 2000-04-25 Kanegafuchi Chem Ind Co Ltd 電気、電子部品材料用組成物および電気、電子部品材料
JP2000244083A (ja) * 1999-02-19 2000-09-08 Ube Ind Ltd フレキシブル回路基板
JP2001110898A (ja) * 1999-10-12 2001-04-20 Asahi Kasei Corp 半導体装置及びその材料
JP2001212904A (ja) * 2000-02-01 2001-08-07 Nippon Steel Chem Co Ltd 接着剤付き導体−ポリイミド積層板
JP2001168239A (ja) * 2000-12-20 2001-06-22 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105138A (ja) * 2007-10-22 2009-05-14 Futaba Corp ダイボンドペースト及び該ダイボンドペーストを用いた蛍光表示管
KR20220130556A (ko) * 2021-03-18 2022-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 패키지 및 방법
US11715717B2 (en) 2021-03-18 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming integrated circuit packages having adhesion layers over through vias
KR102642273B1 (ko) * 2021-03-18 2024-02-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 패키지 및 방법
US12009331B2 (en) 2023-06-07 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packages having adhesion layers for through vias

Also Published As

Publication number Publication date
JP4872180B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
JP5545194B2 (ja) 新規なシリコーン重合体の製造法、その方法により製造されたシリコーン重合体、熱硬化性樹脂組成物、樹脂フィルム、絶縁材料付金属箔、両面金属箔付絶縁フィルム、金属張積層板、多層金属張積層板及び多層プリント配線板
JP5370333B2 (ja) 低熱膨張性の熱硬化性樹脂組成物および樹脂フィルム
JP2000109709A (ja) 熱硬化性樹脂材料およびその製造方法
JP2002293933A (ja) アルコキシ基含有シラン変性ポリアミック酸樹脂組成物およびポリイミド−シリカハイブリッド硬化物
JP4022851B2 (ja) 金属付きポリイミドフィルムの製造方法および当該製造方法により得られる金属付きポリイミドフィルム
JP4872180B2 (ja) 半導体搭載用基板および半導体パッケージ
JP5251949B2 (ja) 基板およびプリント回路板
JP4899280B2 (ja) 配線板用複合材料とその製造方法
JP4905749B2 (ja) 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
JP2010251783A (ja) 半導体搭載用基板および半導体パッケージ
JP2001291804A (ja) 半導体素子及び半導体装置並びに半導体実装構造
JP2013070064A (ja) 半導体搭載用基板および半導体パッケージ
JP4734781B2 (ja) 基板、プリント回路板及びそれらの製造方法
JP4487448B2 (ja) 配線回路付き樹脂材料及びそれらの製造方法と多層プリント配線板
JP2010258462A (ja) 配線板用複合材料とその製造方法
JP2005325147A (ja) ポリアミック酸−シリカ複合微粒子の製造法、ポリイミド−シリカ複合微粒子の製造法、当該複合微粒子および導電性微粒子
JP4761108B2 (ja) シラン変性ポリアミック酸微粒子の製造法、ポリイミド−シリカ複合微粒子の製造法、当該複合微粒子および導電性微粒子
JP2541015B2 (ja) 半導体装置封止用エポキシ樹脂組成物及び半導体装置
JP3596237B2 (ja) Tab用接着剤付きテープおよび半導体接続基板並びに半導体装置
JP2012191240A (ja) 基板、プリント回路板及びそれらの製造方法
KR100850618B1 (ko) 저열팽창성의 열경화성 수지 조성물 및 수지 필름
JPWO2019230329A1 (ja) アンダーフィル材、有機金属酸化物の製造方法、電子部品装置及びその製造方法
JP2003007138A (ja) 多層配線板用層間絶縁ワニスとそれを用いた層間絶縁材料と多層配線板とその製造方法
JP2012084923A (ja) 配線板用複合材料とその製造方法
JP2007126678A (ja) 低熱膨張性の熱硬化性樹脂組成物および樹脂フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4872180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees