KR101294281B1 - 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101294281B1
KR101294281B1 KR1020110121662A KR20110121662A KR101294281B1 KR 101294281 B1 KR101294281 B1 KR 101294281B1 KR 1020110121662 A KR1020110121662 A KR 1020110121662A KR 20110121662 A KR20110121662 A KR 20110121662A KR 101294281 B1 KR101294281 B1 KR 101294281B1
Authority
KR
South Korea
Prior art keywords
thin film
conformal coating
conformal
semiconductor device
semiconductor chip
Prior art date
Application number
KR1020110121662A
Other languages
English (en)
Other versions
KR20130055960A (ko
Inventor
홍원식
오철민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110121662A priority Critical patent/KR101294281B1/ko
Publication of KR20130055960A publication Critical patent/KR20130055960A/ko
Application granted granted Critical
Publication of KR101294281B1 publication Critical patent/KR101294281B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에서는 액상 컨포멀 코팅 수지를 이용하여 컨포멀 코팅 박막을 형성하는 것이 아니라 고상의 컨포멀 코팅 수지를 마련하고, 이를 진공 증착법을 이용해 반도체 소자 상에 컨포멀 코팅 박막을 형성한다. 따라서, 반도체 소자 상에 균일한 두께의 컨포멀 코팅 박막을 형성할 수 있게 되고, 반도체 소자 간 리드 단락을 안정적으로 방지할 수 있다.

Description

컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법{Semiconductor device having conformal coating thin film and method for manufacturing the same}
본 발명은 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 외부의 환경에 의한 오염, 습기 등에 의해 반도체 소자 리드 단락을 방지하고자 반도체 소자 윗면에 컨포멀 코팅 박막을 코팅하는 기술로 고상 컨포멀 코팅 박막을 이용하여 반도체 소자 전체 부위에 균일한 두께로 상기 컨포멀 코팅 박막을 코팅할 수 있는 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 소자의 리드 사이의 간격이 조밀해짐에 따라, 외부의 환경에 의한 이물질, 오염, 습기 등에 의해 리드 사이에서 이온의 이동, 휘스커 등에 의한 단락 발생이 큰 문제가 되고 있으며, 이에 대한 대책으로 리드 부를 대기 환경으로부터 완전 차단하고자 수분에 강한 액상 컨포멀 수지로 리드부를 덮어주는 컨퍼멀 코팅 등이 행하여지고 있다.
액상 컨포멀 수지로 코팅 공정을 진행할 경우, 반도체 소자 형상이 불규칙하여 반도체 소자의 윗부분은 두껍게 코팅이 이루어지나, 리드부의 경사진 부분은 중력에 의해서 액상 수지가 아래로 끌려 내려가서, 수차례의 코팅으로도 단락을 방지하기 위하여 요구되는 두께만큼의 코팅층 형성이 어렵다. 물론 액상 수지의 점도 조정을 통해 어느 정도 두께 조절이 가능하나, 이 경우 다른 부분의 코팅층이 그만큼 두꺼워져서 다른 문제를 유발하기도 한다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 균일한 두께로 반도체 소자를 덮도록 코팅층을 형성하여 리드 단락을 안정적으로 방지하는 컨포멀 코팅 박막을 갖는 반도체 장치를 제공하는 데 있다.
본 발명의 다른 목적은 상기 반도체 장치를 제조하는 방법을 제공하는 데 있다.
상기와 같은 목적들을 달성하기 위한 본 발명의 일면에 따른 컨포멀 코팅 박막을 갖는 반도체 장치는, 복수의 전도성 패턴이 형성되고, 형성된 상기 전도성 패턴에 본딩된 리드부를 갖는 반도체 칩이 실장된 기판 및 상기 반도체 칩과 상기 리드부 표면에 코팅된 컨포멀 코팅 박막을 포함하되, 상기 컨포멀 코팅 박막은, 진공 증착법을 따라 고상의 컨포멀 수지가 상기 반도체 칩과 상기 리드부 표면에 코팅된 것을 특징으로 한다.
본 발명의 다른 일면에 따른 컨포멀 코팅 박막을 갖는 반도체 장치의 제조 방법은,
복수의 전도성 패턴이 형성된 기판에 반도체 칩을 장착하는 단계와, 상기 복수의 전도성 패턴과 상기 반도체 칩의 리드부를 본딩 하는 단계와, 상기 반도체 칩 상에 고상의 컨포멀 수지를 위치시키는 단계 및 상기 고상의 컨포멀 수지를 진공 증착하여, 상기 리드부와 상기 반도체 칩을 코팅하는 단계를 포함한다.
본 발명에 의하면, 반도체 소자 상에 불균일한 두께를 형성하는 종래의 액상 컨포멀 코팅 수지 박막을 이용하는 종래의 컨포멀 코팅 방식과는 달리, 본 발명의 컨포멀 코팅 방식에서는 고상의 컨포멀 코팅 박막을 이용함으로써, 반도체 소자 상에 균일한 두께를 형성함으로써, 반도체 소자 간 리드 단락을 안정적으로 방지할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면 구조를 보여주는 도면이다.
도 2는 도 1에 도시된 반도체 장치에 장착된 반도체 칩의 코팅 공정을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명하기로 한다.
본 발명에 따른 반도체 패키지의 COB 코팅 방법은 복수개의 본드 홀이 형성된 기판에 소정간격으로 칩들을 장착하는 단계, 상기 본드 홀과 상기 칩의 소정영역을 연결시키는 와이어를 와이어 본딩하는 단계, 상기 칩의 중앙에 고상수지를 위치시키는 단계, 상기 고상수지를 열처리하여 상기 와이어와 칩을 코팅하는 단계를 포함한다.
이와 같은 본 발명 반도체 패키지의 COB 코팅 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 장치(100)는 복수의 전도성 패턴(112)이 형성된 기판(110)과, 상기 기판(110)의 전도성 패턴(112)에 의해 정의되는 소정영역에 형성된 칩(CHIP)(120)과, 상기 칩(120)과 전도성 패턴(112)을 연결하는 리드부(130)를 포함한다. 여기서, 상기 기판(110)은 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다.
또한, 칩(120)과 상기 전도성 패턴(112)을 리드부(130)로 연결한 후에는, 상기 칩(120)과 상기 리드부(130)를 보호하기 위한 코팅 공정이 실시되어, 상기 칩(120)과 상기 리드부(130)를 포함하는 기판(110) 전면에 컨포멀 코팅 박막(140)이 형성된다. 즉, 상기 컨포멀 코팅층(140)에 의해, 상기 칩(120)과 상기 리드부(130)를 이물질, 오염, 습기 등과 같은 외부 환경으로부터 보호하고, 특히 상기 리드부(130)의 단락을 방지할 수 있게 된다.
무엇보다도 본 발명에서는 종래와 같이 액상 컨포멀 코팅 수지를 사용하여 컨포멀 코팅을 하는 것이 아니라 고상 컨포멀 코팅 수지를 진공 증착 방식을 이용하여 코팅함으로써, 리드부(130)의 경사진 부분에서 단락을 방지하기 위하여 요구되는 두께만큼의 층 두께를 균일하게 형성할 수 있게 된다. 이러한 컨포멀 코팅 박막(140)은 외부환경으로부터 칩(120)과 리드부(130)를 보호하기 위한 고상의 폴리 재질 예컨대, 아크릴, 에폭시, 실리콘, 우레탄, 고무 및 이들의 조합중 어느 하나의 재질로 이루어질 수 있으며, 이에 특별히 한정되는 것은 아니며, 외부환경으로부터 칩(120)과 리드부(130)를 보호할 수 있는 고상의 재질이라면 어떠한 재질을 사용하여도 무방하다.
도 2는 도 1에 도시된 반도체 장치에 장착된 반도체 칩의 코팅 공정을 설명하기 위한 순서도이다. 설명의 이해를 돕기 위하여, 도 1을 함께 참조할 수 있다.
도 2를 참조하면, 먼저, 기판(110)상에 칩(120)을 장착하는 단계가 수행된다(S210).
이어, 상기 칩(120)의 리드부(130)와 기판(110)상에 형성된 전도성 패턴(120)을 주석 도금층(도시되지 않음)을 이용하여 전기적으로 연결(본딩)하는 단계가 수행된다(S220).
이어, 칩의 표면, 전도성 패턴(120)과 상기 리드부(130)의 표면에 형성된 주석 도금층 및 나머지 기판 전면에 걸쳐 습기 및 먼지 등 외부 환경으로부터 상기 칩(120)과 상기 리드부(130)를 보호하기 위하여 고상 컨포멀 수지를 진공 증착 공정으로 컨포멀 코팅을 형성하는 단계가 수행된다.
구체적으로, 상기한 바와 같은 본딩 공정(S220)이 끝난 후, 본딩 공정이 끝난 상기 기판(110)은 진공 증착을 위해 서셉터와 같은 이동 수단에 의해 진공 상태를 형성하는 진공 챔버 내의 상단으로 이동하고, 상기 기판(110)의 아래쪽 중앙에 상기 고상의 컨포멀 수지를 수납 용기(furnace)에 수납하여, 진공 챔버 내의 칩(120)의 중앙 아래에 위치시킨다(S230). 이때, 상기한 바와 같은 공정은 CCD 카메라(도시하지 않음)를 통해 전 과정이 모니터링될 수 있으며, 고상 컨포멀 수지는 칩(120)을 충분히 덮을 정도의 양을 미리 계산하여 칩(120) 아래쪽의 수납 용기에 수납된다.
이어, 상기 수납 용기에 수납된 고상의 컨포멀 수지는 상기 진공 챔버 내에서 진공 증착법에 따라 상기 기판(110)상의 칩(120)과 리드부(130)의 표면에 컨포멀 코팅 박막을 형성하게 된다(S240). 상기 진공 증착법은, 바람직하게는, 스퍼터(sputter), 열증착(thermal evaporation) 또는 이-빔(e-beam)법 일 수 있으나, 당업계에 공지된 것이라면 특별히 이에 한정되는 것은 아니다.
이상 설명한 바와 같이, 본 발명에서는 액상 컨포멀 코팅 수지를 이용하여 컨포멀 코팅 박막을 형성하는 것이 아니라 고상의 컨포멀 코팅 수지를 마련하고, 이를 진공 증착법을 이용해 반도체 소자 상에 컨포멀 코팅 박막을 형성한다. 따라서, 반도체 소자 상에 균일한 두께의 컨포멀 코팅 박막을 형성할 수 있게 되고, 반도체 소자 간 리드 단락을 안정적으로 방지할 수 있다.

Claims (3)

  1. 복수의 전도성 패턴이 형성된 기판에 반도체 칩을 장착하고, 상기 복수의 전도성 패턴과 상기 반도체 칩의 리드부를 본딩 한 후, 상기 반도체 칩 상에 컨포멀 코팅 박막을 형성한 반도체 장치의 제조방법에 있어서,
    상기 반도체 칩 상에 균일한 두께를 갖는 고상의 컨포멀 수지를 위치시키는 단계; 및
    상기 고상의 컨포멀 수지를 진공 증착하여, 상기 리드부와 상기 반도체 칩을 코팅하는 단계
    를 포함하는 컨포멀 코팅 박막을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 코팅하는 단계는,
    상기 고상의 컨포멀 수지를 스퍼터(sputter), 열증착(thermal evaporation) 및 이-빔(e-beam) 법 중 어느 하나의 진공 증착 방식으로 진공 증착하여, 상기 리드부와 상기 반도체 칩을 코팅하는 단계인 것인 포함하는 컨포멀 코팅 박막을 갖는 반도체 장치의 제조 방법.
  3. 복수의 전도성 패턴이 형성되고, 형성된 상기 전도성 패턴에 본딩된 리드부를 갖는 반도체 칩이 실장된 기판; 및
    상기 반도체 칩과 상기 리드부 표면에 코팅된 컨포멀 코팅 박막
    을 포함하되,
    상기 컨포멀 코팅 박막은,
    진공 증착법을 따라 고상의 컨포멀 수지가 상기 반도체 칩과 상기 리드부 표면에 코팅된 것인
    컨포멀 코팅 박막을 갖는 반도체 장치.

KR1020110121662A 2011-11-21 2011-11-21 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법 KR101294281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110121662A KR101294281B1 (ko) 2011-11-21 2011-11-21 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121662A KR101294281B1 (ko) 2011-11-21 2011-11-21 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130055960A KR20130055960A (ko) 2013-05-29
KR101294281B1 true KR101294281B1 (ko) 2013-08-07

Family

ID=48664226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121662A KR101294281B1 (ko) 2011-11-21 2011-11-21 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101294281B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016065016A1 (en) * 2014-10-24 2016-04-28 Dow Corning Corporation Vacuum lamination method for forming a conformally coated article and associated conformally coated articles formed therefrom
KR102082905B1 (ko) * 2016-08-31 2020-02-28 주식회사 엘지화학 Pcb 어셈블리 컨포멀 코팅 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288323A (ja) * 1995-04-17 1996-11-01 Toshiba Corp 半導体装置
JPH08306738A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置およびその製造方法
KR20090057755A (ko) * 2007-12-03 2009-06-08 서울반도체 주식회사 슬림형 led 패키지
JP2010212698A (ja) 2010-04-01 2010-09-24 Sony Chemical & Information Device Corp 接続構造体及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288323A (ja) * 1995-04-17 1996-11-01 Toshiba Corp 半導体装置
JPH08306738A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置およびその製造方法
KR20090057755A (ko) * 2007-12-03 2009-06-08 서울반도체 주식회사 슬림형 led 패키지
JP2010212698A (ja) 2010-04-01 2010-09-24 Sony Chemical & Information Device Corp 接続構造体及びその製造方法

Also Published As

Publication number Publication date
KR20130055960A (ko) 2013-05-29

Similar Documents

Publication Publication Date Title
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
TWI695468B (zh) 具有屏蔽之積體電路封裝系統以及其製法
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
JP6527640B2 (ja) キャリア超薄型基板
TW201624684A (zh) 嵌入式影像感測器封裝以及製造其之方法
CN101409267A (zh) 半导体器件及其制造方法
US20080001285A1 (en) Semiconductor package having embedded passive elements and method for manufacturing the same
TW201419507A (zh) 電子封裝模組及其製造方法
US20170062352A1 (en) Semiconductor chip module
KR100910233B1 (ko) 적층 웨이퍼 레벨 패키지
TWI546871B (zh) Manufacturing method of semiconductor device
KR101294281B1 (ko) 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
US10008454B1 (en) Wafer level package with EMI shielding
US9474162B2 (en) Circuit substrate and method of manufacturing same
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
TW201606977A (zh) 電子封裝模組之製造方法以及電子封裝模組結構
TWI446514B (zh) 半導體封裝件及其製法
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP2018046084A (ja) 半導体装置、及び半導体装置の製造方法
CN108022909B (zh) 在电子芯片与载体衬底之间形成电连接的方法和电子器件
KR20100132232A (ko) 반도체 패키지 및 그 제조 방법
US9852977B2 (en) Package substrate
JP2008153491A (ja) 半導体装置の製造方法
CN107017222A (zh) 半导体装置以及制造半导体装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee