JP2004031913A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004031913A
JP2004031913A JP2003062850A JP2003062850A JP2004031913A JP 2004031913 A JP2004031913 A JP 2004031913A JP 2003062850 A JP2003062850 A JP 2003062850A JP 2003062850 A JP2003062850 A JP 2003062850A JP 2004031913 A JP2004031913 A JP 2004031913A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
resin
semiconductor
groove
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003062850A
Other languages
English (en)
Other versions
JP3784776B2 (ja
Inventor
Nobuhito Oouchi
大内 伸仁
Yasushi Shiraishi
白石 靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003062850A priority Critical patent/JP3784776B2/ja
Publication of JP2004031913A publication Critical patent/JP2004031913A/ja
Application granted granted Critical
Publication of JP3784776B2 publication Critical patent/JP3784776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】プリント基板などに半導体装置を実装する際の熱ストレスによって、半導体装置と実装基板との接合部に生じるクラックを低減する。
【解決手段】本発明の半導体装置では厚さが200μm以下の半導体素子1と、半導体素子1上に形成された電極パッド2と、電極パッド2と電気的に接続される配線3と、半導体素子の回路形成面および配線を封止する封止樹脂4とを有することを特徴とする。また半導体素子の製造方法では、半導体ウェハの主面上に電極パッド2を形成する工程と、電極パッドと接続される配線3を形成する工程と、半導体ウェハの主面および配線を樹脂封止する工程と、樹脂表面から溝を形成し、半導体ウェハの所定の深さまで到達させる工程と、半導体ウェハの裏面を溝の底部まで研磨し、個々の半導体装置に分割する工程とを有することを特徴とする。
【選択図】     図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するものであり、特にそのパッケージに関わるものである。
【0002】
【従来の技術】
近年、半導体装置の高密度実装が進み、チップサイズパッケージ等の半導体装置が注目を集めている。
【0003】
従来、こういったチップサイズパッケージでは図9に示すようなものがあった。図9の半導体装置は400μmの厚さを有する半導体素子1に電極パッド2が形成され、電極パッド2に電気的に接続するCu等による配線3が形成されている。半導体素子表面および配線3は厚さ100μm程度の樹脂4によって封止されている。樹脂表面に露出した配線3の上に半田などによるバンプ5が形成されている。
【0004】
以下、図10を利用して従来の半導体装置の製造方法について説明する。まず半導体基板であるウェハ100上にCu等の配線101が形成される(図10−A)。この状態でウェハ全体に対して樹脂102を充填する(図10−B)。その後、表面全体を研磨して配線101を表面に露出させる(図10−C)。配線72の表面に半田などによるバンプ電極103を形成する(図10−D)。ウェハを個々の半導体装置に切断し、分割することによって、半導体装置の形成を終了する(図10−E )。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の構造、および製造方法では、プリント基板などに半導体装置を実装する際の熱ストレスによって、半導体素子と実装基板との接合部にクラックが生じる等の問題があった(図11参照)。また従来の半導体装置の製造方法では封止する樹脂の応力が高い場合は、樹脂封止をした段階でウェハに反りなどを生じてしまう恐れがあり、個々に分割する為のステージに固定しづらくなる場合があった(図12参照)。
【0006】
【課題を解決するための手段】
上記のような課題を解決するために、本発明の半導体装置では厚さが200μm以下の半導体素子と、半導体素子上に形成された電極パッドと、電極パッドと電気的に接続される配線と、半導体素子の回路形成面および配線を封止する封止樹脂とを有することを特徴とする。
【0007】
また本発明の半導体装置の製造方法では、半導体ウェハの主面上に電極パッドを形成する工程と、電極パッドと接続される配線を形成する工程と、半導体ウェハの主面および配線を樹脂封止する工程と、樹脂表面から溝を形成し、半導体ウェハの所定の深さまで到達させる工程と、半導体ウェハの裏面を溝の底部まで研磨し、個々の半導体装置に分割する工程とを有することを特徴とする。
【0008】
また本発明の半導体装置の実装方法では、厚さが200μm以下である半導体素子の主面が樹脂封止された半導体装置を準備する工程と、半導体装置を実装基板上に配置する工程と、熱処理によって半導体装置と実装基板とを接続する工程とを有することを特徴とする。
【0009】
【発明の実施の形態】
(第1の実施の形態)図1は本発明の第1の実施の形態における半導体装置の構造を示す図である。
【0010】
以下図1を用いて本発明の第1の実施の形態について説明する。なお図8と共通する部分に関しては共通の符号を用いて説明する。図中で半導体素子や樹脂の厚さは破線等を用いて示している。
【0011】
半導体素子1は従来構造の400μmよりも薄く形成され、本実施の形態では100μmの厚さを有している。
【0012】
半導体素子1の主面には所定箇所にアルミ電極パッド2が形成されている。半導体素子上にはCuによる配線3が形成されている。配線3の高さは50μmである。また配線3はアルミ電極パッド2に電気的に接続している。
【0013】
半導体素子1の主面(回路形成面)および配線3は樹脂4によって封止されている。樹脂4の厚さは配線3と同様50μmである。樹脂4の上には突起電極5が形成されている。本実施の形態では樹脂4の表面に露出した配線3の上に半田などによるバンプ電極5が形成されている。
【0014】
図2−Aはプリント基板などの実装基板上に半導体装置を実装し、温度サイクル試験を行った結果を示す図である。図2−Aの横軸は半導体素子の厚さを示し、縦軸は半導体装置と実装基板との接合部(本実施の形態では半田ボールである)にクラックが生じるまでのサイクル数および実装基板と半導体装置との歪みを示した図である。
【0015】
熱膨張係数の違いから、加熱すると半導体装置と実装基板との間には歪みが生じる。半導体素子1の厚さを薄くすることによって、半導体素子自体の柔軟性は大きくなる。よって半導体素子自体が加熱時の歪みを吸収する。図2−Aでは半導体素子を薄くするほど、接合部の最大歪みが小さくなっている。
【0016】
また半導体素子を薄くするほど、半田ボールにクラックが発生するまでの温度サイクル数も増加している。
【0017】
この効果は半導体素子を200μm以下とすることで顕著に現れる。
【0018】
図2−Bは半導体素子の厚さを一定として、その主面を封止する樹脂の厚さを変化させた場合の温度特性を示す図である。図2−Bに示すデータでは半導体素子の厚さを200μmとし、樹脂の厚さを約50μm、60μm、100μm、150μmと変化させている。
【0019】
半導体素子の厚さ:樹脂の厚さ=4:1とした場合に比べて、本発明のように半導体素子の厚さ:樹脂の厚さ=2:1あるいは1:1にした場合の方が最大歪みが小さくなる。これは半導体素子の厚さに対しての樹脂の厚さが厚いほうが半導体素子自体の柔軟性が大きくなり温度特性が良くなることを示している。半導体素子の厚さに対して樹脂の厚さが1/2以上あることによって顕著な効果が見うけられる。
【0020】
本件発明者らのさらに詳細な実験およびシミュレーションによると本発明における半導体装置では半導体素子の厚さを200μm以下とし、半導体素子の厚さに対して樹脂の厚さが1/2以上となる範囲にすることで、基板実装時などのクラック発生を十分に抑えることが出来る。
【0021】
図3および図4は本発明第1の実施の形態の半導体装置の製造方法を示す図である。
【0022】
次に図3および図4を用いて本発明第1の実施の形態の半導体装置の製造方法について説明する。
【0023】
まず半導体ウェハ30の主面(回路形成面)上に電気メッキ等により、高さ約50μmのCuの配線31を形成する(図3−A)。この配線31はウェハ30上に形成された電極パッド(図示していない)に電気的に接続されている。
【0024】
その後、半導体ウェハ30の主面および配線31に対して樹脂32を充填する(図3−B)。樹脂充填の方法はトランスファモールド法、ポッティング法、印刷法等で行う。
【0025】
この段階の半導体ウェハ30は、樹脂32の応力などによって反りが生じないような十分な厚さを持っているものとする。
【0026】
樹脂32に埋もれてしまっている配線31が露出し、樹脂32および配線31の高さが50μmとなるまで、研磨刃33によって樹脂32の表面を研磨する(図3−C)。
【0027】
その後、高速回転する外周刃34によって、樹脂32を充填した面から溝35を形成する。この溝35は後に個々の半導体装置に分割する部分に形成される。
【0028】
この溝35の深さは最終的に個々の半導体装置とした場合の半導体素子の厚さに基づいて決定する。本実施の形態では半導体素子1の厚さを100μmとするので半導体ウェハ30の部分には120μmの溝を形成する。この工程で形成される溝35の樹脂表面から底部までの深さは、樹脂厚+ウェハの溝の深さで50+120=170μmとなる(図3−D)。
【0029】
その後、基板の樹脂形成面に研削テープ36を貼付する。この研削テープは紫外線を照射することによって、粘着力が落ち、簡単に剥がせるものである。
【0030】
研削テープ36を貼付した面を研削ステージ(図示していない)に固定する(図4−A)。研削ステージに固定した状態でウェハ30の裏面側の全面を研磨する。この研磨は前工程で形成した溝35の底部に達するまで行う。
【0031】
ウェハ30の裏面の研磨を溝の底部に達するまで行うことで、半導体装置は個々に分割される。つまり研削テープ36の上に個々に分割された半導体装置37が並ぶ状態となる(図4−B)。
【0032】
その後研磨された裏面にマウントテープ38を貼り、後工程へと供給される。
【0033】
後工程では必要に応じてバンプ電極などが形成される。
【0034】
本実施の形態の製造方法では、まず十分に厚いウェハを樹脂で封止する。この段階ではウェハに反りなどが生じる恐れはない。その後、樹脂側からウェハに溝を形成する。この溝の底部までウェハの裏面を全面研磨して個々に分離する。
【0035】
よってウェハの固定時の反りの問題などが解消できる。
【0036】
また最終的に半導体素子が薄くなっても、ウェハよりも個々の半導体装置の方が十分に小さいので樹脂による応力の問題はなくなる。また本発明の製造方法により、従来よりも半導体素子の厚さを薄くした半導体装置の提供が可能になる。
【0037】
(第2の実施の形態)図5は本発明の第2の実施の形態における半導体装置の構造を示す図である。
【0038】
以下図5を用いて本発明の第2の実施の形態について説明する。なお図1と共通する部分に関しては共通の符号を用いて説明する。
【0039】
半導体素子1は従来構造の400μmよりも薄く形成され、本実施の形態ではその中央部11で、100μmの厚さを有している。半導体素子の周辺部12では、半導体素子1の厚さがその中央部11よりも薄くなっている。つまり半導体素子1の周辺部では段差部6が形成されている。この段差部6は半導体素子の主面側(回路形成面側)に形成される。この段差部6の深さ、つまり中央部表面から周辺部12の上部までの距離は30μm程度である。
【0040】
半導体素子1の主面部分には所定箇所にアルミ電極パッド2が形成されている。半導体素子1上にはCuによる配線3が形成されている。配線3の高さは50μmである。また配線3はアルミ電極パッド2に電気的に接続されている。
【0041】
半導体素子1の主面および配線3は樹脂4によって封止されている。樹脂4の厚さは配線3と同様50μmである。樹脂4の上には突起電極5が形成されている。本実施の形態では樹脂4の表面に露出した配線3の上に半田などによるバンプ電極5が形成されている。
【0042】
本発明における半導体装置では、半導体素子1の周辺部12が中央部11よりも薄くなり段差部6を形成している。この段差部6は、半導体素子の中央部11を囲むように4辺それぞれに形成されている。
【0043】
このような構成にすることで第1の実施の形態と同様、実装時のクラックなどが防止できる。
【0044】
さらに、段差部がある事で、半導体素子1の周辺部12では樹脂4と半導体素子1の接触する部分が増える。よって樹脂が剥離してしまう恐れが小さくなる。また半導体素子1と樹脂の界面から水分が侵入しても、中央の回路形成部まで水分が到達してしまうことがない。
【0045】
図6および図7は本発明第2の実施の形態の半導体装置の製造方法を示す図である。
【0046】
以下に図6および図7を用いて本発明第2の実施の形態の半導体装置の製造方法について説明する。なお図3、図4と共通する部分については同一の符号を用いて説明する。
【0047】
まず半導体ウェハ30の主面上に電気メッキ等により、高さ約50μmのCuの配線31を形成する(図6−A)。この配線31はウェハ30上に形成された電極パッド(図示していない)に電気的に接続されている。
【0048】
その後、高速回転させた外周刃60によって半導体ウェハ30の主面に第1の溝61を形成する。この第1の溝61は個々の半導体素子の周辺部となる部分に形成される。この第1の溝の形成に用いられる刃60の刃厚は約50μmである。溝61の幅はこの刃厚よりも1〜5μm大きく形成される。この第1の溝61の深さは30μmである(図6−B)。
【0049】
その後、半導体ウェハ30の主面(回路形成面)に対して樹脂32を充填する。樹脂充填の方法はトランスファモールド法、ポッティング法、印刷法等で行う(図6−C)。
【0050】
この段階の半導体ウェハ30は、樹脂32の応力などによって反りが生じないような十分な厚さを持っているものとする。
【0051】
樹脂に埋もれてしまっている配線31が露出し、樹脂32および配線31の高さが50μmとなるまで、研磨刃33によって樹脂32の表面を研磨する(図6−D)。
【0052】
その後、高速回転する外周刃62によって、樹脂32を充填した面から第2の溝63を形成する(図7−A)。この第2の溝63の幅は第1の溝61よりも狭く、第1の溝61の内側に形成される。この部分の拡大図を図8に示す。この第2の溝63を形成する刃62の厚さは約30μmである。
【0053】
第2の溝63の深さは最終的に個々の半導体装置とした場合の半導体素子の厚さに基づいて決定する。本実施の形態では半導体素子の中央部での厚さを100μmとするので、半導体ウェハ30の主面から120μmの深さの溝を形成する。樹脂表面から第2の溝63の底部までの深さは、樹脂厚+第1の溝の深さ+ウェハの溝の深さで50+30+90=170μmとなる。
【0054】
その後、樹脂形成面に研削テープ36を貼付する。この研削テープ36は紫外線を照射することによって、粘着力が落ち、簡単に剥がせるものである。
【0055】
この研削テープ36を研削ステージ(図示していない)に固定する(図7−B)。研削ステージに固定した状態でウェハ30の裏面を研磨する。研磨は前工程で形成した第2の溝63の底部に達するまで行う(図7−C)。
【0056】
ウェハ裏面の研磨を第2の溝63の底部に達するまで行うことで、半導体装置は個々に分割される。つまり研削テープ36の上に個々に分割された半導体装置37が並ぶ。
【0057】
その後研磨されたウェハ裏面にマウントテープ38を貼り、後工程へと供給される。
【0058】
本実施の形態では第1の溝の深さを30μmとしている。第1の溝61を余り深く形成すると、樹脂による応力の影響が大きくなってしまう。本件発明者らの実験によると第1の溝の深さを30μm以上とした場合にウェハに対しての樹脂応力の影響が現れ、ウェハ固定時に反りなどを生じる恐れがある。第1の溝61の深さはウェハ表面の回路が形成される部分の深さより深く、10μm〜30μm程度にするのが望ましい。
【0059】
本実施の形態の製造方法によれば第1の実施の形態の半導体装置の製造方法同様、ウェハの固定時に、反りなどが生じる恐れがない。
【0060】
また第1の溝を形成することにより、樹脂の剥離の恐れが低く、水分の侵入なども防ぐことが可能な半導体装置を製造することが出来る。
【0061】
(第3の実施の形態)図13および図14は本発明の半導体装置の他の製造方法を示す図である。以下第1の実施の形態の半導体装置を例にして本発明の製造方法について説明する。図3および図4と共通する部分には同一の符号を用いて説明する。
【0062】
半導体ウェハ30上の樹脂32を研磨刃33によって研磨する工程までは第1の実施の形態と同様である(図13−A〜図13−C)。
【0063】
その後、高速回転する外周刃34によって、樹脂32を充填した面から溝35を形成する。この溝35は後に個々の半導体装置に分割する部分に形成される。
【0064】
本実施の形態ではこの溝の深さが第1の実施の形態とは異なっている。本実施の形態では半導体素子1の厚さを100μmとするので半導体ウェハ30の部分には50μmの溝を形成する。よってこの工程で形成される溝35の樹脂表面から底部までの深さは、樹脂厚+ウェハの溝の深さで50+50=100μmとなる(図13−D)。
【0065】
その後、基板の樹脂形成面に研削テープ36を貼付する。この研削テープは紫外線を照射することによって、粘着力が落ち、簡単に剥がせるものである。
【0066】
研削テープ36を貼付した面を研削ステージ(図示していない)に固定する(図14−A)。研削ステージに固定した状態でウェハ30の裏面側の全面を研磨する。この研磨は溝35の底部より50μm上方に達するまで行う。つまり半導体ウェハ30の厚さが、100μmとなった時点で研磨を終了させる。この段階で、溝35を形成した部分では研磨時のストレスなどにより、半導体ウェハ30の裏面にまで届くひびが入ったような状態となっている (図14−B)。これによって半導体装置は個々に分割される。
【0067】
半導体装置を確実に分割するためには、この後にウェハ裏面に対してローラ140等による処理を施すとよい。ローラ140が転がることにより、溝35を形成した部分のウェハがブレーキングされ、確実に個々の半導体装置に分割できる。
【0068】
その後の工程は第1の実施の形態の製造方法と同様である。
【0069】
なお、第2の実施の形態の製造方法においても第2の溝の深さを100μmとすることで本実施の形態と同様の製造方法が可能である。
【0070】
本実施の形態の製造方法によれば半導体ウェハの主面側からの溝形成を短く出来る。これによって個々の半導体装置に与えるストレスを低減させることが可能である。
【0071】
本発明の第1および第2の実施の形態の半導体装置は、プリント基板などの実装基板上に配置される。その後、半田のリフローなどの熱処理によって実装基板上に接続される。本発明の半導体装置を用いることで、実装基板と半導体装置の接合部のクラックを低減させた実装方法が可能となる。
【0072】
【発明の効果】
以上、詳細に説明したように本発明の半導体装置によれば、実装基板と半導体装置の接合部のクラックを低減させることが可能である。
【0073】
本発明の半導体装置の製造方法によれば、ウェハの固定時の反りの問題などが解消できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の構造を示す図。
【図2】本発明の半導体装置の温度サイクル特性を示す図。
【図3】本発明の第1の実施の形態の半導体装置の製造方法の工程を示す工程図(その1)。
【図4】本発明の第1の実施の形態の半導体装置の製造方法の工程を示す工程図(その2)。
【図5】本発明の第2の実施の形態の半導体装置の構造を示す図。
【図6】本発明の第2の実施の形態の半導体装置の製造方法の工程を示す工程図(その1)。
【図7】本発明の第2の実施の形態の半導体装置の製造方法の工程を示す工程図(その2)。
【図8】本発明の第2の実施の形態の半導体装置の製造方法における溝部拡大図。
【図9】従来の半導体素子の構造を示す図。
【図10】従来の半導体素子の製造方法の工程を示す工程図。
【図11】従来技術の問題点を示す図。
【図12】従来技術の問題点を示す図。
【図13】本発明の第3の実施の形態の半導体装置の製造方法の工程を示す工程図(その1)。
【図14】本発明の第3の実施の形態の半導体装置の製造方法の工程を示す工程図(その2)。
【符号の説明】
1・・・・・・半導体素子
2・・・・・・電極PAD
3、31、101・・・・・・配線
4、32、102・・・・・・封止樹脂
5・・・・・・バンプ電極
30、100・・・・・・半導体ウェハ
37・・・本発明の半導体装置

Claims (8)

  1. 半導体ウェハの主面上に電極パッドを形成する工程と、
    前記電極パッドと接続される配線を形成する工程と、
    前記半導体ウェハの主面および前記配線を樹脂封止する工程と、
    前記樹脂表面から溝を形成し、前記半導体ウェハの所定の深さまで到達させる工程と、前記半導体ウェハの裏面を前記溝の底部まで研磨し、個々の半導体装置に分割する工程とを有することを特徴とする半導体素子の製造方法。
  2. 半導体ウェハの主面上に電極パッドを形成する工程と、
    前記電極パッドと接続される配線を形成する工程と、
    前記半導体ウェハの主面に第1の幅を有する第1の溝を形成する工程と、
    前記半導体ウェハの主面および前記配線を樹脂封止する工程と、
    前記第1の溝上の樹脂表面から前記第1の幅よりも狭い第2の溝を形成し、前記半導体ウェハの所定の深さまで到達させる工程と、
    前記半導体ウェハの裏面を前記第2の溝の底部まで研磨し、個々の半導体装置に分割する工程とを有することを特徴とする半導体素子の製造方法。
  3. 半導体ウェハの主面上に電極パッドを形成する工程と、
    前記電極パッドと接続される配線を形成する工程と、
    前記半導体ウェハの主面および前記配線を樹脂封止する工程と、
    前記樹脂表面から溝を形成し、前記半導体ウェハの所定の深さまで到達させる工程と、
    前記半導体ウェハの裏面を該半導体ウェハが所定の厚さとなるまで研磨する工程と、前記半導体ウェハの溝形成部をブレーキングさせ個々の半導体装置に分割する工程とを有することを特徴とする半導体素子の製造方法。
  4. 半導体ウェハの主面上に電極パッドを形成する工程と、
    前記電極パッドと接続される配線を形成する工程と、
    前記半導体ウェハの主面に第1の幅を有する第1の溝を形成する工程と、
    前記半導体ウェハの主面および前記配線を樹脂封止する工程と、
    前記第1の溝上の樹脂表面から前記第1の幅よりも狭い第2の溝を形成し、前記半導体ウェハの所定の深さまで到達させる工程と、
    前記半導体ウェハの裏面を該半導体ウェハが所定の厚さとなるまで研磨する工程と、
    前記半導体ウェハの前記第2の溝形成部をブレーキングさせ個々の半導体装置に分割する工程とを有することを特徴とする半導体素子の製造方法。
  5. 前記半導体ウェハの裏面を研磨する工程では、前記樹脂封止する工程で設けられた封止樹脂の厚さが、半導体ウェハの厚さの1/2より厚くなるまで前記半導体ウェハの研磨を行なうことを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
  6. 前記樹脂封止する工程は、封止樹脂を前記配線の頂部が埋められるように設けた後に、前記配線が露出するまで前記封止樹脂を研磨するものであることを特徴とする請求項1〜4記載の半導体装置の製造方法。
  7. 前記半導体ウェハの裏面を研磨する工程では、前記樹脂封止する工程で設けられた研磨後の封止樹脂の厚さが、半導体ウェハの厚さの1/2より厚くなるまで前記半導体ウェハの研磨を行なうことを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記半導体ウェハの裏面の研磨で、半導体ウェハの厚さは200μm以下となることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
JP2003062850A 2003-03-10 2003-03-10 半導体装置の製造方法 Expired - Fee Related JP3784776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003062850A JP3784776B2 (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003062850A JP3784776B2 (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10259999A Division JP3423245B2 (ja) 1999-04-09 1999-04-09 半導体装置及びその実装方法

Publications (2)

Publication Number Publication Date
JP2004031913A true JP2004031913A (ja) 2004-01-29
JP3784776B2 JP3784776B2 (ja) 2006-06-14

Family

ID=31185316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003062850A Expired - Fee Related JP3784776B2 (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3784776B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2015085414A (ja) * 2013-10-29 2015-05-07 株式会社ディスコ パッケージ基板の加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
KR20170077029A (ko) * 2015-12-25 2017-07-05 가부시기가이샤 디스코 웨이퍼의 가공 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP4728033B2 (ja) * 2005-04-19 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
JP2009094432A (ja) * 2007-10-12 2009-04-30 Toshiba Corp 積層型半導体パッケージの製造方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2015085414A (ja) * 2013-10-29 2015-05-07 株式会社ディスコ パッケージ基板の加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
KR20170077029A (ko) * 2015-12-25 2017-07-05 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102505700B1 (ko) * 2015-12-25 2023-03-02 가부시기가이샤 디스코 웨이퍼의 가공 방법

Also Published As

Publication number Publication date
JP3784776B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
JP3423245B2 (ja) 半導体装置及びその実装方法
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US6562658B2 (en) Method of making semiconductor device having first and second sealing resins
JP3446825B2 (ja) 半導体装置およびその製造方法
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
JP2009010352A (ja) ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2007188967A (ja) 基板支持体、基板処理方法及び半導体装置の製造方法
JP3892774B2 (ja) 半導体装置の製造方法
US8461676B2 (en) Soldering relief method and semiconductor device employing same
JP3784776B2 (ja) 半導体装置の製造方法
JP2011109104A (ja) 電子部品を封入する方法
JP2004273604A (ja) 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
CN116936378A (zh) 一种高密度扇出型封装结构及封装方法
US20090230522A1 (en) Method for producing a semiconductor device and the semiconductor device
JP3459622B2 (ja) 電子部品の製造方法
JP3694469B2 (ja) 半導体装置の製造方法
JP3618331B2 (ja) 半導体装置及びその製造方法
JP2005142593A (ja) 半導体装置
JP2785722B2 (ja) 樹脂封止型半導体装置
JP2008130705A (ja) 半導体装置の製造方法
JP2005045041A (ja) 半導体パッケージおよびその製造方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JP2004047903A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent or registration of utility model

Ref document number: 3784776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees