KR20140000608A - 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법 - Google Patents

패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법 Download PDF

Info

Publication number
KR20140000608A
KR20140000608A KR20120098936A KR20120098936A KR20140000608A KR 20140000608 A KR20140000608 A KR 20140000608A KR 20120098936 A KR20120098936 A KR 20120098936A KR 20120098936 A KR20120098936 A KR 20120098936A KR 20140000608 A KR20140000608 A KR 20140000608A
Authority
KR
South Korea
Prior art keywords
die
substrate
metal pillars
packaged
metal
Prior art date
Application number
KR20120098936A
Other languages
English (en)
Other versions
KR101423388B1 (ko
Inventor
춘레이 쓰
청시 리우
데옌 루
밍체 호
유휑 챈
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140000608A publication Critical patent/KR20140000608A/ko
Application granted granted Critical
Publication of KR101423388B1 publication Critical patent/KR101423388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

패키지 온 패키지(package on package; PoP) 소자와, 반도체 다이를 패키징하는 방법이 개시된다. 일 실시예에서, PoP 소자는 제1 패키징된 다이와, 이러한 제1 패키징된 다이에 연결된 제2 패키징된 다이를 포함한다. 금속 기둥은 제1 패키징된 다이에 연결된다. 금속 기둥은 제1 패키징된 다이에 근접한 제1 부분과, 제1 부분 위에 배치된 제2 부분을 갖는다. 금속 기둥 각각은 제2 패키징된 다이에 근접한 솔더 조인트(solder joint)에 연결된다.

Description

패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법{PACKAGE ON PACKAGE DEVICES AND METHODS OF PACKAGING SEMICONDUCTOR DIES}
본 발명은 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법에 대한 것이다.
반도체 소자는 예를 들면, 개인용 컴퓨터, 셀폰, 디지털 카메라, 및 다른 전자 장비와 같은 다양한 전자 응용에서 이용된다. 반도체 소자는 반도체 기판 위에 물질의 절연 또는 유전층, 전도층, 및 반도체층을 순차적으로 증착시키고, 그 위에 회로 컴포넌트와 요소를 형성하도록 리소그래피를 사용해서 다양한 물질층을 패터닝함으로써 통상적으로 제조된다.
반도체 산업은 주어진 면적에 더 많은 컴포넌트가 집적되게 하도록 최소의 특징부 크기에서의 계속된 감소에 의해 다양한 전자 컴포넌트(예, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도를 계속 향상시켜 왔다. 이러한 더 작은 컴포넌트는 일부 응용에서 과거의 패키지보다 작은 면적을 활용하는 더 작은 패키지를 또한 요구한다.
패키지 온 패키지(Package on package; PoP) 기술은 하나의 작은 전체적(overall) 패키지 내로 집적회로의 더 높은 밀도의 집적을 가능케 하는 능력으로 인해 점점 인기를 얻고 있다. PoP 기술은 예를 들면, 스마트폰과 같은 많은 발전된 핸드헬드 장치 내에 이용된다.
향상된 PoP 패키징 기술은 종래 기술에서 필요하다.
본 발명은 패키지 온 패키지(package-on-package; PoP) 소자를 제공하며, 이 소자는 제1 패키징된 다이; 상기 제1 패키징된 다이에 연결된 제2 패키징된 다이; 및 상기 제1 패키징된 다이에 연결된 복수의 금속 기둥(pillar)을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제1 패키징된 다이에 근접한 제1 부분과 상기 제1 부분 위에 배치된 제2 부분을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제2 패키징된 다이에 근접한 솔더 조인트(solder joint)에 연결된다.
또한, 본 발명은 패키지 온 패키지(package-on-package; PoP) 소자를 제공하며, 이 소자는 제1 패키징된 다이; 상기 제1 패키징된 다이에 연결된 제2 패키징된 다이; 및 상기 제1 패키징된 다이에 연결된 복수의 금속 기둥을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제1 패키징된 다이에 근접한 제1 부분과 상기 제1 부분 위에 배치된 제2 부분을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제2 패키징된 다이에 근접한 솔더 조인트에 연결되고, 상기 복수의 금속 기둥 각각은 단면도로 "I"자 형태를 포함한다.
또한, 본 발명은 반도체 다이를 패키징하는 방법을 제공하며, 이 방법은 제1 다이를 제1 기판에 연결하는 단계; 상기 제1 기판의 표면상에 복수의 금속 기둥의 복수의 제1 부분을 형성하는 단계; 상기 복수의 금속 기둥의 복수의 제1 부분 각각 위에 상기 복수의 금속 기둥의 제2 부분을 형성하는 단계; 제2 다이를 제2 기판에 연결하는 단계; 및 상기 복수의 금속 기둥을 상기 제2 기판에 연결하는 단계를 포함하고, 상기 복수의 금속 기둥 각각은 단면도로 "I"자 형태를 포함한다.
본 발명 개시 및 그 이점의 보다 완전한 이해를 위해, 첨부된 도면들과 결합해서 이하의 설명이 이제 참조된다.
도 1은 본 발명 개시의 실시예에 따라, 상단 패키징된 다이를, 위에 배치된 복수의 금속 기둥을 구비한 하단 패키징된 다이에 부착하는 방법의 단면도를 예증한다.
도 2는 도 1에 도시된 방법에 따라 패키징된 PoP 소자의 단면도이다.
도 3은 다른 실시예에 따라 패키징된 PoP 소자의 단면도를 도시하며, 금속 기둥은 상단 패키징된 다이상에 배치된다.
도 4는 다른 실시예에 따라 패키징된 PoP 소자의 단면도이고, 금속 기둥은 상단 및 하단 패키징된 다이상에 배치된다.
도 5는 또 다른 실시예에 따라 패키징된 PoP 소자의 단면도를 예증하며, 금속 기둥은 원뿔 또는 사다리 형태를 포함한다.
도 6은 도 5에 도시된 사다리-형태의 금속 기둥의 보다 상세한 도면이다.
도 7은 다른 실시예에 따라 패키징된 PoP소자의 단면도를 도시하며, 금속 기둥은 소켓 형태를 포함한다.
도 8은 또 다른 실시예에 따라 패키징된 PoP소자의 단면도이고, 금속 기둥은 "I"자 형태를 포함한다.
도 9 내지 13은 본 발명 개시의 실시예에 따라 2-단계 도금 공정을 이용해서 다양한 스테이지에서 금속 기둥을 형성하는 방법의 단면도를 예증한다.
도 14 및 15는 본 발명 개시의 실시예에 따라 금속 기둥의 제1 부분과 제1 포토레지스트층 위에 제2 층을 형성하는 방법의 예시의 단면도이다.
도 16 내지 18은 일 실시예에 따라, 금속 기둥 위에 보호층을 형성하는 단계와, 하단 다이와 금속 기둥 위에 몰딩 화합물을 형성하는 단계를 포함하는 방법의 단면도를 예증한다.
도 19 내지 21은, 본 발명 개시의 실시예에 따라, 금속 기둥과 하단 다이 위에 몰딩 화합물을 형성하는 단계와, 금속 기둥으로의 전기적 연결이 이루어지도록 금속 기둥 위에 몰딩 화합물을 개방하는(opening) 단계를 포함하는 방법의 단면도를 도시한다.
도 22는 도 21에 도시된 금속 기둥 위에 배치된 캠버(cambered) 개구의 보다 상세한 도면을 도시한다.
도 23과 24는 솔더 볼 크기와 금속 기둥 폭에 기초해서 도 22에 도시된 캠버 개구의 각도를 결정하기 위해 이용될 수 있는 다양한 각도의 레이저 드릴링 계산을 예증한다.
도 25 및 26은 다른 실시예에 따라 금속 기둥 위에 몰딩 화합물을 개방하는 방법의 단면도를 도시한다.
도 27은 상단 기판 위에 패키징된 복수의 상단 다이를 포함하는 일 실시예에 따른 상단 패키징된 다이의 예시이다.
도 28은 본 발명 개시의 실시예에 따라 다수의 반도체 다이를 패키징하는 방법을 예증하는 흐름도이다.
상이한 도면들에 표기된 대응하는 참조번호들과 기호들은 만약 다르게 지정되지 않으면 대응 부분들을 일반적을 지칭한다. 실시예들의 관련된 양태들을 명확하게 설명하기 위해 도면들이 도시되고 있으며, 도면들은 반드시 실척도로 도시되어 있지는 않다.
본 발명 개시의 실시예의 제조 및 이용이 이하에서 상세히 논의된다. 하지만, 본 발명개시는 폭넓은 다양한 특정 상황에서 구현될 수 있는 다수의 적용가능한 발명 사상을 제공한다는 점을 이해해야 한다. 논의된 특정 실시예들은 본 발명의 개시를 제조하고 이용하는 특정한 방식들에 대한 단순한 예시에 불과하며, 본 발명의 개시의 범위를 제한하지 않는다.
본 발명 개시의 실시예는 반도체 소자의 패키징에 대한 것이다. 신규한 패키징 구조 및, PoP 패키지 내에 다수의 반도체 소자를 패키징하는 방법이 본 명세서에서 설명될 것이다. 간략함을 위해, 모든 요소 번호들이 각각의 후속 도면에 포함되지는 않으며, 오히려, 각 도면의 설명에 가장 관련된 요소 번호들이 각 도면에 포함된다는 것이 주목된다.
도 1은 본 발명 개시의 실시예에 따라, 제2 (또는 상단의) 패키징된 다이(140)를, 위에 배치된 복수의 금속 기둥(102)을 구비한 제1 (또는 하단의) 패키징된 다이(120)에 부착하는 방법의 단면도를 예증한다. 제1 다이(110)는 제1 패키징된 다이(120)를 형성하도록 패키징되고, 적어도 하나의 제2 다이(128)는 제2 패키징된 다이(140)를 형성하도록 패키징된다. 그런 다음, 제2 패키징된 다이(140)는, 제2 패키징된 다이(140)의 하단면(124)상의 솔더 볼(132)을 제1 패키징된 다이(120)의 상단면(101)상의 금속 기둥(pillar)(102)에 부착하고, 도 1에 도시된 방법에 따라 패키징된 PoP 소자(142)의 단면도인, 도 2에 도시된 바와 같이, PoP 소자(142)를 형성함으로써 제1 패키징된 다이(120)를 이용해 패키징된다.
도 1을 참조하면, 제1 다이(110)를 패키징하도록, 제1 다이(110)가 기판(100)에 부착된다. 먼저, 제1 기판(100)이 제공된다. 단지 하나의 제1 기판(100)만이 도면에 도시되지만, 복수의 제1 기판(100)을 포함하는 워크피스(workpiece)상에서 다수의 제1 기판(100)이 처리되고, 워크피스는 제1 기판(100)상에서 제1 다이(110)를 패키징한 후에, 싱귤레이팅된다(singulated). 제1 기판(100)은 일부 실시예에서, 절연 물질 또는 유리로 구성된 인터포저(interposer)를 포함한다. 다른 실시예에서, 제1 기판(100)은 반도체 웨이퍼와 같은 반도체 물질을 포함할 수 있다. 제1 기판(100)은 일부 실시예에서, 위에 형성된 전자 컴포넌트 및 요소를 포함할 수 있거나, 대안적으로, 제1 기판(100)은 전자 컴포넌트 및 요소를 구비하지 않을 수 있다.
제1 기판(110)의 와이어링 내에 개구를 포함하는 본드 패드(bond pad) 및/또는 트레이스(103)는 평면도에서 제1 기판의 주변 영역에서 제1 기판(100)의 상단면상에 형성된다. 와이어링 내에 개구를 포함하는 본드 패드 및/또는 트레이스(112)는 평면도에서 제1 기판(100)의 중앙 영역에서 제1 기판(100)의 상단면상에 형성된다. 본드 패드 및/또는 트레이스(103)는 도 9에 보다 상세한 도면으로 도시된다. 본드 패드(146)(도 1에 미도시됨, 도 2 참조)는 제1 기판(100)의 하단면(144)상에 형성된다. 본드 패드(146)는 미도시된, 제1 기판(100)의 하단면(144)상의 어레이에, 즉, 행 또는 열에 배열될 수 있다. 본드 패드(146)는 하단면(144)을 완전히 채울(populate) 수 있거나, 예시로서, 볼 그리드 어레이(ball grid array; BGA) 또는 랜드 그리드 어레이(land grid array; LGA) 패키지 소자에서 이용되는 패턴과 같은, 다양한 패턴으로 배열될 수 있다. 본드 패드 및/또는 트레이스(103 및 112)와 본드 패드(146)는 예시로서, Al, Cu, Au와 같은 전도 물질, 이러한 물질의 합금, 다른 물질, 또는 이러한 물질의 조합 및/또는 다중층을 포함한다. 대안적으로, 본드 패드 및/또는 트레이스(103 및 112)와 본드 패드(146)는 다른 물질을 포함할 수 있다.
제1 기판(100)은 일부 실시예에서 이러한 기판의 내부에 형성된 복수의 관통 기판 비아(through-substrate vias; TSVs)(미도시)를 선택적으로 포함할 수 있다. TSV는 제1 기판(100)을 완전히 관통해 연장하는 전도 물질 또는 반도체 물질을 포함하며, 이러한 물질은 절연 물질을 따라 선택적으로 라이닝될(lined) 수 있다. TSV는 제1 기판(100)의 하단면으로부터 상단면까지 수직 전기적 연결부(예, 도 1에 도시된 도면에서 y축 연결부)를 제공한다.
제1 기판(100)은 하나 이상의 절연 물질층 내에 형성된 와이어링(156)(도 9 참조)을 포함한다. 와이어링(156)은 예를 들면, 일부 실시예에서 수평 전기적 연결부(예, 도 1에 도시된 도면에서 x축 연결부)를 제공한다. 와이어링(156)은 제1 다이(110)의 풋프린트(footprint)를 예를 들면, 본드 패드(146)의 제1 기판(100)의 하단부(144)까지 확장시키기 위한 전도 물질의 트레이스를 포함하는 팬-아웃 영역을 포함할 수 있다. 제1 기판(100)의 와이어링(156)은 하나 이상의 재분배층(redistribution layers; RDLs)을 포함할 수 있다. RDL은 하나 이상의 절연층과 와이어링층을 포함할 수 있다. RDL은 내부에 배치 또는 형성된 금속화층 내의 와이어링을 구비한 레벨간 유전체(inter-level dielectrics; ILDs)를 포함할 수 있다. 와이어링(156)은 예를 들면, 하나 이상의 비아 및/또는 전도 라인을 포함할 수 있다. 와이어링(156) 및 TSV는 예시로서, 하나 이상의 차감(subtractive) 에칭 공정, 단일 다마신 기술, 및/또는 이중 다마신 기술을 이용해서 제1 기판(100) 내에 형성될 수 있다. 와이어링(156)의 일부분은 제1 기판(100)의 상단면 및 하단면상에 상주할 수 있고, 예를 들면, 제1 기판(100)의 와이어링(156)의 일부분은 다른 요소에 연결가능한 본드 패드 및/또는 트레이스(103 및 112)와 본드 패드(146)를 포함할 수 있다. 대안적으로, 본드 패드 및/또는 트레이스(103 및 112)와 본드 패드(146)는 다른 실시예에서 분리되게 형성되고, 와이어링(156)의 일부분에 부착될 수 있다.
도 1을 다시 참조하면, 본 발명 개시의 실시예에 따라, 복수의 금속 기둥(102)이 제1 기판(100)의 상단면상에서 본드 패드 및/또는 트레이스(103)에 부착된다. 복수의 금속 기둥(102)은 본 명세서에서 더 설명될, 2-단계(two-step) 도금 공정을 이용해서 형성된다. 금속 기둥(102)은 제1 부분(104)과, 이러한 제1 부분(104)에 연결된 제2 부분(106)을 포함한다. 수직 방향으로 제1 부분(104)의 높이는 제2 부분(106)의 높이보다 낮다. 제1 부분(104)은 본드 패드 및/또는 트레이스(103) 위에 직접적으로 배치된다. 제2 부분(106)은 각각의 금속 기둥(102)의 제1 부분(104)에 연결되고, 이러한 부분 위에 직접적으로 배치된다. 금속 기둥(102)은 일부 실시예에서 약 200 ㎛ 이하의 크기 d1을 포함하는 높이를 포함한다. 다른 실시예에서, 다른 예시로서, 크기 d1은 약 90 내지 190 ㎛를 포함할 수 있다. 금속 기둥(102)은 일부 실시예에서 약 10 ㎛ 내지 250 ㎛의 크기 d2를 포함하는 폭을 포함한다. 대안적으로, 크기 d1 및 d2는 다른 값을 포함할 수 있다.
복수의 금속 기둥(102)은 금속과 같은 전도 물질을 포함한다. 일부 실시예에서, 복수의 금속 기둥(102)은 Cu를 포함한다. 다른 실시예에서, 금속 기둥(102), 즉, 예를 들면 금속 기둥(102)의 제1 부분(104)과 제2 부분(106)은 예를 들면, Cu; Cu 합금; Cu, Ni, 및 솔더의 조합; Cu 및 솔더의 조합; 및/또는 이러한 물질의 조합을 포함한다. 금속 기둥(102)은 본 명세서에서 더 설명될, 단면도에서 기둥(column) 형태, 원뿔 형태, 사다리 형태, 소켓 형태, "I"자 형태, 또는 "T"자 형태를 포함할 수 있다. 금속 기둥은 예를 들면, 도 1 및 2에서 기둥 형태를 포함한다. 대안적으로, 금속 기둥(102)은 다른 전도 물질 및/또는 금속을 포함할 수 있고, 금속 기둥(102)은 다른 형태를 포함할 수 있다. 금속 기둥(102)의 형성 및 이러한 기둥의 추가적인 크기가 도 9 내지 15를 참조해서 본 명세서에서 더 설명될 것이다.
도 1을 다시 참조하면, 제1 다이(110)가 제1 기판(100)에 부착된다. 제1 다이(110)는 단일 PoP 소자(142)에서 제2 다이(128a)와, 선택적으로 또한 제3 다이(128b)(도 1에서 미도시됨, 도 27조 참조)와 패키징될 집적회로 또는 칩을 포함한다. 제1 다이(110)는 실리콘 또는 다른 반도체 물질을 포함하는 반도체 기판을 포함하는 워크피스를 포함할 수 있고, 예를 들면, 절연층에 의해 덮힐 수 있다. 제1 다이(110)는 미도시된, 워크피스 내에 및/또는 위에 형성된 하나 이상의 컴포넌트 및/또는 회로를 포함할 수 있다. 제1 다이(110)는 또한 미도시된, 전도층 및/또는 반도체 요소(예, 트랜지스터, 다이오드, 커패시터 등)를 포함할 수 있다. 제1 다이(110)는 예시로서, 논리 회로, 메모리 소자, 또는 다른 유형의 회로를 포함할 수 있다. 제1 다이(110)는 이 다이의 하단면상에 형성되는 복수의 접촉부(미도시)를 포함할 수 있다.
복수의 범프(114)는 제1 다이(110)의 하단면상에, 예를 들면, 제1 다이(110)의 하단면상의 복수의 접촉부상에 형성될 수 있다. 범프(114)는 마이크로범프를 포함할 수 있고, 범프(114)는 예시로서, 이 범프상에 형성된 솔더 캡(116)을 각각 포함할 수 있다. 범프(114)는 본 명세서에서 전도 범프로서 또한 지칭된다. 그런 다음, 제1 다이(110)상의 범프(114)는 도 1에 도시된 바와 같이, 제1 기판(100)의 상단면상에 본드 패드 및/또는 트레이스(112)에 부착된다. 솔더 리플로우(reflow) 공정은 솔더 범프(114)상에 솔더 캡(116)을 리플로우하고, 제1 다이(110)를 제1 기판(100)에 부착하기 위해 이용되어, 예를 들면, 범프(114)를 제1 기판(100)의 본드 패드 및/또는 트레이스(112)에 전기적 및 기계적으로 부착시킨다. 범프(114)는 다른 방법을 이용해서 제1 기판(100)에 대안적으로 부착될 수 있다. 일부 실시예에서, 제1 다이(110)는 플립-칩 본드-온-트레이스(bond-on-trace; BOT) 부착 기술을 이용해서 제1 기판(100)에 부착된다. 대안적으로, 다른 플립-칩 부착 기술 및 다른 유형의 본드 패드 및/또는 트레이스(112)가 이용될 수 있다.
그런 다음, 제1 기판(100)은 워크피스상의 다른 제1 기판(100)으로부터 싱귤레이팅되어, 제1 패키징된 다이(120)를 형성한다 제1 패키징된 다이(120)는 예를 들면, 일부 실시예에서 하단 패키징된 다이로서 또한 지칭된다. 일부 실시예에서, 하단 패키징된 다이(120)는 도 2에 도시된 바와 같이, 이러한 다이의 하단면(144)상의 본드 패드(146)상에 형성된 복수의 솔더 볼(148)을 포함한다. 복수의 금속 기둥(102) 각각은 하단 패키징된 다이(120)의 상단면(101)상의 본드 패드 및/또는 트레이스(103)에 본딩된다. 그런 다음, 최종 테스트가 제1 패키징된 다이(120)상에서 수행된다.
그 다음에, 제2 패키징된 다이(140)가 제공된다. 제2 기판(122)을 이용해 제2 패키징된 다이(128)를 포함하는 제2 패키징된 다이(140)의 단면도가 도시된다. 제2 패키징된 다이(140)의 세부사항은 도 1 및 2에 도시되지 않고, 도 27이 참조된다. 제2 패키징된 다이(140)는 제2 기판(122) 위에 배치된 제2 다이(128)와, 위에 형성된 복수의 본드 패드(134)를 포함하는 하단면(124)을 포함한다. 몰딩 화합물(130)은 상단면(126)에서 제2 다이(128) 위에 형성될 수 있다. 본드 패드(134)는 제1 패키징된 다이(120)상의 금속 기둥(102)과 실질적으로 동일한 풋프린트 또는 레이아웃을 포함한다. 복수의 솔더 볼(132)은 도 1 및 2에 도시된 실시에에서 본드 패드(134)상에 형성된다. 절연 물질(136)은 도시된 바와 같이, 솔더 볼(132)의 부분들 사이에서, 그리고, 본드 패드(134)의 노출된 부분들 위에서 선택적으로 형성될 수 있다.
복수의 솔더 볼(132)이 제2 기판(122)의 하단면(124)상에 형성된 후에, 제2 기판(122)이 위에서 제조된 {예를 들면, 워크피스 또는 제2 기판(122)의 스트립을 포함하는) 워크피스상의 다른 제2 기판(122)으로부터 싱귤레이팅되어, 제2 패키징된 다이(140)를 형성한다. 최종 테스트가 제2 패키징된 다이(140)상에서 수행된다.
솔더 볼(132)이 금속 기둥(102)에 연결될 때까지, 제2 패키징된 다이(140)가 하강된다. (예를 들면, 하단 기판을 포함하는) 제1 기판(100)의 상단면(101)상의 복수의 금속 기둥(102) 각각은 (예를 들면, 상단 기판을 포함하는) 제2 기판(122)의 하단면(124)상의 솔더 볼(132)에 연결된다. 솔더 볼(132)이 리플로우되어, 일 실시예에 따라 패키징된 PoP 소자(142)의 단면도인, 도 2에 도시된 바와 같이, 제2 패키징된 다이(140)에 근접한 금속 기둥(102) 각각 상에 솔더 조인트(132')가 형성된다. 솔더 조인트(132')는 단면도에서 실질적으로 배럴(barrel) 형태를 갖는다. 솔더 조인트(132')는 복수의 금속 기둥(102) 각각의 일부분상에 형성된다. 복수의 금속 기둥(102) 각각은 제2 부분(106)의 상단 영역에서 솔더 조인트(132') 내에 적어도 부분적으로 내장된다(embedded). 도면에서 도시되지 않은, 일부 실시예에서, 솔더 조인트(132')는 금속 기둥(102)의 제1 부분(104)의 일부 위에 또는 전체 위에 또한 연장될 수 있다. 복수의 금속 기둥(102)은 도시된 바와 같이, 제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이에 배치된다. 솔더 조인트(132')는 제1 패키징된 다이(120)의 본드 패드 및/또는 트레이스(103)와, 제2 패키징된 다이(120)의 접촉부(134)를 합께 전기적으로 결합하고, 제1 및 제2 패키징된 다이(120과 140)를 함께 기계적으로 또한 결합시킨다.
제1 패키징된 다이와 제2 패키징된 다이가 부착되기 전에, 선택적인 언더필(underfill) 물질(150)이 도 2에서 환영(phantom)으로 도시된 바와 같이 제1 기판(100)과 제1 다이(110) 사이에, 제1 다이(110) 아래에서 도포될(applied) 수 있다. 비록 다른 방법이 언더필 물질(150)을 형성하기 위해 또한 이용될 수 있지만, 언더필 물질(150)은 예를 들면, 제1 다이(110)의 하나 이상의 에지를 따라서 분사 니들(dispensing needle)을 이용해서 도포된다. 비록 다른 물질이 대안적으로 이용될 수 있지만, 언더필 물질(150)은 일부 실시예에서 에폭시 또는 폴리머를 포함한다.
몰딩 화합물(152)은 도 2에서 또한 환영으로 도시된, 제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이에서 또한 선택적으로 형성될 수 있다. 제1 패키징된 다이와 제2 패키징된 다이(140)가 부착된 후에, 몰딩 화합물(152)이 형성될 수 있다. 대안적으로, 제1 패키징된 다이(120)와 제2 패키징된 다이(140)가 부착되기 전에, 도 8, 18, 및 19를 참조해서 본 명세서에서 설명될, 몰딩 화합물(152)이 적어도 금속 기둥들(102) 사이에 도포될 수 있다. 몰딩 화합물(152)은 예를 들면 언더필 물질(150)을 위해 설명되는 유사한 물질을 포함할 수 있다. 대안적으로, 몰딩 물질(152)은 다른 물질을 포함할 수 있다. 언더필 물질(150)은 제1 다이(110)의 측벽 위에 형성되는 제1 몰딩 화합물을 포함할 수 있고, 몰딩 화합물(152)은 예를 들면, 일부 실시예에서, 제1 몰딩 화합물(150)과 제1 다이(110) 위에 형성되는 제2 몰딩 화합물을 포함할 수 있다.
복수의 솔더 볼(148)은 도 2에 도시된 바와 같이, 제1 기판(100)의 하단면상에 선택적으로 형성될 수 있다. 예를 들면, 개별 패키징된 다이를 싱귤레이팅하기 이전 또는 이후에, 솔더 볼(148)이 제1 기판(100)의 하단상의 본드 패드(146)에 부착된다. 솔더 볼(148)은 예를 들면, 볼 마운트 공정 및 이에 후속하는 솔더 리플로우 공정을 이용해서 형성될 수 있다. 솔더 볼(148)은 다른 방법을 이용해서 대안적으로 형성될 수 있다.
도 2에 도시된 실시예에서, 하단 패키징된 다이를 포함하는 제1 패키징된 다이(120)상에 금속 기둥(102)이 형성되고, 상단 패키징된 다이를 포함하는 제2 패키징된 다이(140)상에 솔더 볼(132)이 형성된다. 대안적으로, 도 3에 도시된 바와 같이, 상단 패키징된 다이를 포함하는 제1 패키징된 다이(120)상에 금속 기둥(102)이 형성될 수 있으며, 이 도면은 다른 실시예에 따라 패키징된 PoP 소자(142)의 단면도를 도시한다. 솔더 볼(132){도 3에는 미도시됨; 도 1의 솔더 볼(132)과, 솔더 볼(132)의 리플로우 공정 이후에 도 3의 솔더 조인트(132')를 참조할 것}은 하단 패키징된 다이를 포함하는 제2 패키징된 다이(140)상에 형성된다. (예를 들면, 상단 기판을 포함하는) 제1 기판(100)의 하단면상의 복수의 금속 기둥(102) 각각은 (예를 들면, 하단 기판을 포함하는) 제2 기판(122)의 상단면(124)상의 솔더 볼(132)에 연결된다. 제1 및 제2 패키징된 다이들(120 및 140)을 함께 부착하도록, 솔더 볼(132)은 솔더 리플로우 공정 이후에 솔더 조인트(132')가 된다.
다른 실시예에서, 금속 기둥은 패키징된 다이들(120 및 140) 모두 상에 배치될 수 있다. 예를 들면, 도 4는 다른 실시예에 따라 패키징된 PoP 소자(142)의 단면도이고, 금속 기둥(102a 및 102b)은 각각 제1 및 제2 패키징된 다이들(120 및 140) 모두 상에 배치된다. 금속 기둥(102a)은 제1 금속 기둥(102a)으로서 본 명세서에서 또한 지칭되고, 금속 기둥(102b)은 제2 금속 기둥(102b)으로서 본 명세서에서 또한 지칭된다. 솔더 볼(132){도 4에는 미도시됨; 도 1의 솔더 볼(132)과, 솔더 볼(132)의 리플로우 공정 이후에 도 4의 솔더 조인트(132")를 참조할 것}은 복수의 제1 금속 기둥(102a) 각각 상에 또는 복수의 제2 금속 기둥(102b) 각각 상에 형성된다. 솔더 볼(132)은 대안적으로 예를 들면, 복수의 제1 금속 기둥(102a) 각각 상에 그리고 복수의 제2 금속 기둥(102b) 각각 상에 형성될 수 있다. 복수의 제1 금속 기둥(102a) 각각은 복수의 제1 금속 기둥(102a) 중 하나상에 형성된 솔더 볼(132) 및/또는 복수의 제2 금속 기둥(102b) 중 하나상에 형성된 솔더 볼(132)을 이용해서 복수의 제2 금속 기둥(102b) 중 하나에 연결되고, 솔더 리플로우 공정이 수행되어, 도 4에 도시된 솔더 조인트(132")를 형성한다.
도 1 내지 4에 도시된 실시예에서, 금속 기둥(102, 102a, 및 102b)은 기둥 형태를 포함한다. 도 5 내지 8은 다른 실시예에 따라 다양한 대안적인 형태의 금속 기둥(102)을 예증한다. 금속 기둥(102)의 형태는 금속 기둥(102)을 형성하기 위해 이용되는 도금 공정 이전에 포토레지스트층(도 10 내지 12의 158 및 152 참조)의 포토리소그래피 공정을 이용해서 제어될 수 있다. 도 5는 일 실시예에 따라 패키징된 PoP소자의 단면도를 예증하며, 금속 기둥(102)은 원뿔 또는 사다리 형태를 포함한다. 금속 기둥(102)은 상단보다 하단에서 폭이 더 넓다. 금속 기둥(102)의 측벽은 실질적으로 일직선일 수 있어서, 도 5에 도시된 바와 같이 원뿔 형태를 형성한다. 대안적으로, 금속 기둥(102)의 측벽은 도 6에 도시된 바와 같이 계단 형태(stair-stepped)이고, 사다리 형태를 가질 수 있으며, 도 6은 도 5에 도시된 금속 기둥(102)의 보다 상세한 도면이다.
도 7은 다른 실시예에 따라 패키징된 PoP 소자(142)의 단면도를 도시하며, 금속 기둥(102)은 소켓 형태를 포함한다. 금속 기둥(102)의 소켓 형태는 솔더 볼(132)과의 부착을 용이하게 하는 더 좁은 상단 영역을 구비한 제2 부분(106)을 가진다. 솔더 조인트(132')의 일부분은 리폴로우 공정 이후에 소켓 형태 금속 기둥(102)의 제2 부분(106)의 더 좁은 상단 영역의 에지 주위에 형성된다.
도 8은 또 다른 실시예에 따라 패키징된 PoP소자의 단면도이고, 금속 기둥(102)은 "I"자 형태를 포함한다. 금속 기둥(102)의 I 형태는 솔더 볼(132)과의 부착을 용이하게 하는 더 좁은 상단 영역을 구비한 제2 부분(106)을 또한 가진다. 솔더 조인트(132')의 일부분은 금속 기둥(102)의 제2 부분(106)의 더 좁은 상단 영역의 에지 주위에 형성된다. 솔더 볼(132)은 예시로서, 솔더 막으로부터 인쇄될 수 있거나, 본 명세서에서 설명된 다른 실시예에서보다 더 작은 크기의 볼을 포함할 수 있다. 예를 들면, 만약 금속 기둥(102)의 임계 크기(critical dimension; CD)가 솔더 볼(132)의 직경 또는 솔더 막 폭과 실질적으로 동일하다면, 금속 기둥은 "I" 형태를 형성할 수 있다.
도 8은 제1 및 제2 패키징된 다이(120 및 140)를 함께 연결하기 전에 금속 기둥(102)의 상단면 및 측벽 위에 형성될 수 있는 선택적 보호 물질(154)(본 명세서에서 더 설명될 도 16 내지 18을 또한 참조)을 또한 예증한다. 보호 물질(154)은, 솔더 조인트(132')를 형성하도록 솔더 리플로우 공정 이후에, 적어도 금속 기둥(102)의 측벽상에 남게 되는 전도 물질 또는 유기 물질을 포함한다. 보호 물질(154)의 일부분은, 도 8에 도시된 바와 같이 솔더 리플로우 공정 이후에 금속 기둥(102)의 상단면에 또한 남을 수 있다.
제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이에 형성되는 몰딩 화합물(152)이 도 8에 또한 도시된다. 몰딩 화합물(152)은 제1 및 제2 패키징된 다이(120 및 140)를 함께 연결하기 전에 제1 패키징된 다이(120) 위에 형성된다. 몰딩 화합물(152)의 일부분은 금속 기둥(102)의 상단 영역으로부터 제거되어 (도 26에 도시된 실시예와 그 설명을 참조), 솔더 조인트(132')를 형성하도록 솔더 볼(132)로의 전기적 및 기계적 연결이 이루어질 수 있다.
도 8은 제1 기판(100)의 중앙 영역 내에 형성되는, 제1 기판(100)상에 형성되는 복수의 접촉부(155)를 또한 예증한다. 접촉부(155)는 (도 9 내지 13을 참조해서 본 명세서에서 더 설명될) 일부 실시예에 따라 제1 도금 공정에서 금속 기둥(102)의 제1 부분(104)의 형성과 동시에 선택적으로 형성될 수 있다. 제1 다이(110)상의 솔더 캡(116)은 도시된 바와 같이, 이러한 실시예에서 제1 기판(100)의 접촉부(155)에 연결된다. 복수의 전도 범프(114) 각각은 솔더 캡(116)에 의해 기판(100)의 중앙 영역 내의 복수의 접촉부(155) 중 하나에 연결된다.
도 9 내지 13은 본 발명 개시의 실시예에 따라 2-단계 도금 공정을 이용해서 신규한 금속 기둥(102)을 형성하는 방법의 단면도를 예증한다. 본 명세서에서 이전에 설명된 제1 기판(100)이 먼저 제공된다. 도 1의 좌측에 대응하는 제1 기판(100)의 절반 부분의 도면이 도시된다. 제1 기판(100)의 보다 상세한 도면이 도시된다. 하나 이상의 절연층 내에 형성된 전도 라인 및/또는 비아를 포함하는 와이어링층(156)이 제1 기판(100)의 상단면에 근접하게 배치된다. 와이어링층(156)은 예시로서, 하나 이상의 재분배층(RDL)을 포함할 수 있고, 언더-볼 금속화(under-ball metallization; UBM) 구조를 포함할 수 있다. 와이어링층(156)은 다른 예시로서, 기판(100)의 하나 이상의 전도 물질층 내에 형성된 전도 물질의 복수의 트레이스를 대안적으로 포함할 수 있다. 와이어링층(156)의 노출된 부분은 본드 패드 및/또는 트레이스(103 및 112)를 포함한다.
제1 도금 공정(163)(도 10 참조)은 금속 기둥(102)의 제1 부분(104)을 형성하기 위해 이용된다. 제1 도금 공정에서, 제1 포토레지스트층(158)이 도 9에 도시된 바와 같이, 제1 기판(100)의 표면{예, 도시된 실시예에서 상단면(101)} 위에 형성된다. 복수의 제1 패턴(160a)은 도 10에 도시된 바와 같이, 제1 리소그래피 공정을 이용해서 제1 기판(100)의 표면(101)의 주변 영역 내의 제1 포토레지스트층(158) 내에 형성된다. 제1 리소그래피 공정은 일부 실시예에서, 레이저 또는 다른 에너지 빔을 이용해서 제1 포토레지스트층(158)을 직접적으로 패터닝하는 단계를 포함할 수 있다. 다른 실시예에서, 제1 리소그래피 공정은 위에 요구되는 패턴을 갖는 리소그래피 마스크(미도시)를 통해 전달되거나 이 마스크로부터 반사된 광 또는 에너지에 제1 포토레지스트층(158)을 노출시킴으로써 제1 포토레지스트층(158)을 패터닝하는 단계를 포함할 수 있다. 그런 다음, 제1 포토레지스트층(158)이 현상되고, 제1 포토레지스트층(158)의 노출된{또는 제1 포토레지스트층(158)이 포지티브 혹은 네가티브 레지스트인지의 여부에 따라 노출되지 않은} 부분이 애싱되고(ashed) 제거되어, 도 10에 도시된 제1 포토레지스트층(158)이 남게 된다. 제1 포토레지스트층(158) 내의 제1 패턴(160a)은 와이어링층(156)의 본드 패드 및/또는 트레이스(103) 위에 배치된다.
일부 실시예에서, 도 8에 예증된 실시에에서 도시된 바와 같이, 제1 도금 공정에서 금속 기둥(102)의 제1 부분(104)의 형성과 동시에 중앙 영역에서 접촉부(155)가 선택적으로 형성될 수 있다. 접촉부(155)를 형성하도록, 복수의 제2 패턴(160b)이 도 10에 도시된 바와 같이, 제1 리소그래피 공정에서 제1 기판(100)의 표면(101)의 중앙 영역에서 제1 포토레지스트층(158) 내에 또한 형성된다. 제1 포토레지스트층(158) 내의 제2 패턴(160b)은 와이어링층(156)의 본드 패드 및/또는 트레이스(112) 위에 배치된다.
복수의 금속 기둥(102)의 복수의 제1 부분(104)은 도 10에 도시된 바와 같이, 제1 도금 공정(163)을 이용해서 제1 포토레지스트층(158) 내의 복수의 제1 패턴(106a) 내에 형성된다. 복수의 접촉부(155)는 도 10에 또한 도시된 바와 같이, 제1 도금 공정(163)에서 제1 포토레지스트층(158) 내의 복수의 제2 패턴(106b) 내에 또한 선택적으로 동시에 형성된다. 제1 도금 공정(163)은 예시로서, 전기도금 공정 또는 무전해 도금 공정을 포함할 수 있다. 대안적으로, 다른 유형의 도금 공정이 이용될 수 있다.
제2 포토레지스트층(162)은 도 11에 도시된 바와 같이, 복수의 금속 기둥(102)의 복수의 제1 부분(104), 접촉부(155)와, 제1 포토레지스트층(158) 위에 형성된다. 복수의 제2 패턴(164)은 도 12에 도시된 바와 같이, 제2 리소그래피 공정을 이용해서 제2 포토레지스트층(162) 내에 형성된다. 제2 포토레지스트층(162) 내에 형성된 복수의 제2 패턴(164) 각각이 복수의 금속 기둥(102)의 복수의 제1 부분(104) 중 하나 위에 배치된다.
복수의 금속 기둥(102)의 복수의 제2 부분(106)은 도 12에 또한 도시된 바와 같이, 제2 도금 공정(165)을 이용해서 제2 포토레지스트층(162) 내의 복수의 제2패턴(164) 내에 형성된다. 제2 도금 공정(165)은 전기도금 공정 또는 무전해 도금 공정을 포함할 수 있다. 제2 도금 공정(165)은 예시로서, 제1 도금 공정(163)과 동일한 유형의 도금 공정 또는 상이한 유형의 도금 공정을 포함할 수 있다. 환영으로 도시된 바와 같이, 제2 부분(106)은 제2 포토레지스트층(162) 내에 제2 패턴(164)을 부분적으로 채울 수 있거나, 제2 부분(106)은 제2 포토레지스트층(162) 내에 제2 패턴(164)을 실질적으로 완전히 채울 수 있다.
실시예에 따라, 금속 기둥(102)의 형태는 금속 기둥(102)을 형성하기 위해 이용되는 도금 공정(163 및 165) 이전에, 포토레지스트층(158 및 162)을 패터닝하기 위해 이용되는 포토리소그래피 공정의 다양한 파라미터를 조정 및 선택함으로써 제어될 수 있다. 예를 들면, 제2 포토레지스트층(162) 내에 제2 패턴(164)을 형성하기 위해 이용되는 제2 리소그래피 공정의 빔 집속 및 노출 에너지와 같은 포토 공정은, 단면도에서 금속 기둥(102)의 제2 부분(106)의 기둥 형태, 원뿔 형태, 사다리 형태, 소켓 형태, "I" 형태, 또는 "T" 형태를 달성하는 제2 패턴(164)을 형성하도록 실시예에 따라 제어될 수 있다. 제2 도금 공정(165)이 잘 제어되는 제2 패턴(164)을 채우기 위해 이용될 때, 금속 기둥(102)은 제2 포토레지스트층(162)의 형태를 채워서, 금속 기둥(102)의 요구되는 패턴을 형성한다. 마찬가지로, 금속 기둥(102)의 제1 부분(104)의 형태는 요구되는 형태를 달성하도록 제어될 수 있다.
그런 다음, 제2 포토레지스트층(162)과, 제1 포토레지스트층(158)이 예를 들면 레지스트(resist) 스트립 공정을 이용해서 도 3에 도시된 바와 같이 제거된다. 제1 부분(104)과 제2 부분(106)에 의해 형성되는 금속 기둥(102)의 형태는 이 예시에서 뒤집어진(inverted) "T"자의 형태를 포함한다. 제1 부분(104)은 크기 d3를 포함하는 높이를 가지며, 크기 d3는 약 1 내지 60 ㎛를 포함한다. 제2 부분(106)은 크기 d4를 포함하는 높이를 가지며, 크기 d4는 약 50 내지 150 ㎛를 포함한다. 대안적으로, 크기 d3 및 d4는 다른 값을 포함할 수 있다. 금속 기둥(102)의 전체 높이는 d3 + d4와 대략 동일한 크기 d1를 포함한다. 이 실시예에서, 제1 부분(104)은 크기 d2를 포함하는 폭을 가지며, 제2 부분(106)은 크기 d5를 포함하는 폭을 가지며, 크기 d2는 크기 d5보다 크다. 다른 실시예에서, 크기 d5는 도 1 내지 4에 도시된 실시예와 같이, 크기 d2와 실질적으로 동일할 수 있다.
도 14 및 15는 일 실시예에 따라 제1 포토레지스트층(158)과 금속 기둥(102)의 제1 부분(104) 위에 {그리고 선택적으로 접촉부(155) 위에} 제2 포토레지스트층(162)을 형성하는 방법의 예시의 단면도이다. 비록 대안적으로, 제2 포토레지스트층(162)이 다른 유형의 레지스트를 포함할 수 있지만, 제2 포토레지스트층(162)은 건식 막 포토레지스트(dry film photoresist; DFR)를 포함할 수 있다. 제1 도금 공정(163)이 제1 패턴(160a)과 제2 패턴(160b)을 완전히 채우지 않는 실시예에서, 특히, 한 계단(a step) 높이인 제1 포토레지스트층(158)에 근접한 코너에서, 제2 포토레지스트층(162)을 적용할 때, 공동(void)이 제1 부분(104)과 접촉부(155) 위에 형성될 수 있다. 일부 실시예에서, 이러한 공동 형성을 회피하기 위해, 제2 포토레지스트층(162)이 도 14에 도시된 바와 같이, 진공(166)의 존재시에 적용된다. 도 15에 도시된 바와 같이, 진공(166) 환경에서 한 방향(170)으로 롤러(168)를 굴리면서, 제2 포토레지스트층(162)의 상단면에 압력을 가하기 위해 롤러(168)가 이용되어, 하부 물질에 제2 포토레지스트층(162)을 적층시킨다. 진공(166)에서 제2 포토레지스트층(162)을 굴리는 것은 제1 부분(104)의 상단면, 접촉부(155)와, 제1 포토레지스트층(158) 위에 어떠한 공동도 형성되지 않는 것을 이롭게 초래하고, 개선된 포토리소그래피 결과를 또한 초래한다.
일부 실시예에서, 제1 포토레지스트층(158)은 습식 포토레지스트를 포함한다. 진공(166) 환경의 이용은 이러한 실시예에서 이로운데, 그 이유는 DFR을 포함하는 제2 포토레지스트층(162)이 제1 포토레지스트층(158)에 근접하게 배치될 수 있고, 제2 포토레지스트층(162)을 접촉하지 않고, 제1 포토레지스트층(158)상으로 제2 포토레지스트층(162)을 진공(166)이 잡아당기도록 허용될 수 있어서, 그후에, 롤러(168)가 이용되어, 제1 부분(104), 접촉부(155)와, 제1 포토레지스트층(158)상으로 제2 포토레지스트층(162)의 매우 근접한 접촉을 달성한다.
도 16 내지 18은 실시예에 따라, 금속 기둥(102) 위에 보호층(154)을 형성하는 단계와, 금속 기둥(102)과 제1 다이(110) 위에 몰딩 화합물(152)을 형성하는 단계를 포함하는 방법의 단면도를 예증한다. 선택적 보호층(154)은 예시로서, Sn, Au, CuGe, Cu, Ni, Pd, OSP(organic solderability preservative)와 같은 물질, 또는 이러한 물질의 조합을 포함한다. 보호층(154)은 담금(immersion) 주석(Sn) 공정과 같은 담금 공정 또는 OSP 공정을 이용해서 일부 실시예에서 형성될 수 있다. 보호층(154)은 무전해 니켈 담금 금(electroless nickel immersion gold; ENIG) 공정 또는 무전해 니켈 무전해 팔라듐 담금 금(electroless nickel electroless palladium immersion gold; ENEPIG) 공정과 같은, 무전해 공정에 또한 형성될 수 있다. 보호층(154)은 예를 들면, CuGe를 형성하도록 화학적 증기 증착(chemical vapor deposition; CVD) 공정을 이용해서 또한 형성될 수 있다. 물질 및 형성 공정에 따라서, 일부 실시예에서, 보호층(154)은 약 10 ㎛ 이하의 두께를 포함할 수 있고, 약 1 내지 2 ㎛의 두께를 포함할 수 있다. 대안적으로, 보호층(154)은 다른 물질을 포함할 수 있고, 다른 방법을 이용해서 형성될 수 있고, 다른 크기를 포함할 수 있다.
도 16에 도시된 바와 같이, 보호층(154)은 기판의 주변 영역 내의 금속 기둥(102) 위에 선택적으로 형성될 수 있고, 보호층(154)은 제1 다이(110)를 위해 기판의 중앙 영역 내의 접촉부(155) 위에 동시에 또한 형성될 수 있다. 다른 실시예에서, 보호층(154)은 도 17에 도시된 바와 같이, 금속 기둥(102)상에서만 형성된다. 접촉부(155)상에 보호층(154)의 형성을 회피하기 위해, 제1 다이(110)가 기판(100)상의 접촉부(155)에 부착되고, 언더필 물질(150)이 제1 다이(110) 아래에 도포된다. 그런 다음, 보호층(154)이 기판(100)의 주변 영역내의 금속 기둥(102)의 측벽 및 상단면 위에 형성된다. 도 18에 도시된 바와 같이, 보호층(154)이 기판(100)의 중앙 영역 내의 접촉부(155)상에 형성되는 실시예에서, 제1 다이(110)는 위에 형성된 보호층(154)을 구비한 접촉부(155)에 부착된다. 그런 다음, 몰딩 화합물(152)이 기판(100) 위에, 제1 다이(110) 위에, 그리고, 위에 형성된 보호층(154)을 구비한 금속 기둥들(102) 사이에 형성된다. 솔더 캡(116)을 접촉부(155)에 부착하기 위한 솔더링 공정은 도시된 바와 같이, 보호층(154)이 솔더링 공정 동안 형성된 솔더 조인트 안으로 흡수되거나 제거되는 것을 초래할 수 있다. 대안적으로, 보호층(154)은 접촉부(155)의 상단면상에 남을 수 있다.
마찬가지로, 제2 패키징된 다이(140)상의 솔더 볼(132)에 금속 기둥(102)을 부착하기 위해 이용되는 후속 처리 단계에서 금속 기둥(102)의 상단면을 위한 솔더링 공정은 보호층이 솔더링 공정 동안 형성된 솔더링 조인트(132' 또는 132") 안으로 흡수되거나, 금속 기둥(102)의 상단면 위로부터 제거되는 것을 초래할 수 있다. 대안적으로, 보호층(154)은 도 8에 예증된 실시예에서 도시된 바와 같이, 솔더링 공정 후에, 금속 기둥(102)의 상단면상에 남을 수 있다.
제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이의 몰딩 화합물(152)의 이용은 일부 응용에서 이로운데, 그 이유는 언더필 물질(150)을 위한 요건이 회피될 수 있기 때문이다. 대안적으로, 언더필 물질(150)은 도 2에서 예증된 실시예에서 도시된 바와 같이, 몰딩 화합물(152)이 이용될 때, 제1 다이(110) 아래에서 또한 이용될 수 있다.
도 19 내지 21, 도 25, 및 도 26은 본 발명 개시의 실시예에 따라, 금속 기둥(102)과 제1 다이(110) 위에 몰딩 화합물(152)을 형성하는 단계와, 금속 기둥(102)으로의 전기적 연결이 이루어질수 있도록 금속 기둥(102) 위에 몰딩 화합물(152)을 개방하는(opening) 단계를 포함하는 방법의 단면도를 도시한다.
도 19에서, 몰딩 화합물(152)이 도포된(applied) 후에, 제1 패키징된 다이(120)가 도시된다. 예시로서, 일부 실시예에서, 몰딩 화합물(152)은 액체 몰딩 화합물(liquid molding compound; LMC)을 포함할 수 있다. 대안적으로, 몰딩 물질(152)은 다른 물질을 포함할 수 있다. 몰딩 화합물(152)은 제1 다이(110)의 상단면과 실질적으로 공면인(coplanar) 상단면을 포함할 수 있다. 대안적으로, 몰딩 화합물(152)은 도 19에서 환영으로 도시된 바와 같이, 제1 다이(110)의 상단면 위에 상주할 수 있다. 상기 양쪽 경우에, 만약 몰딩 화합물(152)이 기판(100)의 주변 영역 내의 금속 기둥(102)의 상단면 위에 상주하면, 제2 패키징된 다이(140)상의 솔더 볼(132)로의 전기적 연결 및 기계적 연결이 이루어지도록, 몰딩 화합물(152)이 제거될 필요가 있다.
도 20은 금속 기둥(102)의 상단면으로부터 몰딩 화합물(152)을 제거하는 하나의 방법을 예증하며, 몰딩 화합물(152) 내의 개구(172)는 수직 형태를 포함한다. 개구(172)는 몰딩 화합물(152)을 레이저 드릴링함으로써 형성된다. 개구의 측벽(174)은 이 실시예에서 수직 형태를 가진다. 개구(172)는 도시된 바와 같이, 금속 기둥(102)의 상단면보다 약간 넓을 수 있거나, 금속 기둥(102)의 상단면의 폭과 실질적으로 동일하거나 약간 작은 것과 같은 다른 크기를 포함할 수 있다.
도 21은 금속 기둥(102)의 상단면으로부터 몰딩 화합물(152)을 제거하는 다른 방법을 예증하며, 몰딩 화합물(152) 내의 개구(172)는 캠버(cambered) 형태 또는 각 진 형태를 포함한다. 개구(172)는 몰딩 화합물(152)을 레이저 드릴링함으로써 또한 형성된다. 개구(172)의 측벽(174)은 이 실시예에서 실질적으로 부드러울 수 있는 캠버 형태를 가진다. 대안적으로, 개구(172)의 측벽(174)은 도 22에 보다 상세한 도면으로 도시된 바와 같이, 사다리 형태를 가질 수 있고, 이 도면은 도 21에 도시된 금속 기둥(102) 위에 사다리 형태의 개구(172)를 예증한다. 이러한 개구(172) 형태{그리고 또한 본 명세서에서 설명되고 설명될 다른 개구(172) 형태}는, 조인트 네킹(necking)을 방지하도록 금속 기둥(102)의 임계 크기(CD) 이상으로 개구(172)를 설계함으로써, 일부 실시예에서, 수분 침투 경로를 예를 들면, 금속 기둥(102)까지 연장하기 위해 이용될 수 있다.
예를 들면, 도 22에서, 금속 기둥 폭은 2L로서 라벨 표시되고, L=금속 기둥 폭/2 이다. 도 23 및 24는 캠버 측벽(174)의 각도 θ를 결정하도록 다양한 각도의 레이저 드릴링 계산을 예증한다. 개구(172) 측벽(174) 각도 θ는 금속 기둥(102)의 CD와, 제2 패키징된 다이(140)상의 솔더 볼(132) 크기에 기초한다. 예를 들면, 개구(172) 측벽(174) 각도 θ는 도 24에 도시된 기하학 개념을 이용해서 계산될 수 있으며, 각도 α= 각도 = 각도 β이다. 이러한 기하학적 개념을 도 22 및 23에 적용하여, 솔더 볼(132)의 반경 r과 L은 수학식 θ = sine- 1를 이용해서 θ를 결정하기 위해 이용될 수 있으며, 이 수학식이 도 22 및 23에서의 크기에 적용되어, 수학식 (L/r) = L/r(180/π)을 초래하며, 이 수학식은 이 실시예에서 개구(172)의 캠버 측벽(174)의 최적 각도 θ를 결정하기 위해 이용될 수 있다. 대안적으로, 각도 θ는 다른 방법을 이용해서 결정될 수 있다.
도 25는 금속 기둥(102)의 상단면으로부터 몰딩 화합물(152)을 제거하는 다른 방법을 예증하며, 몰딩 화합물(152) 내의 개구(172)는 곡선 형태를 포함한다. 개구(172)는 몰딩 화합물(152)을 레이저 드릴링함으로써 또한 형성된다. 개구의 측벽(174)은 수분 침투를 또한 이롭게 방지하는 제2 패키징된 다이(140)상의 솔더 볼(132)의 형태와 유사한, 상향 사발(upwardly bowled) 형태를 이 실시예에서 갖는다.
다른 실시예에서, 몰딩 화합물(152)은 화학-기계적 폴리싱(chemical-mechanical polish; CMP) 공정 및 또는 연마를 이용해서 금속 기둥(102) 위로부터 개방될 수 있어서, 금속 기둥(102)의 상단면이 도 26에 도시된 바와 같이 금속 기둥(102)의 상단면 위로부터 돌출된다. 이 실시예는 몰딩 화합물(152)의 드릴링을 요구하지 않는다. 금속 기둥(102)의 상단면이 언제 도달되었는지를 결정하기 위해, 종점(endpoint) 검출기가 CMP 및/또는 연마 공정 내에 구현될 수 있다. 몰딩 화합물(152)은 크기 d6만큼 금속 기둥(102)의 상단면 아래로 리세스될 수 있으며, 크기 d6는 예시로서 대략 수(a few to several) ㎛ 이하를 포함한다. 대안적으로, 크기 d6는 다른 값을 포함할 수 있다. 도 8에 도시된 실시예는 제1 패키징된 다이(120)를 예증하며, 몰딩 화합물(152)은 예시로서, 이 실시예를 이용해서 금속 기둥(102)의 상단면 위로부터 제거되었다. 일부 실시예에서, 크기 d6 는 제로(0) 일 수 있고, 몰딩 화합물(152)의 상단면은 다른 예시로서, 금속 기둥(102)의 상단면과 실질적으로 공면(coplanar)이다. CMP 공정 또는 연마 공정은 예를 들면, 일부 실시예에서, 몰딩 화합물(152)의 일부분을 제거하고, 제1 다이(110)와 제2 패키징된 다이(140) 사이의 공기 출구 공간을 형성한다.
도 27은 제2 기판(122) 위에 패키징된 복수의 상단 다이(128a와 128b)를 포함하는 일 실시예에 따라 제2 패키징된 다이(140)의 예시이다. 제2 기판(122)의 더 많은 세부사항이 도 27에 또한 도시된다. 단일 제2 다이(18a) 또는 두 개 이상의 제2 다이(128a와 128b)를 패키징하도록, 본 명세서에서 설명된 제1 기판(100)과 유사한 기판을 포함할 수 있고, 제1 기판(100)과 유사한 물질 및 컴포넌트를 포함할 수 있는, 제2 기판(122)이 제공된다. 제2 기판(122)은 스트립 또는 워크피스(미도시)상에 형성된 복수의 제2 기판(122)을 포함할 수 있다. 제2 기판(122)은 제1 기판(100)을 위해 설명한 TSV 및 와이어링(156)과 유사한 TSV(178) 및 와이어링(180)을 포함할 수 있다. 제2 기판(122)은 주변 영역 내의 상단면상의 접촉 패드(176)와, 하단면상의 접촉부(134)를 포함한다. 접촉 패드(176)와 접촉부(134)는 예를 들면, 제1 기판(100)의 본드 패드 및/또는 트레이스(103과 102)와 본드 패드(146)을 위해 설명된 것과 유사한 물질을 포함할 수 있다.
다음으로, 예를 들면, 제1 다이(110)를 위해 설명된 것과 유사한 다이를 포함할 수 있는 제2 다이(128a)가 제공된다. 제2 다이(128a)는 제2 기판(122)의 상단면에 부착된다. 제2 다이(128a)는 주변 영역에서 자신의 상단면상에 복수의 접촉부(182a)를 포함한다. 제2 다이(128a)는 도시되지 않은 접착제(glue 또는 adhesive)를 이용해서 제2 기판(122)의 상단면에 부착된다. 그런 다음, 제2 다이(128a)는 제2 다이(128a)의 두 개 이상의 에지를 따라 와이어 본드(184a)를 이용해서 제2 기판(122)에 전기적으로 연결된다. 제2 다이(128a)는 예를 들면, 제2 기판(122)에 모든 4개의 에지를 따라서 와이어 본딩될 수 있다. 제2 다이(128a)는 와이어 본드(184a)를 이용해서 제2 기판(122)의 상단면상의 패드(176)에 접촉하도록, 제2 다이(128a)의 상단면상의 접촉부(182a)를 와이어-본딩함으로써 제2 기판(122)의 상단면에 부착된다.
일부 실시예에서, 단지 하나의 제2 다이(128a)만이 제2 기판(122)에 연결되고, 그런 다음, 제2 다이(128a)와, 도 27에 도시되지 않은 제2 기판(122)의 상단면 위에 몰딩 화합물(186)이 형성된다. 다른 실시예에서, 두 개의 제2 다이(128a와 128b)가 도 27에 도시된 바와 같이, 제2 기판(122) 위에 연결된다. 복수의 제2 다이(128a와 128b)(또는 도시되지 않은 3개 이상의 제2 다이)는 예를 들면, 제2 기판(122) 위에 서로 위에 수직으로 적층될 수 있다. 다른 실시예에서, 복수의 제2 다이(128a와 129b)(또는 3개 이상의 제2 다이)는 도면들에 도시되지 않은, 제2 기판(122) 위에 수평으로 연결될 수 있다.
제2 다이(128b)는 제3 다이로서 본 명세서에서 또한 지칭된다. 제3 다이(128b)는 예를 들면, 접착제를 이용해서 제2 다이(128a)의 상단면에 부착된 제2 다이(128a) 위에 연결된다. 제3 다이(128b)의 상단면상의 접촉부(182b)는 제2 기판(122)의 상단면상의 접촉 패드(176)에 와이어 본드(184b)를 이용해서 와이어 본딩된다. 제3 다이(128b)는 예를 들면, 본 명세서에서 설명된 제2 기판(122)에 제2 다이(128a)를 와이어 본딩하는 것과 유사하게, 제2 기판(122)에 와이어 본딩된다. 접촉 패드(176)의 두 개 이상의 행(row)이 제2 기판(122)의 상단면상에 형성될 수 있다. 도 27에 도시된 바와 같이, 접촉 패드(176)의 가장 안쪽의 행은 제2 다이(128a)에 와이어 본딩되고, 접촉 패드(176)의 가장 바깥쪽 행은 제3 다이(128b)에 와이어 본딩된다. 몰딩 화합물(186)은 제3 다이(128b)와, 제2 기판(122)의 노출된 부분 위에 형성된다. 몰딩 화합물(186)은 예를 들면, 와이어 본드(184a와 184b)를 보호하는 절연 물질을 포함한다. 몰딩 화합물(186)은 예를 들면 몰딩 화합물(152)을 위해 설명된 것과 유사한 물질을 포함할 수 있다. 대안적으로, 몰딩 물질(186)은 다른 물질을 포함할 수 있다.
일부 실시예에서, 제2 다이(128a와 128b)는 예를 들면, 플립-칩 웨이퍼 레벨 패키징(flip-chip wafer level packaging; WLP) 기술과 와이어 본딩 공정을 이용해서 제2 기판(122)사에 패키징된다. 대안적으로, 제2 다이(128a와 128b)는 다른 유형의 패키징 공정을 이용해서 제2 기판(122)상에 패키징될 수 있다.
일부 실시예에서, 제2 기판(122)은 와이어링(180)에서 RDL을 포함하지 않을 수 있다. x축 또는 수평 전기적 연결부의 전부 또는 일부는 이 실시예에서, 와이어 본드(184a와 184b)를 이용해서 이루어질 수 있다. 다른 실시예에서, 제2 기판(122)은 다른 예시로서, 와이어링(180) 내에 RDL을 포함할 수 있다. x축 또는 수평 전기적 연결의 전부 또는 일부는 이 실시예에서, RDL 내에 이루어질 수 있다.
몰딩 화합물(186)이 도포된 후에, 도 27에 도시된 바와 같이, 복수의 솔더 볼(132)이 제2 기판(122)의 하단면상에 형성되고, 예를 들면, 솔더 볼(132)이 접촉부(134)에 연결된다. 그런 다음, 제2 기판(122)이 제조된 스트립 또는 워크피스상의 다른 제2 기판(122)으로부터 제2 기판(122)이 싱귤레이팅되어, 제2 패키징된 다이(140)를 형성한다. 최종 테스트가 제2 패키징된 다이(140)상에서 수행된다. 그런 다음, 도 2, 4, 5, 7, 및 8에 도시된 바와 같이, 제2 패키징된 다이(140)의 솔더 볼(132)이 본 명세서에서 설명된 제1 패키징된 다이(120)상의 금속 기둥(102)에 부착되어, PoP 패키지(142)를 형성한다.
도 28은 본 발명 개시의 일 실시예에 따라 다수의 반도체 다이{즉, 제1 다이(110), 제2 다이(128a)와, 선택적으로 또한 제3 다이(128b)}를 패키징하는 방법을 예증하는 흐름도(190)이다. 단계(191)에서, 제1 다이(110)가 제1 기판(100)에 연결된다. 단계(192)에서, 금속 기둥(102)의 제1 부분(104)이 제1 기판(100)의 표면(101)상에 형성된다. 단계(193)에서, 금속 기둥(102)의 제2 부분(106)이 금속 기둥(102)의 제1 부분(104) 위에 형성된다. 단계(194)에서, 제2 다이(128)가 제2 기판(122)에 연결된다. 단계(195)에서, 금속 기둥(102)이 제2 기판(122)에 연결된다.
일부 실시예에서, 본 명세서에서 설명된 제2 다이(128, 128a, 및 128b)는 랜덤 액세스 메모리(random access memories; RAM)와 같은 메모리 소자, 또는 다른 유형의 메모리 소자를 포함하고, 제1 다이(110)는 논리 소자를 포함한다. 대안적으로, 제2 다이(128a 및 128b)와 제1 다이(110)는 다른 기능 회로를 포함할 수 있다. 제1 다이(110)를 제1 기판(100)에 부착하기 위해 이용되는 방법과 상이한 방법이, 제2 다이(128, 128a, 및 128b)를 제2 기판(122)에 부착하기 위해 이용될 수 있다. 대안적으로, 제2 다이(128, 128a, 및 128b)를 제2 기판(122)에 부착하기 위해 이용되는 방법과 동일한 방법이 제1 다이(110)를 제1 기판(100)에 부착하기 위해 이용될 수 있다.
일부 실시예에서, 예시로서, 제2 다이(128, 128a, 및 128b)는 플립-칩 WLP 기술과 와이어 본딩을 이용해서 패키징되고, 제1 다이(110)는 플립-칩과 BOT 기술을 이용해서 패키징된다. 제2 다이(128, 128a, 및 128b)는 플립-칩 및 BOT 기술을 이용해서 또한 패키징될 수 있다. 대안적으로, 제2 다이(128, 128a 및 128b)와 제1 다이(110)는 다른 방법 또는 기술을 이용해서 패키징될 수 있다.
도 2에 도시된 언더필 물질(150) 및/또는 몰딩 화합물(152)은 도면들 전부에서 도시되지 않은, 본 명세서에서 설명된 실시예 전부에서 선택적으로 포함될 수 있다. 본드 패드(146)와 솔더 볼(148)은 본 명세서에서 설명되고, 또한 각 도면에서 포함되지 않은, 각각의 PoP 패키지(142)의 하단상에 또한 포함될 수 있다. 본 명세서에서 설명된 다양한 형태의 금속 기둥(102)은 도 3에서 도시된 실시예를 위해 설명된 바와 같이 상단 패키징된 다이상에서 대안적으로 형성되 수 있고/있거나 도 4에서 도시된 실시예를 위해 설명된 바와 같이, 상단 패키징된 다이와 하단 패키징된 다이 모두 상에 대안적으로 형성될 수 있다. 본 명세서에서 설명된 실시예 각각에서, 보호층(154)은 금속 기둥(102)상에, 또는 금속 기둥(102)과 접촉부(155) 모두 상에 포함되거나 배제될 수 있다. 더 나아가, 본 명세서에서 설명된 금속 기둥(102) 위의 몰딩 화합물(152) 내의 다양한 형태의 개구(172)는 본 명세서에서 설명된 다양한 형태의 금속 기둥(102) 중 임의의 기둥과 함께 활용될 수 있다.
본 발명 개시의 실시예는 제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이의 전기적 연결부{예, 솔더 조인트(132' 및 132")} 내에 신규한(novel) 도금된 금속 기둥(102)을 이용해서 단일 PoP 소자(142) 내에 다수의 반도체 소자{예, 제1 다이(110), 제2 다이(128a), 및 선택적으로 또한 제3 다이(128b)}를 패키징하는 방법을 포함한다. 본 발명 개시의 실시예는 본 명세서에서 설명된 신규한 금속 기둥(102)을 포함하는 PoP 소자(142)를 또한 포함한다.
본 발명 개시의 실시예의 이점은 미세 피치(fine-pitch) PoP 패키지(142)를 위한 신규한 공정 방법과, 신규한 도금된 금속 기둥(102)을 이용하는 PoP 패키징된 다이(120과 140)의 상호연결을 위한 혁신적인 방법을 제공하는 것을 포함한다. 금속 기둥(102)은 신규한 2-단계 도금 공정을 이용해서 형성된다. 도금 공정(163과 165)은 사다리 형태, 소켓 형태, I자 형태, 및 본 명세서에서 설명된 다른 형태와 같은 상이한 금속 기둥(102) 형태를 위해 패키징 설계자에 의해 설명된 바와 같이 변경될 수 있으며, 이러한 형태는 개선된 구조적 강도를 제공하고, 리소그래피 오정렬(misalignment)의 가능성을 제거 또는 감소시키고, 더 미세한 피치의 구현을 가능케 한다. 금속 기둥(102)과 패키징 방법은 개선된 기계적 저항과, 개선된 일렉트로마이그레이션(electromigration) 성능을 달성하여, 열 응력 또는 강하(drop) 테스트 후에 더 작은 개수의 솔더 조인트(132'와 132") 균열과, 신뢰도 문제의 감소를 초래한다. 본 명세서에서 설명된 패키징 공정은 (예를 들면, 솔더 볼 대 솔더 볼 조인트와 비교해서) 더 작은 개수의 솔더 리플로우 단계들을 가져서 감소된 열 소모 비용(thermal budget)을 가지며, 결함(예, 공동과 박리)을 감소시키고, 탈기체(out-gassing)와 같은 오염을 감소시킨다.
개선된 패키지 공면도(coplanarity)는 신규한 도금된 금속 기둥(102)의 이용에 의해 달성가능하다. 20x20 mm2 PoP 패키지(142)를 위해 제1 패키징된 다이(120)와 제2 패키징된 다이(140) 사이의 계면을 가로질러 약 6 ㎛ 미만의 공면도가 예시로서 본 명세서에서 설명된 금속 기둥(102)을 이용해서 달성가능하다. 제2 패키징된 다이(140)를 제1 패키징된 다이(120)에 부착하기 위해 이용된 솔더 리플로우 공정 이후에, 솔더 조인트(132' 및 132")는 자신의 원래 솔더 볼(132) 형태를 쉽게 재형성한다(reform). 금속 기둥(102)은 추가적인 인터-서멀 히트싱크(inter-thermal heatsink)로서 기능함으로써 상단 패키징된 다이(140)와 하단 패키징된 다이(120) 사이에 열 발생(heating)의 감소를 또한 초래한다.
본 명세서에서 설명된 금속 기둥(102)을 포함하는 PoP 패키지(142)는 공정 단순화에 기인한 매우 낮은 비용으로 생산될 수 있어서 패키징 공정에서 비용 절약을 제공한다. 솔더 볼(132)의 솔더 물질은 감소된 분량의 알파 입자를 방출하는 낮은 알파 솔더를 활용할 수 있어서, 금속 피니쉬(finish)를 요구하지 않음으로써 제조 비용을 더 감소시킨다. 솔더 볼(132)을 위한 낮은 알파 솔더의 이용은 패키징 환경에서와, 제조 설비에서 더 안전한 작업 조건을 또한 제공한다. 예를 들면, 약 0.0002 cph(counts per hour)/cm2 미만의 알파 개수는 본 명세서에서 설명된 패키징 기술과 신규한 금속 기둥(102)을 이용해서 달성가능하다.
솔더 조인트(132' 및 132") 내의 금속 기둥(102)의 일부분의 존재는 인접 솔더 조인트(132' 및 132")의 브리징(bridging)의 방지를 용이하게 한다. 금속 기둥(102)은 PoP 패키지(142)의 브리징 윈도우를 증가시켜서, 단락을 감소 또는 방지하고, 소자 수율을 개선하고, 더 미세한 피치의 PoP 패키지(142)의 개발을 가능케 한다. 본 명세서에서 설명된 신규한 PoP 구조 및 설계는 반도체 소자 패키징 공정 흐름에서 쉽게 구현 가능하다. 본 명세서에서 설명된 도금된 금속 기둥(102)과 패키징 방법의 다양한 특징 및 이점은 개선된 패키지 신뢰도와 더 긴 패키지 수명을 초래한다.
접촉부(155)가 제1 도금된 층{금속 기둥(102)의 제1 부분(104)}과 동시에 형성되는 실시예에서, 접촉부(155)를 형성하기 위한 추가적인 제조 단계를 회피함으로써, 추가적인 비용 감소가 달성된다. 선택적인 보호층(154)은 금속 기둥(102)을 산화 및 습도로부터 보호하고, 레이저 드릴링 및 몰딩과 같은 후속적인 사후-열(post-thermal) 처리로부터 금속 기둥(102)의 열화를 방지한다. 일부 실시예에서, 보호층(154)은 후속적으로 형성된 언더필 물질(150)과 몰딩 화합물(152)로의 접착을 또한 촉진하고, Cu-Sn과 같은 금속간 화합물(inter-metal compound; IMC)의 형성을 방지한다.
본 발명 개시의 일 실시예에 따라, PoP 소자는 제1 패키징된 다이와, 제1 패키징된 다이에 연결된 제2 패키징된 다이를 포함한다. 복수의 금속 기둥은 제1 패키징된 다이에 연결된다. 복수의 금속 기둥 각각은 제1 패키징된 다이에 근접한 제1 부분과, 제1 부분 위에 배치된 제2 부분을 포함한다. 복수의 금속 기둥 각각은 제2 패키징된 다이에 근접한 솔더 조인트(solder joint)에 연결된다.
다른 실시예에 따라, PoP 소자는 제1 패키징된 다이와, 이러한 제1 패키징된 다이에 연결된 제2 패키징된 다이를 포함한다. 복수의 금속 기둥은 제1 패키징된 다이에 연결된다. 복수의 금속 기둥 각각은 제1 패키징된 다이에 근접한 제1 부분과, 제1 부분 위에 배치된 제2 부분을 포함한다. 복수의 금속 기둥 각각은 제2 패키징된 다이에 근접한 솔더 조인트(solder joint)에 연결된다. 복수의 금속 기둥 각각은 단면도에서 "I"자 형태를 포함한다.
또 다른 실시에에 따라, 반도체 다이를 패키징하는 방법은 제1 다이를 제1 기판에 연결하는 단계와, 제1 기판의 표면상에 복수의 금속 기둥의 복수의 제1 부분을 형성하는 단계를 포함한다. 복수의 금속 기둥의 제2 부분은 복수의 금속 기둥의 복수의 제1 부분 각각 위에 형성된다. 이 방법은 제2 다이를 제2 기판에 연결하는 단계와, 복수의 금속 기둥을 제2 기판에 연결하는 단계를 포함한다. 복수의 금속 기둥 각각은 단면도에서 "I"자 형태를 포함한다.
본 발명 개시의 실시예 및 이에 관한 이점을 자세하게 설명하였지만, 본 발명에 대한 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 개시의 정신 및 범위로부터 이탈하지 않고서 행해질 수 있다는 것을 이해해야 한다. 예를 들면, 본 명세서에서 설명된 다수의 특징, 기능, 공정, 및 물질은 본 발명 개시의 범위 내에 있으면서 변경될 수 있다는 것을 당업자가 쉽게 이해할 것이다. 또한, 본 출원의 범위는 상세한 설명에서 설명된 물질, 수단, 방법, 및 단계의 프로세스, 머신, 제품, 구성의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 물질, 수단, 방법, 또는 단계의 공정, 머신, 제품, 구성을 본 발명개시에 따라 활용할 수 있다는 것을 본 발명분야의 당업자라면 본 발명 개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 물질, 수단, 방법, 또는 단계의 프로세스, 머신, 제조품, 구성을 청구항의 범위내에 포함하는 것으로 한다.

Claims (10)

  1. 패키지 온 패키지(package-on-package; PoP) 소자에 있어서,
    제1 패키징된 다이;
    상기 제1 패키징된 다이에 연결된 제2 패키징된 다이; 및
    상기 제1 패키징된 다이에 연결된 복수의 금속 기둥(pillar)을
    포함하고,
    상기 복수의 금속 기둥 각각은 상기 제1 패키징된 다이에 근접한 제1 부분과 상기 제1 부분 위에 배치된 제2 부분을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제2 패키징된 다이에 근접한 솔더 조인트(solder joint)에 연결되는 것인, 패키지 온 패키지 소자.
  2. 제1항에 있어서, 상기 복수의 금속 기둥은 단면도로 기둥(column) 형태, 원뿔 형태, 사다리 형태, 소켓 형태, "I"자 형태, 또는 "T"자 형태를 포함하는 것인, 패키지 온 패키지 소자.
  3. 패키지 온 패키지(package-on-package; PoP) 소자에 있어서,
    제1 패키징된 다이;
    상기 제1 패키징된 다이에 연결된 제2 패키징된 다이; 및
    상기 제1 패키징된 다이에 연결된 복수의 금속 기둥을
    포함하고,
    상기 복수의 금속 기둥 각각은 상기 제1 패키징된 다이에 근접한 제1 부분과 상기 제1 부분 위에 배치된 제2 부분을 포함하고, 상기 복수의 금속 기둥 각각은 상기 제2 패키징된 다이에 근접한 솔더 조인트에 연결되고, 상기 복수의 금속 기둥 각각은 단면도로 "I"자 형태를 포함하는 것인, 패키지 온 패키지 소자.
  4. 제3항에 있어서, 상기 패키지 온 패키지 소자는 상기 복수의 금속 기둥 각각의 측벽 위에 배치된 보호층을 또한 포함하고, 상기 보호층은 Sn, Au, CuGe, Cu, Ni, Pd, OSP(organic solderability preservative), 및 이러한 물질의 조합으로 이루어진 그룹으로부터 선택된 물질을 포함하는 것인, 패키지 온 패키지 소자.
  5. 제4항에 있어서, 상기 제1 패키징된 다이는 제1 기판의 중앙 영역에서 상기 제1 기판에 연결된 제1 다이를 포함하고, 상기 제1 기판은 상기 중앙 영역 내에 배치된 복수의 접촉부를 포함하고, 상기 보호층은 상기 제1 기판의 중앙 영역 내에 상기 복수의 접촉부 각각의 측벽 위에 배치되고, 상기 제1 다이는 복수의 전도 범프(bump)에 의해 상기 복수의 접촉부에 연결되며, 상기 복수의 전도 범프 각각은 상기 복수의 접촉부 중 하나의 접촉부에 연결되는 것인, 패키지 온 패키지 소자.
  6. 반도체 다이를 패키징하는 방법에 있어서,
    제1 다이를 제1 기판에 연결하는 단계;
    상기 제1 기판의 표면상에 복수의 금속 기둥의 복수의 제1 부분을 형성하는 단계;
    상기 복수의 금속 기둥의 복수의 제1 부분 각각 위에 상기 복수의 금속 기둥의 제2 부분을 형성하는 단계;
    제2 다이를 제2 기판에 연결하는 단계; 및
    상기 복수의 금속 기둥을 상기 제2 기판에 연결하는 단계를
    포함하고,
    상기 복수의 금속 기둥 각각은 단면도로 "I"자 형태를 포함하는 것인, 반도체 다이를 패키징하는 방법.
  7. 제6항에 있어서, 상기 복수의 금속 기둥은 복수의 제1 금속 기둥을 포함하고, 상기 방법은,
    상기 제2 기판의 표면상에 복수의 제2 금속 기둥의 복수의 제1 부분을 형성하는 단계와, 상기 복수의 제2 금속 기둥의 상기 복수의 제1 부분 각각 위에 상기 복수의 제2 금속 기둥의 제2 부분을 형성하는 단계를 또한 포함하고,
    상기 방법은,
    상기 복수의 제1 금속 기둥 각각 상에 솔더 볼을 형성하는 단계 또는 상기 복수의 제2 금속 기둥 각각 상에 솔더 볼을 형성하는 단계를 또한 포함하고,
    상기 복수의 금속 기둥을 상기 제2 기판에 연결하는 단계는 상기 복수의 제1 금속 기둥 중 하나의 기둥 상에 형성된 솔더 볼 또는 상기 복수의 제2 금속 기둥 중 하나의 기둥 상에 형성된 솔더 볼을 이용해서 상기 복수의 제1 금속 기둥 각각을 상기 복수의 제2 금속 기둥 중 하나의 기둥에 연결하는 단계를 포함하는 것인, 반도체 다이를 패키징하는 방법.
  8. 제6항에 있어서,
    상기 제1 기판의 표면 위에 제1 포토레지스트층을 형성하는 단계;
    제1 리소그래피 공정을 이용해서 상기 제1 기판의 표면의 주변 영역 내의 상기 제1 포토레지스트층 내에 복수의 제1 패턴을 형성하는 단계;
    제1 도금 공정을 이용해서 상기 제1 포토레지스트층 내의 상기 복수의 제1 패턴 내에 상기 복수의 금속 기둥의 상기 복수의 제1 부분을 형성하는 단계;
    상기 복수의 금속 기둥의 상기 복수의 제1 부분 위에 그리고 상기 제1 포토레지스트층 위에 제2 포토레지스트층을 형성하는 단계;
    제2 리소그래피 공정을 이용해서 상기 제2 포토레지스트층 내에 복수의 제2 패턴 - 상기 복수의 제2 패턴 각각은 상기 복수의 금속 기둥의 상기 복수의 제1 부분 중 하나의 부분 위에 배치됨 - 을 형성하는 단계;
    제2 도금 공정을 이용해서 상기 제2 포토레지스트층 내의 상기 복수의 제2 패턴 내에서 상기 복수의 금속 기둥의 상기 제2 부분을 형성하는 단계; 및
    상기 제2 포토레지스트층과 상기 제1 포토레지스트층을 제거하는 단계를
    또한 포함하는, 반도체 다이를 패키징하는 방법.
  9. 제8항에 있어서, 상기 제1 다이를 상기 제1 기판에 연결하는 단계는 제1 패키징된 다이를 형성하는 단계를 포함하고, 상기 제2 다이를 상기 제2 기판에 연결하는 단계는 제2 패키징된 다이를 형성하는 단계를 포함하고, 상기 방법은 상기 제1 패키징된 다이와 상기 제2 패키징된 다이 사이에 몰딩 화합물을 형성하는 단계를 또한 포함하는 것인, 반도체 다이를 패키징하는 방법.
  10. 제9항에 있어서, 상기 방법은 레이저 드릴링 공정을 이용해서 상기 제2 패키징된 다이에 근접한 상기 복수의 금속 기둥 각각에 근접한 상기 몰딩 화합물 내에 개구 - 상기 개구의 측벽은 단면도로 캠버(cambered) 형태, 사다리 형태, 수직 형태, 곡선 형태, 사발(bowl) 형태를 포함함 - 를 형성하는 단계, 또는 상기 제1 기판상의 상기 복수의 금속 기둥을 상기 제2 기판에 연결하기 전에, 상기 몰딩 화합물을 화학-기계적으로 폴리싱(polishing)하거나 연마(grinding)하는 단계를 또한 포함하는 것인, 반도체 다이를 패키징하는 방법.
KR1020120098936A 2012-06-25 2012-09-06 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법 KR101423388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/532,402 2012-06-25
US13/532,402 US8981559B2 (en) 2012-06-25 2012-06-25 Package on package devices and methods of packaging semiconductor dies

Publications (2)

Publication Number Publication Date
KR20140000608A true KR20140000608A (ko) 2014-01-03
KR101423388B1 KR101423388B1 (ko) 2014-07-24

Family

ID=49773730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098936A KR101423388B1 (ko) 2012-06-25 2012-09-06 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법

Country Status (4)

Country Link
US (2) US8981559B2 (ko)
KR (1) KR101423388B1 (ko)
CN (1) CN103515362B (ko)
TW (1) TWI524499B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082087A (ko) * 2014-01-06 2015-07-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본드-온-트레이스 처리를 위한 돌출형 범프 패드
KR20170004796A (ko) * 2015-07-01 2017-01-11 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 칩 패키지
KR20190008723A (ko) * 2017-07-17 2019-01-25 삼성전자주식회사 반도체 패키지
KR20200067081A (ko) * 2018-11-30 2020-06-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
KR20210149014A (ko) * 2018-10-31 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속 범프 측벽 보호
US11715686B2 (en) 2018-11-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US12004301B2 (en) 2020-12-24 2024-06-04 Dongwoo Fine-Chem Co., Ltd. Circuit board

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140159238A1 (en) * 2012-12-07 2014-06-12 Qualcomm Incorporated Package having thermal compression flip chip (tcfc) and chip with reflow bonding on lead
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) * 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI556402B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 封裝堆疊結構及其製法
TWI528469B (zh) * 2014-01-15 2016-04-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI550791B (zh) * 2014-01-16 2016-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TWI557865B (zh) * 2014-01-29 2016-11-11 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9466554B2 (en) 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US20150255366A1 (en) * 2014-03-06 2015-09-10 Apple Inc. Embedded system in package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
TWI546932B (zh) * 2014-07-17 2016-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI549203B (zh) * 2014-11-26 2016-09-11 力成科技股份有限公司 防止中介導體橋接之半導體封裝件立體堆疊方法
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN104659021A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种三维圆片级扇出PoP封装结构及其制造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN104981092A (zh) * 2015-06-17 2015-10-14 三星半导体(中国)研究开发有限公司 表面镀层和包括该表面镀层的半导体封装件
US10049970B2 (en) 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
US9754906B2 (en) * 2015-06-25 2017-09-05 Advanced Semiconductor Engineering, Inc. Double plated conductive pillar package substrate
CN105097565B (zh) * 2015-06-30 2018-01-30 通富微电子股份有限公司 封装结构的形成方法
CN105097728B (zh) * 2015-06-30 2018-04-03 通富微电子股份有限公司 封装结构
US9881902B2 (en) 2015-08-05 2018-01-30 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN108369940A (zh) * 2015-08-31 2018-08-03 英特尔公司 用于多芯片封装的无机中介件
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
KR102462504B1 (ko) * 2015-11-19 2022-11-02 삼성전자주식회사 범프를 갖는 반도체 소자 및 그 형성 방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR20170082677A (ko) * 2016-01-06 2017-07-17 에스케이하이닉스 주식회사 관통 몰드 커넥터를 포함하는 반도체 패키지 및 제조 방법
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TW201806104A (zh) * 2016-08-10 2018-02-16 南茂科技股份有限公司 半導體封裝
US10658334B2 (en) * 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
TWI610409B (zh) * 2016-08-30 2018-01-01 南茂科技股份有限公司 半導體封裝及其製造方法
US10529666B2 (en) * 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
WO2018182613A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Formation of tall metal pillars using multiple photoresist layers
US11437298B2 (en) * 2017-09-14 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module and method for manufacturing electronic module
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
WO2019066859A1 (en) * 2017-09-28 2019-04-04 Intel Corporation BOX ON ACTIVE SILICON SEMICONDUCTOR BOXES
US10734344B2 (en) * 2017-12-27 2020-08-04 Novatek Microelectronics Corp. Chip structure
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US11410977B2 (en) * 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102530319B1 (ko) 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
WO2021132392A1 (ja) * 2019-12-24 2021-07-01 日亜化学工業株式会社 発光装置の製造方法および発光装置
KR20210099244A (ko) 2020-02-03 2021-08-12 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US20070013042A1 (en) * 2005-06-20 2007-01-18 Nokia Corporation Electronic module assembly with heat spreader
KR100722634B1 (ko) 2005-10-06 2007-05-28 삼성전기주식회사 고밀도 반도체 패키지 및 그 제조 방법
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
KR100744151B1 (ko) 2006-09-11 2007-08-01 삼성전자주식회사 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
JP4917874B2 (ja) 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
JP2010050262A (ja) * 2008-08-21 2010-03-04 Panasonic Corp 半導体装置及びその製造方法
TWI431755B (zh) * 2008-08-27 2014-03-21 Advanced Semiconductor Eng 堆疊式封裝構造及其基板製造方法
KR20100104910A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
TWI478312B (zh) 2009-05-25 2015-03-21 Unimicron Technology Corp 堆疊封裝結構
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5414627B2 (ja) 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
US20120012991A1 (en) * 2010-07-16 2012-01-19 Qualcomm Incorporated Integrated shielding for a package-on-package system
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082087A (ko) * 2014-01-06 2015-07-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본드-온-트레이스 처리를 위한 돌출형 범프 패드
KR20170004796A (ko) * 2015-07-01 2017-01-11 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 칩 패키지
KR20190008723A (ko) * 2017-07-17 2019-01-25 삼성전자주식회사 반도체 패키지
KR20210149014A (ko) * 2018-10-31 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속 범프 측벽 보호
US11476219B2 (en) 2018-10-31 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
KR20200067081A (ko) * 2018-11-30 2020-06-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11715686B2 (en) 2018-11-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US12004301B2 (en) 2020-12-24 2024-06-04 Dongwoo Fine-Chem Co., Ltd. Circuit board

Also Published As

Publication number Publication date
TW201401482A (zh) 2014-01-01
US9397080B2 (en) 2016-07-19
KR101423388B1 (ko) 2014-07-24
TWI524499B (zh) 2016-03-01
CN103515362A (zh) 2014-01-15
US20130341786A1 (en) 2013-12-26
US8981559B2 (en) 2015-03-17
CN103515362B (zh) 2016-12-21
US20150187746A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101423388B1 (ko) 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US11967563B2 (en) Fan-out package having a main die and a dummy die
US11721559B2 (en) Integrated circuit package pad and methods of forming
US11444021B2 (en) Device and package structure and method of forming the same
US11728217B2 (en) Wafer level package structure and method of forming same
US10319607B2 (en) Package-on-package structure with organic interposer
US11961791B2 (en) Package structures and methods for forming the same
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
US9263412B2 (en) Packaging methods and packaged semiconductor devices
TW202121624A (zh) 半導體結構、封裝結構及形成半導體結構的方法
CN117542836A (zh) 半导体器件及其形成方法
US20200105654A1 (en) Bump layout for coplanarity improvement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190709

Year of fee payment: 6