CN117542836A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN117542836A
CN117542836A CN202310991683.0A CN202310991683A CN117542836A CN 117542836 A CN117542836 A CN 117542836A CN 202310991683 A CN202310991683 A CN 202310991683A CN 117542836 A CN117542836 A CN 117542836A
Authority
CN
China
Prior art keywords
layer
adhesion promoter
die
tiv
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310991683.0A
Other languages
English (en)
Inventor
卓鸿钧
廖思豪
胡毓祥
郭宏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117542836A publication Critical patent/CN117542836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Abstract

半导体器件包括第一管芯、第二管芯、第一再分布层(RDL)结构和连接件。RDL结构设置在第一管芯和第二管芯之间，并且电连接至第一管芯和第二管芯，并且包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层。粘合促进剂层位于第二聚合物层和第一导电图案之间并且与第二聚合物层和第一导电图案直接接触。连接件设置在第一聚合物层中，并且与第二管芯和第一导电图案直接接触。本申请的实施例还涉及形成半导体器件的方法。

Description

半导体器件及其形成方法
技术领域
本申请的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体工业经历了快速发展。在很大程度上，这种集成密度的提高来自于最小部件尺寸的不断减小，这允许更多的较小组件集成至给定区中。这些较小的电子组件也需要比以前的封装件利用较少区的较小的封装件。用于半导体组件的一些较小类型的封装件包括四面扁平封装件(QFP)、针栅阵列(PGA)封装件、球栅阵列(BGA)封装件、倒装芯片(FC)、三维集成电路(3DIC)、晶圆级封装件(WLP)和叠层封装(PoP)器件等。
目前，集成扇出封装件因其紧凑性变得越来越受欢迎。
发明内容
本申请的一些实施例提供了一种半导体器件，包括：第一管芯和第二管芯；第一再分布层(RDL)结构，位于所述第一管芯和所述第二管芯之间，所述第一再分布层结构电连接至所述第一管芯和所述第二管芯，所述第一再分布层结构包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层，其中，所述粘合促进剂层位于所述第二聚合物层和所述第一导电图案之间并且与所述第二聚合物层和所述第一导电图案直接接触；以及连接件，位于所述第一聚合物层中，并且与所述第二管芯和所述第一导电图案直接接触。
本申请的另一些实施例提供了一种半导体器件，包括：第一再分布层(RDL)结构，包括第一聚合物层、第一导电图案和粘合促进剂层；第一管芯，位于所述第一再分布层结构上方；通孔，位于所述第一再分布层结构上方，所述通孔与所述第一管芯相邻，其中，所述通孔通过所述第一聚合物层的位于所述通孔和所述第一导电图案之间的部分与所述第一导电图案物理分隔开；以及密封剂，位于所述第一再分布层结构上方，所述密封剂位于所述第一管芯和所述通孔之间，其中，所述粘合促进剂层在所述通孔的侧壁和所述密封剂之间延伸。
本申请的又一些实施例提供了一种形成半导体器件的方法，所述方法包括：在第一聚合物层上形成第一导电图案；在所述第一导电图案上形成第一粘合促进剂层，其中，所述第一粘合促进剂层与所述第一导电图案直接接触；在所述第一聚合物层上形成第二聚合物层，其中，所述第二聚合物层与所述第一粘合促进剂层直接接触；在所述第一聚合物层的第一侧上方放置第一管芯；以及在所述第一聚合物层的第二侧处放置第二管芯，所述第一聚合物层的所述第二侧与所述第一聚合物层的所述第一侧相对，其中，所述第二管芯通过所述第一导电图案电连接至所述第一管芯。
附图说明
图1A至图1M是示出根据本公开的一些实施例的形成封装结构的方法的示意性截面图。
图2A至图2C是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图3A至图3C是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图4是示出了根据本公开的一些实施例的在TIV上形成粘合促进剂层的方法的流程图。
图5A至图5I是示出根据本公开的一些实施例的形成封装结构的方法的示意性截面图。
图6A至图6C是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图7A至图7C是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图8是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图9A和图9B是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图10A至图10C是示出根据本公开的一些实施例的封装结构的部分的放大截面图。
图11是示出根据本公开的一些实施例的在导电图案上形成粘合促进剂层的方法的流程图。
图12示出了根据一些实施例的半导体器件的制造方法。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本公开。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…上”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
也可以包括其它部件和工艺。例如，可以包括测试结构以帮助对3D封装或3DIC器件进行验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，它允许测试3D封装或3DIC、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上实施。此外，本文公开的结构和方法可以与结合已知良好管芯的中间验证的测试方法结合使用，以增加良率并且降低成本。
图1A至图1M是示出根据本公开的一些实施例的形成封装结构和PoP器件的方法的示意性截面图。图2A至图2C是示出封装结构的聚合物层、TIV、粘合促进剂层和密封剂的放大截面图。
参考图1A，提供了载体10。载体10可以是玻璃载体、陶瓷载体等。通过例如旋涂方法在载体10上形成剥离层11。在一些实施例中，剥离层11可以由诸如紫外(UV)胶、光热转换(LTHC)胶等粘合剂或其它类型的粘合剂形成。剥离层11在光的热量下是可分解的，从而从将在随后步骤中形成的上面的结构释放载体10。
在剥离层11上形成聚合物层12。聚合物层12包括例如聚酰亚胺(PI)、聚苯并噁唑(PBO)、苯并环丁烯(BCB)、味之素积聚膜(ABF)等或它们的组合。聚合物层12通过合适的制造技术来形成，诸如旋涂、层压、沉积等。
仍然参考图1A，在聚合物层12上形成多个集成扇出通孔(TIV)15。在一些实施例中，TIV 15包括晶种层13和晶种层13上的导电柱14。晶种层13是金属晶种层，诸如铜晶种层。例如，晶种层13可以包括钛、铜等或它们的组合。在一些实施例中，晶种层包括第一晶种层13a和第一晶种层13a上方的第二晶种层13b(图2A)。第一晶种层13a和第二晶种层13b可以包括不同的材料。例如，第一晶种层是钛层，并且第二晶种层是铜层。在一些实施例中，导电柱14包括与第二晶种层13b相同并且与第一晶种层13a不同的材料。导电柱14包括合适的金属，诸如铜。但是，本公开实施例不限于此。导电柱14的侧壁可以与晶种层13的侧壁基本上对准。TIV 15的侧壁可以基本上是笔直的、倾斜的、弧形的等等。
TIV 15可以通过以下工艺来形成：通过诸如溅射的物理气相沉积(PVD)工艺在聚合物层12上形成晶种材料层。然后在晶种材料层上形成图案化的掩模层，图案化的掩模层具有在用于随后形成的TIV 15的预期位置处暴露晶种材料层的部分的多个开口。此后，通过镀工艺，诸如电镀，在开口内的晶种材料层上形成导电柱14。此后，例如，图案化的掩模层通过灰化工艺来脱离。未由导电柱14覆盖的晶种材料层通过使用导电柱14作为蚀刻掩模的蚀刻工艺来去除。因此，位于导电柱14下面的晶种层13保留，晶种层13和导电柱14构成TIV15。
参考图1B，在一些实施例中，在TIV 15上形成粘合促进剂材料层18，以覆盖TIV 15的顶面和侧壁。粘合促进剂材料层18可以包括金属螯合化合物，诸如铜螯合物。包括在粘合促进剂材料层18中的金属螯合化合物对应于包括在TIV 15中的金属。也就是说，粘合促进剂材料层18和TIV 15包括相同的金属元素。在一些实施例中，粘合促进剂材料层18可以通过在螯合剂和TIV 15之间进行螯合反应来形成。
参考图1B和图4，例如，粘合促进剂材料层18可以通过以下工艺来形成：在形成TIV15之后，在步骤S10中，对TIV 15实施预清洁工艺，以清洁TIV 15的表面。在预清洁工艺中使用的清洁剂可以包括酸，诸如柠檬酸(CX-100)、盐酸、硫酸、乙酸等或它们的组合。例如，预清洁工艺可以在室温下实施5秒至10分钟，诸如1分钟，但是本公开实施例不限于此。预清洁工艺可以去除TIV 15的表面上不期望的物质，诸如杂质或金属氧化物。在一些实施例中，在形成TIV 15之后，当暴露于湿气或空气一段时间时，包括在TIV 15中的金属可能被氧化，并且可以在TIV 15的表面上形成诸如氧化铜的金属氧化物。在TIV 15的表面被氧化的实施例中，TIV 15的表面上的金属氧化物通过预清洁工艺来去除。
此后，在步骤S20中，进一步实施第一清洁工艺以清洁TIV 15的表面。在一些实施例中，第一清洁工艺可以去除由预清洁工艺生成的残留物，诸如清洁剂和金属氧化物的反应产物、留下的清洁剂、杂质或它们的组合。例如，第一清洁工艺可以是去离子水冲洗工艺，并且可以实施5秒至10分钟，诸如1分钟。但是，本公开实施例不限于此。
在实施第一清洁工艺之后，在步骤S30中，实施干燥工艺以干燥TIV 15的表面。在一些实施例中，将图1B中所示的结构放置在干燥装置中，并且干燥工艺通过将惰性气体(诸如干燥的氮气)引入至干燥装置中来实施，以便干燥TIV 15的表面，并且也防止TIV 15再次被氧化。在一些实施例中，例如，干燥工艺在室温下实施5秒至10分钟，诸如1分钟。
之后，在步骤S40中，通过在TIV 15上施加处理剂(步骤S41)并且在TIV 15和处理剂之间进行反应(诸如螯合反应)(步骤S42)，对TIV 15实施处理工艺。施加处理剂的方法可以包括浸渍、喷涂、旋涂等或它们的组合。处理工艺可以在从室温至80℃范围内的温度下或者在40℃的温度下实施。在一些实施例中，处理工艺在碱性环境、弱酸性环境或中性pH值环境中实施，但是本公开实施例不限于此。例如，处理剂的pH值可以在5至12或8至12的范围内。处理剂包括螯合剂，并且螯合剂的浓度可以在从0.01wt％至100wt％范围内。在一些实施例中，螯合剂包括能够与TIV 15的金属(诸如铜)形成配位键的螯合配体。例如，螯合配体的配体原子可以包括N、O、S或它们的组合。
在一些实施例中，螯合剂可以由以下通式(I)表示：
在化学式(I)中，A可以包括单环，诸如单杂环、双环、三环、四环等，并且每个环可以是五元环或六元环。在一些实施例中，A包括共轭双键。在一些实施例中，A包括一个或多个杂环，诸如芳族杂环。杂环可以是单杂环或稠合杂环。杂环包括杂原子，诸如N、S、O或它们的组合。但是，本公开实施例不限于此。
在一些实施例中，例如，通式(I)可以包括以下通式(II)-(XII)。
在上述通式中，官能团X、Y、Z可以彼此相同或不同。X可以分别是-CH、-CR’、-NH、-NR’、-S、-O。Y和Z可以分别是-CH3、-CR’、-NH2、-RNH2、-NHR’、-RNHR’、-SH、-RSH、-SR’、-RSR’、-OH、-ROH、-OR’、-R-OR’。在每个化学式中Y和Z可以彼此相同或不同。R可以是碳链并且该碳链可以是线性侧链或支侧链，诸如/>R’可以是
仍然参考图1B，在处理工艺期间，在TIV 15的金属和螯合剂之间进行螯合反应，并且在TIV 15的表面上形成金属螯合化合物(即，粘合促进剂材料层18)。在螯合反应期间，TIV 15的表面上或从TIV 15扩散的金属原子或金属阳离子与螯合剂螯合，并且在金属原子或阳离子与螯合剂的螯合配体之间形成配位键。在TIV 15包括铜的一些实施例中，金属阳离子可以是Cu+或Cu2+。在一些实施例中，配位键可以形成在相应的金属原子或阳离子与螯合剂的相同或不同类型的螯合配体之间。
参考图1B，在一些实施例中，螯合剂对包括在TIV 15中的金属具有特异性亲和力，并且仅与TIV 15反应，而不与聚合物层12反应。因此，粘合促进剂材料层18通过处理工艺选择性地形成在TIV 15的表面上。
在一些实施例中，例如，处理工艺的持续时间可以在从5秒至10分钟范围内。但是，本公开实施例不限于此。根据产品设计，可以调整处理工艺的持续时间，这取决于粘合促进剂材料层18的所需厚度。在一些实施例中，粘合促进剂材料层18的厚度随着处理工艺的持续时间增加而增加。粘合促进剂材料层18的厚度增加速率可以随着时间而减小。这是因为随着粘合促进剂材料层18的厚度增加，用于金属阳离子扩散至金属螯合物外部与螯合剂反应所需的时间增加。
在一些实施例中，如图4的步骤S50中所示，然后实施第二清洁工艺以清洁粘合促进剂材料层18的表面。第二清洁工艺可以是去离子水冲洗工艺，并且可以实施5秒至10分钟，诸如1分钟。此后，在步骤S60中，可以实施干燥工艺以干燥粘合促进剂材料层18的表面。干燥工艺可以使用干燥空气来实施。在一些实施例中，例如，干燥工艺在室温下实施5秒至10分钟，诸如1分钟。因此，粘合促进剂材料层18的形成完成。
参考图1B和图2A，在一些实施例中，导电柱14的侧壁和顶面被覆盖，诸如由粘合促进剂材料层18完全覆盖。晶种层13的侧壁可以由粘合促进剂材料层18部分覆盖或完全覆盖。在一些实施例中，其中晶种层13包括第一晶种层13a和第二晶种层13b，并且导电柱14和第二晶种层13b包括诸如铜的相同金属，并且第一晶种层13a包括与第二晶种层13b不同的金属(诸如钛)，螯合剂可以与包括在导电柱14和第二晶种层13b中的铜反应，而不与包括在第一晶种层13a中的钛反应。在一些实施例中，由螯合反应产生的金属螯合物形成在导电柱14和第二晶种层13b的侧壁上并且覆盖导电柱14和第二晶种层13b的侧壁，并且可以进一步延伸以(部分或完全)覆盖第一晶种层13a的侧壁。换句话说，粘合促进剂材料层18与TIV 15的第一晶种层13a、第二晶种层13b和导电柱14物理接触。在第二晶种层13b和粘合促进剂材料层18之间以及导电柱14和粘合促进剂材料层18之间形成诸如配位键的化学键，而在第一晶种层13a和粘合促进剂材料层18之间没有形成化学键。
参考图1C，通过拾取和放置工艺在聚合物层12上安装管芯25。在一些实施例中，管芯25通过诸如管芯附接膜(DAF)、银膏等的粘合层19附接至聚合物层12。在一些实施例中，例如，管芯25是从晶圆切割下来的多个管芯中的一个。管芯25可以是专用集成电路(ASIC)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压调节器芯片或存储器(诸如DRAM)芯片。图1C中所示的管芯25的数量仅用于说明，并且本公开实施例不限于此。在一些实施例中，两个或多个管芯25可以并排设置在载体10上方的聚合物层12上，并且两个或多个管芯25可以是相同类型的管芯或不同类型的管芯。
仍然参考图1C，管芯25设置在聚合物层12上，并且横向位于TIV 15之间，也就是说，TIV 15横向位于管芯25的旁边或周围。在一些实施例中，管芯25包括衬底20、多个焊盘21、钝化层22、多个连接件23和钝化层24。在一些实施例中，衬底20由硅或其它半导体材料制成。可选地或额外地，衬底20包括其它元素半导体材料，诸如锗、镓砷或其它合适的半导体材料。在一些实施例中，衬底20还可以包括其它部件，诸如各个掺杂区域、掩埋层和/或外延层。此外，在一些实施例中，衬底20由合金半导体制成，诸如硅锗、碳化硅锗、磷化镓砷或磷化镓铟。此外，衬底20可以是绝缘体上半导体，诸如绝缘体上硅(SOI)或蓝宝石上硅。
在一些实施例中，在衬底20中或上形成多个器件。器件可以是有源器件、无源器件或它们的组合。在一些实施例中，器件是集成电路器件。器件例如是晶体管、电容器、电阻器、二极管、光电二极管、熔丝器件等或它们的组合。
在一些实施例中，在衬底20上的器件上方形成互连结构和介电结构。互连结构形成在介电结构中，并且连接至不同的器件以形成功能电路。在一些实施例中，介电结构包括层间介电层(ILD)和一个或多个金属间介电层(IMD)。在一些实施例中，互连结构包括多个金属线和插塞层(未显示)。金属线和插塞包括导电材料，诸如金属、金属合金或它们的组合。例如，导电材料可以包括钨(W)、铜(Cu)、铜合金、铝(Al)、铝合金或它们的组合。插塞包括接触插塞和通孔插塞。接触插塞位于ILD中，以连接至金属线和器件。通孔插塞位于IMD中，以连接至不同层中的金属线。
焊盘21可以是或电连接至互连结构的顶部导电部件，并且通过互连结构进一步电连接至形成在衬底20上的器件。焊盘21的材料可以包括金属或金属合金，诸如铝、铜、镍或它们的合金。
钝化层22形成在衬底20上方，并且覆盖焊盘21的部分。焊盘21的另一部分通过钝化层22暴露，并且用作管芯25的外部连接。连接件23形成在未由钝化层22覆盖的焊盘21上并且电连接至未由钝化层22覆盖的焊盘21。连接件23包括焊料凸块、金凸块、铜凸块、铜柱、铜杆等。钝化层24形成在钝化层22上方并且横向位于连接件23旁边，以覆盖连接件23的侧壁。钝化层22和24分别包括绝缘材料，诸如氧化硅、氮化硅、聚合物或它们的组合。聚合物可以包括聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)等或它们的组合。钝化层22和钝化层24的材料可以相同或不同。在一些实施例中，钝化层24的顶面和连接件23的顶面基本上彼此共面。
参考图1D，然后在载体10上方形成密封剂材料层28，以密封管芯25、TIV 15和粘合促进剂材料层18。具体地，密封剂材料层28形成在聚合物层12上，密封管芯25的侧壁和顶面、粘合促进剂材料层18的侧壁和顶面。粘合促进剂材料层18夹置在TIV 15和密封剂材料层28之间。在一些实施例中，粘合促进剂材料层18包括可以与密封剂材料层28反应的官能团(诸如上述化学式中的官能团X、Y、Z)，并且可以在粘合促进剂材料层18和密封剂材料层28之间形成化学键。
在一些实施例中，密封剂材料层28包括模制化合物、模制底部填充物、诸如环氧树脂的树脂、它们的组合等。在一些其它实施例中，密封剂材料层28包括光敏材料，诸如聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等，其可以容易地通过曝光和显影工艺或激光钻孔工艺来图案化。在可选实施例中，密封剂材料层28包括诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、它们的组合等。
在一些实施例中，密封剂材料层28包括复合材料，复合材料包括基底材料(诸如聚合物)和分布在基底材料中的多种填充物。填充物可以是单一元素、化合物(诸如氮化物、氧化物)或它们的组合。例如，填充物可以包括氧化硅、氧化铝、氮化硼、铝土、二氧化硅等。在一些实施例中，填充物可以是球形填充物，但是本公开实施例不限于此。填充物的截面形状可以是圆形、椭圆形或任何其它形状。在一些实施例中，密封剂材料层28通过合适的制造技术来形成，诸如模制、旋涂、层压、沉积或类似的工艺。
参考图1E，在一些实施例中，实施平坦化工艺以去除密封剂材料层28的位于管芯25和TIV 15的顶面上方的部分以及粘合促进剂材料层18的位于TIV 15的顶面上的部分，从而使得管芯25的连接件23的顶面和TIV 15的顶面暴露。平坦化工艺包括研磨或抛光工艺，诸如化学机械抛光(CMP)工艺。
仍然参考图1E，在实施平坦化工艺之后，形成多个粘合促进剂层18a和密封剂28a。粘合促进剂层18a位于聚合物层12上，并且横向位于TIV 15旁边，围绕TIV 15的侧壁。密封剂28a位于聚合物层12上，并且横向位于管芯25、粘合促进剂层18a和TIV 15旁边，密封管芯25的侧壁、粘合促进剂层18a的侧壁和TIV 15的侧壁。粘合促进剂层18a夹置在TIV 15和密封剂28a之间并且与TIV 15和密封剂28a物理接触。换句话说，密封剂28a不与TIV 15直接物理接触，并且通过其间的粘合促进剂层18a与TIV 15分隔开。在一些实施例中，管芯25的顶面、TIV 15的顶面、粘合促进剂层18a的顶面和密封剂28a的顶面基本上彼此共面。
参考图1F，在管芯25、TIV 15和密封剂28a上形成再分布层(RDL)结构32。RDL结构32电连接至管芯25和TIV 15。在一些实施例中，RDL结构32称为管芯25的前侧RDL结构。在整个说明书中，其中，“前侧”是指接近管芯的连接件的侧。
在一些实施例中，RDL结构32包括交替堆叠的多个聚合物层PM1、PM2和PM3以及多个再分布层RDL1和RDL2。图1F中所示的聚合物层或再分布层的数量仅用于说明，并且本公开实施例不限于此。
再分布层RDL1穿透聚合物层PM1，并且电连接至管芯25的连接件23和TIV 15。再分布层RDL2穿透聚合物层PM2，并且电连接至再分布层RDL1。聚合物层PM3位于聚合物层PM2和再分布层RLD2上并且覆盖聚合物层PM2和再分布层RLD2。
在一些实施例中，聚合物层PM1、PM2和PM3的每个包括光敏材料，诸如聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等。在一些实施例中，再分布层RDL1和RDL2的每个包括导电材料。导电材料包括金属，诸如铜、铝、镍、钛、它们的合金、它们的组合等，并且通过诸如溅射的物理气相沉积(PVD)工艺、诸如电镀的镀工艺或它们的组合来形成。在一些实施例中，再分布层RDL1和RDL2分别包括晶种层SL和形成在其上的导电层CL。晶种层SL可以是金属晶种层，诸如铜晶种层。在一些实施例中，晶种层包括第一晶种层(诸如钛层)和位于第一晶种层上方的第二晶种层(诸如铜层)。金属层可以是铜或其它合适的金属。
在一些实施例中，再分布层RDL1和RDL2分别包括彼此连接的多个通孔V和多个迹线T。通孔V嵌入在聚合物层PM1和PM2并且穿透聚合物层PM1和PM2，以连接再分布层RDL1和RDL2的迹线T，并且迹线T位于聚合物层PM1和PM2上，并且分别在聚合物层PM1和PM2的顶面上延伸。
仍然参考图1F，在一些实施例中，图案化聚合物层PM3以形成多个开口34。开口34暴露再分布层RDL2的顶面的部分。在一些实施例中，可以在由开口34暴露的再分布层RDL2上形成导电端子，但是本公开实施例不限于此。在可选实施例中，可以在再分布层RDL2上形成多个TIV，并且可以在RDL结构32上进一步堆叠一个或多个管芯。
参考图1G，在一些实施例中，在由聚合物层PM3的开口34暴露的再分布层RDL2上形成多个TIV 37。TIV 37包括晶种层35和晶种层35上的导电柱36。TIV 37的材料和形成方法类似于TIV 15的那些，并且可以与TIV 15的那些相同或不同。在一些实施例中，晶种层35是金属晶种层，诸如铜晶种层。例如，晶种层35可以包括钛、铜等或它们的组合。在一些实施例中，晶种层35包括第一晶种层35a(诸如钛层)和第一晶种层35a上方的第二晶种层35b(诸如铜层)(图2B)。导电柱36包括合适的金属，诸如铜。晶种层35覆盖开口34的表面和聚合物层PM3的顶面的部分。导电柱36覆盖晶种层35的表面，填充开口34并且从聚合物层PM3的顶面突出。应该指出，图1G中所示的TIV 37的数量仅用于说明，并且本公开实施例并不限于此。
参考图1H，然后形成粘合促进剂材料层38以覆盖TIV 37的侧壁和顶面。在一些实施例中，粘合促进剂材料层38包括金属螯合物，诸如铜螯合物。粘合促进剂材料层38的形成方法类似于粘合促进剂材料层18的形成方法，并且可以基本上与粘合促进剂材料层18的形成方法相同或不同，这里不再描述。
粘合促进剂材料层38覆盖导电柱36的侧壁和顶面以及晶种层35的位于聚合物层PM3的顶面上的侧壁。
参考图1I，通过拾取和放置工艺在RDL结构32的聚合物层PM3上安装管芯45。在一些实施例中，管芯45通过诸如管芯附接膜(DAF)、银膏等的粘合层39附接至聚合物层PM3。管芯45可以是专用集成电路(ASIC)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压调节器芯片或存储器芯片。图1I中所示的管芯45的数量仅用于说明，并且本公开实施例不限于此。在一些实施例中，可以在RDL结构32的聚合物层PM3上安装两个或多个管芯45，并且两个或多个管芯45可以是相同类型的管芯或不同类型的管芯。管芯45和管芯25可以是相同类型的管芯或不同类型的管芯。管芯45的结构类似于管芯25的结构，并且可以与管芯25的结构相同或不同。
在一些实施例中，管芯45包括衬底40、多个焊盘41、钝化层42、多个连接件43和钝化层44。管芯45的衬底40、焊盘41、钝化层42、连接件43和钝化层44的材料、形成方法和结构部件与管芯25的那些基本上相同，这里不再描述。
仍然参考图1I，然后在RDL结构32上形成密封剂材料层48，以密封管芯45、TIV 37和粘合促进剂材料层38的侧壁和顶面。密封剂材料层48的材料和形成方法类似于密封剂材料层28的那些(图1D)，并且可以与密封剂材料层28的那些相同或不同。
参考图1J，在一些实施例中，然后实施平坦化工艺以暴露管芯45的连接件43的顶面和TIV 37的顶面。平坦化工艺可以包括研磨或抛光工艺，诸如CMP工艺。在一些实施例中，通过平坦化工艺去除密封剂材料层48的位于管芯45和TIV 37的顶面上方的部分以及粘合促进剂材料层38的位于TIV 37的顶面上的部分，并且密封剂48a和粘合促进剂层38a保留。在一些实施例中，在实施平坦化工艺之后，管芯45的顶面、TIV 37的顶面、粘合促进剂层38a的顶面和密封剂48a的顶面基本上彼此共面。
参考图1K，然后在管芯45、TIV 37和密封剂48a上形成RDL结构52。RDL结构52电连接至管芯45和TIV 37。在一些实施例中，RDL结构52包括交替堆叠的多个聚合物层PM10、PM20、PM30和PM40以及多个再分布层RDL10、RDL20、RDL30和RDL40。图1K中所示的聚合物层或再分布层的数量仅用于说明，并且本公开实施例不限于此。RDL结构52的聚合物层和再分布层的材料和形成方法类似于RDL结构32的那些，并且可以与RDL结构32的那些相同或不同。
再分布层RDL10穿透聚合物层PM10，并且电连接至管芯45的连接件43和TIV 37。再分布层RDL20穿透聚合物层PM20并且电连接至再分布层RDL10。再分布层RDL30穿透聚合物层PM30并且电连接至再分布层RDL20。再分布层RDL40穿透聚合物层PM40并且电连接至再分布层RDL30。
在一些实施例中，类似于再分布层RDL1和RDL2，再分布层RDL10、RDL20、RDL30和RDL40分别包括晶种层SL和形成在其上的导电层CL。在一些实施例中，再分布层RDL10、RDL20、RDL30分别包括彼此连接的多个通孔V和多个迹线T。通孔V嵌入在聚合物层PM10、PM20、PM30中并且穿透聚合物层PM10、PM20、PM30，以连接再分布层RDL10、RDL20、RDL30的迹线T，迹线T位于聚合物层PM10、PM20、PM30上，并且分别在聚合物层PM10、PM20、PM30的顶面上延伸。
在一些实施例中，再分布层RDL40是RDL结构52的最顶部再分布层，并且称为用于球安装的球下金属化(UBM)层。
仍然参考图1K，在RDL结构52的再分布层RDL40上方形成电连接至RDL结构52的再分布层RDL40的多个连接件56。在一些实施例中，连接件56称为导电端子。在一些实施例中，连接件56可以是球栅阵列(BGA)连接件、焊料球、可控塌陷芯片连接(C4)凸块或它们的组合。在一些实施例中，连接件56的材料包括铜、铝、无铅合金(例如，金、锡、银、铝或铜合金)或铅合金(例如，铅锡合金)。连接件56可以通过合适的工艺来形成，诸如蒸发、镀、球滴、丝网印刷和回流工艺、球安装工艺或C4工艺。在一些实施例中，可以在再分布层RDL40和连接件56之间进一步形成金属柱或金属杆(未显示)，但是本公开实施例不限于此。连接件56通过RDL结构52电连接至管芯45的连接件43和TIV 37，并且通过RDL结构32电连接至管芯25的连接件23和TIV 15。
参考图1K和图1L，在一些实施例中，剥离层11在光的热量下分解，并且然后载体10从上面的结构释放，并且因此形成封装结构100a。在一些实施例中，封装结构100a可以进一步耦合至其它封装结构以形成叠层封装(PoP)器件。
参考图1L和图1M，可以通过激光钻孔工艺去除聚合物层12的部分，以在聚合物层12中形成开口OP。开口OP暴露TIV 15的底面的部分。此后，封装结构100a通过多个连接件54电连接至封装结构200以形成PoP器件300。连接件54填充在开口OP中并且电连接至TIV 15。封装结构100a和封装结构200可以包括相同类型的器件或不同类型的器件。封装结构200可以包括有源器件、无源器件或它们的组合。在一些实施例中，封装结构200是存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或其它类型的存储器。在一些实施例中，还可以形成围绕连接件54的底部填充层UF以填充封装结构100a和封装结构200之间的间隔。
参考图1L，在一些实施例中，封装结构100a包括聚合物层12、管芯25、TIV 15、粘合促进剂层18a、密封剂28a、RDL结构32、管芯45、TIV 37、粘合促进剂层38a、密封剂48a、RDL结构52和连接件56。管芯25和管芯45通过RDL结构32、TIV 37和RDL结构52彼此电连接。在一些实施例中，聚合物层12设置在管芯25的背侧上，RDL结构32设置在管芯25的前侧上和管芯45的背侧上，RDL结构52设置在管芯45的前侧上。
TIV 15横向位于管芯25旁边，并且密封剂28a横向位于管芯25和TIV 15旁边，密封管芯25的侧壁和TIV 15的侧壁。在一些实施例中，粘合促进剂层18a夹置在TIV 15和密封剂28a之间并且与TIV 15和密封剂28a物理接触。换句话说，TIV 15的侧壁由粘合促进剂层18a覆盖，并且通过其间的粘合促进剂层18a与密封剂28a分隔开。粘合促进剂层18a的侧壁由密封剂28a横向密封。
参考图1L和图2A，在一些实施例中，TIV 15包括晶种层13和导电柱14。晶种层13包括诸如钛层的第一晶种层13a和诸如铜层的第二晶种层13b。在一些实施例中，粘合促进剂层18a包括第一部分P1和第一部分P1上的第二部分P2。例如，第一部分P1横向位于TIV 15的第一晶种层13a的侧壁上，第二部分P2横向位于TIV 15的第二晶种层13b和导电柱14的侧壁上。在一些实施例中，第二部分P2与TIV 15的第二晶种层13b和导电柱14共形，而第一部分P1与TIV 15的第一晶种层13a不共形。图2A中所示的第一部分P1和第二部分P2的形状仅用于说明，并且本公开实施例不限于此。
在一些实施例中，第一部分P1的厚度T1和第二部分P2的厚度T2不同。在此，厚度T1和厚度T2分别指第一部分P1和第二部分P2沿与管芯25的顶面或底面平行的水平方向的厚度。在一些实施例中，第二部分P2的厚度T2可以是均匀的，而第一部分P1的厚度T1可以从第二部分P2的底部朝着聚合物层12的顶面逐渐减小。换句话说，第一部分P1远离第二部分P2逐渐变细，并且朝着聚合物层12的顶面逐渐变细。第一部分P1的厚度(即，平均厚度)T1小于第二部分P2的厚度T2。
在一些实施例中，第一部分P1具有弧形表面，弧形表面也可以称为粘合促进剂层18a的底面BS。在一些实施例中，TIV 15的底面和密封剂28a的底面基本上彼此共面，并且与聚合物层12接触。TIV 15的底面不与粘合促进剂层18a接触。粘合促进剂层18a的底面BS高于TIV 15和密封剂28a的底面，并且由密封剂28a覆盖并且与密封剂28a物理接触。换句话说，密封剂28a的部分垂直夹置在粘合促进剂层18a和聚合物层12之间。粘合促进剂层18a在聚合物层12的顶面上的正投影与密封剂28a的部分在聚合物层12的顶面上的正投影重叠。应该指出，第一部分P1的形状仅用于说明，并且本公开实施例不限于此。
在所示实施例中，粘合促进剂层18a延伸至第一晶种层13a的底部，并且可以完全覆盖第一晶种层13a的侧壁，但是本公开实施例不限于此。在可选实施例中，粘合促进剂层18a的第一部分P1可以覆盖第一晶种层13a的侧壁的部分，并且第一晶种层13a的侧壁的另一部分可以由密封剂28a覆盖并且与密封剂28a物理接触，如图2C中所示。
图2B示出了TIV 37的放大截面图。在一些实施例中，TIV 37包括第一晶种层35a、第二晶种层35b和导电柱36。粘合促进剂层38a横向夹置在TIV 37和密封剂48a之间。在一些实施例中，粘合促进剂层38a包括第一晶种层35a的侧壁上的第一部分P10和第二晶种层35b和导电柱36的侧壁上的第二部分P20。除了TIV 37的部分嵌入在聚合物层PM3中，TIV 37和粘合促进剂层38a的其它结构部件与TIV 15和粘合促进剂层18a的那些基本上相同，这里不再描述。
在本公开的实施例中，粘合促进剂层形成在TIV和密封剂之间，这可以有助于提高TIV和密封剂之间的粘合。另一方面，粘合促进剂层可以有助于避免或减少TIV接触空气或湿气，并且因此可以避免或减少TIV的氧化。在一些实施例中，在粘合促进剂层18a/38a的保护下，封装结构100a的TIV 15和37不被氧化，但是本公开实施例不限于此。在可选实施例中，TIV 15和37的部分仍然可能被氧化。下面以TIV 15作为实例描述细节。
图3A至图3C示出了TIV 15的氧化的实例。
参考图3A至图3C，在一些实施例中，包括在TIV 15中的金属或从TIV 15扩散的金属阳离子可能被氧化，并且可以在TIV 15旁边形成氧化物层50。氧化物层50包括诸如氧化铜的金属氧化物。在一些实施例中，如图3A中所示，氧化物层50形成在TIV 15的侧壁上，并且位于TIV 15和粘合促进剂层18a之间。在一些实施例中，氧化物层50的迁移可能随着时间而发生。也就是说，氧化物层50的位置可以随着时间而改变。例如，氧化物层50可以从TIV15的侧壁迁移开，并且可以分布在粘合促进剂层18a内，如图3B中所示。在一些实施例中，氧化物层50可以进一步迁移出粘合促进剂层18a，并且位于粘合促进剂层18a和密封剂28a之间，如图3C中所示。虽然氧化物层50示出为连续的层，但是本公开实施例不限于此。在可选实施例中，氧化物层50可以是不连续的层。氧化物层50可以具有均匀的厚度或者包括具有不同厚度的多个氧化物部分。
图5A至图5I是示出根据本公开的一些实施例的形成封装结构和PoP器件的方法的示意性截面图。图6A至图6C是示出聚合物层、导电图案和粘合促进剂层的放大截面图。
参考图5A，提供了载体10。载体10可以是玻璃载体、陶瓷载体等。通过例如旋涂方法在载体10上形成剥离层11。在一些实施例中，剥离层11可以由诸如紫外(UV)胶、光热转换(LTHC)胶等粘合剂或其它类型的粘合剂形成。剥离层11在光的热量下是可分解的，从而从将在随后步骤中形成的上面的结构释放载体10。
参考图5A至图5C，在剥离层11上形成再分布层(RDL)结构32。在一些实施例中，RDL结构32称为背侧RDL结构。在整个说明书中，其中，“背侧”是指接近封装结构200的侧(图5I中所示)。
在一些实施例中，RDL结构32包括多个聚合物层PM1、PM2和PM3以及多个再分布层RDL1和RDL2。图5C中所示的聚合物层或再分布层的数量仅用于说明，并且本公开实施例不限于此。
如图5A中所示，首先，在剥离层11上形成聚合物层PM1。在一些实施例中，聚合物层PM1包括光敏材料，诸如聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等。
然后，在聚合物层PM1上形成再分布层RDL1的多个导电图案CP1。在一些实施例中，导电图案CP1包括晶种层13和位于晶种层13上的导电层14。晶种层13是金属晶种层，诸如铜晶种层。例如，晶种层13可以包括钛、铜等或它们的组合。在一些实施例中，晶种层包括第一晶种层13a和第一晶种层13a上方的第二晶种层13b(图6A)。第一晶种层13a和第二晶种层13b可以包括不同的材料。例如，第一晶种层13a是钛层，第二晶种层13b是铜层。在一些实施例中，导电层14包括与第二晶种层13b相同并且与第一晶种层13a不同的材料。导电层14包括合适的金属，诸如铜。但是，本公开实施例不限于此。导电层14的侧壁可以与晶种层13的侧壁基本上对准。导电图案CP1的侧壁可以基本上是笔直的、倾斜的、弧形的等。
导电图案CP1可以通过以下工艺来形成：通过诸如溅射的物理气相沉积(PVD)工艺在聚合物层PM1上形成晶种材料层。然后在晶种材料层上形成图案化的掩模层，图案化的掩模层具有在用于随后形成的导电图案CP1的预期位置处暴露晶种材料层的部分的多个开口。此后，通过镀工艺，诸如电镀，在开口内的晶种材料层上形成导电层14。此后，例如，图案化的掩模层通过灰化工艺来脱离。未由导电层14覆盖的晶种材料层通过使用导电层14作为蚀刻掩模的蚀刻工艺来去除。因此，位于导电层14下面的晶种层13保留，晶种层13和导电层14构成导电图案CP1。
参考图5B，在一些实施例中，在导电图案CP1上形成粘合促进剂材料层18，以覆盖导电图案CP1的顶面和侧壁。粘合促进剂材料层18可以包括金属螯合化合物，诸如铜螯合物。包括在粘合促进剂材料层18中的金属螯合化合物对应于包括在导电图案CP1中的金属。也就是说，粘合促进剂材料层18和导电图案CP1包括相同的金属元素。在一些实施例中，粘合促进剂材料层18可以通过在螯合剂和导电图案CP1之间进行螯合反应来形成。
参考图5B和图11，例如，粘合促进剂材料层18可以通过以下工艺来形成：在形成导电图案CP1之后，在步骤S10’中，对导电图案CP1实施预清洁工艺，以清洁导电图案CP1的表面。在预清洁工艺中使用的清洁剂可以包括酸，诸如柠檬酸(CX-100)、盐酸、硫酸、乙酸等或它们的组合。例如，预清洁工艺可以在室温下实施5秒至10分钟，诸如1分钟，但是本公开实施例不限于此。预清洁工艺可以去除导电图案CP1的表面上的不期望的物质，诸如杂质或金属氧化物。在一些实施例中，在形成导电图案CP1之后，当暴露于湿气或空气一段时间时，包括在导电图案CP1中的金属可能被氧化，并且可以在导电图案CP1的表面上形成诸如氧化铜的金属氧化物。在导电图案CP1的表面被氧化的实施例中，导电图案CP1的表面上的金属氧化物通过预清洁工艺来去除。
此后，在步骤S20’中，进一步实施第一清洁工艺以清洁导电图案CP1的表面。在一些实施例中，第一清洁工艺可以去除由预清洁工艺生成的残留物，诸如清洁剂和金属氧化物的反应产物、留下的清洁剂、杂质或它们的组合。例如，第一清洁工艺可以是去离子水冲洗工艺，并且可以实施5秒至10分钟，诸如1分钟。但是，本公开实施例不限于此。
在实施第一清洁工艺之后，在步骤S30’中，实施干燥工艺以干燥导电图案CP1的表面。在一些实施例中，将图5B中所示的结构放置在干燥装置中，并且干燥工艺通过将惰性气体(诸如干燥的氮气)引入至干燥装置中来实施，以便干燥导电图案CP1的表面，并且也防止导电图案CP1再次被氧化。在一些实施例中，例如，干燥工艺在室温下实施5秒至10分钟，诸如1分钟。
之后，在步骤S40’中，通过在导电图案CP1上施加处理剂(步骤S41’)并且在导电图案CP1和处理剂之间进行反应(诸如螯合反应)(步骤S42’)，对导电图案CP1实施处理工艺。施加处理剂的方法可以包括浸渍、喷涂、旋涂等或它们的组合。处理工艺可以在从室温至80℃范围内的温度下或者在40℃的温度下实施。在一些实施例中，处理工艺在碱性环境、弱酸性环境或中性pH值环境中实施，但是本公开实施例不限于此。例如，处理剂的pH值可以在5至12或8至12的范围内。处理剂包括螯合剂，并且螯合剂的浓度可以在从0.01wt％至100wt％范围内。在一些实施例中，螯合剂包括能够与导电图案CP1的金属(诸如铜)形成配位键的螯合配体。例如，螯合配体的配体原子可以包括N、O、S或它们的组合。在一些实施例中，螯合剂可以由上面描述的通式(I)表示。
仍然参考图5B，在处理工艺期间，在导电图案CP1的金属和螯合剂之间进行螯合反应，并且在导电图案CP1的表面上形成金属螯合化合物(即，粘合促进剂材料层18)。在螯合反应期间，导电图案CP1的表面上或从导电图案CP1扩散的金属原子或金属阳离子与螯合剂螯合，并且在金属原子或阳离子和螯合剂的螯合配体之间形成配位键。在导电图案CP1包括铜的一些实施例中，金属阳离子可以是Cu+或Cu2+。在一些实施例中，配位键可以形成在相应的金属原子或阳离子和螯合剂的相同或不同类型的螯合配体之间。
参考图5B，在一些实施例中，螯合剂对包括在导电图案CP1中的金属具有特异性亲和力，并且仅与导电图案CP1反应，而不与聚合物层PM1反应。因此，粘合促进剂材料层18通过处理工艺选择性地形成在导电图案CP1的表面上。
在一些实施例中，例如，处理工艺的持续时间可以在从5秒至10分钟范围内。但是，本公开实施例不限于此。根据产品设计，可以调整处理工艺的持续时间，这取决于粘合促进剂材料层18的所需厚度。在一些实施例中，粘合促进剂材料层18的厚度随着处理工艺的持续时间增加而增加。粘合促进剂材料层18的厚度增加速率可以随着时间而减小。这是因为随着粘合促进剂材料层18的厚度增加，用于金属阳离子扩散至金属螯合物外部与螯合剂反应所需的时间增加。
在一些实施例中，如图11的步骤S50’中所示，然后实施第二清洁工艺以清洁粘合促进剂材料层18的表面。第二清洁工艺可以是去离子水冲洗工艺，并且可以实施5秒至10分钟，诸如1分钟。此后，在步骤S60’中，可以实施干燥工艺以干燥粘合促进剂材料层18的表面。干燥工艺可以使用干燥空气来实施。在一些实施例中，例如，干燥工艺在室温下实施5秒至10分钟，诸如1分钟。因此，粘合促进剂材料层18的形成完成。
参考图5B和图6A，在一些实施例中，导电层14的侧壁和顶面被覆盖，诸如由粘合促进剂材料层18完全覆盖。晶种层13的侧壁可以由粘合促进剂材料层18部分覆盖或完全覆盖。在一些实施例中，其中晶种层13包括第一晶种层13a和第二晶种层13b，并且导电层14和第二晶种层13b包括诸如铜的相同金属，并且第一晶种层13a包括与第二晶种层13b不同的金属(诸如钛)，螯合剂可以与包括在导电层14和第二晶种层13b中的铜反应，而不与包括在第一晶种层13a中的钛反应。在一些实施例中，由螯合反应产生的金属螯合物形成在导电层14和第二晶种层13b的侧壁上并且覆盖导电层14和第二晶种层13b的侧壁，并且可以进一步延伸以(部分或完全)覆盖第一晶种层13a的侧壁。换句话说，粘合促进剂材料层18与导电图案CP1的第一晶种层13a、第二晶种层13b和导电层14物理接触。在第二晶种层13b和粘合促进剂材料层18之间以及导电层14和粘合促进剂材料层18之间形成诸如配位键的化学键，而在第一晶种层13a和粘合促进剂材料层18之间没有形成化学键。
参考图5C，在再分布层RDL1的导电图案CP1之间形成聚合物层PM2。在一些实施例中，聚合物层PM2包括光敏材料，诸如聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等。
然后，可以在再分布层RDL1上方形成再分布层RDL2，以电连接至再分布层RDL1。在一些实施例中，再分布层RDL2包括形成在聚合物层PM2中的多个导电图案CP2以及形成在导电图案CP1和导电图案CP2之间的多个通孔V，以电连接再分布层RDL1和再分布层RDL2。在一些实施例中，通孔V与其上方的导电图案CP2整体形成。例如，通孔V和导电图案CP2通过双重镶嵌工艺来形成。在一些实施例中，通孔V的宽度随着通孔V变得更接近导电图案CP1而减小。
在一些实施例中，如图5C和图6A中所示，导电图案CP2和通孔V分别包括晶种层13和晶种层13上的导电层14。在导电图案CP2和通孔V整体形成的一些实施例中，导电图案CP2的晶种层13与通孔V的晶种层13连续，并且导电图案CP2的导电层14与通孔V的导电层14连续。但是，本公开实施例不限于此。在可选实施例中，分别形成通孔V和导电图案CP2。在这样的实施例中，导电图案CP2的晶种层13连续地设置在导电图案CP2的导电层14和通孔V的导电层14之间。
导电层14的侧壁可以与晶种层13的侧壁基本上对准。导电图案CP1的侧壁可以基本上是笔直的、倾斜的、弧形的等。晶种层13是金属晶种层，诸如铜晶种层。例如，晶种层13可以包括钛、铜等或它们的组合。在一些实施例中，晶种层13包括第一晶种层13a和第一晶种层13a上方的第二晶种层13b。第一晶种层13a和第二晶种层13b可以包括不同的材料。例如，第一晶种层是钛层，并且第二晶种层是铜层。在一些实施例中，导电层14包括与第二晶种层13b相同并且与第一晶种层13a不同的材料。导电层14包括合适的金属，诸如铜。
在一些实施例中，在形成再分布层RDL2之后，在聚合物层PM2上方形成聚合物层PM3以覆盖再分布层RDL2。再分布层RDL1穿透至聚合物层PM2中，并且再分布层RDL2穿透聚合物层PM2的部分以电连接至再分布层RDL1。在一些实施例中，导电图案CP1、CP2是例如迹线。导电图案CP1嵌入在聚合物层PM2中，并且分别位于聚合物层PM1的顶面上并且在聚合物层PM1的顶面上延伸。导电图案CP2嵌入在聚合物层PM3中，并且分别位于聚合物层PM2的顶面上并且在聚合物层PM2的顶面上延伸。通孔V穿透导电图案CP1和导电图案CP2之间的聚合物层PM2。聚合物层PM3位于聚合物层PM2和再分布层RLD2上并且覆盖聚合物层PM2和再分布层RLD2。
仍然参考图5C，在一些实施例中，图案化聚合物层PM3以形成多个开口34。开口34暴露再分布层RDL2的顶面的部分。在一些实施例中，可以在由开口34暴露的再分布层RDL2上形成导电端子。
参考图5D，在由聚合物层PM3的开口34暴露的再分布层RDL2上形成多个集成扇出通孔(TIV)37。在一些实施例中，TIV 37包括晶种层35和晶种层35上的导电柱36。晶种层35是金属晶种层，诸如铜晶种层。例如，晶种层35可以包括钛、铜等或它们的组合。在一些实施例中，晶种层35包括第一晶种层35a和第一晶种层35a上方的第二晶种层35b(图7A)。第一晶种层35a和第二晶种层35b可以包括不同的材料。例如，第一晶种层是钛层，并且第二晶种层是铜层。在一些实施例中，导电柱36包括与第二晶种层35b相同并且与第一晶种层35a不同的材料。导电柱36包括合适的金属，诸如铜。但是，本公开实施例不限于此。导电柱36的侧壁可以与晶种层35的侧壁基本上对准。TIV 37的侧壁可以基本上是笔直的、倾斜的、弧形的等。TIV 37也可以称为通孔(TV)。
TIV 37可以通过以下工艺来形成：通过诸如溅射的物理气相沉积(PVD)工艺在聚合物层PM3的暴露表面上形成晶种材料层。然后在晶种材料层上形成图案化的掩模层，图案化的掩模层具有在用于随后形成的TIV 37的预期位置处暴露晶种材料层的部分的多个开口。此后，通过镀工艺，诸如电镀，在开口内的晶种材料层上形成导电柱36。此后，例如，图案化的掩模层通过灰化工艺来脱离。未由导电柱36覆盖的晶种材料层通过使用导电柱36作为蚀刻掩模的蚀刻工艺来去除。因此，位于导电柱36下面的晶种层35保留，并且晶种层35和导电柱36构成TIV 37。应该指出，图5D中所示的TIV 37的数量和位置仅用于说明，并且本公开实施例并不局限于此。在可选实施例(未显示)中，TIV 37可以直接设置在导电图案CP1之上。
仍然参考图5D，然后形成粘合促进剂材料层38以覆盖TIV 37的侧壁和顶面。在一些实施例中，粘合促进剂材料层38包括金属螯合物，诸如铜螯合物。粘合促进剂材料层38的形成方法类似于粘合促进剂材料层18的形成方法，并且可以与粘合促进剂材料层18的形成方法基本上相同或不同，这里不再描述。粘合促进剂材料层38覆盖导电柱36的侧壁和顶面以及晶种层35的位于聚合物层PM3的顶面上的侧壁。
参考图5E，通过拾取和放置工艺在聚合物层PM3上安装管芯45。在一些实施例中，管芯45通过诸如管芯附接膜(DAF)、银膏等的粘合层39附接至聚合物层PM3。在一些实施例中，例如，管芯45是从晶圆切割下来的多个管芯中的一个。管芯45可以是专用集成电路(ASIC)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压调节器芯片或存储器(诸如DRAM)芯片。图5D中所示的管芯45的数量仅用于说明，并且本公开实施例不限于此。在一些实施例中，两个或多个管芯45可以并排设置在载体10上方的聚合物层PM3上，并且两个或多个管芯45可以是相同类型的管芯或不同类型的管芯。
仍然参考图5E，管芯45设置在聚合物层PM3上，并且横向位于TIV 37之间，也就是说，TIV 37横向位于管芯45旁边或周围。在一些实施例中，管芯45包括衬底40、多个焊盘41、钝化层42、多个连接件43和钝化层44。在一些实施例中，衬底40由硅或其它半导体材料制成。可选地或额外地，衬底40包括其它元素半导体材料，诸如锗、镓砷或其它合适的半导体材料。在一些实施例中，衬底40还可以包括其它部件，诸如各个掺杂区域、掩埋层和/或外延层。此外，在一些实施例中，衬底40由合金半导体制成，诸如硅锗、碳化硅锗、磷化镓砷或磷化镓铟。此外，衬底40可以是绝缘体上半导体，诸如绝缘体上硅(SOI)或蓝宝石上硅。
在一些实施例中，在衬底40中或上形成多个器件。器件可以是有源器件、无源器件或它们的组合。在一些实施例中，器件是集成电路器件。器件例如是晶体管、电容器、电阻器、二极管、光电二极管、熔丝器件等或它们的组合。
在一些实施例中，在衬底40上的器件上方形成互连结构和介电结构。互连结构形成在介电结构中，并且连接至不同的器件以形成功能电路。在一些实施例中，介电结构包括层间介电层(ILD)和一个或多个金属间介电层(IMD)。在一些实施例中，互连结构包括多个金属线和插塞层(未显示)。金属线和插塞包括导电材料，诸如金属、金属合金或它们的组合。例如，导电材料可以包括钨(W)、铜(Cu)、铜合金、铝(Al)、铝合金或它们的组合。插塞包括接触插塞和通孔插塞。接触插塞位于ILD中，以连接至金属线和器件。通孔插塞位于IMD中，以连接至不同层中的金属线。
焊盘41可以是或电连接至互连结构的顶部导电部件，并且通过互连结构进一步电连接至形成在衬底40上的器件。焊盘41的材料可以包括金属或金属合金，诸如铝、铜、镍或它们的合金。
钝化层42形成在衬底40上方，并且覆盖焊盘41的部分。焊盘41的另一部分通过钝化层42暴露，并且用作管芯45的外部连接。连接件43形成在未由钝化层42覆盖的焊盘41上并且电连接至未由钝化层42覆盖的焊盘41。连接件43包括焊料凸块、金凸块、铜凸块、铜柱、铜杆等。钝化层44形成在钝化层42上方并且横向位于连接件43旁边，以覆盖连接件43的侧壁。钝化层42和44分别包括绝缘材料，诸如氧化硅、氮化硅、聚合物或它们的组合。聚合物可以包括聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)等或它们的组合。钝化层42和钝化层44的材料可以相同或不同。在一些实施例中，钝化层44的顶面和连接件43的顶面基本上彼此共面。
仍然参考图5E，然后在载体10上方形成密封剂材料层48，以密封管芯45、TIV 37和粘合促进剂材料层38。具体地，密封剂材料层48形成在聚合物层PM3上，密封管芯45的侧壁和顶面、粘合促进剂材料层38的侧壁和顶面。粘合促进剂材料层38夹置在TIV 37和密封剂材料层48之间。在一些实施例中，粘合促进剂材料层38包括可以与密封剂材料层48反应的官能团(诸如上述化学式中的官能团X、Y、Z)，并且可以在粘合促进剂材料层38和密封剂材料层48之间形成化学键。
在一些实施例中，密封剂材料层48包括模制化合物、模制底部填充物、诸如环氧树脂的树脂、它们的组合等。在一些其它实施例中，密封剂材料层48包括光敏材料，诸如聚苯并噁唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等，其可以容易地通过曝光和显影工艺或激光钻孔工艺来图案化。在可选实施例中，密封剂材料层48包括诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、它们的组合等。
在一些实施例中，密封剂材料层48包括复合材料，复合材料包括基底材料(诸如聚合物)和分布在基底材料中的多种填充物。填充物可以是单一元素、化合物(诸如氮化物、氧化物)或它们的组合。例如，填充物可以包括氧化硅、氧化铝、氮化硼、铝土、二氧化硅等。在一些实施例中，填充物可以是球形填充物，但是本公开实施例不限于此。填充物的截面形状可以是圆形、椭圆形或任何其它形状。在一些实施例中，密封剂材料层48通过合适的制造技术来形成，诸如模制、旋涂、层压、沉积或类似的工艺。
参考图5F，在一些实施例中，实施平坦化工艺以去除密封剂材料层48的位于管芯45和TIV 37的顶面上方的部分以及粘合促进剂材料层38的位于TIV 37的顶面上的部分，从而使得管芯45的连接件43的顶面和TIV 37的顶面暴露。平坦化工艺包括研磨或抛光工艺，诸如化学机械抛光(CMP)工艺。
在实施平坦化工艺之后，形成多个粘合促进剂层38a和密封剂48a。粘合促进剂层38a位于聚合物层PM3上，并且横向位于TIV 37旁边，并且围绕TIV 37的侧壁。密封剂48a位于聚合物层PM3上，并且横向位于管芯45、粘合促进剂层38a和TIV 37旁边，并且密封管芯45、粘合促进剂层38a和TIV 37的侧壁。粘合促进剂层38a夹置在TIV 37和密封剂48a之间并且与TIV 37和密封剂48a物理接触。换句话说，密封剂48a不与TIV 37直接物理接触，并且通过其间的粘合促进剂层38a与TIV 37分隔开。在一些实施例中，如图5F和图7A中所示，通过平坦化工艺去除TIV 37的部分，并且因此TIV 37的顶面低于粘合促进剂层38a和密封剂48a的顶面。但是，本公开实施例不限于此。在可选实施例中，管芯45的顶面、TIV 37的顶面、粘合促进剂层38a的顶面和密封剂48a的顶面基本上彼此共面。
参考图5G，在管芯45、TIV 37和密封剂48a上形成再分布层(RDL)结构52。RDL结构52电连接至管芯45和TIV 37。在一些实施例中，RDL结构52包括交替堆叠的多个聚合物层PM10、PM20、PM30和PM40以及多个再分布层RDL10、RDL20、RDL30和RDL40。图5G中所示的聚合物层或再分布层的数量仅用于说明，并且本公开实施例不限于此。RDL结构52的聚合物层和再分布层的材料和形成方法类似于RDL结构32的那些，并且可以与RDL结构32的那些相同或不同。
再分布层RDL10穿透聚合物层PM10，并且电连接至管芯45的连接件43和TIV 37。再分布层RDL20穿透聚合物层PM20并且电连接至再分布层RDL10。再分布层RDL30穿透聚合物层PM30并且电连接至再分布层RDL20。再分布层RDL40穿透聚合物层PM40并且电连接至再分布层RDL30。
在一些实施例中，类似于再分布层RDL1和RDL2，再分布层RDL10、RDL20、RDL30和RDL40分别包括晶种层SL和形成在其上的导电层CL。在一些实施例中，再分布层RDL10、RDL20、RDL30分别包括彼此连接的多个通孔V和多个迹线T。通孔V嵌入在聚合物层PM10、PM20、PM30中并且穿透聚合物层PM10、PM20、PM30，以连接再分布层RDL10、RDL20、RDL30的迹线T，迹线T位于聚合物层PM10、PM20、PM30上，并且分别在聚合物层PM10、PM20、PM30的顶面上延伸。在一些实施例中，再分布层RDL40是RDL结构52的最顶部再分布层，并且称为用于球安装的球下金属化(UBM)层。
仍然参考图5G，在RDL结构52的再分布层RDL40上方形成电连接至RDL结构52的再分布层RDL40的多个连接件56。在一些实施例中，连接件56称为导电端子。在一些实施例中，连接件56可以是球栅阵列(BGA)连接件、焊料球、可控塌陷芯片连接(C4)凸块或它们的组合。在一些实施例中，连接件56的材料包括铜、铝、无铅合金(例如，金、锡、银、铝或铜合金)或铅合金(例如，铅锡合金)。连接件56可以通过合适的工艺来形成，诸如蒸发、镀、球滴、丝网印刷和回流工艺、球安装工艺或C4工艺。在一些实施例中，可以在再分布层RDL40和连接件56之间进一步形成金属柱或金属杆(未显示)，但是本公开实施例不限于此。连接件56通过RDL结构52电连接至管芯45的连接件43和TIV 37，并且通过TIV 37进一步电连接至RDL结构32。
参考图5G和图5H，在一些实施例中，剥离层11在光的热量下分解，并且然后载体10从上面的结构释放，并且因此形成封装结构100b。在一些实施例中，封装结构100b可以进一步耦合至其它封装结构以形成叠层封装(PoP)器件。
参考图5H和图5I，可以通过激光钻孔工艺去除聚合物层PM1的部分，以在聚合物层PM1中形成开口OP。在一些实施例中，在聚合物层PM1上方形成介电层58，并且开口OP形成在聚合物层PM1和介电层58中。介电层58包括衬底介电层，诸如味之素积聚膜(ABF)等。开口OP暴露导电图案CP1的底面的部分。此后，封装结构100b通过多个连接件60电连接至封装结构200以形成PoP器件300。连接件60填充在开口OP中并且电连接至导电图案CP1。例如，连接件60穿透聚合物层PM1和介电层58，以接触导电图案CP1。封装结构100b和封装结构200可以包括相同类型的器件或不同类型的器件。封装结构200可以包括至少一个具有类似于管芯45的结构的管芯。封装结构200可以包括有源器件、无源器件或它们的组合。在一些实施例中，封装结构200是存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或其它类型的存储器。在一些实施例中，可以进一步形成底部填充层62以填充封装结构100b和封装结构200之间的间隔并且围绕连接件60。
参考图5I，在一些实施例中，封装结构100b包括：包括导电图案CP1的RDL结构32、导电图案CP1旁边的粘合促进剂层18a、管芯45、TIV 37、TIV 37旁边的粘合促进剂层38a、RDL结构52和连接件56。RDL结构32和RDL结构52通过TIV 37彼此电连接。在一些实施例中，RDL结构32设置在管芯45的背侧上，并且RDL结构52设置在管芯45的前侧上。
在一些实施例中，导电图案CP1与封装结构200紧密相邻，并且聚合物层PM2围绕导电图案CP1。在一些实施例中，粘合促进剂层18a夹置在导电图案CP1和聚合物层PM2之间并且与导电图案CP1和聚合物层PM2物理接触。换句话说，导电图案CP1的顶面和侧壁由粘合促进剂层18a覆盖，并且通过其间的粘合促进剂层18a与聚合物层PM2分隔开。
参考图5I和图6A，在一些实施例中，导电图案CP1包括晶种层13和导电层14。晶种层13包括诸如钛层的第一晶种层13a和诸如铜层的第二晶种层13b。在一些实施例中，粘合促进剂层18a横向位于导电图案CP1的导电层14、第一晶种层13a和第二晶种层13b的侧壁上。例如，粘合促进剂层18a连续覆盖导电图案CP1的导电层14、第一晶种层13a和第二晶种层13b的侧壁。在一些实施例中，粘合促进剂层18a的底面完全与聚合物层PM1直接接触。
参考图6B，在可选实施例中，粘合促进剂层18a包括第一部分P1和第一部分P1上的第二部分P2。例如，第一部分P1横向位于导电图案CP1的第一晶种层13a的侧壁上，并且第二部分P2横向位于导电图案CP1的第二晶种层13b和导电层14的侧壁上。在一些实施例中，第二部分P2是导电图案CP1的第二晶种层13b和导电层14上的共形层，而第一部分P1不是导电图案CP1的第一晶种层13a上的共形层。图6B中所示的第一部分P1和第二部分P2的形状仅用于说明，并且本公开实施例不限于此。
在一些实施例中，第一部分P1的厚度T1和第二部分P2的厚度T2不同。在此，厚度T1和厚度T2分别指第一部分P1和第二部分P2沿与管芯45的顶面或底面平行的水平方向的厚度。在一些实施例中，第二部分P2的厚度T2可以是均匀的，而第一部分P1的厚度T1可以从第二部分P2的底部朝着聚合物层PM1的顶面逐渐减小。换句话说，第一部分P1远离第二部分P2逐渐变细，并且朝着聚合物层PM1的顶面逐渐变细。第一部分P1的厚度(例如，平均厚度)T1小于第二部分P2的厚度T2。
在一些实施例中，第一部分P1具有弧形表面，弧形表面也可以称为粘合促进剂层18a的底面BS。在一些实施例中，导电图案CP1的底面和聚合物层PM2的底面基本上彼此共面，并且与聚合物层PM1接触。例如，导电图案CP1的底面不与粘合促进剂层18a接触。粘合促进剂层18a的底面BS的至少部分高于导电图案CP1和聚合物层PM2的底面，并且由聚合物层PM2覆盖并且与聚合物层PM2物理接触。换句话说，聚合物层PM2的部分直接位于粘合促进剂层18a的底面BS的部分下面，并且垂直夹置在粘合促进剂层18a和聚合物层PM1之间。粘合促进剂层18a在聚合物层PM1的顶面上的正投影与聚合物层PM2的部分在聚合物层PM1的顶面上的正投影重叠。应该指出，第一部分P1的形状仅用于说明，并且本公开实施例不限于此。
在所示实施例中，粘合促进剂层18a延伸至第一晶种层13a的底部，并且可以完全覆盖第一晶种层13a的侧壁，但是本公开实施例不限于此。在可选实施例中，粘合促进剂层18a的第一部分P1可以覆盖第一晶种层13a的侧壁的部分，并且第一晶种层13a的侧壁的另一部分可以由密封剂28a覆盖并且与密封剂28a物理接触，如图6C中所示。
在一些实施例中，TIV 37横向位于管芯45旁边，并且密封剂48a横向位于管芯45和TIV 37旁边，并且密封管芯45的侧壁和TIV 37的侧壁。在一些实施例中，粘合促进剂层38a夹置在TIV 37和密封剂48a之间并且与TIV 37和密封剂48a物理接触。换句话说，TIV 37的侧壁由粘合促进剂层38a覆盖，并且通过其间的粘合促进剂层38a与密封剂48a分隔开。粘合促进剂层38a的侧壁由密封剂48a横向密封。
参考图5I和图7A，在一些实施例中，TIV 37包括晶种层35和导电柱36。晶种层35包括诸如钛层的第一晶种层35a和诸如铜层的第二晶种层35b。TIV 37的部分嵌入在聚合物层PM3中。例如，第一晶种层35a和第二晶种层35b的部分嵌入在聚合物层PM3中。在一些实施例中，TIV 37的顶面低于密封剂48a和粘合促进剂层38a的顶面。例如，密封剂48a和粘合促进剂层38a的顶面基本上共面。在一些实施例中，粘合促进剂层38a连续覆盖TIV 37的导电柱36、第一晶种层35a和第二晶种层35b的侧壁。在一些实施例中，粘合促进剂层38a的底面完全与聚合物层PM3直接接触。
参考图5I和图7B，在一些实施例中，粘合促进剂层38a包括第一部分P10和第一部分P10上的第二部分P20。例如，第一部分P10横向位于TIV 37的第一晶种层35a的侧壁上，第二部分P20横向位于TIV 37的第二晶种层35b和导电柱36的侧壁上。在一些实施例中，第二部分P20是TIV 37的第二晶种层35b和导电柱36上的共形层，而第一部分P10不是TIV 37的第一晶种层35a上的共形层。图7B中所示的第一部分P10和第二部分P20的形状仅用于说明，并且本公开实施例不限于此。
在一些实施例中，第一部分P10的厚度T3和第二部分P20的厚度T4不同。在此，厚度T3和厚度T4分别指第一部分P10和第二部分P20沿与管芯45的顶面或底面平行的水平方向的厚度。在一些实施例中，第二部分P20的厚度T4可以是均匀的，而第一部分P10的厚度T3可以从第二部分P20的底部朝着聚合物层PM3的顶面逐渐减小。换句话说，第一部分P10远离第二部分P20逐渐变细，并且朝着聚合物层PM3的顶面逐渐变细。第一部分P10的厚度(例如，平均厚度)T3小于第二部分P20的厚度T4。
在一些实施例中，第一部分P10具有弧形表面，弧形表面也可以称为粘合促进剂层38a的底面BS’。在一些实施例中，TIV 37的底面和密封剂48a的底面基本上彼此共面，并且与聚合物层PM3接触。TIV 37的底面不与粘合促进剂层38a接触。粘合促进剂层38a的底面BS’的至少部分高于TIV 37和密封剂48a的底面，并且由密封剂48a覆盖并且与密封剂48a物理接触。换句话说，密封剂48a的部分垂直夹置在粘合促进剂层38a和聚合物层PM3之间。粘合促进剂层38a在聚合物层PM3的顶面上的正投影与密封剂48a的部分在聚合物层PM3的顶面上的正投影重叠。应该指出，第一部分P10的形状仅用于说明，并且本公开实施例不限于此。
在所示实施例中，粘合促进剂层38a延伸至第一晶种层35a的底部，并且可以完全覆盖第一晶种层35a的侧壁，但是本公开实施例不限于此。在可选实施例中，粘合促进剂层38a的第一部分P10可以覆盖第一晶种层35a的侧壁的部分，并且第一晶种层35a的侧壁的另一部分可以由密封剂48a覆盖并且与密封剂48a物理接触，如图7C中所示。
在一些实施例中，TIV 37的侧壁示出为基本上是笔直的。但是，本公开实施例不限于此。在可选实施例中，TIV 37具有弯曲的侧壁和/或倾斜的侧壁。例如，如图8中所示，TIV37设置在密封剂48a的开口49中。在一些实施例中，TIV 37、粘合促进剂层38a和开口49具有弯曲的侧壁。开口49具有弯曲的侧壁49s1、49s2(也称为密封剂48a的内侧壁49s1、49s2)，并且粘合促进剂层38a是密封剂48a的侧壁49s1、49s2和TIV 37之间的共形层。在这样的实施例中，内侧壁49s1、49s2之间的距离d随着内侧壁49s1、49s2变得更接近RDL结构32而减小并且然后增大。类似地，TIV 37的宽度w也随着TIV 37从上表面朝着RDL结构32延伸而减小并且然后增大。
在一些实施例中，粘合促进剂层18a、38a示出为单层。但是，粘合促进剂层18a、38a可以具有多层结构。例如，如图9A中所示，粘合促进剂层18a包括第一粘合促进剂层19a以及共形地设置在第一粘合促进剂层19a上的第二粘合促进剂层19b。第一粘合促进剂层19a和第二粘合促进剂层19b的材料不同，并且第一粘合促进剂层19a和第二粘合促进剂层19b可以分别包括如上面所描述的金属螯合化合物。第二粘合促进剂层19b包括对第一粘合促进剂层19a和/或聚合物层PM2具有特异性亲和力的材料。例如，与第一粘合促进剂层19a相比，第二粘合促进剂层19b对聚合物层PM2具有更大的亲和力。在一些实施例中，第一粘合促进剂层19a和第二粘合促进剂层19b的底面例如部分高于导电图案CP1和聚合物层PM2的底面，并且由聚合物层PM2覆盖并且与聚合物层PM2物理接触。但是，本公开实施例不限于此。第一粘合促进剂层19a和第二粘合促进剂层19b的底面可以完全与聚合物层PM1接触，如图6A中所示，或者完全高于导电图案CP1的底面，如图6C中所示。类似地，TIV 37上的粘合促进剂层38a可以具有多层结构。
在一些实施例中，粘合促进剂层18a、38a示出为连续的层。但是，本公开实施例不限于此。在可选实施例中，粘合促进剂层18a、38a中的一个或两个是非连续的层。例如，如图9B中所示，粘合促进剂层18a包括导电图案CP1的顶面和/或侧壁上的多个粘合促进剂图案19p。粘合促进剂图案19p可以分别包括如上面所描述的金属螯合化合物。在一些实施例中，粘合促进剂图案19p同时形成并且具有相同的材料。与在实施如图5B中所示的预清洁工艺之后形成的粘合促进剂层18a相比，岛形粘合促进剂图案19p可以通过省略或实施少于上面描述的预清洁工艺来形成。粘合促进剂图案19p可以具有基本上相同或不同的尺寸(例如，高度和/或宽度)，并且具有类似或不同的形状。粘合促进剂图案19p可以分别成形为部分球体、合并球体或任何合适的形状。粘合促进剂图案19p彼此物理分隔开，并且因此导电图案CP1的部分通过粘合促进剂图案19p暴露。粘合促进剂图案19p可以随机或规则地分散在导电图案CP1的暴露表面上。也就是说，粘合促进剂图案19p之间的距离可以是恒定的或不同的。在一些实施例中，导电图案CP1包括晶种层13和导电层14，并且粘合促进剂图案19p可以设置在晶种层13和/或导电层14上。例如，如图9B中所示，粘合促进剂图案19p示出为位于导电图案CP1的导电层14的侧壁和顶面上。但是，本公开实施例不限于此。粘合促进剂图案19p可以设置在导电图案CP1的第一晶种层13a、第二晶种层13b和导电层14中的至少一个上并且与导电图案CP1的第一晶种层13a、第二晶种层13b和导电层14中的至少一个物理接触。
在一些实施例中，粘合促进剂图案19p为聚合物层PM2提供更大的接触面积，这可以有助于提高导电图案CP1和聚合物层PM2之间的粘合。类似地，TIV 37上的粘合促进剂层38a可以是非连续的层，并且包括多个粘合促进剂图案。因此，粘合促进剂图案有助于提高TIV 37和密封剂48a之间的粘合。
在本公开的实施例中，粘合促进剂层形成在导电图案和聚合物层之间，这可以有助于提高导电图案和聚合物层之间的粘合。例如，用于在聚合物层PM1中形成开口OP的激光钻孔工艺可能引起导电图案CP1和聚合物层PM2之间的分层或裂缝，并且通过导电图案CP1和聚合物层PM2之间的粘合促进剂层18a来防止或减少该问题。另一方面，粘合促进剂层可以有助于避免或减少导电图案接触空气或湿气，并且因此可以避免或减少导电图案的氧化。因此，可以防止由于铜氧化而形成枝晶。在一些实施例中，在粘合促进剂层18a的保护下，封装结构100b的导电图案CP1不被氧化，但是本公开实施例不限于此。
类似地，在本公开的实施例中，粘合促进剂层38a位于TIV和密封剂之间，这可以有助于提高TIV和密封剂之间的粘合。此外，如图5I中所示，TIV 37通过聚合物层PM2的位于TIV 37正下方的部分WP与导电图案CP1物理分隔开。在一些实施例中，TIV 37物理连接至导电图案CP2，并且在TIV 37下方的区域中，导电图案CP2通过聚合物层PM2的位于其间的部分WP与导电图案CP1分隔开。例如，部分WP在聚合物层PM1的顶面上的正投影完全与TIV 37在聚合物层PM1的顶面上的正投影重叠。在一些实施例中，在聚合物层PM2的部分WP中不存在导电图案。也就是说，在TIV 37下方的区域和TIV 37下方的导电图案CP2的对应部分中不存在导电图案来物理连接导电图案CP2和下面的导电图案CP1。聚合物层PM2的部分WP称为弱点，因为它可能使得其上方的TIV 37与密封剂48a分层。但是，在一些实施例中，TIV 37和密封剂48a之间的粘合增强，并且因此防止或减少了由于弱点导致的分层。另一方面，粘合促进剂层38a可以有助于避免或减少TIV 37接触空气或湿气，并且因此可以避免或减少TIV37的氧化。在一些实施例中，在粘合促进剂层38a的保护下，封装结构100b的TIV 37不被氧化，但是本公开实施例不限于此。在可选实施例中，导电图案CP1和TIV 37的部分可能被氧化。下面以TIV 37作为实例描述细节。
图10A至图10C示出了TIV 37的氧化的实例。
参考图10A至图10C，在一些实施例中，包括在TIV 37中的金属或从TIV 37扩散的金属阳离子可能被氧化，并且可以在TIV 37旁边形成氧化物层50。氧化物层50包括诸如氧化铜的金属氧化物。在一些实施例中，如图10A中所示，氧化物层50形成在TIV 37的侧壁上，并且位于TIV 37和粘合促进剂层38a之间。在一些实施例中，氧化物层50的迁移可能随着时间而发生。也就是说，氧化物层50的位置可以随着时间而改变。例如，氧化物层50可以从TIV37的侧壁迁移开，并且可以分布在粘合促进剂层38a内，如图10B中所示。在一些实施例中，氧化物层50可以从粘合促进剂层38a迁移至粘合促进剂层38a和密封剂48a之间，如图10C中所示。虽然氧化物层50示出为连续的层，但是本公开实施例不限于此。在可选实施例中，氧化物层50可以是不连续的层。氧化物层50可以具有均匀的厚度或者包括具有不同厚度的多个氧化物部分。
虽然仅密封剂48a旁边的导电图案CP1和TIV 37分别示出为在其上具有粘合促进剂层18a、38a，但是本公开实施例不限于此。如果需要，粘合促进剂层可以形成在任何迹线、RDL结构或互连结构的通孔或任何位置处的通孔的表面上，以提高对相邻层的粘合。
图12示出了根据一些实施例的半导体器件的制造方法。虽然方法示出和/或描述为一系列步骤或事件，但是应该理解，方法不限于示出的顺序或步骤。因此，在一些实施例中，步骤可以以与所示不同的顺序执行，和/或可以同时实施。此外，在一些实施例中，示出的步骤或事件可以细分为多个步骤或事件，这些步骤或事件可以在单独的时间执行或者与其它步骤或子步骤同时执行。在一些实施例中，可以省略一些示出的步骤或事件，并且可以包括其它未示出的步骤或事件。
在步骤S100中，在第一聚合物层上形成第一导电图案。图5A、图6A至图6C、图9A和图9B示出了对应于步骤S100的一些实施例的视图。
在步骤S102中，在第一导电图案上形成第一粘合促进剂层，其中，第一粘合促进剂层与第一导电图案直接接触。图5B、图6A至图6C、图9A和图9B示出了对应于步骤S102的一些实施例的视图。
在步骤S104中，在第一聚合物层上形成第二聚合物层，其中，第二聚合物层与第一粘合促进剂层直接接触。图5C、图6A至图6C、图9A和图9B示出了对应于步骤S104的一些实施例的视图。
在步骤S106中，在第一聚合物层的第一侧上方放置第一管芯。图5E示出了对应于步骤S106的一些实施例的视图。
在步骤S108中，在第一聚合物层的第二侧处放置第二管芯，第一聚合物层的第二侧与第一聚合物层的第一侧相对，其中，第二管芯通过第一导电图案电连接至第一管芯。图5I示出了对应于步骤S108的一些实施例的视图。
在本公开的实施例中，粘合促进剂层分别形成在导电层和聚合物层之间以及TIV和密封剂之间，并且化学键分别形成在导电层和粘合促进剂层之间以及TIV和粘合促进剂层之间。因此，导电层和聚合物层之间以及TIV和密封剂之间的粘合提高，并且避免或减少了导电层和聚合物层之间以及TIV和密封剂之间的分层或裂缝。因此，也防止或减少了由于分层或裂缝引起的凹痕问题。此外，可以避免或减少导电层和TIV的氧化。因此，产品良率和封装结构的可靠性提高。
在本公开的实施例中，粘合促进剂层形成在TIV和密封剂之间，并且化学键形成在TIV和粘合促进剂层之间，以便提高TIV和密封剂之间的粘合，并且避免或减少TIV和密封剂之间的分层或裂缝。此外，可以避免或减少TIV的氧化。因此，产品良率和封装结构的可靠性提高。
根据本公开的一些实施例，封装结构包括管芯、TIV、密封剂、粘合促进剂层、RDL结构和导电端子。TIV横向位于管芯旁边。密封剂横向密封管芯和TIV。粘合促进剂层夹置在TIV和密封剂之间。RDL结构电连接至管芯和TIV。导电端子通过RDL结构电连接至管芯。
根据可选实施例，封装结构包括管芯、TIV、粘合促进剂层、密封剂、第一RDL结构、第二RDL结构和导电端子。TIV横向位于管芯旁边。粘合促进剂层横向围绕TIV。密封剂横向密封管芯、粘合促进剂层和TIV。第一RDL结构位于管芯的背侧上。第二RDL结构位于管芯的前侧上。导电端子通过第二RDL结构电连接至管芯。
根据本公开的一些实施例，形成封装结构的方法包括以下工艺。在管芯旁边横向形成TIV。在TIV的侧壁上形成粘合促进剂层。形成密封剂以横向密封管芯、粘合促进剂层和TIV。在管芯和密封剂上形成RDL结构。形成导电端子以电连接至管芯RDL结构。
根据本公开的一些实施例，半导体器件包括第一管芯、第二管芯、第一再分布层(RDL)结构和连接件。RDL结构设置在第一管芯和第二管芯之间，并且电连接至第一管芯和第二管芯，并且包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层。粘合促进剂层位于第二聚合物层和第一导电图案之间并且与第二聚合物层和第一导电图案直接接触。连接件设置在第一聚合物层中，并且与第二管芯和第一导电图案直接接触。
根据本公开的一些实施例，半导体器件包括第一再分布层(RDL)结构、第一管芯、通孔和密封剂。第一RDL结构包括第一聚合物层、第一导电图案和粘合促进剂层。第一管芯位于第一RDL结构上方。通孔位于第一RDL结构上方，并且通孔与第一管芯相邻，其中，通孔通过第一聚合物层的位于通孔和第一导电图案之间的部分与第一导电图案物理分隔开。密封剂位于第一RDL结构上方，并且位于第一管芯和通孔之间。粘合促进剂层在通孔的侧壁和密封剂之间延伸。
根据本公开的一些实施例，形成半导体器件的方法如下。在第一聚合物层上形成第一导电图案。在第一导电图案上形成第一粘合促进剂层，其中，第一粘合促进剂层与第一导电图案直接接触。在第一聚合物层上形成第二聚合物层，其中，第二聚合物层与第一粘合促进剂层直接接触。在第一聚合物层的第一侧上方放置第一管芯。在第一聚合物层的第二侧处放置第二管芯，第一聚合物层的第二侧与第一聚合物层的第一侧相对，其中，第二管芯通过第一导电图案电连接至第一管芯。
本申请的一些实施例提供了一种半导体器件，包括：第一管芯和第二管芯；第一再分布层(RDL)结构，位于所述第一管芯和所述第二管芯之间，所述第一再分布层结构电连接至所述第一管芯和所述第二管芯，所述第一再分布层结构包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层，其中，所述粘合促进剂层位于所述第二聚合物层和所述第一导电图案之间并且与所述第二聚合物层和所述第一导电图案直接接触；以及连接件，位于所述第一聚合物层中，并且与所述第二管芯和所述第一导电图案直接接触。在一些实施例中，所述粘合促进剂层与所述第一聚合物层直接接触。在一些实施例中，所述第二聚合物层包括位于所述粘合促进剂层和所述第一聚合物层之间的部分。在一些实施例中，所述粘合促进剂层通过所述第二聚合物层的所述部分与所述第一聚合物层完全分隔开。在一些实施例中，所述第一导电图案包括晶种层和位于所述晶种层上的导电层，其中，所述粘合促进剂层位于所述第二聚合物层和所述导电层之间，并且其中，所述粘合促进剂层位于所述第二聚合物层和所述晶种层之间。在一些实施例中，所述晶种层的部分与所述第二聚合物层直接接触。在一些实施例中，所述第一再分布层结构还包括所述第一管芯和所述第一导电图案之间的所述第二聚合物层中的通孔，并且所述通孔的宽度随着所述通孔变得更接近所述第一导电图案而减小。在一些实施例中，所述粘合促进剂层包括彼此分隔开的多个粘合促进剂图案。
本申请的另一些实施例提供了一种半导体器件，包括：第一再分布层(RDL)结构，包括第一聚合物层、第一导电图案和粘合促进剂层；第一管芯，位于所述第一再分布层结构上方；通孔，位于所述第一再分布层结构上方，所述通孔与所述第一管芯相邻，其中，所述通孔通过所述第一聚合物层的位于所述通孔和所述第一导电图案之间的部分与所述第一导电图案物理分隔开；以及密封剂，位于所述第一再分布层结构上方，所述密封剂位于所述第一管芯和所述通孔之间，其中，所述粘合促进剂层在所述通孔的侧壁和所述密封剂之间延伸。在一些实施例中，所述密封剂在所述第一再分布层结构的所述粘合促进剂层和最顶部聚合物层之间延伸。在一些实施例中，所述粘合促进剂层的顶面高于所述通孔的顶面，并且基本上与所述密封剂的顶面共面。在一些实施例中，所述通孔位于所述密封剂的内侧壁之间，并且所述内侧壁之间的距离随着所述内侧壁变得更接近所述第一再分布层结构而减小并且然后增大。在一些实施例中，所述通孔包括晶种层和位于所述晶种层上的导电层，其中，所述粘合促进剂层与所述晶种层和所述导电层的侧壁直接接触。在一些实施例中，所述第一再分布层结构还包括直接接触所述通孔的第二导电图案，其中，所述第一聚合物层的部分位于所述通孔正下方，并且位于所述第二导电图案和所述第一导电图案之间。
本申请的又一些实施例提供了一种形成半导体器件的方法，所述方法包括：在第一聚合物层上形成第一导电图案；在所述第一导电图案上形成第一粘合促进剂层，其中，所述第一粘合促进剂层与所述第一导电图案直接接触；在所述第一聚合物层上形成第二聚合物层，其中，所述第二聚合物层与所述第一粘合促进剂层直接接触；在所述第一聚合物层的第一侧上方放置第一管芯；以及在所述第一聚合物层的第二侧处放置第二管芯，所述第一聚合物层的所述第二侧与所述第一聚合物层的所述第一侧相对，其中，所述第二管芯通过所述第一导电图案电连接至所述第一管芯。在一些实施例中，所述第一粘合促进剂层形成在所述第一导电图案的侧壁和顶面上。在一些实施例中，所述第一粘合促进剂层完全覆盖所述第一导电图案的所述侧壁。在一些实施例中，方法还包括：在所述第二聚合物层上方形成通孔(TV)；以及在所述通孔的侧壁上形成第二粘合促进剂层。在一些实施例中，方法还包括形成密封剂以密封所述第一管芯和所述通孔，其中，所述第二粘合促进剂层与所述密封剂直接接触。在一些实施例中，所述第二聚合物层形成在所述第一粘合促进剂层和所述第一聚合物层之间。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，它们可以容易地使用本公开作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
第一管芯和第二管芯；
第一再分布层(RDL)结构，位于所述第一管芯和所述第二管芯之间，所述第一再分布层结构电连接至所述第一管芯和所述第二管芯，所述第一再分布层结构包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层，其中，所述粘合促进剂层位于所述第二聚合物层和所述第一导电图案之间并且与所述第二聚合物层和所述第一导电图案直接接触；以及
连接件，位于所述第一聚合物层中，并且与所述第二管芯和所述第一导电图案直接接触。
2.根据权利要求1所述的半导体器件，其中，所述粘合促进剂层与所述第一聚合物层直接接触。
3.根据权利要求1所述的半导体器件，其中，所述第二聚合物层包括位于所述粘合促进剂层和所述第一聚合物层之间的部分。
4.根据权利要求3所述的半导体器件，其中，所述粘合促进剂层通过所述第二聚合物层的所述部分与所述第一聚合物层完全分隔开。
5.根据权利要求1所述的半导体器件，其中，所述第一导电图案包括晶种层和位于所述晶种层上的导电层，其中，所述粘合促进剂层位于所述第二聚合物层和所述导电层之间，并且其中，所述粘合促进剂层位于所述第二聚合物层和所述晶种层之间。
6.根据权利要求5所述的半导体器件，其中，所述晶种层的部分与所述第二聚合物层直接接触。
7.根据权利要求1所述的半导体器件，其中，所述第一再分布层结构还包括所述第一管芯和所述第一导电图案之间的所述第二聚合物层中的通孔，并且所述通孔的宽度随着所述通孔变得更接近所述第一导电图案而减小。
8.根据权利要求1所述的半导体器件，其中，所述粘合促进剂层包括彼此分隔开的多个粘合促进剂图案。
9.一种半导体器件，包括：
第一再分布层(RDL)结构，包括第一聚合物层、第一导电图案和粘合促进剂层；
第一管芯，位于所述第一再分布层结构上方；
通孔，位于所述第一再分布层结构上方，所述通孔与所述第一管芯相邻，其中，所述通孔通过所述第一聚合物层的位于所述通孔和所述第一导电图案之间的部分与所述第一导电图案物理分隔开；以及
密封剂，位于所述第一再分布层结构上方，所述密封剂位于所述第一管芯和所述通孔之间，其中，所述粘合促进剂层在所述通孔的侧壁和所述密封剂之间延伸。
10.一种形成半导体器件的方法，所述方法包括：
在第一聚合物层上形成第一导电图案；
在所述第一导电图案上形成第一粘合促进剂层，其中，所述第一粘合促进剂层与所述第一导电图案直接接触；
在所述第一聚合物层上形成第二聚合物层，其中，所述第二聚合物层与所述第一粘合促进剂层直接接触；
在所述第一聚合物层的第一侧上方放置第一管芯；以及
在所述第一聚合物层的第二侧处放置第二管芯，所述第一聚合物层的所述第二侧与所述第一聚合物层的所述第一侧相对，其中，所述第二管芯通过所述第一导电图案电连接至所述第一管芯。
CN202310991683.0A 2019-08-22 2023-08-08 半导体器件及其形成方法 Pending CN117542836A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/547,590 US11270927B2 (en) 2019-08-22 2019-08-22 Package structure and method of forming the same
US63/370,716 2022-08-08
US18/150,552 2023-01-05
US18/165,929 US11948863B2 (en) 2019-08-22 2023-02-08 Package structure and method of forming the same
US18/165,929 2023-02-08

Publications (1)

Publication Number Publication Date
CN117542836A true CN117542836A (zh) 2024-02-09

Family

ID=74647350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310991683.0A Pending CN117542836A (zh) 2019-08-22 2023-08-08 半导体器件及其形成方法

Country Status (2)

Country Link
US (3) US11270927B2 (zh)
CN (1) CN117542836A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131776A (ko) 2022-03-07 2023-09-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그것을 형성하는 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686278B2 (en) * 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8487410B2 (en) * 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
SE538069C2 (sv) * 2012-03-12 2016-02-23 Silex Microsystems Ab Metod att tillverka tätpackade viastrukturer med routing iplanet
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
KR102420586B1 (ko) * 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102595293B1 (ko) * 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US11195823B2 (en) 2019-02-01 2021-12-07 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
US20200357770A1 (en) 2019-05-08 2020-11-12 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US11270927B2 (en) 2022-03-08
US20220189854A1 (en) 2022-06-16
US20210057308A1 (en) 2021-02-25
US11948863B2 (en) 2024-04-02
US20230187318A1 (en) 2023-06-15
US11594472B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
US11094641B2 (en) Fan-out package having a main die and a dummy die
TWI752315B (zh) 封裝結構、晶粒及其製造方法
US10840199B2 (en) Methods of forming connector pad structures, interconnect structures, and structures thereof
US11955459B2 (en) Package structure
US9397080B2 (en) Package on package devices and methods of packaging semiconductor dies
TWI683410B (zh) 半導體封裝及其形成方法
TWI721225B (zh) 封裝結構及其製造方法
US10510732B2 (en) PoP device and method of forming the same
US10879147B1 (en) Method of manufacturing package structure
TWI737054B (zh) 半導體結構、封裝結構及形成半導體結構的方法
US20200118914A1 (en) Package structure and method of forming the same
US20230307417A1 (en) Package structure and method of manufacturing the same
CN117542836A (zh) 半导体器件及其形成方法
US20230154830A1 (en) Semiconductor device and method of forming the same
TW202105543A (zh) 封裝結構的製造方法
KR20230131776A (ko) 반도체 디바이스 및 그것을 형성하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination