TWI423353B - 一種凸塊結構及製程 - Google Patents

一種凸塊結構及製程 Download PDF

Info

Publication number
TWI423353B
TWI423353B TW100112716A TW100112716A TWI423353B TW I423353 B TWI423353 B TW I423353B TW 100112716 A TW100112716 A TW 100112716A TW 100112716 A TW100112716 A TW 100112716A TW I423353 B TWI423353 B TW I423353B
Authority
TW
Taiwan
Prior art keywords
groove
bonding
metal layer
trench
polymer block
Prior art date
Application number
TW100112716A
Other languages
English (en)
Other versions
TW201241938A (en
Inventor
Cheng Hung Shih
Shyh Jen Guo
Wen Tung Chen
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW100112716A priority Critical patent/TWI423353B/zh
Publication of TW201241938A publication Critical patent/TW201241938A/zh
Application granted granted Critical
Publication of TWI423353B publication Critical patent/TWI423353B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

一種凸塊結構及製程
本發明係有關於一種凸塊結構及製程，特別係有關於一種可提高共晶可靠度之凸塊結構及製程。
請參閱第1圖，習知金凸塊結構10係形成於矽基板20上，該矽基板20係具有複數個銲墊21及一保護層22，該保護層22係形成有複數個開口23，該些開口23係顯露出該些銲墊21，該凸塊結構10包含一凸塊下金屬層11以及一金凸塊層12，該凸塊下金屬層11係形成於該些銲墊21上，該金凸塊層12係形成於該凸塊下金屬層11上，因此當該金凸塊結構10與另一電子元件之接點(如連接墊或引腳)共晶接合時，該金凸塊結構10與該接點之接觸面積並不大，相對地影響了該金凸塊結構10與該接點之共晶可靠度，並且在該接點被觸壓結合於該金凸塊結構10時，該接點會有偏移的情況，而造成相鄰的接點接觸而產生短路的情形，此外由於該金凸塊結構10係由該金凸塊層12所構成，因此其生產成本較高。
本發明之主要目的係在於提供一種凸塊結構，其係設置於一載板上，該載板係具有複數個銲墊及一保護層，該保護層具有複數個開口，該些開口係顯露出該些銲墊，該凸塊結構係與各該銲墊電性連接，該凸塊結構包含有一第一高分子塊體、一第二高分子塊體、一第一溝槽、一凸塊下金屬層及一接合金屬層，其中該第一高分 子塊體及第二高分子塊體係分別為一獨立的塊體，且該第一高分子塊體及該第二高分子塊體係位於該第一溝槽之二側，該第一溝槽係顯露出該銲墊，該第一高分子塊體及第二高分子塊體其係設置於該銲墊及該保護層上，該第一高分子塊體係具有一第一上表面及一凹設於該第一上表面的第一接合槽，該第二高分子塊體係具有一第二上表面及一凹設於該第二上表面的第二接合槽，其中該第一高分子塊體的該第一接合槽及該第二高分子塊體的該第二接合槽係連通該第一溝槽，該凸塊下金屬層(UBM)係覆蓋該第一高分子塊體、該第二高分子塊體及該銲墊，且該凸塊下金屬層係形成有一第二溝槽、一第三接合槽及一第四接合槽，該第三接合槽及該第四接合槽係連通該第二溝槽，該接合金屬層係覆蓋該凸塊下金屬層，並形成有一第三溝槽、一第五接合槽及一第六接合槽，該第五接合槽及該第六接合槽係連通該第三溝槽，其中該凸塊下金屬層之該第二溝槽係位於該第一溝槽與該接合金屬層之該第三溝槽之間，該凸塊下金屬層之該第三接合槽係位於該第一高分子塊體之該第一接合槽與該接合金屬層之該第五接合槽之間，該凸塊下金屬層之第四接合槽係位於該第二高分子塊體之該第二接合槽與該接合金屬層之該第六接合槽之間。
本發明之另一目的係在於提供一種凸塊製程，包含下列步驟，首先，提供一載板，其具有複數個銲墊及一保護層，該保護層係具有複數個開口，該些開口係顯露出該些銲墊。之後，在該載板上形成一高分子層，該高分子層係覆蓋該保護層及該些銲墊。接著，提供一第一 光罩並進行第一次曝光步驟。之後，移除該第一光罩並進行第一次顯影步驟，以使該高分子層形成有複數個高分子凸塊，且每一高分子凸塊係對應一銲墊，各該高分子凸塊係包含有一第一高分子塊體、一第二高分子塊體及一第一溝槽，該第一高分子塊體及該第二高分子塊體係分別為一獨立的塊體，且該第一高分子塊體及該第二高分子塊體係位於該第一溝槽之二側，該第一溝槽係顯露出該銲墊，且該第一高分子塊體及該第二高分子塊體係設置於該銲墊及該保護層上，該第一高分子塊體係具有一第一上表面及一凹設於該第一上表面的第一接合槽，該第二高分子塊體係具有一第二上表面及一凹設於該第二上表面的第二接合槽，其中該第一高分子塊體的該第一接合槽及該第二高分子塊體的該第二接合槽係連通該第一溝槽。接著，固化該些高分子凸塊。之後，在該載板上形成一凸塊下金屬層(UBM)，該凸塊下金屬層係覆蓋該保護層、該銲墊、該第一高分子塊體及該第二高分子塊體，其中該凸塊下金屬層係形成有一第二溝槽、一第三接合槽及一第四接合槽，該第三接合槽及該第四接合槽係連通該第二溝槽，該第二溝槽係位於該第一溝槽上方，該第三接合槽係位於該第一接合槽上方，該第四接合槽係位於該第二接合槽上方。接著，在該凸塊下金屬層(UBM)上形成一光阻層。之後，提供一第二光罩並進行第二次曝光步驟。接著，移除該第二光罩並進行第二次顯影步驟，以使該光阻層形成有複數個開口，各該開口係對應各該高分子凸塊，且各該開口並顯露出位在各該開口中之該凸塊下金屬層。之後，在該些開口中形成 一接合金屬層，該接合金屬層係覆蓋被該些開口顯露之該凸塊下金屬層，其中該接合金屬層係形成有一第三溝槽、一第五接合槽及一第六接合槽，該第五接合槽及該第六接合槽係連通該第三溝槽，該第三溝槽係位於該第二溝槽上方，該第五接合槽係位於該第三接合槽上方，該第六接合槽係位於該第四接合槽上方。接著，移除該光阻層，以顯露未被該接合金屬層覆蓋之該凸塊下金屬層。最後，移除未被該接合金屬層覆蓋之該凸塊下金屬層，以使該凸塊下金屬層僅覆蓋該銲墊、該第一高分子塊體及該第二高分子塊體。
因此當本發明之該凸塊結構與另一電子元件之接點(如連接墊或引腳)共晶接合(eutectic bonding)時，該接點的一下表面係被觸壓結合於該凸塊結構之該接合金屬層，且該接點之一部份係嵌入該溝槽及該接合槽中，藉由該些溝槽之斜面可增加該凸塊結構與該接點之接觸面積，以提高該接點與該凸塊結構之接合強度，並且可避免該接點被觸壓結合於該凸塊結構之該接合金屬層時，發生偏移的情形，此外由於該凸塊結構係以該第一高分子塊體及第二高分子塊體為基底材料，因此可節省電鍍材料成本。此外，本發明之該凸塊結構可運用於Chip-on-Glass(COG)封裝，當該凸塊壓合於一玻璃基板時，該溝槽可增加該凸塊與該玻璃基板之異方性導電薄膜(ACF)流動，以避免異方性導電薄膜中之導電粒子聚集於相鄰凸塊間而造成短路。或者，本發明之該凸塊結構可運用於Chip-on-Glass(COG)封裝，由於該凸塊包含具有彈性之高分子塊體及該些溝槽，因此該凸塊可直接壓 合於一玻璃基板之導接墊，而不需使用異方性導電薄膜(ACF)，以降低成本。
請參閱第2及3圖，其係本發明之一較佳實施例，一種凸塊結構100其係設置於一載板200上，該載板200係具有複數個銲墊210及一保護層220，該保護層220具有複數個開口221，該些開口221係顯露出該些銲墊210，該凸塊結構100係與各該銲墊210電性連接，該凸塊結構100包含有一第一高分子塊體110、一第二高分子塊體120、一第一溝槽130、一凸塊下金屬層140及一接合金屬層150，其中該第一高分子塊體110及第二高分子塊體120係分別為一獨立的塊體，該第一高分子塊體110及該第二高分子塊體120係位於該第一溝槽130之二側，且該第一溝槽130係顯露出該銲墊210，請參閱第3及5E圖，該第一高分子塊體110及第二高分子塊體120係設置於該銲墊210及該保護層220上，該第一高分子塊體110係具有一第一上表面111及一凹設於該第一上表面111的第一接合槽112，該第二高分子塊體120係具有一第二上表面121及一凹設於該第二上表面121的第二接合槽122，該第一高分子塊體110的該第一接合槽112及該第二高分子塊體120的該第二接合槽122係連通該第一溝槽130，該凸塊下金屬層140(UBM)係覆蓋該銲墊210，該凸塊下金屬層140係形成有一第二溝槽141、一第三接合槽142及一第四接合槽143，該第三接合槽142及該第四接合槽143係連通該第二溝槽141，該凸塊下金屬層140的材質係可為鈦化鎢/金(TiW/Au)，該接合金屬層150係覆蓋該 凸塊下金屬層140，該接合金屬層150的材質係可為金(Au)，該接合金屬層150並形成有一第三溝槽151、一第五接合槽152及一第六接合槽153，該第五接合槽152及該第六接合槽153係連通該第三溝槽151，在本實施例中，該第三溝槽151、該第五接合槽152及該第六接合槽153係構成一「+」形凹槽，其中該凸塊下金屬層140之該第二溝槽141係位於該第一溝槽130與該接合金屬層150之該第三溝槽151之間，該凸塊下金屬層140之該第三接合槽142係位於該第一高分子塊體110之該第一接合槽112與該接合金屬層150之該第五接合槽152之間，該凸塊下金屬層140之第四接合槽143係位於該第二高分子塊體120之該第二接合槽122與該接合金屬層150之該第六接合槽153之間，該第三溝槽151具有一第一寬度W1，該第五接合槽152具有一第二寬度W2，該第六接合槽153具有一第三寬度W3，該第一寬度W1係大於該第二寬度W2，且該第一寬度W1係大於該第三寬度W3。
請參閱第4A至4M及5A至5M圖，其係為本發明該凸塊結構100之製程，包含下列步驟，首先，請參閱第4A及5A圖，提供一載板200，其具有複數個銲墊210及一保護層220，該保護層220係具有複數個開口221，該些開口221係顯露出該些銲墊210。之後，請參閱第4B及5B圖，在該載板200上形成一高分子層300，該高分子層300係覆蓋該保護層220及該些銲墊210。接著，請參閱第4C及5C圖，提供一第一光罩400並進行第一次曝光步驟。之後，請參閱第4D及5D圖，移除該第一光罩400並進行第一次顯影步驟，以使該高分子層300形成有複數個高分子凸塊310 ，且每一高分子凸塊310係對應一銲墊210，各該高分子凸塊310係包含有一第一高分子塊體110、一第二高分子塊體120及一第一溝槽130，該第一高分子塊體110及該第二高分子塊體120係分別為一獨立的塊體，其係分別位於該第一溝槽130之二側，該第一溝槽130係顯露出該銲墊210，且該第一高分子塊體110及該第二高分子塊體120係設置於該銲墊210及該保護層220上，請參閱第4D圖，該第一高分子塊體110係具有一第一上表面111及一凹設於該第一上表面111的第一接合槽112，該第二高分子塊體120係具有一第二上表面121及一凹設於該第二上表面121的第二接合槽122，其中該第一高分子塊體110的該第一接合槽112及該第二高分子塊體120的該第二接合槽122係連通該第一溝槽130。接著，請參閱第4E及5E圖，固化該些高分子凸塊310。之後，請參閱第4F及5F圖，在該載板200上形成一凸塊下金屬層140(UBM)，該凸塊下金屬層140係覆蓋該保護層220、該銲墊210、該第一高分子塊體110及該第二高分子塊體120，請參閱第4D及4F圖，其中該凸塊下金屬層140係形成有一第二溝槽141、一第三接合槽142及一第四接合槽143，該第三接合槽142及該第四接合槽143係連通該第二溝槽141，該第二溝槽141係位於該第一溝槽130上方，該第三接合槽142係位於該第一接合槽112上方，該第四接合槽143係位於該第二接合槽122上方。接著，請參閱第4G及5G圖，在該凸塊下金屬層140上形成一光阻層500。之後，請參閱第4H及5H圖，提供一第二光罩600並進行第二次曝光步驟。接著，請參閱第4I及5I圖，移除該第二光罩600並進 行第二次顯影步驟，以使該光阻層500形成有複數個開口510，各該開口510係對應各該高分子凸塊310，且各該開口510並顯露出位在各該開口510中之該凸塊下金屬層140。之後，請參閱第4J及5J圖，在該些開口510中形成一接合金屬層150，該接合金屬層150係覆蓋被該些開口510顯露之該凸塊下金屬層140，其中該接合金屬層150係形成有一第三溝槽151、一第五接合槽152及一第六接合槽153，該第五接合槽152及該第六接合槽153係連通該第三溝槽151，請參閱第3圖，該第三溝槽151係位於該第二溝槽141上方，該第五接合槽152係位於該第三接合槽142上方，該第六接合槽153係位於該第四接合槽143上方。接著，請參閱第4K及5K圖，移除該光阻層500，以顯露未被該接合金屬層150覆蓋之該凸塊下金屬層140。最後，請參閱第4L、5L及3圖，移除未被該接合金屬層150覆蓋之該凸塊下金屬層140，以使該凸塊下金屬層140僅覆蓋該第一高分子塊體110及該第二高分子塊體120。
請參閱第6圖，當本發明之該凸塊結構100與另一電子元件之接點700(如連接墊或引腳)共晶接合(eutectic bonding)時，該接點700的一下表面710係被觸壓結合於該凸塊結構100之該接合金屬層150，且該接點700之一部份係嵌入該接合金屬層150之該第三溝槽151、該第五接合槽152及該第六接合槽153中，其係可增加該凸塊結構100與該接點700之接觸面積，並可提高該接點700與該凸塊結構100之共晶可靠度，並且由於該接點700之一部份係嵌入該接合金屬層150之該第五接合槽152及該第 六接合槽153中，因此可避免該接點700發生偏移的情形，此外由於該凸塊結構100係以該第一高分子塊體110及第二高分子塊體120為基底材料，因此可節省電鍍材料成本。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧金凸塊結構
11‧‧‧凸塊下金屬層
12‧‧‧金凸塊層
20‧‧‧矽基板
21‧‧‧銲墊
22‧‧‧保護層
23‧‧‧開口
100‧‧‧凸塊結構
110‧‧‧第一高分子塊體
111‧‧‧第一上表面
112‧‧‧第一接合槽
120‧‧‧第二高分子塊體
121‧‧‧第二上表面
122‧‧‧第二接合槽
130‧‧‧第一溝槽
140‧‧‧凸塊下金屬層
141‧‧‧第二溝槽
142‧‧‧第三接合槽
143‧‧‧第四接合槽
150‧‧‧接合金屬層
151‧‧‧第三溝槽
152‧‧‧第五接合槽
153‧‧‧第六接合槽
200‧‧‧載板
210‧‧‧銲墊
220‧‧‧保護層
221‧‧‧開口
300‧‧‧高分子層
310‧‧‧高分子凸塊
400‧‧‧第一光罩
500‧‧‧光阻層
510‧‧‧開口
600‧‧‧第二光罩
700‧‧‧接點
710‧‧‧下表面
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
第1圖：習知凸塊結構之截面示意圖。
第2圖：依據本發明之一較佳實施例，一種凸塊結構之立體圖。
第3圖：依據本發明之該凸塊結構之立體分解圖。
第4A至4L圖：依據本發明之一較佳實施例，一種凸塊製程之立體剖視圖。
第5A至5L圖：依據本發明之一較佳實施例，該凸塊製程之截面示意圖。
第6圖：依據本發明之一較佳實施例，接點接合於該凸塊結構之側視圖。
100‧‧‧凸塊結構
110‧‧‧第一高分子塊體
111‧‧‧第一上表面
112‧‧‧第一接合槽
120‧‧‧第二高分子塊體
121‧‧‧第二上表面
122‧‧‧第二接合槽
130‧‧‧第一溝槽
140‧‧‧凸塊下金屬層
141‧‧‧第二溝槽
142‧‧‧第三接合槽
143‧‧‧第四接合槽
150‧‧‧接合金屬層
151‧‧‧第三溝槽
152‧‧‧第五接合槽
153‧‧‧第六接合槽
200‧‧‧載板
210‧‧‧銲墊
220‧‧‧保護層
221‧‧‧開口
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度

Claims (8)

  1. 一種凸塊結構，其係設置於一載板上，該載板係具有複數個銲墊及一保護層，該保護層具有複數個開口，該些開口係顯露出該些銲墊，該凸塊結構係與各該銲墊電性連接，該凸塊結構包含有：一第一高分子塊體，係為一獨立的塊體，其係設置於該銲墊及該保護層上，該第一高分子塊體係具有一第一上表面及一凹設於該第一上表面的第一接合槽；一第二高分子塊體，係為一獨立的塊體，其係設置於該銲墊及該保護層上，該第二高分子塊體係具有一第二上表面及一凹設於該第二上表面的第二接合槽；一第一溝槽，其係位於該第一高分子塊體及該第二高分子塊體之間，該第一溝槽係顯露出該銲墊，該第一高分子塊體的該第一接合槽及該第二高分子塊體的該第二接合槽係連通該第一溝槽；一凸塊下金屬層(UBM)，其係覆蓋該銲墊、該第一高分子塊體及該第二高分子塊體，其中該凸塊下金屬層係形成有一第二溝槽、一第三接合槽及一第四接合槽；以及一接合金屬層，其係覆蓋該凸塊下金屬層，並形成有一第三溝槽、一第五接合槽及一第六接合槽，該第五接合槽及該第六接合槽係連通該第三溝槽，其中該凸塊下金屬層之該第二溝槽係位於該第一溝槽與該接合金屬層之該第三溝槽之間，該凸塊下金屬層之該第三接合槽係位於該第一高分子塊體之該第一接合槽與該接合金屬層之該第五接合槽之間，該凸塊下金屬層之第四接合槽係位於該第二高分子 塊體之該第二接合槽與該接合金屬層之該第六接合槽之間。
  2. 如申請專利範圍第1項所述之凸塊結構，其中該第三溝槽、該第五接合槽及該第六接合槽係為「+」狀。
  3. 如申請專利範圍第2項所述之凸塊結構，其中該第三溝槽具有一第一寬度，該第五接合槽具有一第二寬度，該第一寬度係大於該第二寬度。
  4. 如申請專利範圍第3項所述之凸塊結構，其中該第六接合槽具有一第三寬度，該第一寬度係大於該第三寬度。
  5. 一種凸塊製程，包含下列步驟：提供一載板，其具有複數個銲墊及一保護層，該保護層係具有複數個開口，該些開口係顯露出該些銲墊；在該載板上形成一高分子層，該高分子層係覆蓋該保護層及該些銲墊；提供一第一光罩並進行第一次曝光步驟；移除該第一光罩並進行第一次顯影步驟，以使該高分子層形成有複數個高分子凸塊，且每一高分子凸塊係對應一銲墊，各該高分子凸塊係包含有：一第一高分子塊體，係為一獨立的塊體，其係設置於該銲墊及該保護層上，該第一高分子塊體係具有一第一上表面及一凹設於該第一上表面的第一接合槽；一第二高分子塊體，係為一獨立的塊體，其係設置於該銲墊及該保護層上，該第二高分子塊體係具有一第二上表面及一凹設於該第二上表面的第二接合槽；以及一第一溝槽，其係位於該第一高分子塊體及該第二高分子塊體之間，該第一溝槽係顯露出該銲墊，該第一高分子塊 體的該第一接合槽及該第二高分子塊體的該第二接合槽係連通該第一溝槽。固化該些高分子凸塊；在該載板上形成一凸塊下金屬層(UBM)，該凸塊下金屬層係覆蓋該保護層、該銲墊、該第一高分子塊體及該第二高分子塊體，其中該凸塊下金屬層係形成有一第二溝槽、一第三接合槽及一第四接合槽，該第三接合槽及該第四接合槽係連通該第二溝槽，該第二溝槽係位於該第一溝槽上方，該第三接合槽係位於該第一接合槽上方，該第四接合槽係位於該第二接合槽上方；在該凸塊下金屬層(UBM)上形成一光阻層；提供一第二光罩並進行第二次曝光步驟；移除該第二光罩並進行第二次顯影步驟，以使該光阻層形成有複數個開口，各該開口係對應各該高分子凸塊，且各該開口並顯露出位在各該開口中之該凸塊下金屬層；在該些開口中形成一接合金屬層，其係覆蓋被該些開口顯露之該凸塊下金屬層，其中該接合金屬層係形成有一第三溝槽、一第五接合槽及一第六接合槽，該第五接合槽及該第六接合槽係連通該第三溝槽，該第三溝槽係位於該第二溝槽上方，該第五接合槽係位於該第三接合槽上方，該第六接合槽係位於該第四接合槽上方；移除該光阻層，以顯露未被該接合金屬層覆蓋之該凸塊下金屬層；以及移除未被該接合金屬層覆蓋之該凸塊下金屬層，以使該凸塊下金屬層僅覆蓋該銲墊、該第一高分子塊體及該第二高分子塊體。
  6. 如申請專利範圍第5項所述之凸塊製程，其中在該些開口中形成該接合金屬層之步驟中，該第三溝槽、該第五接合槽及該第六接合槽係為「+」狀。
  7. 如申請專利範圍第5項所述之凸塊製程，其中在該些開口中形成該接合金屬層之步驟中，該第三溝槽具有一第一寬度，該第五接合槽具有一第二寬度，該第一寬度係大於該第二寬度。
  8. 如申請專利範圍第7項所述之凸塊製程，其中在該些開口中形成該接合金屬層之步驟中，該第六接合槽具有一第三寬度，該第一寬度係大於該第三寬度。
TW100112716A 2011-04-13 2011-04-13 一種凸塊結構及製程 TWI423353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100112716A TWI423353B (zh) 2011-04-13 2011-04-13 一種凸塊結構及製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100112716A TWI423353B (zh) 2011-04-13 2011-04-13 一種凸塊結構及製程

Publications (2)

Publication Number Publication Date
TW201241938A TW201241938A (en) 2012-10-16
TWI423353B true TWI423353B (zh) 2014-01-11

Family

ID=47600203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112716A TWI423353B (zh) 2011-04-13 2011-04-13 一種凸塊結構及製程

Country Status (1)

Country Link
TW (1) TWI423353B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
US20020149115A1 (en) * 2000-11-16 2002-10-17 Industrial Technology Research Institute Bonding pad and method for manufacturing it
US20020180064A1 (en) * 2001-06-05 2002-12-05 Chipbond Technology Corporation Metallized surface wafer level package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
US20020149115A1 (en) * 2000-11-16 2002-10-17 Industrial Technology Research Institute Bonding pad and method for manufacturing it
US20020180064A1 (en) * 2001-06-05 2002-12-05 Chipbond Technology Corporation Metallized surface wafer level package structure

Also Published As

Publication number Publication date
TW201241938A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI609467B (zh) 封裝結構及成形封裝結構之方法
JP5120342B2 (ja) 半導体パッケージの製造方法
JP4568215B2 (ja) 回路装置および回路装置の製造方法
JP5645592B2 (ja) 半導体装置の製造方法
US20070222072A1 (en) Chip package and fabricating method thereof
TWI336515B (en) Circuit substrate and semiconductor device
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US20130334684A1 (en) Substrate structure and package structure
TWI484607B (zh) 封裝結構及其製作方法
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
TWI430412B (zh) 半導體模組及其製造方法
US9362245B2 (en) Package structure and fabrication method thereof
JPH11251363A (ja) フリップチップ実装方法及びフリップチップ実装構造
TWI423353B (zh) 一種凸塊結構及製程
TWI406378B (zh) 一種凸塊結構及製程
CN111554614B (zh) 一种芯片封装方法
TWM412460U (en) Bump structure
TWI418007B (zh) 覆晶封裝基板
KR100779857B1 (ko) 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는플립칩 본딩 영역을 가지는 연성인쇄회로기판
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법
JP2008091692A (ja) 半導体回路モジュールの製造方法
TWM412576U (en) Bump structure
JP2007019388A (ja) 半導体装置及び半導体装置の実装方法
KR20150090504A (ko) 패키지 기판