TW200836314A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200836314A
TW200836314A TW96149980A TW96149980A TW200836314A TW 200836314 A TW200836314 A TW 200836314A TW 96149980 A TW96149980 A TW 96149980A TW 96149980 A TW96149980 A TW 96149980A TW 200836314 A TW200836314 A TW 200836314A
Authority
TW
Taiwan
Prior art keywords
pad
opening
semiconductor device
stress
layer
Prior art date
Application number
TW96149980A
Other languages
English (en)
Inventor
Masaki Kasai
Hiroshi Okumura
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200836314A publication Critical patent/TW200836314A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

200836314 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，詳言之，係關於適用 CSP (Wafer-Level Chip Size Package :晶圓級晶片尺寸封 裝）技術之半導體裝置。 【先前技術】 最近，隨著半導體裝置之高功能化•多功能化， CSP (Wafer Level-Chip Size Package:晶圓級晶片尺寸封 裝，以下標記為「WL-CSP」）技術之實用化一直在進行之 中。在WL-CSP技術中，係以晶圓狀態完成封裝製程，而 以切割所切出之個個晶片尺寸作為封裝尺寸。 適用WL-CSP技術之半導體裝置如圖19所示，係包含表 面被表面保護膜81包覆之半導體晶片82、積層於表面保護 膜81上之應力緩和層83、及配置於應力緩和層83上之金屬 球84(例如焊料球）。在表面保護膜8丨，形成使半導體晶片 82之内部布線之一部分露出作為電極墊85用之墊開口 ％。 在應力緩和層83，形成使由墊開口 86露出之電極墊85露出 用之貫通孔87。 以包覆電極墊85之表面、貫通孔87之内面及應力緩和層 83之表面之貫通孔87之周緣方式，形成由鈦等金屬構成之 凸塊底層88。❿’金屬球84係設於凸塊底層以上，經由該 鬼底層88而與電極墊85電性連接。此半導體裝置係將金 屬球84連接至安裝基板89上之墊9q，以達成對安裝基板μ 之安裝（對安裝基板之電性及機械性之連接 127950.doc 200836314 【專利文獻1】日本特開平8-340002號公報 【發明内容】 [發明所欲解決之問題] 在半導體裝置安裝於安裝基板89之狀態下，金屬球84係 以被夾在半導體晶片82上之凸塊底層88與安裝基板89上之 墊90之間之狀態固定於該等上。因此，半導體晶片82及安 裝基板89熱膨脹/熱收縮時，在金屬球84會產生應力，在 金屬球84與凸塊底層88之接合界面附近，有因此應力而產 生龜裂之虞。 又，金屬球84在與凸塊底層88之關係上，只接觸於凸塊 底層88之表面，其接觸面積較小。因此，不能獲得金屬球 84在對凸塊底層88(半導體晶片82)之充分之接著強度，在 金屬球84產生半導體晶片82及安裝基板89之熱膨脹/熱收 縮引起之應力時，焊料球84也有發生因此應力而由凸塊底 層88被剝離之虞。 因此，本發明之目的在於提供可緩和在金屬球產生之應 力’並可防止在金屬球之龜裂之發生之半導體裝置。 又，本發明之另一目的在於提供可提高焊料端子對半導 體晶片之接著強度，並可防止焊料端子之剝離之半導體裝 置。 ’ [解決問題之技術手段] 本發明之一局面之半導體裝置係包含：半導體晶片丨電 性連接用之内部墊，其係形成於前述半導體晶片之表面； 表面保護膜，其係包覆前述半導體晶片上之表面，且包含 127950.doc 200836314 使前述内部墊露出之墊開口；應力緩和層，其係形成於前 述表面保護膜上，且包含使由前述塾開口露出之前述内部 塾露出之開口部；連接塾’其係包含埋設於前述墊開口及 前述開口部且連接於前述内部塾之埋設部、及與前述埋設 二體地形成且突出於前述應力緩和層上並具有寬度大於 别述開口部之開口官声夕资山★ 、又之穴出部，及金屬球，其係以包覆 ' 冑述連接墊之前述突出部之方式形成，用於與外部電性連 接。 ( 、依據此構成，配置於應力緩和層之開口部之連接墊係一 體地包含埋設於墊開口及開口部之埋設部、及突出於應力 緩和層上之突出部。而，用於與外部電性連接之金屬球係 以包覆連接墊之突出部之方式形成。 此半導體裝置係藉由將金屬球連接於外部之安裝基板上 之塾而被安裝於該安裝基板上。在此安裝狀態下，即使在 金屬球產生半導體晶片及安裝基板之熱膨脹/熱收縮引起 一 之應力’也可藉突出至金屬球内部之突出部緩和其應力之 #刀。因此，可防止在金屬球之龜裂之發生。其結果， 可實現連接可靠性高之半導體裝置。 又將連接塾之犬出部之寬度开）成為小於應力緩和層之 開口部之開口寬度，即，將突出部之寬度形成為小於埋設 口 P之寬度時’以犬出部緩和應力之際，在埋設部與内部墊 之接a邛會產生突出部之變形引起之應力，在半導體晶片 有發生龜裂之虞。 ％ 對此，在上述構成中，將連接塾之突出部之寬度形成為 127950.doc 200836314 大於應力緩和層之開口部之開口寬度。即，使突出部伸出 至應力緩和層之開口部之周圍上。藉此，以突出部緩和應 力之際’可使突出部承受之應力發散至應力缓和層。因 此，即使在金屬球產生大的應力，也可藉連接墊及應力緩 和層良好地緩和其應力。其結果，可防止在半導體晶片之 龜裂之發生。 又，在前述半導體裝置中，最好：前述連接墊之前述突 出部係圓柱狀。
依據此構成，由於連接墊之突出部係圓柱狀，故在突出 部之側面無角冑。因此，在金屬球產生之應力可在突出部 (圓柱）之側面分散而予以吸收。 另外，最好：前述連接墊進一步包含第2突出部，立係 -體地形成於前述突出部上’且具有小於前述突出部之寬 度之寬度。 依據此構成，在連接墊，進_牛' 退步包含一體地形成於突出 部上之第2突出部。藉& ’連接墊之突出於應力緩和層上 之部份形成包含突出部與第2突出部之2段構造。由於形成 此種2段構造’連接塾之突出於應力緩和層上之部份之高 度會高出第2突出部之部份。因此，在金屬球中，例如了 即使發生達到超過突出部之高度 沒之位置之龜裂，也可在第 2突出部阻止該龜裂。Α &士果， ^ ^ , ，、、、、°果可抑制龜裂傳播至整個全 屬球而使金屬球破裂。 正彳U至 4之寬度之寬度。因此， #之連接墊之金屬球相同 又’弟2突出部具有小於突出 即使將與接合於不具有第2突出 127950.doc 200836314 體積之金屬球，接合於具有第2突出部之連接墊，由應力 緩和層之表面至金屬球之頂部之高度也不會大幅增加。其 結果，在將半導體裝置安裝於安裝基板時，可一面抑制= 導體袁置與安裝基板之間隔之增大，一面獲得上述之饮 果0 本發明之另一局面之半導體裝置係包含：半導體晶片. 電性連接用之内部墊，其係形成於前述半導體晶片之表 面；表面保護膜，其係包覆前述半導體晶片上之表面，且 包含使前述内部墊露出之墊開口；應力緩和層，其係形成 於刖述表面保護膜上，包含使由前述墊開口露出之前述 内部塾露出之開Π#;連接墊，其係由具有焊料濕潤性之 金屬所構成，形成於在前述内部墊之面臨於前述墊開口及 前述開Π部之部份上’ ^突出於前述應力緩和層上，其突 出於前述應力緩和層上之部份之表面係被粗面化；及焊料 端子，其係以包覆前述連接塾之被粗面化之表面之方式形 成’用於與外部電性連接。 依據此構成’配置於應力緩和層之開口部之連接塾係由 具有焊料濕潤性之金屬所形成，且形成為由開口部突出至 應力緩和層上之形狀。連接墊之突出至應力緩和層上之部 份之表面被粗面化而形成微細之凹凸時，可增大表面積。 而以包覆此粗面化之表面方式，形成與外部之電性連接 用之焊料端子。 連接墊與焊料端子之接觸 觸面之焊料濕潤性。其結果 面被粗面化，故可提高在該接 ’可提高焊料端子對連接墊之 127950.doc 200836314 接著強度。 又’由於連接墊與焊料端子之接觸面之粗面化，可增大 該接觸面之表面積，故藉此也可提高焊料端子對連接墊之 接著強度。 另外，藉粗面化，可提高焊料濕潤性，即使減少焊料端 子之材料之焊料量，也可使該少量之焊料濕潤至包覆連接 墊之突出至應力緩和層上之部份。也就是說，即使是小體
積之焊料端子，也可以良好地包覆該突出部之方式接著於 連接墊。 ' 阳，此牛導體裝置係藉由將焊料端子連接至外部之安裝 基板上之墊而被安裝於該安裝基板。在此安裝狀態下，即 2在焊料端子產生半導體晶片及安裝基板之熱膨脹/熱收 縮引起之應力，也由於焊料端子以充分之接著強度接著於 連接墊，故焊料端子無由連接墊剝離之虞。其結果，可實 現連接可靠性高之半導體裝置。 又連接墊之突出於應力緩和層上之部份在焊料端子接 著於連接塾之狀態下會突出至焊料端子之内部’故在焊料 端子產生應力之情形，可藉突出至焊料端子之内部之突出 部分緩和其應力之—部分。因此，可防止在焊料端子 裂之發生。 又’最好·琢述連接墊係形成為使突出於前述應力緩和 層之部份伸出於前述開口部之周圍之形狀。 依據此構成，連接墊之突出於應力緩和層上之部份伸出 於應力緩和層之開口部 β圍上精此，以該突出部分緩 127950.doc 200836314 之應力發散至應力緩和 的應力，也可藉連接墊 故可防止在半導體晶片 和應力之際，可使該突出部分承受 層。因此，即使在焊料端子產生大 及應力緩和層良好地緩和其應力， 之龜裂之發生。 另外’最好··前述半導體裝置係包含金屬凸緣部，其係 由具有=料濕潤性之金屬所構成，且以包覆前述連接整之 突出於前述應力緩和層上之部份之周圍之方式形成。 依據此構成’以包覆連接墊之突出於應力緩和層上之部 份之周圍之方式形成具有焊料制性之金屬所構成之金 凸緣部。藉此’可容易使焊料濕濁擴散至該突出部份之周 圍。其結果，可進一步提高焊料端子之接著強度。 本發明之上述或其他目的、特徵及效果可由參照附圖之 後述之實施型態之說明獲得更明確之瞭解。 【實施方式】 圖1係本發明之第旧施型態之半導體裝置之圖解的底面 圖（表示對安裝基板之接合面之圖）。圖2係在圖i所示之A_ A之切斷面切斷時之剖面圖。又，在圖2中，係以切斷面切 斷半導體裝置而省略其一部份之方式予以顯示。 此半導體裝置係由WL-CSP技術所製作之半導體裝置， 包含：半導體晶片1、包覆半導體晶片丨之功能 導體晶片中製成功能元件之面）之表面保護膜3 面1A(在半 、形成於表 面保護膜3上之應力緩和層4、突出於應力緩和層4上之連 接墊5、及接合於連接墊5而與外部電性連接用之金屬球 6。而，此半導體裝置係將各金屬球6連接至安裝基板7上 127950.doc -12- 200836314 之墊8，以達成對安裝基板7之安裝（對安裝基板7之電性及 機械性之連接）。 半導體晶片1例如係平面視略呈矩形狀之石夕晶片，在其 功能面1A形成複數電極墊2(内部墊）。 電極塾2例如係平面視略呈矩形狀之銘墊，與製成於半 β 導體晶片1之功能面1Α之功能元件電性連接。又，電極塾2 * 係沿著半導體晶片1之外周緣，以平面視呈矩形環狀排列 成2列被配置，在互相相鄰之電極墊2之間，分別空著適當 之間隔（參照圖1)。 表面保濩膜3係由氧化石夕或氮化石夕所形成。在表面保護 膜3 ’形成有使各電極塾2露出用之塾開口 9。 應力缓和層4例如係由聚醯亞胺所形成。應力缓和層4係 以包覆表面保護膜3之表面全域方式形成，具有吸收施加 至此半導體裝置之應力使其緩和之功能。又，在應力緩和 層4 ’於與各電極墊2對向之位置貫通形成有貫通孔開 (；/ 口部），由墊開口 9露出之電極墊2通過貫通孔1〇而面臨於 外部。而’以包覆電極墊2之表面、貫通孔1〇之内面及應 ， 力緩和層4之表面之貫通孔1〇之周緣部丨丨之方式，形成例 如由欽、鉻、鈦鎢等構成之凸塊底層12。 連接塾5係例如由鋼所形成。此連接墊5係包含埋設於墊 開口 9及貫通孔10之埋設部13、及與此埋設部13一體地被 形成而犬出於應力緩和層4上之突出部14。 埋λ。卩13例如係形成圓柱狀，經由凸塊底層丨2電性連接 於電極墊2。 127950.doc •13- 200836314 突出部14例如係形成高产 取同度10〜5〇 μηι之圓柱狀。又，突出 部14係形成在正交於丰導曰 、平導體日日片1與應力緩和層4之積層方 向（以下僅稱「積層方南 w +人 、 、 白」）之方向之寬度（徑）大（寬）於貫通 孔10在同方向之開口嘗痄η ^ 見度（仏）。糟此，突出部14之周緣部 15可向正交於積層方向 门之方向伸出，經由凸塊底層12而與 應力緩和層4之表面在積層方向相對向。 〃
#至屬球6例如係利用焊料，形成球狀，包覆著連接塾$之 突出部14之全表面（前端面14八及側面i4B)。藉此，金屬球 6經由凸塊底層12及連接墊5而與電極墊2相對向，整體 上，沿著半導體晶片！之外周緣，以平面視呈矩形環狀排 列成2列被配置（參照圖丨）。 圖3 A〜圖3E係表示圖}所示之半導體裝置之製造方法之 圖解的剖面圖。 製造此半導體裝置之際，如圖3 A所示，首先，準備製成 複數半導體晶片1，其表面全域被表面保護膜3包覆之晶圓 W 又在表面保濩膜3形成有露出電極墊2之墊開口9。 在此晶圓W1之狀態下，在表面保護膜3上形成應力緩和 層4。接著，如圖3B所示，在應力緩和層4形成貫通孔丨〇。 形成貫通孔10後，如圖3C所示，在晶圓1丨上，依序形 成凸塊底層12、光抗餘層16及金屬層17。更具體言之，首 先’在晶圓W1上之全區域，利用濺射法等形成凸塊底層 12而’利用習知之光微影技術，在此凸塊底層12上形成 在預期形成連接墊5之突出部14之區域具有開口部18之光 抗钱層16。形成光抗蝕層16後，在晶圓wi之全區域，利 127950.doc -14- 200836314 用賤射法等形成由使用作為連接墊5之材料之銅構成之金 屬層17。 其後，除去光抗蝕層16，藉以與光抗蝕層16同時剝離金 屬層17之不要部份（連接墊5以外之部份）。藉此，形成連接 墊5。而，藉蝕刻除去凸塊底層12之不要部份（形成連接墊 5之部份以外之部份）。 其次，如圖3D所示，以包覆連接墊5之突出部14之全表 面（前端面14A及側面14B)之方式形成金屬球6。而，如圖 3E所示，沿著設定於晶圓W1内之各半導體晶片1間之切割 線L1，切斷（切割）晶圓w 1。藉此，獲得圖1所示之構成之 半導體裝置。 如以上所述，在此半導體裝置中，配置於應力緩和層4 之貫通孔10之連接墊5係一體地具有埋設於墊開口 9及貫通 孔10之埋設部13、及突出於應力緩和層4上之突出部14。 而，與外部電性連接用之金屬球6係以包覆連接墊5之突出 部14之方式接合於連接塾5。 在將金屬球6連接至安裝基板7上之墊8之安裝狀態下， 即使在金屬球6產生半導體晶片丨及安裝基板7之熱膨脹/熱 收縮引起之應力，也可藉突出至金屬球6之内部之突出部 14之側面緩和其應力之一部分。因此，可防止在金屬球6 之龜裂之發生。其結果，可實現連接可靠性高之半導體裝 置。 又，如圖4所示，將連接墊5之突出部14之寬度（徑）形成 小於應力缓和層4之貫通孔10之開口寬度（徑），即，將突出 127950.doc 15 200836314 部14之寬度（徑）形成小於埋設部13之寬度（徑）時，以突出 ^ 14緩和應力之際，在埋設部丨3與電極墊2之接合部22會 產生突出部14之變形引起之應力，在半導體晶片i有發生 龜裂23之虞。 對此，在本實施型態中，將連接墊5之突出部“之寬度 • (徑）形成大於應力緩和層4之貫通孔1〇之開口寬度（徑）。 . 即，使突出部14之周緣部b伸出至應力緩和層4之貫通孔 1〇之周緣部11。藉此，以突出部14緩和應力之際，可使該 突出部14承受之應力發散至應力緩和層4。因此，即使在 金屬球6產生大的應力，也可藉連接墊5及應力緩和層4良 好地緩和其應力。其結果，可防止在半導體晶片丨之龜裂 之發生。 又，由於連接墊5之突出部14係圓柱狀，故在側面無角 部。因此，在金屬球6產生之應力可在突出部14(圓柱）之側 面分散而予以吸收。 U 又，在本實施型態中，利用銅形成連接墊5，但連接墊5 也可利用孟形成。该情形，例如，如圖5所示，最好在連 • 接墊5之突出部14與金屬球6之界面，形成防止金之擴散用 之鎳構成之擴散防止層丨9。 圖6係本發明之第2實施型態之半導體裝置之金屬塾附近 之圖解的剖面圖。在本圖6中，在對應於圖1或圖2所示之 各部之部份’附以與圖i或圖2之情形相同之參照符號予以 表不。 在圖6所示之構成中，在凸塊底層12之上，形成由銅所 127950.doc • 16 - 200836314 構成之i屬墊24，以取代連接墊5。金屬墊24係包含埋設 於墊開口 9及貫通孔10之埋設部25、及與此埋設部乃一體 地形成’突出於應力緩和層4上之突出部26。 埋設部25例如係形成圓柱狀，經由凸塊底層12電性連接 於電極墊2。 突出部26係包含在積層方向配置於應力緩和層4側（以下 將此側稱為上側）之上側突出部27、及一體地形成於上侧 突出部27之下側之下側突出部28(第2突出部）。 上側突出部27例如係形成高度1〇〜5〇 μηΐ2圓柱狀。又， 上側突出部27之正交於積層方向之方向之寬度（徑）大（寬） 於貫通孔10在同方向之開口寬度（徑）。藉此，上側突出部 27之周緣部29可向正交於積層方向之方向伸出而經由凸塊 底層12在積層方向與應力緩和層4之表面相對向。 下側突出部28係與上側突出部27同樣地，例如係形成高 度10〜50 μηι之圓柱狀。又，下側突出部28之正交於積層方 向之方向之寬度（徑）小於上側突出部27在同方向之寬度 (徑）。 依據本圖6所示之構成，金屬球6係以包覆上側突出部2 7 及下側突出部28之全表面（上側突出部27之下面27八及側面 27Β以及下側突出部28之前端面28a及侧面28Β)之方式接 合於金屬墊24。因此，可發揮與圖i及圖2所示之構成同樣 之作用效果。 又，金屬墊24由於進一步包含一體地形成於上側突出部 27上之下側突出部28，故金屬墊24之突出於應力緩和層$ 127950.doc •17- 200836314 上之邛伤形成包含上側突出部27及下側突出部28之2段構 ^由於形成此種2段構造’金屬墊24之突出於應力緩和 層4上之部份之高度會高出下側突出部28之部份。因此， 如圖7所示，在金屬球6中，例如，即使發生達到超過上側 犬出。P 27之咼度之位置32之龜裂3 1，也可在下側突出部28 阻止該龜裂31。其結果，可抑制龜裂31傳播至整個金屬球 6而使金屬球6破裂。 又，下側突出部28之正交於積層方向之方向之寬度（徑） 係形成小於上側突出部27在同方向之寬度（徑）。因此，例 如如圖1所不，即使將與接合於不具有下側突出部28之連 接墊5之金屬球6相同體積之金屬球，如圖6所示，接合於 具有下侧突出部28之金屬墊24，由應力緩和層4之表面至 金屬球6之頂部之高度也不會大幅增加。其結果，在將半 V體裝置安裝於安裝基板時，可一面抑制半導體裝置與安 裝基板之間隔之增大，一面獲得上述之效果。 又’在本實施型態中，也與第1實施型態同樣地，金屬 墊24也可利用金形成。該情形，例如，如圖8所示，最好 在金屬墊24之上側突出部2?及下側突出部28與金屬球6之 界面’形成防止金之擴散用之鎳構成之擴散防止層33。 圖1 0係本發明之第3實施型態之半導體裝置之圖解的剖 面圖（表示對安裝基板之接合面之圖）。圖U係在圖1〇所示 之B-B之切斷面切斷時之剖面圖。在圖丨丨中，係以切斷面 切斷半導體裝置而省略其一部份之方式予以顯示。圖12係 將圖11所示之半導體裝置之連接墊與焊料球之連接部分放 127950.doc -18- 200836314 大所示之圖解的剖面圖。 此半V體裝置係由WL-CSP技術所製作之半導體裝置， 包含·半導體晶片41、包覆半導體晶片41之功能面41A(在 半V體晶片中製成功能元件之面）之表面保護膜43、形成 於表面保護膜43上之應力缓和層44、形成於應力緩和層44 上之連接墊45、及接著於連接墊45而與外部電性連接用之 焊料球46(焊料端子）。而，此半導體裝置係將各焊料球钧 連接至安裝基板47上之墊48，以達成對安裝基板47之安裝 (對安裝基板47之電性及機械性之連接）。 半導體晶片41例如係平面視略呈矩形狀之矽晶片，在其 功能面41A形成複數電極墊42(内部墊）。 電極墊42例如係平面視略呈矩形狀之鋁墊，與製成於半 導體晶片41之功能面41A之功能元件電性連接。又，電極 墊42係沿著半導體晶片41之外周緣，以平面視呈矩形環狀 排列成2列被配置，在互相相鄰之電極塾42之間，分別空 著適當之間隔（參照圖10)。 表面保護膜43係由氧化矽或氮化矽所形成。在表面保護 膜43，形成有使各電極墊42露出用之墊開口 49。 應力缓和層44例如係由聚醯亞胺所形成。應力緩和層料 係以包覆表面保護膜43之表面全域方式形成，具有吸收施 加至此半導體裝置之應力使其緩和之功能。又，在應力緩 和層44，於與各電極墊42對向之位置貫通形成有貫通孔 50(開口部）’由墊開口 49露出之電極墊42通過貫通孔5〇而 面臨於外部。而，以包覆電極墊42之表面、貫通孔5〇之内 127950.doc -19- 200836314 面及應力緩和層44之表面之貫通孔5Q之周緣部^ 形成例如由鈦、鉻、鈦鎢等構成之凸塊底層52。 … 連接塾45係由具有焊料濕潤性之金屬，例如銅所形成。 此連接墊45係包含埋設於塾開口 49及貫通孔5〇之 53、及與此埋設部53-體地被形成而突出於應力緩和：二 上之突出部54。 3 埋設部53例如係形成圓柱狀，經由凸塊底層52電性連接 於電極墊42。 突出部54例如係形成高度1〇〜5〇卿之圓柱狀。又，突出 邛54係形成在正交於半導體晶片41與應力緩和層料之積層 方向(以下僅稱「積層方向」）之方向之寬度(徑)大(寬)於貫 通孔50在同方向之開口寬度（徑）。藉此，突出部“之周緣 邛55可向正父於積層方向之方向伸出，經由凸塊底層W而 與應力緩和層44之表面在積層方向相對向。另外，突出部 54如圖12所示，係藉由在其全表面（前端面54A及側面54B) 形成微小之凹凸而被粗面化。 焊料球46例如係利用焊料，形成略球狀，包覆著被粗面 化之連接塾45之突出部54之全表面（前端面54A及側面 54B)。藉此，焊料球46經由凸塊底層52及連接墊45而與電 極塾42相對向，整體上，沿著半導體晶片4丨之外周緣，以 平面視呈矩形ί哀狀排列成2列被配置（參照圖1 〇)。 圖13Α〜圖13F係表示圖1〇所示之半導體裝置之製造方法 之圖解的剖面圖。 製造此半導體裝置之際，如圖13 A所示，首先，準備製 127950.doc -20- 200836314 成複數半導體晶片4 1，其表面全域被表面保護膜43包覆之 晶圓W2。又，在表面保護膜43形成有露出電極墊42之墊 開口 49。在此晶圓W2之狀態下，在表面保護膜43上形成 應力緩和層44。 接著，如圖13B所示，在應力緩和層44形成貫通孔5〇。 • 形成貫通孔50後，如圖13C所示，在晶圓貿2上，依序形 . 成凸塊底層52、光抗蝕層56及金屬層57。更具體言之，首 先，在晶圓W2上之全區域，利用濺射法等形成凸塊底層 52。而，利用習知之光微影技術，在此凸塊底層^上形成 在預期形成連接墊45之突出部54之區域具有開口部58之光 抗蝕層56。形成光抗蝕層56後，在晶圓貿2上之全區域， 利用濺射法等形成由使用作為連接墊45之材料之銅構成之 金屬層57。 其後，除去光抗蝕層56，藉以與光抗蝕層56同時剥離金 屬層57之不要部份（連接墊45以外之部份）。藉此，形成連 〇 接墊45。而，藉蝕刻除去凸塊底層52之不要部份（形成連 接墊45之部份以外之部份）。 * 其次，如圖13D所示，在連接墊45之突出於應力緩和層 44上之犬出部54之全表面（前端面54A及側面54B)，例如藉 蝕刻（例如乾式蝕刻）等之方法形成微小之凹凸而形成被粗 面化之前端面54A及側面54B。 接著，如圖13E所示，以包覆被粗面化之連接墊45之突 出°卩54之全表面（前端面54A及側面54B)之方式，將焊料球 46接著於連接墊45。而，如圖13ρ所示，沿著設定於晶圓 127950.doc -21 - 200836314 W2内之各半導體晶片4 1間之切割線L2，切斷（切割）晶圓 W2。藉此’獲得圖1〇所示之構成之半導體裝置。 如以上所述，在此半導體裝置中，配置於應力緩和層料 之貝通孔50之連接墊45係包含由具有焊料濕潤性之金屬 (例如銅）所構成，由貫通孔50突出至應力緩和層44上之突 出口P 54。大出部54之全表面（前端面54A及側面54B)被粗面 化而形成微小之凹凸時，可增大表面積。而，以包覆此被 粗面化之大出部54之全表面（前端面54A及側面54B)之方式 形成焊料球4 6。 由於連接墊45之與焊料球46之接觸面之突出部54之全表 面（則端面54A及側面54B)被粗面化，故可提高該表面之焊 料濕潤性。其結果，可提高焊料球46之對連接墊45之接著 強度。 又’由於突出部54之全表面（前端面54A及側面54B)之粗 面化，可增大其表面之表面積，藉此，也可提高焊料球46 之對連接墊45之接著強度。 另外’由於該全表面（前端面54A及側面54B)之粗面化， 可提南焊料濕潤性，故即使減少焊料球46之材料之焊料 量’也可使該少量之焊料濕潤擴散至包覆突出部54。也就 是說’即使是少量之焊料球，也可良好地以包覆突出部54 之方式，接著於連接塾45。 而’此半導體裝置係藉由將焊料球46連接於外部之安裝 基板47上之墊48而被安裝於該安裝基板47上。在此安裝狀 態下’即使在焊料球46產生半導體晶片41及安裝基板47之 127950.doc -22· 200836314 熱膨脹/熱收縮引起之應力，焊料球46也可以充分之接著 強度被接著於連接墊45，故焊料球46無由連接墊45剝離之 虞。其結果，可實現連接可靠性高之半導體裝置。 又犬出部54在焊料球46接著於連接塾45之狀態下，會 突出至焊料球46之内部，故在焊料球46產生應力之情形， 也可藉突出至焊料球46之内部之突出部54之側面54B緩和 - 其應力之一部分。因此，可防止在焊料球46之龜裂之發 生。
C 又’突出部54之周緣部55伸出於應力緩和層44之貫通孔 5〇之周緣部51。藉此，以突出部54緩和應力之際，可使該 突出部54承受之應力發散至應力緩和層44。因此，即使在 焊料球46產生大的應力，也可藉連接墊45及應力缓和層44 良好地緩和其應力，故可防止在半導體晶片4丨之龜裂之發 生。 另外，由於連接墊45之突出部54係形成圓柱狀，故在其 側面54B無角部。因此，在焊料球46產生之應力可在突出 部54(圓柱）之側面54B分散而予以吸收。 又’在本實施型態中，利用銅形成連接墊45，但只要是 具有焊料濕潤性之金屬，並不限定於銅。例如，連接塾45 也可利用金形成。該情形，例如，如圖14所示，最好在連 接墊45之突出部54與焊料球46之界面，形成防止金之擴散 用之鎳構成之擴散防止層59。 圖15係本發明之第4實施型態之半導體裝置之圖解的剖 面圖。在本圖15中，在對應於圖10或圖丨丨所示之各部之部 127950.doc -23- 200836314 份，附以與圖10或圖u之情形相同之參照符號予以表示。 在圖15所示之構成中，在凸塊底層52之上，依序形成外 周銅膜64及連接塾45。 外周銅膜64係由具有焊料濕潤性之金屬（例如銅）所構 成。又’外周銅膜64係形成平面視略呈圓形狀，例如以厚 • 度〇· 1〜2 μιη形成。 . 連接墊45與第1實施型態之半導體裝置同樣地包含埋設 部53及突出部54。 f、 埋設部53例如係形成圓柱狀，經由凸塊底層52及外周銅 膜64電性連接於電極墊42。 突出部54例如係形成高度10〜50 μηι之圓柱狀。又，突出 部54係將正交於積層方向之方向之寬度（徑）形成大（寬）於 外周銅膜64在同方向之寬度（徑）。藉此，外周銅膜64之周 緣部61可向突出部54之側方伸出，成為包圍突出部54之周 圍而形成厚度小於突出部54突出至應力緩和層44上之突出 I 置之金屬凸緣部。另外，突出部54係藉由在其全表面（前 端面54Α及側面54Β)形成微小之凹凸而被粗面化。 而卜料球4 6係以包覆被粗面化之連接塾4 5之突出部5 4 • 之全表面（前端面54Α及側面54Β)及外周銅膜64之周緣部61 之表面61Α之方式接著於連接墊45。 圖16A〜圖16H係表示圖15所示之半導體裝置之製造方法 之圖解的剖面圖。 製造圖15所示之半導體裝置之際，如圖16A所示，首 先，準備製成複數半導體晶片41，其表面全域被表面保護 127950.doc -24- 200836314 膜43包覆之晶圓W3。又，在表面保護膜43形成有露出電 極墊42之墊開口 49。在此晶圓W3之狀態下，在表面保護 膜43上形成應力緩和層44。 接著，如圖16B所示，在應力緩和層44形成貫通孔50。 形成貫通孔50後，如圖16C所示，在晶圓W3上，依序形 成凸塊底層52及銅膜65。
其次’如圖16D所示，在銅膜65上形成光抗蝕層56及金 屬層57。更具體言之，首先，利用習知之光微影技術，在 銅膜65上形成在預期形成連接墊45之突出部54之區域具有 開口部58之光抗蝕層56。形成光抗蝕層56後，在晶圓W3 上之全區域，利用濺射法等形成由使用作為連接墊45之材 料之銅構成之金屬層57。 其後，除去光抗蝕層56，藉以與光抗蝕層56同時剝離金 屬層57之不要部份（連接墊45以外之部份）。藉此，形成連 接墊45。 其夂，如圖16E所示，藉蝕刻除去銅膜65及凸塊底層52 之不要部份（預期形成外周銅膜64之部份以外之部份卜藉 形成包圍連接墊45之突出部54之外周銅膜料之周緣部 6 1構成之金屬凸緣部。 而二如圖⑽所示，在連接墊45之突出於應力緩衝層44 ll出部54之全表面（前端面54A及側面54B)，例如藉钕 化之歹L f式㈣）等之方法形成微小之凹凸而形成被粗面 化之刖端面54A及側面54B。 接著，如圖16G所示，以包覆被粗面化之連接墊Μ之突 127950.doc -25- 200836314 出部54之全表面（前端面54A及側面54b)及外周銅臈料之周 緣邛61之表面21A之方式，將焊料球牝接著於連接墊u。 而，如圖16H所示，沿著設定於晶圓W3内之各半導體晶片 41間之切割線L3，切斷（切割）晶圓W3。藉此，獲得圖⑼斤 示之構成之半導體裝置。 如以上所述’依據圖15所示之構成，以包覆突出部处 全表面（前端面54A及側面54B)之方式，將焊料球粍接著於 連接墊45。因此，可發揮與圖1〇及圖n同樣之作用效果。 另外，在本第4實施型態中，以包圍應力緩和層料上之 大出邛54之周圍方式，形成銅構成之外周銅膜以之周緣部 61。藉此，不僅突出部54之前端部54八，連外周鋼膜以之 周緣部61之表面61A也容易濕潤擴散焊料。其結果，可進 一步提高焊料球46之接著強度。 以上，已就本發明之若干實施型態予以說明，但本發明 也可以其他型態加以實施。 例如，在第1實施型態中，將連接墊5之突出部14形成圓 柱狀，但，例如，如圖9所示，連接墊5也可形成半橢圓球 狀。 又，在第1及圖2實施型態中，關於在半導體晶片丨之電 極墊2之配置型態，電極墊2係沿著半導體晶片丨之外周 緣，以平面視呈矩形環狀排列成2列被配置，但只要屬於 規則地配置於半導體晶片1之功能面丨A之型態，並不限定 於矩形環狀，例如，也可以矩陣狀等加以配置。 例如’在第3及圖4實施型態中，將連接墊45之突出部54 127950.doc -26- 200836314 形成圓柱狀，但例如，如圖17所示，也將連接墊45形成半 橢圓球狀。此情形，只要在半橢圓球狀之表面6〇形成微小 之凹凸，使其粗面化即可。 又，例如，如圖18所示，也可取代連接墊45而形成金屬 墊69，其係包含在積層方向配置於應力緩和層料側之上側 犬出部67、及一體地形成於上側突出部67之下側之下側突 出部68之突出部66。此情形，只要在上側突出部67之下面 67A及側面67B以及下側突出部68之前端面68八及側面68β 形成微小之凹凸，使其粗面化即可。 又，在第3及圖4實施型態中，連接墊45與外周銅膜以係 個別地形成，但此等也可以同一材料，一體地形成。 又，在第3及圖4實施型態中，將接著於連接墊45之焊料 端子形成略球狀之焊料球46，但例如也可減少使用之焊料 量而接著薄板狀之焊料端子。 又，在第3及圖4實施型態中，關於在半導體晶片41之電 極墊42之配置型態，電極墊42係沿著半導體晶片41之外周 緣，以平面視呈矩形環狀排列成2列被配置，但只要屬於 規則地配置於半導體晶片41之功能面41A之型態，並不限 定於矩形環狀，例如，也可以矩陣狀等加以配置。 至此，雖已就本發明之實施型態予以詳細說明，但此等 僅不過係用於說明本發明之技術的内容之具體例，本發明 不應被限定於此等具體例而作解釋，本發明之精神及範圍 僅受到後附之申請專利範圍所限定。 本申請案對應於2006年12月25日向日本國特許廳提出之 127950.doc -27- 200836314 特願2006-348571號及2006年12月25日向日本國特許廳提 出之特願2006-348574號，此等之申請案之所有揭示可經 由引用而納入於此。 【圖式簡單說明】 圖1係本發明之第丨實施型態之半導體裝置之圖解的底面 圖。 圖2係在圖1所示之A-A之切斷面切斷時之剖面圖。 圖3 A係依製程順序表示圖丨之半導體裝置之製造方法之 圖解的剖面圖。 圖係表示圖3A之次一製程之圖。 圖3C係表示圖3B之次一製程之圖。 圖3D係表示圖3C之次一製程之圖。 圖3E係表示圖3D之次一製程之圖。 圖4係表示在圖丨所示之半導體裝置中，以突出部之寬度 (徑）小於貫通孔之開口寬度（徑）之方式形成突出部之情: 之圖解的剖面圖。 圖5係表示圖1所示之半導體裝置之變形例之圖解的剖面 圖，而連接墊採用其他之構成之圖。 圖6係本發明之第2實施型態之半導體裝置之金屬墊附近 之圖解的剖面圖。 圖7係表示圖6所示之半導體裝置之金屬球發生龜裂之狀 態之圖。 圖8係表示圖6所示之半導體裝置之變形例之圖解的剖面 圖’而金屬墊採用其他之構成之圖。 127950.doc -28- 200836314 圖9係表示圖1所示之半導體裝置之變形例之圖解的剖面 圖，而連接墊之突出部採用其他之構成之圖。 圖10係本發明之第3實施型態之半導體裝置之圖解的底 面圖。 圖11係在圖10所示之B_B之切斷面切斷時之剖面圖。 圖12係將圖11所示之半導體裝置之連接墊與焊料球之連 接部分放大所示之圖解的剖面圖。 圖13A係依製程順序表示圖1〇之半導體裝置之製造方法 之圖解的剖面圖。 圖13B係表示圖13A之次一製程之圖。 圖13C係表示圖13B之次一製程之圖。 圖13D係表示圖13c之次一製程之圖。 圖13E係表示圖13D之次一製程之圖。 圖13F係表示圖13E之次一製程之圖。 圖14係圖1〇所示之半導體裝置之變形例之圖解的剖面 圖，而連接墊採用其他之構成之圖。 圖15係本發明之第4實施型態之半導體裝置之圖解的剖 面圖。 圖16A係依製程順序表示圖15之半導體裝置之製造方法 之圖解的剖面圖。 圖16B係表示圖16A之次一製程之圖。 圖16C係表示圖16B之次一製程之圖。 圖16D係表示圖16C之次一製程之圖。 圖16E係表示圖16D之次一製程之圖。 127950.doc -29- 200836314 圖16F係表示圖16E之次一製程之圖。 圖16G係表示圖16F之次一製程之圖。 圖16H係表示圖16G之次一製程之圖。 圖17係圖1〇所示之半導體裝置之變形例之圖解的剖面 圖’而連接墊之突出部採用其他之構成之圖。 圖1 8係表示圖1〇所示之半導體裝置之變形例之圖解的剖 面圖，而連接墊採用其他之構成之圖。 圖19係以往之半導體裝置之構成之圖解的剖面圖，而表 示將半導體裝置安裝於安裝基板之狀態之圖。 【主要元件符號說明】 1 半導體晶片 2 電極墊 3 表面保護膜 4 應力緩和層 5 連接墊 6 金屬球 9 墊開口 10 貫通孔 13 埋設部 14 突出部 24 金屬墊 25 埋設部 26 突出部 27 上側突出部 127950.doc 200836314 28 下側突出部 41 半導體晶片 42 電極塾 43 表面保護膜 44 應力緩和層 45 連接墊 46 焊料球 49 墊開口 50 貫通孔 54 突出部 54A 前端部 54B 側面 60 表面 61 周緣部 64 外周銅膜 66 突出部 67 上側突出部 67A 下面 67B 側面 68 下側突出部 68A 如端部 68B 側面 69 金屬墊 127950.doc -31 -

Claims (1)

  1. 200836314 十、申請專利範圍： 1. 一種半導體裝置’其特徵在於包含： 半導體晶片； 電性連接用之内部墊，其係形成於前述半導體晶片之 表面； • 表面保護膜，其係包覆前述半導體晶片上之表面，且 • 包含使前述内部墊露出之墊開口； 广 應力緩和層，其係形成於前述表面保護膜上，且包含 " 使由前述墊開口露出之前述内部墊露出之開口部； 連接墊，其係包含：埋設部，其係埋設於前述墊開口 及丽述開口部，且連接於前述内部墊；及突出部，其係 與刖述埋設部一體地形成，突出於前述應力緩和層上， 且具有寬度大於前述開口部之開口寬度；及 至屬球，其係以包覆前述連接墊之前述突出部之方式 形成’用於與外部電性連接。 〔2·如睛求項1之半導體裝置，其中前述連接墊之前述突出 部係圓柱狀。 3. 如請求項1之半導體裝置，其中前述連接墊進一步包含 第2突出部，其係一體地形成於前述突出部上，且具有 小於前述突出部之寬度之寬度。 4. 一種半導體裝置，其特徵在於包含： 半導體晶片； 電性連接用之内部墊，其係形成於前述半導體晶片之 表面； 127950.doc 200836314 表面保護膜，其係包覆前述半導體 包含使前述内部塾露出之塾開口·之表面’且 應=，其係形成於前述表面保護膜上，且包含 使“述塾開口露出之前述内部塾露出之開口部； 於在=内=由具有谭料濕濁性之金屬所構成，形成 ,θ ^ “於别述墊開口及前述開口部之部 伤上，且犬出於前述應 緩和居μ ^ ^刀、每和層上’其突出於前述應力 級和層上之部份之表面係被粗面化，·及 焊料知子’其係以包覆前述連接墊之被粗面化之表面 之方式形成，用於與外部電性連接。 i:二：4之半導體裝置，其’前述連接墊係形成為使 犬出於^應力緩和層之部份伸出於前 之形狀。 丨惑鬥固 6.如請求項4之半導體裝置，其中包含金屬凸緣部，其係 由^有焊料Μ性之金屬所構成，且以包覆前述連接塾 之大出於前述應力緩和層上之部份之周圍之方式形成。 127950.doc
TW96149980A 2006-12-25 2007-12-25 Semiconductor device TW200836314A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006348574 2006-12-25
JP2006348571 2006-12-25

Publications (1)

Publication Number Publication Date
TW200836314A true TW200836314A (en) 2008-09-01

Family

ID=39562448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96149980A TW200836314A (en) 2006-12-25 2007-12-25 Semiconductor device

Country Status (7)

Country Link
US (2) US8446008B2 (zh)
EP (1) EP2099065A4 (zh)
JP (1) JP5570727B2 (zh)
KR (1) KR20090101435A (zh)
CN (1) CN101542704B (zh)
TW (1) TW200836314A (zh)
WO (1) WO2008078655A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
JP2010251631A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
US9159686B2 (en) * 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9583425B2 (en) * 2012-02-15 2017-02-28 Maxim Integrated Products, Inc. Solder fatigue arrest for wafer level package
US9484291B1 (en) * 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
WO2016139500A1 (en) * 2015-03-03 2016-09-09 Commissariat à l'énergie atomique et aux énergies alternatives Chip comprising deformation compensation layers
JP7005291B2 (ja) * 2017-11-07 2022-01-21 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10665473B2 (en) * 2017-11-08 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11581280B2 (en) 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335648A (ja) 1994-06-09 1995-12-22 Citizen Watch Co Ltd 半導体装置の突起電極
JP3301894B2 (ja) 1995-04-10 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6077726A (en) * 1998-07-30 2000-06-20 Motorola, Inc. Method and apparatus for stress relief in solder bump formation on a semiconductor device
JP2000164617A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP4313520B2 (ja) * 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP2003273484A (ja) * 2002-03-13 2003-09-26 Alps Electric Co Ltd 接続構造
CN1185707C (zh) 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
JP2005072253A (ja) * 2003-08-25 2005-03-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
JP2006086209A (ja) * 2004-09-14 2006-03-30 Hitachi Cable Ltd Ｂｇａテープキャリア及びｂｇａ型半導体装置
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US9018762B2 (en) 2015-04-28
US8446008B2 (en) 2013-05-21
US20100044863A1 (en) 2010-02-25
EP2099065A1 (en) 2009-09-09
WO2008078655A1 (ja) 2008-07-03
KR20090101435A (ko) 2009-09-28
JP5570727B2 (ja) 2014-08-13
CN101542704B (zh) 2011-04-20
US20130234327A1 (en) 2013-09-12
CN101542704A (zh) 2009-09-23
EP2099065A4 (en) 2011-02-23
JPWO2008078655A1 (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
TW200836314A (en) Semiconductor device
TW200845341A (en) Semiconductor device
TWI296139B (zh)
KR101534682B1 (ko) 범프에 스틱을 구비하는 반도체 장치
US8399999B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7808114B2 (en) Circuit device and method of manufacturing thereof
TW200834769A (en) Semiconductor device and method of manufacturing semiconductor device
JP2010103300A (ja) 半導体装置及びその製造方法
TW200843060A (en) Semiconductor device
JP3866073B2 (ja) 半導体パッケージ
JP2011119432A (ja) 半導体装置および半導体装置の製造方法
TWI323502B (en) Semiconductor device and method for fabricating the same
JP4444560B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR20100004332A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2008159950A (ja) 半導体装置
WO2018092242A1 (ja) 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
JP3796202B2 (ja) 半導体集積装置の製造方法
JP4371679B2 (ja) 半導体集積装置及びその製造方法
KR20090072010A (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP2008166352A (ja) 半導体装置
TWI317175B (en) Chip-package structure and manufacturing process thereof
JPH03263325A (ja) 半導体装置
JP2003332488A (ja) 電子部品
JP2017041566A (ja) 半導体装置及びその製造方法、電子機器並びに移動体
JP2001015548A (ja) 半導体装置及びその製造方法