DE69115822T2 - Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall

Info

Publication number
DE69115822T2
DE69115822T2 DE69115822T DE69115822T DE69115822T2 DE 69115822 T2 DE69115822 T2 DE 69115822T2 DE 69115822 T DE69115822 T DE 69115822T DE 69115822 T DE69115822 T DE 69115822T DE 69115822 T2 DE69115822 T2 DE 69115822T2
Authority
DE
Germany
Prior art keywords
contact surfaces
semiconductor device
metallization
stabilizer
bath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69115822T
Other languages
English (en)
Other versions
DE69115822D1 (de
Inventor
Der Putten Andreas M T P Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE69115822D1 publication Critical patent/DE69115822D1/de
Publication of DE69115822T2 publication Critical patent/DE69115822T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung mit Kontaktflächen, die nach einer Aktivierungsbehandlung, in einem stromlosen Metallisierungsbad mit Metallionen und mit einem Reduktionsmittel, mit Metallkontaktflächen versehen werden.
  • Naß-chemische Verfahren spielen eine wichtige Rolle bei der Herstellung elektronischer Schaltungselemente, beim Entfernen (Ätzen) sowie beim Niederschlagen von Werkstoffen (Kaschierung). Bei der Montage von Halbleiteranordnungen (ICs und LSIs) auf einer Schaltungsanordnung werden die Kontaktflächen (bond pads) der Halbleiteranordnungen mit herausragenden Metallkontakten (sogenannten "bumps") versehen, wonach diese Kontaktflächen durch Verkleben, Verschweißen, Verlöten oder in einem Thermokompressionsverfahren mit der Schaltungsanordnung verbunden werden (das sogenannte "flip-chip"-Prinzip). Durch TAB (tape automated bonding) können ICs auf einem mit Schaltungsanordnungen versehenen biegsamen Streifen angebracht werden.
  • Ein derartiges Verfahren ist aus der europäischen Patentanmeldung EP-A 308971 bekannt. Eine Halbleiteranordnung mit aus Aluminium bestehenden Kontaktflächen wird nach einer Aktivierungsbehandlung mit einer wäßrigen Paladiumsalzlösung mit Nickelkontaktflächen versehen. Dazu wird ein stromloses Nickelbad benutzt.
  • Derartige stromlose Metallisierungsverfahren sind im Grunde isotroper Art, d.h. die Niederschlagsgeschwindigkeit des Metalls ist in allen Richtungen gleich.
  • Bei Substraten, die mit einer dünnen Deckschicht versehen sind, in der zu metallisierende Öffnungen vorgesehen sind, welche die Kontaktflächen definieren, findet während der Metallisierung lateraler Überwachsung der Deckschicht statt, sobald die Metallschicht die Öffnung in der Abdeckschicht völlig gefüllt hat. Bei Halbleiteranordnungen besteht die Deckschicht (auch als Passivierungsschicht bezeichnet) meistens aus SiO&sub2; oder Si&sub3;N&sub4;. Die Metallkontaktflächen ragen über die Abdeckschicht hinaus und bedecken durch laterales Überwachsen teilweise diese Deckschicht. Durch zunehmende Miniaturisierung nimmt die Gefahr vor Kurzschluß zwischen benachbarten Kontaktflächen zu.
  • Die Erfindung hat nun u.a. zur Aufgabe, das obengenannte laterale Überwachsen der Deckschicht zu unterdrücken und sogar zu verhindern.
  • Diese Aufgabe wird nach der Erfindung erreicht durch ein Verfahren der eingangsbeschriebenen Art, das dadurch gekennzeichnet ist, daß ein Stabilisierungsmittel, das die Reduktion der Metallionen unterdrückt in einer Konzentration hinzugefügt wird, die effektiv ist um zu anisotroper Metallisierung zu führen, so daß die Kontaktflächen in Form einer Pyramide mit ebenen Flächen führt. Stromlose Metallisierungsbäder enthalten Metallionen und ein Reduktionsmittel. Während der Metallisierung findet Reduktion der Metallionen zu Metall statt (die sogenannte kathodische Teilreaktion) unter gleichzeitiger Oxydation des Reduktionsmittels. Der Stabilisator, der nach der Erfindung hinzugefügt wird, hat die Eigenschaft, daß die Reduktion der Metallionen unterdrückt wird. Das Vorhandensein eines derartigen Stabilisators führt zu einer anisotropen Metallisierung der Kontaktflächen, wobei pyramidenförmige Kontaktfiächen mit ebenen Flächen entstehen, während laterales Überwachsen über die Abdeckschicht vermieden wird. Es wird vorausgesetzt, daß Unterschiede in dem Massentransport des Stabilisators die Ursache der anisotropen Metallisierung sind. Die Ränder der zu metallisierenden Kontaktfläche erfahren einen größeren Massentransport als die Mitte dieser Fläche. Durch Einstellung der Stabilisierungskonzentration kann eine Vergiftung der Ränder der Kontaktfläche erhalten werden, wodurch an dieser Stelle Metallisierung verhindert wird, während in der Mittel die Metallisierung fortgesetzt wird. Fortgesetzte Metallisierung führt zu einer weiteren lateralen Diffusion des Stabilisators zu der Mitte der anwachsenden Kontaktfläche hin, wodurch die anwachsende Oberfläche als Funktion der Zeit abnimmt. Das Ergebnis ist eine Metallpyramide, deren Flächen eben sind. Unter Flächen wird in diesem Zusammenhang die stehenden Flächen und die obere Fläche verstanden. Laterales Überwachsen der Deckschicht findet nicht statt.
  • Eine Ausführungsform des erfindungsgemäßen Verfahrens weist das Kennzeichen auf, daß als Stabilisator ein Bleisalz verwendet wird. Dieses Bleisalz muß in dem verwendeten stromlosen Metallisierungsbad löslich sein. Geeignete Bleisalze sind beispielsweise Bleiazetat und Bleinitrat.
  • Eine andere geeignete Ausführungsform des erfindungsgemaßen Verfahrens weist das Kennzeichen auf, daß als Stabilisator ein Kadmiumsalz verwendet wird. Geeignete Kadmiumsalze sind beispielsweise Kadmiumazetat und Kadmiumnitrat.
  • Eine Auführungsform des erfindungsgemäßen Verfahrens weist das Kennzeichen auf, daß die Konzentration des Stabilisators 0,1 - 1,5 mg/l beträgt. Höhere Konzentrationen führen zu einem vollständigen Aufhören der Metallisierung. Geringere Konzentrationen führen zu einem isotropen Wachstum der Kontaktflächen und dadurch zu einem lateralen Überwachsen der Abdeckschicht.
  • Ein geeignetes stromloses Metallisierungsbad ist beispielsweise ein Nickelbad mit einem Nickelsalz, mit Barnsteinsäure und mit Hypophosphid in Wasser. Andere Metalle, die stromlos abgeschieden werden können, sind beispielsweise Kupfer und Gold.
  • Gewünschtenfalls können die Metallkontaktflächen mit einer dünnen Gold- Zinn-Kupfer oder Letfläche versehen werden. Diese Werkstoffe sind duktiler als stromloses Nickel und fördern das Lötverfahren mit der zu verbindenden Schaltungsanordnung.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen
  • Fig. 1 eine schematische Darstellung eines Teils eines Schnittes durch eine Halbleiteranordnung mit Kontaktflächen, die nach dem Verfahren nach dem Stand der Technik erhalten worden sind,
  • Fig. 2 eine schematische Darstellung eines Teils eines Schnittes durch eine Halbleiteranordnung mit Kontaktflächen, die nach dem erfindungsgemäßen Verfahren erhalten worden sind,
  • Fig. 3 eine schematische Darstellung eines Teils eines Schnittes durch eine Halbleiteranordnung mit Kontaktflächen die nach dem erfindungsgemaßen verfahren erhalten worden sind, und
  • Fig. 4 eine schematische Darstellung eines Teils eines Schnittes durch eine Halbleiteranordnung mit Kontaktflächen auf Aluminiumkontaktflächen und wobei die Kontaktflächen nach dem erfindungsgemäßen Verfahren erhalten worden sind.
  • Ausführungsbeispiel 1 (nicht nach der Erfindung).
  • Fig. 1 zeigt schematisch einen Teil eines Schnittes durch eine Halbleiteranordnung, wobei das Bezugszeichen 1 ein n&spplus; Siliziumsubstrat darstellt, auf dem auf üblichem Weg (beispielsweise CVD) oder nach dem sogenannten "spin-on-glass" Verfahren eine 0,7 µm dicke SiO&sub2;-Schicht 3 angebracht ist. Auf lithographischem Weg sind in dieser Schicht 3 Ausnehmungen vorgesehen mit Abmessungen von 100 x 100 µm. Die Siliziumoberfläche wird mit Palladiumkeimen durch eine elektrochemische Austauschreaktion in einer verdünnten PdCl&sub2;HF-Lösung aktiviert. Das Aktivierungsbad enthält je Liter 5 mg PdCl&sub2;, 175 µl konzentriertes HCl, 1 % HF und wird bei einer Temperatur von 70ºC 60 Sekunden lang angewandt. Nach Spülen mit Wasser wird das Siliziumsubstrat in ein saures, stromloses Nickelbad getaucht, dessen Zusammensätzung wie folgt ist:
  • 0,07 mol/l Nickelsulphat
  • 0,01 mol/l Nickelazetat
  • 0,1 mol/l Barnsteinsäure
  • 0,1 mol/l H&sub3;PO&sub2;.
  • Der PH-Wert wird mit Ammoniak auf einen Wert gebracht von 4,5. Die Temperatur des Bades beträgt 90ºC. Die Niederschlaggeschwindigkeit beträgt unter diesen Umständen 20 µm/Stunde. Die Verweilzeit des Siliziumsubstrats in diesem Bad beträgt 20 Minuten, so daß die gebildete Nickelschicht (Kontaktschicht 51) eine Dicke von etwa 7 µm hat. Durch das Fehlen eines Stabilisators in dem stromlosen Nickelbad ist das Ausmaß lateralen Überwachsens über die SiO&sub2;-Schicht 3 vergleichbar mit der Schichtdicke, die eine Folge des isotropen Charakters des Metallisierungsverfahrens ist.
    • Ausführungsbeispiel 2.
  • Ausführungsbeispiel 1 wird wiederholt, nun jedoch enthält das stromlose Nickelbad auch 0,5 mg/l Bleiazetat als Stabilisator. Die gebildete Nickelkontaktfläche hat nun die Form einer stumpfen Pyramide 52 (Fig. 2), deren Flächen eben sind. Laterales Überwachsen der SiO&sub2;-Abdeckschicht 3 tritt nicht auf.
    • Ausführungsbeispiel 3.
  • Ausführungsbeispiel 1 wird wiederholt, wobei dem stromlosen Nickelbad 1,5 mg/l Bleiazetat hinzugefügt wird. Die gebildete Nickelkontkktschicht hat die Form einer stumpfen Pyramide 53 (Fig. 3), deren Flächen eben sind und wobei der Neigungswinkel α den die stehenden Flächen mit dem Siliziumsubstrat 1 einschließen, kleiner ist als der, der nach dem Ausführungsbeispiel 2 erhalten wurde.
  • Eine fortgesetzte Metallisierung (d.h. in diesem Fall länger als 20 Minuten) wird zu einer Spitzenpyramide führen (siehe gestrichelte Linie 7 in Fig. 3), wonach die Metallisierung aufhört. Laterales Überwachsen tritt nicht auf.
    • Ausführungsbeispiel 4.
  • Ausführungsbeispiel 1 wird wiederholt mit einer Bleiazetatkonzentration von 2 mg/l in dem stromlosen Nickelbad. In diesem Fall findet überhaupt kein Nickelniederschlag statt. Dies gilt auch für höhere Konzentrationen als 2 mg/l Bleiazetat. Bei diesen Konzentrationen ist die zu metallisierende Oberfläche völlig vergiftet.
    • Ausführungsbeispiel 5
  • In Fig. 4 ist schematisch ein Teil eines Schnittes durch die Halbleiteranordnung dargestellt. Dieser Teil enthält ein Siliziumsubstrat 11, eine zerstäubten Aluminiumkontaktfläche 15 mit einer Dicke von 0,5 µm und mit Abmessungen 100 x 100 µm. Auf dem Substrat 11 befindet sich eine 0,7 µm dicke SiO&sub2;-Schicht 13, in der auf lithographischem Weg eine Öffnung an der Stelle der Aluminiumkontkktfläche 15 vorgesehen ist. Die Aluminiumoberfläche wird mit einer Zinkatlösung aktiviert, wie dies in der US Patentschrift US 4.205.099 beschrieben worden ist. Dabei wird die natürliche Oxydhaut des Aluminiums entfernt und durch eine sehr dünne Zinkhaut (nicht dargestellt) ersetzt. Der Zink wird daraufhin gegen das edlere Nickel in einem stromlosen Nickelbad nach dem Ausführungsbeispiel 1 ausgetauscht. Dem Nickelbad ist 1 mg/l Bleiazetat hinzugefügt worden. Nach 20 Minuten ist eine Nickelkontaktfläche 54 in Form einer stumpfen Pyramide mit ebenen Flächen entstanden, wobei kein laterales Überwachsen der SiO&sub2;-Abdeckschicht 13 auftritt.

Claims (5)

1. Verfahren zum Herstellen einer Halbleiteranordnung mit Kontaktfiächen, die nach einer Aktivierungsbehandlung, in einem stromlosen Metallisierungsbad mit Metallionen und mit einem Reduktionsmittel mit Metallkontaktflächen versehen werden, dadurch gekennzeichnet, daß ein Stabilisierungsmittel, das die Reduktion der Metallionen unterdrückt, in einer Konzentration hinzugefügt wird, die effektiv ist um zu anisotroper Metallisierung zu führen, so daß die Kontaktflächen in Form einer Pyramide mit ebenen Flächen führt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Stabilisator ein Bleisalz verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Stabilisator ein Kadmiumsalz verwendet wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Konzentration des Stabilisators 0,1 - 1,5 mg/l beträgt.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, daß als das stromlose Metallisierungsbad ein Nickelbad verwendet wird.
DE69115822T 1990-10-05 1991-09-26 Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall Expired - Fee Related DE69115822T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL9002163A NL9002163A (nl) 1990-10-05 1990-10-05 Werkwijze voor de vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE69115822D1 DE69115822D1 (de) 1996-02-08
DE69115822T2 true DE69115822T2 (de) 1996-08-01

Family

ID=19857768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69115822T Expired - Fee Related DE69115822T2 (de) 1990-10-05 1991-09-26 Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall

Country Status (5)

Country Link
US (1) US5527734A (de)
EP (1) EP0479373B1 (de)
JP (1) JP3137692B2 (de)
DE (1) DE69115822T2 (de)
NL (1) NL9002163A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
KR19980070399A (ko) * 1997-02-04 1998-10-26 존에이치.무어 플립칩 부착물
DE19705745C2 (de) * 1997-02-14 2002-02-07 Fraunhofer Ges Forschung Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
JP3361717B2 (ja) * 1997-04-17 2003-01-07 株式会社日立製作所 半導体装置の電極形成方法
DE19718971A1 (de) * 1997-05-05 1998-11-12 Bosch Gmbh Robert Stromlose, selektive Metallisierung strukturierter Metalloberflächen
US7390732B1 (en) 1997-07-15 2008-06-24 Hitachi, Ltd. Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
DE10139555B4 (de) * 2001-08-10 2008-10-16 Robert Bosch Gmbh Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
DE102004019588A1 (de) * 2004-04-22 2005-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht
JP4468191B2 (ja) * 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE29285E (en) * 1973-03-15 1977-06-28 E. I. Du Pont De Nemours And Company Method for concomitant particulate diamond deposition in electroless plating, and the product thereof
US4028200A (en) * 1975-06-24 1977-06-07 Borg-Warner Corporation Plating baths for depositing cobalt-lead nickel-lead alloys or combinations thereof and method of coating aluminum articles therewith
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4419390A (en) * 1977-06-06 1983-12-06 Nathan Feldstein Method for rendering non-platable semiconductor substrates platable
US4483711A (en) * 1983-06-17 1984-11-20 Omi International Corporation Aqueous electroless nickel plating bath and process
NL8900305A (nl) * 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Also Published As

Publication number Publication date
JPH04234126A (ja) 1992-08-21
EP0479373B1 (de) 1995-12-27
EP0479373A1 (de) 1992-04-08
NL9002163A (nl) 1992-05-06
JP3137692B2 (ja) 2001-02-26
US5527734A (en) 1996-06-18
DE69115822D1 (de) 1996-02-08

Similar Documents

Publication Publication Date Title
DE69115822T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE4442960C1 (de) Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
DE3781312T2 (de) Verfahren zur haftung einer schicht aus einem metall mit hohem schmelzpunkt auf einem substrat.
DE2032872B2 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE102015224845A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
DE1521604B2 (de) Verfahren zum aufbringen eines nickelueberzugs auf einem ausgewaehlten oberflaechenbereich einer siliciumscheibe
DE19942885A1 (de) Halbleiter-Bauelement
DE3151557C2 (de)
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0523547A2 (de) Chemisch vernickeltes DCB-Substrat und Verfahren, um es mit dünnen Drähten zu verbinden
DE19631565A1 (de) Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten
DE10139555B4 (de) Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips
DE102009040632B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE102006008261A1 (de) Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
DE10360206B4 (de) Verfahren zum selektiven galvanischen Abscheiden in einer integrierten Schaltungsanordnung, insbesondere auf Kupfer, und integrierte Schaltungsanordnung
DE1286220C2 (de) Verfahren zum herstellen von aluminium und nickel enthaltenden legierungskontakten
DE3145008C2 (de)
EP1563534A1 (de) Verfahren zum galvanischen aufbringen eines metalls, insbesondere von kupfer, verwendung dieses verfahrens und integrierte schaltungsanordnung
DE1299769B (de) Verfahren zur Kontaktierung einer Halbleiteranordnung
DE1521604C3 (de) Verfahren zum Aufbringen eines Nickelüberzugs auf einem ausgewählten Oberflächenbereich einer Siliciumscheibe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee