KR19980070399A - 플립칩 부착물 - Google Patents

플립칩 부착물 Download PDF

Info

Publication number
KR19980070399A
KR19980070399A KR1019980000277A KR19980000277A KR19980070399A KR 19980070399 A KR19980070399 A KR 19980070399A KR 1019980000277 A KR1019980000277 A KR 1019980000277A KR 19980000277 A KR19980000277 A KR 19980000277A KR 19980070399 A KR19980070399 A KR 19980070399A
Authority
KR
South Korea
Prior art keywords
adhesive
bumps
substrate
flip chip
holding substrate
Prior art date
Application number
KR1019980000277A
Other languages
English (en)
Inventor
가모타다니엘알.
페니시로버트더블유.
멜톤신시아엠.
Original Assignee
존에이치.무어
모토롤라,인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존에이치.무어, 모토롤라,인크 filed Critical 존에이치.무어
Publication of KR19980070399A publication Critical patent/KR19980070399A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

열 경화 접착제(12)는 접착제의 열팽창 계수를 감소시키기 위한 불활성 충진제를 포함한다. 플립칩 반도체 다이(20)는 충진된 접착제를 효과적으로 통과하도록 첨형으로된 범프들(22)을 가진다. 기판(12) 상의 땜납 코팅(27)이 리플로우될 때, 다이 상의 플립칩 범프(22)는 기판에 접착된다.

Description

플립칩 부착물
본 발명은 일반적으로 전기 회로에 관한 것이며, 구체적으로는 전기적인 상호접속, 가장 상세하게는 기판으로의 플립칩 부착물에 관한 것이다.
플립칩 범핑(flip chip bumping)은 고비용, 신뢰성 결여, 및 수작업의 와이어 본딩의 낮은 생산성을 해소하기 위해 개발되었으며, 약 20 년 동안 한가지 형태, 또는 또다른 형태로 사용되어 왔다. 초기의 복잡도가 낮은 집적 회로들은 전형적으로 주변 접속을 갖지만, 더 새로운 플립칩 범핑 기술이 전체 영역 어레이에 대해 진보됨으로써 상호접속 밀도를 상당히 증가시키는 것을 가능하게 했다. 폐쇄 제어 칩 접속(controlled collapse chip connection : C4)은 다이 상의 습윤성 금속 단자 상에 증착된 땜납 범프와 기판 상의 습윤성 땜납 단자의 매칭 풋프린트를 사용한다. 업사이드 다운(upside down) 집적 회로(플립 칩)는 기판에 정렬되고 모든 접합부는 땜납을 리플로우(reflow)함으로써 동시에 형성된다. 폐쇄 제어 방법에서, 땜납 범프는 집적 회로의 단자 상에 침적되고, 집적 회로 상의 땜납의 흐름은 화학 기상 증착된 집적 회로 상의 유리 패시베이션(passivation) 내의 개구를 통해 노출되는 납땜 가능한 패드 크기에 의해 제한된다.
땜납 합금의 선택은 융점을 기초로 정의해져 왔다. 에폭시 또는 폴리이미드 회로 기판과 같은 유기 매개체는 공융점 주석/납 땜납(융점 183℃) 또는 납/인듐 땜납(융점 220℃)과 같은 보다 낮은 융점의 땜납 합금을 필요로 한다.
집적 회로를 기판에 접속시키기 위해, 워터 화이트 로진(water-white rosin) 또는 수용성 용제 중 하나가 적당한 위치에 집적 회로를 유지하기 위한 일시적인 접착제로서 기판 상에 도포된다. 이러한 조립품은 오븐 또는 노 내에서 기판에 다이를 접합시키는 리플로우 열 싸이클로 처리된다. 땜납의 표면 장력은 기판 단자들에 다이를 정렬시킨다. 리플로우 후에, 잔여 용제는 다이의 부식을 방지하도록 제거된다. 염소첨가, 불소첨가, 또는 탄화수소 솔벤트가 로진을 제거하는 데 사용되거나, 계면 활성제를 함유한 물이 수용성 용제를 제거하는 데 사용된다. 기판과 다이는 근접되어 있기 때문에(전형적으로 0.02 - 0.1 mm), 다이 하부로부터 잔여 용제를 제거하는 것은 복잡한 세정 절차와 상당한 시간 소비를 요하는 어려운 작업이다. 당 산업 분야에서는 모든 잔여 용제의 완전한 제거를 보장하는 것에 많은 노력을 기울여 왔다.
세정 후에, 상기 조립품은 전기적으로 테스트되고, 또한 환경적인 보호를 제공하기 위해 패키징이 추가된다. 패시베이션, 밀봉, 또는 덮개의 추가가 통상적인 방법이다. 밀봉의 경우에, 액체 중합체가 다이의 주위와 하부에 도포된다. 다이와 기판 사이의 매우 작은 갭은 모세관 현상에 의해 갭으로 유도되는 다이의 주변부 주위의 유기성 수지를 침적함으로써 충진된다. 현재까지, 선택된 유기성 수지는 실리콘과 에폭시였으며, 세라믹 기판으로의 우수한 부착성으로 인해 에폭시가 더 선호되어 왔다. 무기성 충진제의 추가는 칩과 기판 사이의 접합의 신뢰성을 향상시킨다. 그러나, 충진재의 존재는 충진 접착제의 유동성으로 인해 범프가 충진 접착제를 완전히 대치하지 못하므로 인해 전기적인 상호접속의 형성을 방해한다. 충진 접착제의 박막은 전형적으로 범프와 기판 상의 단자 사이에 유지되고, 이는 효과적인 접속을 방해한다. 플립칩 집적회로를 밀봉하는 향상된 방법이 플립칩과 기판 사이의 접합을 보다 신뢰성있도록 하기 위해 요구된다.
범프 플립칩 반도체 장치는 장치의 동작 표면이 회로 보유 기판(circuit carrying substrate)에 면하여 장치와 기판 사이에 갭이 형성되도록 회로 보유 기판에 부착된다. 플립칩은 동작 표면 상에 금 범프를 가지며, 이 범프는 일반적으로 첨형을 기지거나 범프 상에 첨단을 가진다. 회로 보유 기판은 금 범프의 위치에 대응하는 땜납 코팅 전기 패드를 구비하고 있다. 실리카 충진 접착제는 상기 장치와 기판 사이의 갭을 충진하고 동작 표면을 밀봉한다. 금 범프의 첨형은 범프가 땜납 패드까지 아래로 충진 접착제를 효과적으로 통과하는 것을 가능하게 한다. 그 다음에 금 범프는 땜납 패드에 납땜되어 신뢰성 있는 전기 접속을 제공한다. 보편적으로 언더필(underfill) 접착제로서 공지된 접착제는 본 기술 분야에 숙련된 자에게는 널리 공지되어 있다. 종래 기술에서, 접착제는 다이가 기판에 부착되기 이전이나 이후에 도포된다. 본 발명은 다이 부착 후에 언더필 접착제를 추가하는 것에 관련된 많은 문제점(예컨대, 다이 중심부의 빈 공간들)을 피하기 위해 기판으로의 다이 부착 이전에 접착제를 도포하는 방식을 따른다. 유용한 언더필 접착제 시스템의 몇 가지 예가 Gamota. et al.에 의한 미국 출원 Attorney Docket No. CM01212l, 제목 SELECTIVELY FILLED ADHESIVE FILM CONTAINING A FLUXING AGENT와, 미국 특허 5,128,746에 개시되어 있으며 이는 본 명세서에 참조로서 기재되어 있다. 이를 참조함으로써 용제(fluxing agent)를 포함한 언더필 접착제에 대한 추가 세부 사항과 납땜에 의한 플립칩 부착 기술에 대한 세부 사항을 알 수 있다. 본 명세서에 사용된, 전자 장치라는 용어는, 제한되는 것은 아니지만, 단일 반도체 집적 회로 다이, 상호접속 기판 상에 배치되고 그것에 접속된 하나 이상의 다이를 포함하는 모듈, 또는 플립칩이거나 다른 칩 또는 다른 모듈에 접착된 다이나 모듈의 혼성품을 포함한다.
도 1은 본 발명에 따른 충진 접착막을 가진 기판에 설치된 플립칩의 단면도.
도면의 주요 부분에 대한 부호의 설명
12 : 접착제
21 : 기판
22 : 범프
25 : 동작 표면
본 명세서는 신규한 것으로 여겨지는 본 발명의 특징을 한정하는 특허 청구의 범위로서 결론을 내렸지만, 본 발명은 첨부된 도면과 함께 다음의 상세한 설명을 참조함으로써 보다 잘 이해될 것이다. 도 1을 참조하면, 본 발명에 따라 기판에 설치된 첨형 범프를 가진 플립칩의 단면이 도시되어 있다. 도 1은 기판에 접속된 플립칩 집적 회로 다이로서의 전자 장치를 도시하고 있지만, 일반적으로 첨형 범프를 가진 다른 형태의 표면 실장 소자를 사용한 실시예도 본 발명의 범위 내에 포함된다는 것이 인식될 것이다. 장치(20)은 일반적으로 첨형 또는 그 단부가 첨형 부분을 가진 다수의 금 범프(22)로써 범핑(bumping)된다. 첨형 범프는 다양한 방법으로 형성될 수 있으며, 효과적인 것으로 알려진 한 방법은 종래의 스터드 범핑(stud bumping) 기술을 사용하는 것이다. 과거에, 당업자는 평탄한, 원형 표면을 가진 범프를 제작하는 데 상당한 노력을 기울였으며, 다른 형태의 범프는 그보다 못한 것으로 고려되어 왔다. 전통적인 원형 범프는 다이와 기판 사이에 접착제를 사용할 때 원형이 모든 충진 접착제를 효과적으로 대치하지 못하기 때문에 신뢰성있는 접속을 이루지 못한다는 것을 발견하였다. 그러나, 본 발명의 신규한, 첨형 범프는 모든 접착제를 효과적으로 대치하여, 신뢰성 있는 접합을 가능하게 한다.
플립칩 다이는 첨형 범프(22)들과 장치의 동작 표면(25)이 기판(21)에 면하고 기판 상의 땜납 코팅 전기 단자(27)의 패턴과 정렬된다. 본 명세서에 기재된 참조문헌에서 설명된 바와 같이, 실리카 충진제를 포함한 접착제(12)는 접착제가 장치의 범프 또는 기판 상의 상호접속 패드 위에 직접 배치되는 방식으로 전자 장치나 기판에 부착된다. 그 다음에 플립칩은 기판 상의 금속 패턴과 근접하게 접촉하도록 이동되어 충진 접착제(용제를 선택적으로 포함)가 장치의 범프(22)와 기판 상의 땜납 코팅 금속 패턴(27)에 묻게 된다. 범프는 첨형으로 되어 있고, 돌출된 형태이므로, 이들은 쉽게 두꺼운 접착제를 통과하여, 기판 패드와의 접촉을 제공하도록 실리카 충진제와 에폭시 수지를 대치한다. 용제 작용을 제공하는 것에 더하여, 접착제는 또한 리플로우 작업 이전에 적절한 위치에 전자 장치를 유지하는 접합력도 제공한다. 접착제는 완전히 경화되지 않았기 때문에, 얼마간의 접합력을 제공하여 기판 상의 표면 실장 장치들의 배치를 돕는 데 사용될 수 있다. 또한, 완전히 경화되었을 때, 접착제는 언더필 밀봉제로서의 역할을 하여 전자 장치의 동작 표면을 환경적으로 보호하게 된다.
그 다음에 상기 조립품은 종래의 방법으로 리플로우되고, 용제가 동작화되어 땜납 상의 어떠한 산화물도 감소시키며 땜납과 플립칩의 합금 접합을 가능하게 한다. 리플로우 공정 동안에, 접착제는 또한 고체 형태로 경화될 수 있다. 이러한 리플로우/경화 단계 동안에, 전자 장치는 접착제에 의해 한 측 상에 밀봉된다. 전형적으로, 경계 영역 내의 미충진 접착제는 요철을 형성하는 주변부 주위로 일정 범위만큼 유동됨으로써, 전자 장치의 주변부 주위에 연속적인 밀봉을 제공하여 환경적인 오염으로부터 동작 표면을 보호한다. 이로써, 추가 세정 또는 밀봉이 불필요하게 된다.
본 발명의 효과를 시험하기 위해, 플립칩 반도체 다이는 폴리이미드 수지가 주입된 조립 유리 매트로 제작된 종래의 인쇄 회로 기판에 부착된다. 리플로우 후에, 납땜된 플립칩 조립품은 -55℃ - +125℃의 열 싸이클링으로 처리된다. 본 발명에 따른 조립품은 800 싸이클 후까지 납땜 접합부 고장을 일으키지 않았으며 2600 싸이클의 평균 고장 시간을 나타내었다. 반대로, 실리카 충진제를 포함하지 않은 언더필 접착제로 제작된 플립칩 조립품은 단지 200 싸이클 후에 먼저 고장을 일으켰으며 400 싸이클의 평균 고장 시간을 나타내었다.
요약하면, 실리카 충진 언더필 밀봉제와 함께 첨형 범프를 사용하는 것은 플립칩 다이를 위한 신뢰성 있는 전기적 및 기계적 상호접속을 제공한다. 중량에 대해 20% - 85%인 충진 레벨의, 전형적인 실리카가 다수의 열 싸이클링 과정에서도 견디는 전기적 소자 조립품을 제작하기 위해 에폭시 수지와 함께 사용된다. 본 발명의 양호한 실시예가 도시되고 설명되었지만, 이로써 본 발명을 제한하지 않는다는 것은 자명할 것이다. 예를 들어, 2산화 티타늄, 산화 알루미늄, 산화 바륨 등과 같은 다른 불활성 충진제도 동일한 효과로서 사용될 수 있다. 금속 산화물을 감소시키거나 제거하는 유제도 에폭시 수지를 경화시키기 위한 가교(cross- linking) 작용제로서 작용할 수 있다. 본 기술분야에 숙련된 당업자는 첨부된 특허 청구의 범위로 정의된 본 발명의 본질 및 범위에서 벗어나지 않으면서 다른 수정, 변화, 변경, 대체, 및 등가물을 이룰 수 있을 것이다.

Claims (5)

  1. 제1 표면 상에 전반적으로 첨형(pointed shape)인 복수의 금 범프를 구비한 반도체 장치;
    상기 금 범프에 대응하는 복수의 땜납 코팅된 전기적인 단자들을 구비한 회로 보유 기판(circuit carrying substrate); 및
    실리카 충진 접착제를 포함하되, 상기 반도체 장치는 상기 제1 표면이 상기 회로 보유 기판에 면하도록 상기 회로 보유 기판 상에 배치되어 상기 반도체 장치와 상기 회로 보유 기판과의 사이에 갭이 형성되고, 상기 실리카 충진 접착제는 상기 갭을 충진하고 상기 제1 표면을 밀봉하며, 상기 금 범프들은 상기 접착제를 통과하여 상기 전기적인 단자들에 납땜된 것을 특징으로 하는 플립칩 부착물.
  2. 제1 표면 상에 한 부분이 첨형인 복수의 범프를 구비한 반도체 장치;
    상기 범프에 대응하는 복수의 전기적인 단자들을 구비한 회로 보유 기판; 및
    무기 충진제를 함유한 열 경화 접착제를 포함하되, 상기 반도체 장치는 상기 제1 표면이 상기 회로 보유 기판에 면하도록 상기 회로 보유 기판 상에 배치되어 상기 반도체 장치와 상기 회로 보유 기판과의 사이에 갭이 형성되고, 상기 열 경화 접착제는 상기 갭을 충진하도록 배치되며, 상기 첨형 범프들은 상기 열 경화 접착제를 통과하여 전기적인 단자들에 전기적 및 기계적으로 부착된 것을 특징으로 하는 플립칩 부착물.
  3. 제2항에 있어서, 상기 범프는 금인 것을 특징으로 하는 플립칩 부착물.
  4. 제2항에 있어서, 상기 접착제는 경화제 및 유제를 포함하는 것을 특징으로 하는 플립칩 부착물.
  5. 제4항에 있어서, 상기 경화제는 유제로서도 작용하는 것을 특징으로 하는 플립칩 부착물.
KR1019980000277A 1997-02-04 1998-01-08 플립칩 부착물 KR19980070399A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79482597A 1997-02-04 1997-02-04
US8/794,825 1997-02-04

Publications (1)

Publication Number Publication Date
KR19980070399A true KR19980070399A (ko) 1998-10-26

Family

ID=25163794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000277A KR19980070399A (ko) 1997-02-04 1998-01-08 플립칩 부착물

Country Status (2)

Country Link
KR (1) KR19980070399A (ko)
CN (1) CN1190260A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
US7394163B2 (en) 2000-04-25 2008-07-01 Fujitsu Limited Method of mounting semiconductor chip

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241846A (ja) * 1988-03-24 1989-09-26 Seiko Epson Corp バンプ電極の形成方法
KR900007092A (ko) * 1988-10-20 1990-05-09 다니이 아끼오 범프형성방법 및 그 장치
JPH04234126A (ja) * 1990-10-05 1992-08-21 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH04356935A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd 半導体装置のバンプ電極形成方法
JPH0766329A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241846A (ja) * 1988-03-24 1989-09-26 Seiko Epson Corp バンプ電極の形成方法
KR900007092A (ko) * 1988-10-20 1990-05-09 다니이 아끼오 범프형성방법 및 그 장치
JPH04234126A (ja) * 1990-10-05 1992-08-21 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH04356935A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd 半導体装置のバンプ電極形成方法
JPH0766329A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
US7394163B2 (en) 2000-04-25 2008-07-01 Fujitsu Limited Method of mounting semiconductor chip

Also Published As

Publication number Publication date
CN1190260A (zh) 1998-08-12

Similar Documents

Publication Publication Date Title
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
JP2589239B2 (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US5136365A (en) Anisotropic conductive adhesive and encapsulant material
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
US6566234B1 (en) Semiconductor flip-chip package and method for the fabrication thereof
US6969636B1 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
KR100294958B1 (ko) 반도체소자의장착구조
US20020089067A1 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US20040149479A1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
JPH08255965A (ja) マイクロチップモジュール組立体
WO2007096946A1 (ja) 実装体及びその製造方法
US20070202632A1 (en) Capacitor attachment method
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
WO2003044848A1 (en) Method of applying no-flow underfill
JP3477486B2 (ja) 電子部品の実装体の製造方法
KR19980070399A (ko) 플립칩 부착물
JP2001093925A (ja) Lsiパッケージの実装方法
JP2001085471A (ja) 電子部品の実装方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP2001267368A (ja) フリップチップ実装構造
WO2003075337A1 (en) Fluxless assembly of chip size semiconductor packages
JPS58103198A (ja) 電子部品の取付け方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application