CN1190260A - 倒装片安装 - Google Patents

倒装片安装 Download PDF

Info

Publication number
CN1190260A
CN1190260A CN98103716A CN98103716A CN1190260A CN 1190260 A CN1190260 A CN 1190260A CN 98103716 A CN98103716 A CN 98103716A CN 98103716 A CN98103716 A CN 98103716A CN 1190260 A CN1190260 A CN 1190260A
Authority
CN
China
Prior art keywords
flip
spare part
substrate
bearing substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98103716A
Other languages
English (en)
Inventor
丹尼尔·R·噶莫塔
罗伯特·W·佩尼斯
辛谢·M·迈尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1190260A publication Critical patent/CN1190260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种热固化粘接剂(12)包含一种惰性填充剂以减小粘接剂的热膨胀系数。一倒装片半导体管芯(20)具有尖形的凸点(22)使凸点可有效地穿透填充的粘接剂。当基板(21)上的焊料涂层(27)回流时,管芯上的倒装片凸点(22)与基板键合。

Description

倒装片安装
本申请涉及美国申请律师文摘No.CM01212L,标题为“包含助熔焊剂的选择填充的粘接薄膜”,由Gamota等人与本中请同时递交,受让人为Motorola公司。
本发明一般涉及电子线路,特别涉及电互连方法,尤其特别涉及倒装片安装到基板上的技术。
倒装片凸点技术的开发是为了消除手工引线键合的成本高、可靠性低和生产率低的缺点,并且以各种形式使用了大约20年。开始时期的低复杂性的集成电路通常具有外围触点,而较新的倒装片凸点技术,在其发展到全域阵列后,允许大大增加互连密度。控制熔塌芯片连接(C4)技术利用淀积在管芯上可润湿金属端子上的焊料凸点和基板上的焊料可润湿端子的匹配点。翻转的集成电路(倒装片)对准基板并且所有的连接通过回流焊同时完成。在控制熔塌法中,焊接凸点是淀积于集成电路的端子上,并且焊料在集成电路上的流动受到可焊焊盘的尺寸的限制,焊盘是通过在集成电路上经化学气相淀积形成的玻璃钝化层上开孔而暴露出来。
焊料合金的选择是根据熔点确定。为连接到有机载体如环氧树脂或聚酰亚胺,电路板要求使用低熔点的焊接合金,如易熔锡/铅焊料(熔点为183℃)或铅/铟焊料(熔点为220℃)。
为了将集成电路接合到基板上,将焊剂(水白松香或水溶焊剂)置于基板上作为临时粘接剂将集成电路保持到位。组件放在烘箱或炉子中经过回流热循环而使管芯与基板接合。焊料的表面张力使管芯与基板端子对准。回流之后,残余焊剂必须去掉以免腐蚀管芯。可使用氯化、氟化或碳氢溶剂去除松香,或使用加表面活性剂水去除水溶焊剂。由于管芯和基板的距离很接近(一般为0.02至0.1mm),从管芯下面去除残余焊剂是一项困难的操作工序,要求有成熟的清洗方法和花费相当多的时间。保证彻底的去除残余焊剂一直是业界多方努力的目标。
清洗后,对组件进行电测试,再进一步封装以提供环境保护。常用的方法是钝化、密封或增加一个盖板。在密封的情况下,在管芯的周围和下方使用一种液体聚合物。在管芯和基板之间的很小的缝隙会被淀积在管芯周围的有机树脂所填充。有机树脂是依靠毛细作用被吸入缝隙的。从过去的历史看,选用的有机树脂是硅酮和环氧树脂,而环氧树脂由于其对陶瓷基板的良好粘接性更受欢迎。加入无机填料可改善芯片和基板连接的可靠性。但是,填料的存在妨碍电互连的形成,因为填充的粘接剂的流变性使得凸点不能完全置换填充的粘接剂。填充粘接剂薄膜通常保留在凸点和基板的端子焊盘之间,而这会妨碍形成有效的连接。需要有一种改进的集成电路倒装封装法以便为倒装片和基板之间提供更佳更可靠的连接。
唯一的一幅附图示出的是采用根据本发明的填充粘接薄膜将倒装片安装于基板上时的剖视图。
带凸点的倒装片半导体器件安装在一带电路的基板上,安装时使器件的有源面朝向带电路的基板并在器件和基板之间形成一缝隙。在倒装片的有源面上有金凸点,并且凸点的形状一般为尖形或者是在凸点上有一个尖头。带电路的基板上的电焊盘上涂有焊料,电焊盘与金凸点的位置相对应。二氧化硅填充的粘接材料填充器件和基板之间的缝隙并且将有源面密封。金凸点的尖形形状使凸点可以有效地穿透填充的粘接剂向下到达焊盘。之后金凸点与焊盘焊接而形成可靠的电连接。
粘接剂,一般称为下填粘接剂,为本领域的专业人员所熟知。在现有技术中,粘接剂可在管芯安装到基板之前或之后施用。我们的发明沿用在管芯安装到基板之前施用粘接剂的方法,目的是避免在管芯安装之后加进下填粘接剂会产生的各种问题(例如管芯中央部的空隙)。有用的下填粘接剂系统的一些例子披露在相关美国申请律师文摘No.CM01212L,标题为“包含助熔焊剂的选择填充的粘接薄膜”,由Gamota等人提出,也披露在美国专利5,128,746之中,两者都为本发明所引证。读者可参考这些参考文献以了解包含助焊剂的下填粘接剂的附加细节和倒装焊安装技术的细节。这里所用的术语“电子器件”包括但不限于单片半导体集成电路管芯、包含位于或连接于互连基板上的一个或多个管芯的组件、或是由一个这种管芯或组件与采用倒装片或其他方式安装于其上的另一此种芯片或另一此种组件构成的混合组件。
虽然本说明书结尾处的权利要求确定了被认为是新颖的本发明的特点,但通过结合附图阅读下面的描述可以对本发明有更好的了解。下面参看附图。附图中示出一个带有尖凸点的倒装片按照本发明的技术安装于基板之上的剖视图。应该了解,虽然附图示出的电子器件是倒装集成电路管芯连接于基板的情况,采用其他类型的通常具有尖凸点的表面安装元件的实施例也包括在本发明的范围之内。器件20具有多个金凸点22,其形状一般为尖形或者是在端部有一个尖头。尖头凸点的形成可有各种方式,但我们发现最有效的方式是采用通常的支柱(stud)凸点技术。过去实践人员一直很挑剔地力图将凸点制作成具有光滑的圆形表面,并且一直认为其他形状为不合格。而我们发现,在管芯和基板之间采用填充粘接剂时,传统的圆形凸点并不能获得可靠的连接,因为圆形不能有效地置换全部的填充粘接剂。但是,我们的新的、尖形凸点可以有效地置换全部的粘接剂,从而实现可靠的连接。
倒装片管芯的位置选择要使器件的尖形凸点22和有源面25朝向基板21并与基板上的涂有焊料的电气端子27的图形对准。如在援引的参考文献中所述,包含二氧化硅填充剂的粘接剂12不是附在电子器件上,就是附在基板上,其连接方式为粘接剂直接贴在器件的凸点之上或是基板的互连焊盘之上。然后使倒装片运动而达到与基板上的金属化图形紧密接触,结果填充的粘接剂(其中可选用助焊剂)润湿器件的凸点22和基板上的涂有焊料的金属化图形27。因为凸点具有尖的突出形状,它们很容易穿透厚的粘接剂,充分置换二氧化硅填充剂和环氧树脂以提供与基板焊盘的接触。除了提供助熔作用之外,粘接剂还可以提供“附着”力用于在回流操作之前使电子器件保持在原位。因为粘接剂未全部固化,它可提供某种附着效果并且有助于使表面安装器件安置于基板上面。而且,粘接剂完全固化后可作为下填密封剂来保护电子器件的有源表面。
然后采用通常的方式对此组件进行回流,使助焊剂活化,减少焊料上的任何氧化物并使焊料合金到倒装片上。在回流过程中,粘接剂也可以固化成为固体形式。在此回流/固化步骤中,此电子器件在一侧上被粘接剂密封。通常,边界区中的未填充粘接剂在一定程度上在周边附近流出形成半月形,并从而围绕着电子器件的外围提供连续的密封以保护有源面免于环境污染。这样就不需要进一步的清洗或封装操作。
为了检验本发明的效用,将一片倒装片半导体管芯键合到通常的由浸渍聚酰亚胺树脂的玻璃纤维制作的印刷电路板上。回流后,使焊接好的倒装片组件经受-55℃至+125℃的热循环。按照本发明制作的组件一直到800次循环不会出现焊点连接失效,平均无故障时间为2600次循环。而采用不包含二氧化硅填充物的下填粘接剂制作的倒装片组件在刚刚经过200次循环就出现第一次失效,其平均无故障时间仅为400次循环。
总之,采用尖形凸点结合二氧化硅填充的下填密封材料可使倒装片管芯获得可靠的电互连和机械互连。重量占20%-80%的填充料,通常为二氧化硅,与环氧树脂结合使用可制作出能够承受大量次数热循环的电气元件组件。虽然图示和描述的是本发明的优选实施例,但是很清楚本发明并不局限于此。比如,采用其他的惰性填充剂,如二氧化钛、氧化铝、氧化钡等等,也可获得同样的效果。用于减少或去除金属氧化物的助熔焊剂也可起交联剂的作用使环氧树脂固化。对于专业技术人士,在不脱离所附的权利要求所限定的本发明的精神和范围的条件下,可以实现各种修改、改变、变更、替换和制造其等效产品。

Claims (10)

1.一种倒装片备件,其构成包括:
一半导体器件,其第一表面具有多个金凸点,这些凸点一般是尖形;
电路承载基板,其上设置有多个与金凸点相对应的涂有焊料的电气端子;
位于电路承载基板上的半导体器件,其第一面朝向电路承载基板并在半导体器件和电路承载基板之间形成一缝隙;
二氧化硅填充的粘接剂材料,用于填充缝隙和密封第一表面;
穿透粘接剂并与电气端子焊接起来的金凸点。
2.如权利要求1所述的倒装片备件,其中二氧化硅填充剂组成为占粘接剂重量的20%和85%之间。
3.一种倒装片备件,其构成包括:
半导体器件,其第一表面具有多个金凸点,这些凸点的一端是尖形;
电路承载基板,其上设置有多个与金凸点相对应的电气端子;
位于电路承载基板上的半导体器件,其第一面朝向电路承载基板并在半导体器件和电路承载基板之间形成一缝隙;
包含一种用来填充缝隙的无机填充料的热固化粘接材料;
穿透热固化粘接剂使凸点与电气端子进行电连接和机械连接的尖形凸点。
4.如权利要求3所述的倒装片备件,其中的凸点为金凸点。
5.如权利要求3所述的倒装片备件,其中的电气端子为焊料。
6.如权利要求3所述的倒装片备件,其中的无机填充剂为二氧化硅。
7.如权利要求3所述的倒装片备件,其中的热固化粘接剂为环氧树脂粘接剂。
8.如权利要求7所述的倒装片备件,其中的环氧树脂粘接剂包含固化剂和助熔焊剂。
9.如权利要求8所述的倒装片备件,其中的固化剂也用作助熔焊剂。
10.如权利要求8所述的倒装片备件,其中的助熔焊剂存在的数量足以从基板上的互连点去除氧化物涂层。
CN98103716A 1997-02-04 1998-01-26 倒装片安装 Pending CN1190260A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79482597A 1997-02-04 1997-02-04
US794,825 1997-02-04

Publications (1)

Publication Number Publication Date
CN1190260A true CN1190260A (zh) 1998-08-12

Family

ID=25163794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98103716A Pending CN1190260A (zh) 1997-02-04 1998-01-26 倒装片安装

Country Status (2)

Country Link
KR (1) KR19980070399A (zh)
CN (1) CN1190260A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
JP2001308145A (ja) 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241846A (ja) * 1988-03-24 1989-09-26 Seiko Epson Corp バンプ電極の形成方法
JP2532615B2 (ja) * 1988-10-20 1996-09-11 松下電器産業株式会社 バンプ形成方法
NL9002163A (nl) * 1990-10-05 1992-05-06 Philips Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
JPH04356935A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd 半導体装置のバンプ電極形成方法
JPH0766329A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR19980070399A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US7408264B2 (en) SMT passive device noflow underfill methodology and structure
US5925936A (en) Semiconductor device for face down bonding to a mounting substrate and a method of manufacturing the same
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
US7902678B2 (en) Semiconductor device and manufacturing method thereof
US5641113A (en) Method for fabricating an electronic device having solder joints
US5805422A (en) Semiconductor package with flexible board and method of fabricating the same
KR100475324B1 (ko) 용융제를함유하는선택적충전형접착막
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP3836349B2 (ja) 半導体装置およびその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2003100810A (ja) 半導体装置とその製造方法
JP3565092B2 (ja) 半導体装置の製造方法
CN1190260A (zh) 倒装片安装
JP3857574B2 (ja) 半導体装置及びその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH0551179B2 (zh)
JP3006957B2 (ja) 半導体装置の実装体
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP3703807B2 (ja) 半導体装置
JPH1098077A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication