JPH01241846A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPH01241846A JPH01241846A JP63069985A JP6998588A JPH01241846A JP H01241846 A JPH01241846 A JP H01241846A JP 63069985 A JP63069985 A JP 63069985A JP 6998588 A JP6998588 A JP 6998588A JP H01241846 A JPH01241846 A JP H01241846A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- metal
- bump electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置より外部へ電気的接続を取るバン
プ電極の形成方法に関する。
プ電極の形成方法に関する。
従来のバンプ電極構造は、５ｏｌｉｄ ５ｔａｔｅ Ｔ
ｅｃｈｎ。
ｅｃｈｎ。
１ｏｇｙ Ａｐｒｉｌ １９８０版 Ｐ２６よりＰ３１
にある様に、必要な回路を形成した半導体基板に、まず
、バンプ下バリア金属膜を形成し、しかる後に、バンプ
形成のためのフォトレジストパターンを形成し、このレ
ジストをマスクとしてバンプ電極を選択的に形成する。
にある様に、必要な回路を形成した半導体基板に、まず
、バンプ下バリア金属膜を形成し、しかる後に、バンプ
形成のためのフォトレジストパターンを形成し、このレ
ジストをマスクとしてバンプ電極を選択的に形成する。
この後、不必要な部分のバンプ下バリア金属膜をエツチ
ング除去して、第２図にある様な構造とするバンプ電極
であった。
ング除去して、第２図にある様な構造とするバンプ電極
であった。
［発明が解決しようとする課題１
この電極構造は、バンプ形成用レジストパターンのため
にバンプ下部の接着面積が小さく、上部のバンプ部分が
大きい、下のくびれ型であり、バンプ電極の下地に対す
る接着強度が十分に取れないという問題点があった。こ
れは特に高密度実装のために、バンプサイズを小さくし
、バンプピッチを狭めた時に問題となっていた。
にバンプ下部の接着面積が小さく、上部のバンプ部分が
大きい、下のくびれ型であり、バンプ電極の下地に対す
る接着強度が十分に取れないという問題点があった。こ
れは特に高密度実装のために、バンプサイズを小さくし
、バンプピッチを狭めた時に問題となっていた。
また、下くびれ型の形状は、ギヤグボンディング時に、
フィンガーの合せがずれると荷重が片寄りバンプを破壊
する問題点もあった。
フィンガーの合せがずれると荷重が片寄りバンプを破壊
する問題点もあった。
本発明はこの様な問題点を解決するもので、その目的と
するところは、バンプ電極が下くびれ型とならない構造
を提供することにある。
するところは、バンプ電極が下くびれ型とならない構造
を提供することにある。
［課題を解決するための手段］
本発明のバンプ電極は、基板に１、バンプ電極となる金
属を全面、あるいは一部分に形成した後、前記金属を選
択的にエツチングし、必要なバンプ形状を得ることを特
徴とする。
属を全面、あるいは一部分に形成した後、前記金属を選
択的にエツチングし、必要なバンプ形状を得ることを特
徴とする。
［実 施 例］
以下、本発明について実施例に基づき詳細に説明する。
第１図は本発明の実施例を示すバンプ電極の主要断面図
であり、１は基板、２は絶縁膜、３は保護膜、４は金属
配線、５はバリア膜、６はバンプ金属である。また、第
３図から第６図は本発明の実施例を示すバンプ電極の形
成工程を示す断面図である。第３図に示す様に、半導体
基板ｌ上に絶縁膜２を形成し、さらに必要な金属配線４
を形成し、保護膜３を部分的に開口した外部接続電極部
に、まずバリア膜５を全面に形成する。このバリア膜は
、上に形成するバンプ金属との関係により２層又は２層
以上の層数て必要な厚みに形成する。次にこのバリア膜
５上にバンプ金ｒｊＡ８を必要な厚さで形成する。この
バンプ金属８の形成は電気メツキ法、スパッタ法等金属
の種類により最適の方法で行なうことができる。本実施
例では、メツキ法による金メツキ層の例を示しである。
であり、１は基板、２は絶縁膜、３は保護膜、４は金属
配線、５はバリア膜、６はバンプ金属である。また、第
３図から第６図は本発明の実施例を示すバンプ電極の形
成工程を示す断面図である。第３図に示す様に、半導体
基板ｌ上に絶縁膜２を形成し、さらに必要な金属配線４
を形成し、保護膜３を部分的に開口した外部接続電極部
に、まずバリア膜５を全面に形成する。このバリア膜は
、上に形成するバンプ金属との関係により２層又は２層
以上の層数て必要な厚みに形成する。次にこのバリア膜
５上にバンプ金ｒｊＡ８を必要な厚さで形成する。この
バンプ金属８の形成は電気メツキ法、スパッタ法等金属
の種類により最適の方法で行なうことができる。本実施
例では、メツキ法による金メツキ層の例を示しである。
しかる後、第５図に示す様に、バンプ金属層８上にフォ
トレジストを必要な形状に公知の方法で形成する。次に
このフォトレジストパターン９をマスクに下のバンプ金
属層８を選択的にエツチングを行なう。本実施例の第８
図では、薬液を使用した場合を示してあり、台形のバン
プが形成される。
トレジストを必要な形状に公知の方法で形成する。次に
このフォトレジストパターン９をマスクに下のバンプ金
属層８を選択的にエツチングを行なう。本実施例の第８
図では、薬液を使用した場合を示してあり、台形のバン
プが形成される。
薬液の代りにドライエツチングを用いれば異方性のエツ
チングが行なわれ垂直な壁面を持つパーティカルバンプ
が形成できる。
チングが行なわれ垂直な壁面を持つパーティカルバンプ
が形成できる。
〔発明の効果１
以上述べた様に本発明によれば、台形、又は直方体形状
のバンプ電極を形成することができ、従来の様な下くび
れ型のバンプ電極にある、バンプ上部の面積に比べ、下
部の接着面の方が小さくなり接着強度が十分に取れない
様な問題はなくなるものである。また、ギヤグボンディ
ング時に、フィンガーの合せがずれた場合でも、荷重の
集中が起こりにくく、バンプ下の破壊を防止できるとい
う効果も有するものである。
のバンプ電極を形成することができ、従来の様な下くび
れ型のバンプ電極にある、バンプ上部の面積に比べ、下
部の接着面の方が小さくなり接着強度が十分に取れない
様な問題はなくなるものである。また、ギヤグボンディ
ング時に、フィンガーの合せがずれた場合でも、荷重の
集中が起こりにくく、バンプ下の破壊を防止できるとい
う効果も有するものである。
本発明の効果は、高密度実装のためにバンプサイズを小
さくした時に大きくあられれ、今後の技術として有望な
ものである。
さくした時に大きくあられれ、今後の技術として有望な
ものである。
第１図は本発明のバンプ電極の一実施例を示す断面図。
第２図は従来のバンプ電極を示す断面図。
第３〜第６図は本発明の実施例を示すバンプ電極の形成
工程を示す断面図。 ｌ・・・半導体基板 ２・・・絶縁膜 ３・・・保護膜 ４・・・金属配線 ５・ ・ ・バリア膜 ６．７・・・バンプ電極 ８・・・バンプ金属層 ９・・・フォトレジストパターン 以上 出願人 セイコーエプソン株式会社
工程を示す断面図。 ｌ・・・半導体基板 ２・・・絶縁膜 ３・・・保護膜 ４・・・金属配線 ５・ ・ ・バリア膜 ６．７・・・バンプ電極 ８・・・バンプ金属層 ９・・・フォトレジストパターン 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 外部接続用電極にバンプ電極が設けられた半導体装置
のバンプ電極の形成方法において、バンプ電極となる金
属を全面、あるいは一部分に形成した後、前記金属を選
択的にエッチングを行ない前記バンプ電極を成形したこ
とを特徴とするバンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069985A JPH01241846A (ja) | 1988-03-24 | 1988-03-24 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069985A JPH01241846A (ja) | 1988-03-24 | 1988-03-24 | バンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241846A true JPH01241846A (ja) | 1989-09-26 |
Family
ID=13418472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069985A Pending JPH01241846A (ja) | 1988-03-24 | 1988-03-24 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070399A (ko) * | 1997-02-04 | 1998-10-26 | 존에이치.무어 | 플립칩 부착물 |
-
1988
- 1988-03-24 JP JP63069985A patent/JPH01241846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070399A (ko) * | 1997-02-04 | 1998-10-26 | 존에이치.무어 | 플립칩 부착물 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8119516B2 (en) | Bump structure formed from using removable mandrel | |
| US7365006B1 (en) | Semiconductor package and substrate having multi-level vias fabrication method | |
| US8299368B2 (en) | Interconnection element for electric circuits | |
| US9345143B2 (en) | Method of fabricating a wiring board | |
| US6271597B1 (en) | Methods for forming electrically conductive interconnections and electrically interconnected substrates | |
| US9848490B2 (en) | Solder in cavity interconnection technology | |
| US5436199A (en) | Pillar alignment and formation process | |
| DE10120408A1 (de) | Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US3918148A (en) | Integrated circuit chip carrier and method for forming the same | |
| TWI254390B (en) | Packaging method and structure thereof | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| JPH01241846A (ja) | バンプ電極の形成方法 | |
| TWI756786B (zh) | 基板結構及其製法 | |
| CN108630559A (zh) | 晶圆键合方法以及晶圆键合结构 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| KR100584003B1 (ko) | 적층 칩 패키지의 제조 방법 | |
| CN221079992U (zh) | 封装结构 | |
| US20240055274A1 (en) | Semiconductor package carrier board structure and manufacturing method thereof | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS61284991A (ja) | アルミニウム／銅複合箔張基板の回路形成法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPH0377326A (ja) | バンプ電極形半導体装置 | |
| JPH0244145B2 (ja) |