KR101097984B1 - 샤키 다이오드 및 그 제조방법 - Google Patents
샤키 다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR101097984B1 KR101097984B1 KR1020100027059A KR20100027059A KR101097984B1 KR 101097984 B1 KR101097984 B1 KR 101097984B1 KR 1020100027059 A KR1020100027059 A KR 1020100027059A KR 20100027059 A KR20100027059 A KR 20100027059A KR 101097984 B1 KR101097984 B1 KR 101097984B1
- Authority
- KR
- South Korea
- Prior art keywords
- isolation layer
- substrate
- well
- device isolation
- guard ring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000002955 isolation Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 241000251730 Chondrichthyes Species 0.000 claims abstract description 71
- 239000012535 impurity Substances 0.000 claims description 131
- 238000005468 ion implantation Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 238000005516 engineering process Methods 0.000 description 44
- 230000000694 effects Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
본 발명은 샤키 다이오드에 관한 것으로, 기판에 형성된 제2도전형의 딥웰; 상기 기판에 형성되어 링형태를 갖는 소자분리막; 상기 소자분리막의 내측벽을 따라 상기 딥웰에 형성된 제1도전형의 가드링; 상기 소자분리막의 외측벽을 따라 상기 딥웰에 형성된 제2도전형의 웰; 상기 기판상에 형성되어 상기 딥웰 및 상기 가드링과 연결된 애노드전극; 및 상기 기판상에 형성되어 상기 웰과 연결된 캐소드전극을 포함하고, 상기 가드링 일부가 상기 소자분리막과 중첩되는 샤키 다이오드를 제공하며, 상술한 본 발명에 따르면, 순방향특성, 누설전류특성 및 내압특성을 확보함과 동시에 다이/웨이퍼별로 균일한 특성을 구현할 수 있는 샤키 다이오드를 제공할 수 있는 효과가 있다.
Description
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 샤키 다이오드(Schottky Diode) 및 그 제조방법에 관한 것이다.
반도체 장치에서 스위칭소자 또는 정류소자로 많이 사용되는 샤키 다이오드는 반도체와 금속이 결합된 다이오드로서 일반적은 PN접합다이오드에 비하여 우수한 고속 스위칭 특성을 갖는다. 이는 샤키 다이오드에 순방향전압을 인가한 경우에 PN접합다이오드와 달리 소수 캐리어 주입(Minority Carrier Injection, MIC)이 발생하지 않기 때문이다. 즉, 샤키 다이오드는 소수 캐리어가 아닌 다수 캐리어에 의해서 전류가 흐르며, 이로 인해 축적효과가 없어 역 회복시간이 매우 짧은 장점을 갖는다. 반면에, 샤키 다이오드는 다수 캐리어에 의해서 전류가 흐르기 때문에 큰 전류(또는 전압)를 제어하기 어렵다는 단점이 있다. 따라서, 최근에는 고속 스위칭 특성을 구현함과 동시에 큰 전류를 제어하기 위하여 가드링(Guard Ring)을 구비하는 샤키 다이오드가 주로 사용되고 있다.
도 1은 제1종래기술에 따른 샤키 다이오드를 도시한 단면도이고, 도 2a 및 도 2b는 제1종래기술에 따른 샤키 다이오드의 문제점을 나타낸 도면이다.
도 1을 참조하여 제1종래기술에 따른 샤키 다이오드를 살펴보면, 기판(11)에 형성된 N형의 딥웰(deep well, 12), 기판(11)에 형성된 소자분리막(22), 소자분리막(22) 외측 딥웰(12)에 형성된 N형의 웰(16), 웰(16)에 연결된 캐소드전극(17), 소자분리막(22) 내측 딥웰(12)에 형성되고, 소자분리막(22)과 소정 간격 이격된 P형의 가드링(20), 딥웰(12) 및 가드링(20)에 연결된 애노드전극(21)을 포함한다. 이때, 가드링은 기판(11) 표면에 형성된 P형의 제1불순물영역(19)과 제1불순물영역(19) 아래 형성되고, 제1불순물영역(19)보다 낮은 불순물 도핑농도를 갖는 P형의 제2불순물영역(18)을 포함한다.
하지만, 제1종래기술에 따른 샤키 다이오드 도 1의 도면부호 'A'와 응력(stress) 집중도를 나타낸 시뮬레이션 이미지인 도 2a의 도면부호 'A'에 나타낸 바와 같이 소자분리막(22)으로부터 가드링(20)이 소정 간격 이격되어 배치되기 때문에 소자분리막(22)과 가드링(20) 사이에 응력이 집중되는 문제점이 있다. 이처럼, 소자분리막(22)과 가드링(20) 사이에 응력이 집중되면, 응력이 집중되는 지점(point)을 따라서 누설전류가 쉽게 흐르는 문제점을 발생시킨다. 또한, 제1종래기술에 따른 샤키 다이오드를 제조함에 있어서, 소자분리막(22)과 가드링(20) 사이의 간격을 제어하기가 어렵기 때문에 다이/웨이퍼(die/wafer 또는 die/lot) 별로 누설전류값 변동(variation)이 심하게 발생하는 문제점이 있다.
또한, 제1종래기술에 따른 샤키 다이오드는 도 1의 도면부호 'B' 및 웨이퍼내 각각의 다이별 역바어스 전류(즉, 누설전류)를 측정한 도 2b에 나타낸 바와 같이, 가드링(20)이 딥웰(12)보다 매우 높은 불순물 도핑농도를 갖는 제1불순물영역(19)을 포함하기 때문에 딥웰(12)과 제1불순물영역(19) 사이의 큰 불순물 도핑농도 차이에 기인한 누설전류가 발생하는 문제점이 있으며, 상술한 누설전류는 다이/웨이퍼 별로 누설전류값의 변동이 심하게 발생하는 문제점이 있다. 아울러, 딥웰(12)과 제1불순물영역(19) 사이의 큰 불순물 도핑농도 차이에 의하여 샤키 다이오드의 내압(Breakdown Voltage) 즉, 큰 전압(또는 전류)를 견딜수 있는 능력이 저하되는 문제점이 있다. 참고로, 도 2b의 (A)는 웨이퍼상 다이의 위치를 표시한 도면이고, 도 2b의 (B)는 제1종래기술에 따른 샤키 다이오드에 역바이서를 인가했을 때 발생된 누설전류를 각 다이별로 정리한 전류-전압 그래프이다.
상술한 제1종래기술에 따른 문제점을 해결하기 위해 다음과 같은 제2종래기술에 따른 샤키 다이오드가 제안되었다.
도 3은 제2종래기술에 따른 샤키 다이오드를 도시한 단면도이다.
도 3을 참조하여 제2종래기술에 따른 샤키 다이오드를 살펴보면, 기판(31)에 형성된 N형의 딥웰(32), 기판(31)에 형성된 소자분리막(42), 소자분리막(42) 외측 딥웰(32)에 형성된 N웰(36), N웰(36)에 연결된 캐소드전극(37), 소자분리막(42) 내측 딥웰(32)에 형성되고, N웰(36) 및 소자분리막(42)에 접하는 P웰(40), 딥웰(32) 및 P웰(40)에 연결된 애노드전극(41)을 포함한다. 이때, P웰(40)이 가드링으로 작용하며, 제1종래기술에 따른 제1불순물영역(19)보다 낮은 불순물 도핑농도를 갖는다.
상술한 제2종래기술은 제1종래기술에 비하여 소자분리막(42)과 가드링으로 작용하는 P웰(40)이 서로 접하기 때문에 이들 사이에 응력이 집중되는 것(도 3의 도면부호 'A' 및 도 4a 참조)과 제1종래기술의 가드링(20)보다 낮은 불순물 도핑농도를 갖기 때문에 딥웰(32)과 P웰(40) 사이의 불순물 도핑농도 차이에 기인한 누설전류 발생을 감소시킬 수 있다. 참고로, 도 4a는 소자분리막과 가드링 사이의 응력 집중도를 나타낸 시뮬레이션 이미지로 제1종래기술과 제2종래기술을 비교하여 나타낸 것이다.
하지만, 제2종래기술에 따른 샤키 다이오드는 도 3의 도면부호 'C' 및 도 4b에 나타낸 바와 같이, N웰(36)과 P웰(40)이 접하는 경계면에 응력이 집중되어 샤키 다이오드의 내압이 감소하는 문제점이 있다. 참고로, 도 4b는 제1종래기술에 따른 샤키 다이오드의 내압과 제2종래기술에 따른 샤키 다이오드의 내압을 비교한 전류-전압 그래프로 제1종래기술에 따른 샤키 다이오드의 내압이 25.3(V) 인데 반해, 제2종래기술에 따른 샤키 다이오드의 내압이 21.6(V)로 감소한 것을 확인할 수 있다.
또한, 제2종래기술은 도 3의 도면부호 'B' 및 도 4c 및 도 4d에 나타낸 바와 같이, 가드링으로 작용하는 P웰(40)과 캐소드전극(37)에 연결된 N웰(36)이 서로 연결됨에 따라 애노드전극(41)으로부터 캐소드전극(37) 사이의 전류경로(current path)가 제1종래기술보다 증가하여(또는 길어져서) 샤키 다이오드의 순방향특성이 저하되는 문제점을 유발한다. 참고로, 도 4c는 제1종래기술에 따른 샤키 다이오드의 전류경로와 제2종래기술에 따른 샤키 다이오드의 전류경로를 비교하여 도시한 이미지이고, 도 4d는 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드의 순방향특성을 나타낸 전류-전압 그래프이다.
정리하면, 샤키 다이오드의 순방향특성, 누설전류특성 및 내압특성을 확보함과 동시에 다이/웨이퍼별로 균일한 특성을 구현할 수 있는 샤키 다이오드 및 그 제조방법에 대한 연구가 절실히 필요하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 순방향특성, 누설전류특성 및 내압특성을 확보함과 동시에 다이/웨이퍼별로 균일한 특성을 구현할 수 있는 샤키 다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 기판에 형성된 제2도전형의 딥웰; 상기 기판에 형성되어 링형태를 갖는 소자분리막; 상기 소자분리막의 내측벽을 따라 상기 딥웰에 형성된 제1도전형의 가드링; 상기 소자분리막의 외측벽을 따라 상기 딥웰에 형성된 제2도전형의 웰; 상기 기판상에 형성되어 상기 딥웰 및 상기 가드링과 연결된 애노드전극; 및 상기 기판상에 형성되어 상기 웰과 연결된 캐소드전극을 포함하고, 상기 가드링 일부가 상기 소자분리막과 중첩되는 샤키 다이오드를 제공한다.
상기 기판 상부면을 기준으로 상기 가드링의 깊이는 상기 소자분리막의 깊이보다 작은 것이 바람직하다.
상기 기판 상부면을 기준으로 상기 소자분리막의 깊이는 상기 웰의 깊이보다 작은 것이 바람직하다. 이때, 상기 웰의 하부영역이 상기 소자분리막의 저면 일부를 감싸는 구조를 가질 수 있다.
상기 웰은 상기 기판표면에서 깊이방향으로 갈수록 불순물의 도핑농도가 감소하는 것이 바람직하다. 구체적으로, 상기 웰은 상기 캐소드전극과 접하는 제2도전형의 제3불순물영역; 상기 제3불순물영역 하부에 형성된 제2도전형의 제2불순물영역; 및 상기 제2불순물영역 하부에 형성된 제2도전형의 제1불순물영역을 포함하고, 상기 제3불순물영역의 불순물 도핑농도가 가장 높고, 상기 제1불순물영역의 불순물 도핑농도가 가장 낮은 구조를 가질 수 있다.
상기 애노드전극 및 캐소드전극은 금속실리사이드막을 포함할 수 있다.
상기 제1도전형과 제2도전형은 서로 상보적인 도전형으로 제1도전형은 P형이고, 제2도전형은 N형일 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 제2도전형의 딥웰이 형성된 기판에 링형태의 소자분리막을 형성하는 단계; 상기 소자분리막의 외측벽을 따라 상기 딥웰에 제2도전형의 웰을 형성하는 단계; 상기 소자분리막의 내측벽을 따라 상기 딥웰에 제1도전형의 가드링을 형성하괴, 상기 가드링의 일부가 상기 소자분리막과 중첩되도록 형성하는 단계; 및 상기 기판 상에 상기 딥웰 및 상기 가드링과 연결된 애노드전극을 형성함과 동시에 상기 웰과 연결된 캐소드전극을 형성하는 단계를 포함하는 샤키 다이오드 제조방법을 제공한다.
상기 가드링의 깊이는 상기 소자분리막의 깊이보다 작게 형성하는 것이 바람직하다.
상기 웰의 깊이는 상기 소자분리막의 깊이보다 크게 형성하는 것이 바람직하다. 이때, 상기 웰의 하부영역이 상기 소자분리막의 저면 일부를 감싸도록 형성할 수 있다.
상기 웰은 상기 기판표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 형성하는 것이 바람직하다. 구체적으로, 상기 웰을 형성하는 단계는, 상기 기판 상에 상기 소자분리막의 외측 상기 딥웰을 오픈하는 이온주입마스크를 형성하는 단계; 상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 딥웰에 제1불순물영역을 형성하는 단계; 상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 제1불순물영역의 상부영역에 상기 제1불순물영역보다 높은 불순물 도핑농도를 갖는 제2불순물영역을 형성하는 단계; 및 상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 제2불순물영역의 상부영역에 상기 제2불순물영역보다 높은 불순물 도핑농도를 갖는 제3불순물영역을 형성하는 단계를 포함할 수 있다.
상기 가드링을 형성하는 단계는, 상기 기판 상에 소자분리막 내측의 상기 딥웰 및 상기 딥웰과 접하는 소자분리막의 일부 오픈하는 이온주입마스크를 형성하는 단계; 및 상기 이온주입마스크를 이온주입장벽으로 제1도전형의 불순물을 이온주입하는 단계를 포함할 수 있다.
상기 애노드전극 및 캐소드전극을 형성하는 단계는, 상기 기판 전면에 금속막을 증착하는 단계; 열처리를 실시하여 상기 기판과 상기 금속막 사이를 반응시켜 금속실리사이드막을 형성하는 단계; 및 미반응 상기 금속막을 제거하는 단계를 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 기판 상부면을 기준으로 가드링의 깊이가 소자분리막의 깊이보다 작고, 웰의 깊이가 소자분리막의 깊이보다 크기 때문에 애노드전극과 캐소드전극 사이의 전류경로가 증가하는 것을 방지하여 샤키 다이오드의 순방향특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 기판 표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 제1 내지 제3불순물영역이 적층된 구조를 가짐으로써, 샤키 다이오드의 순방향특성을 향상시킬 수 있는 효과가 있다. 또한, 내압이 감소하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 가드링이 소자분리막과 일부 중첩되는 구조를 갖기 때문에 이들이 접하는 경계지역에 응력이 집중되는 것을 방지하여 응력 집중에 기인한 누설전류의 발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 서로 상보적인 도전형을 갖는 가드링과 웰이 서로 접하지 않기 때문이 이들이 접하는 계면에 응력이 집중됨에 기인한 누설전류의 발생을 방지할 수 있는 효과가 있다. 또한, 내압이 감소하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 가드링과 딥웰 사이의 불순물 도핑농도 차이를 최소화시킴으로써, 이들 사이의 불순물 도핑농도 차이에 기인한 누설전류의 발생을 방지할 수 있는 효과가 있다. 또한, 내압이 감소하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 다이/웨이퍼 별로 상술한 특성이 균일한 샤키 다이오드를 제공할 수 있는 효과가 있다.
도 1은 제1종래기술에 따른 샤키 다이오드를 도시한 단면도.
도 2a는 제1종래기술에 따른 샤키 다이오드의 소자분리막과 가드링 사이의 응력 집중도를 나타낸 시뮬레이션 이미지.
도 2b는 제1종래기술에 따른 샤키 다이오드의 다이별 누설전류 특성을 나타낸 전류-전압 그래프.
도 3은 제2종래기술에 따른 샤키 다이오드를 도시한 단면도.
도 4a는 소자분리막과 가드링 사이의 응력 집중도를 나타낸 이미지로 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드를 비교하여 나타낸 이미지.
도 4b는 제1종래기술에 따른 샤키 다이오드의 내압과 제2종래기술에 따른 샤키 다이오드의 내압을 비교한 전류-전압 그래프.
도 4c는 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드에서 애노드전극과 캐소드전극 사이의 전류경로를 비교하여 도시한 이미지.
도 4d는 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드 사이의 순방향특성을 나타낸 전류-전압 그래프.
도 5a는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 평면도.
도 5b는 본 발명의 일실시예에 따른 샤키 다이오드를 도 5a에 도시된 X-X'절취선을 따라 도시한 단면도.
도 6a 내지 도 6e는 본 발명의 일실시예에 따른 샤키 다이오드의 제조방법을 도 5a에 도시된 X-X'절취선을 따라 도시한 공정단면도.
도 7a 내지 도 7d는 비교예를 위한 샤키 다이오드를 도시한 단면도로, 도 7a는 제1종래기술, 도 7b는 제2종래기술(1), 도 7c는 제2종래기술(2), 도 7d는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 단면도.
도 8a는 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 특성을 측정한 웨이퍼내 다이 분포를 나타낸 웨이퍼맵.
도 8b 내지 도 8g는 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 특성을 측정한 그래프.
도 2a는 제1종래기술에 따른 샤키 다이오드의 소자분리막과 가드링 사이의 응력 집중도를 나타낸 시뮬레이션 이미지.
도 2b는 제1종래기술에 따른 샤키 다이오드의 다이별 누설전류 특성을 나타낸 전류-전압 그래프.
도 3은 제2종래기술에 따른 샤키 다이오드를 도시한 단면도.
도 4a는 소자분리막과 가드링 사이의 응력 집중도를 나타낸 이미지로 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드를 비교하여 나타낸 이미지.
도 4b는 제1종래기술에 따른 샤키 다이오드의 내압과 제2종래기술에 따른 샤키 다이오드의 내압을 비교한 전류-전압 그래프.
도 4c는 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드에서 애노드전극과 캐소드전극 사이의 전류경로를 비교하여 도시한 이미지.
도 4d는 제1종래기술에 따른 샤키 다이오드와 제2종래기술에 따른 샤키 다이오드 사이의 순방향특성을 나타낸 전류-전압 그래프.
도 5a는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 평면도.
도 5b는 본 발명의 일실시예에 따른 샤키 다이오드를 도 5a에 도시된 X-X'절취선을 따라 도시한 단면도.
도 6a 내지 도 6e는 본 발명의 일실시예에 따른 샤키 다이오드의 제조방법을 도 5a에 도시된 X-X'절취선을 따라 도시한 공정단면도.
도 7a 내지 도 7d는 비교예를 위한 샤키 다이오드를 도시한 단면도로, 도 7a는 제1종래기술, 도 7b는 제2종래기술(1), 도 7c는 제2종래기술(2), 도 7d는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 단면도.
도 8a는 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 특성을 측정한 웨이퍼내 다이 분포를 나타낸 웨이퍼맵.
도 8b 내지 도 8g는 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 특성을 측정한 그래프.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 순방향특성, 누설전류특성 및 내압(Breakdown Voltage)특성을 확보함과 동시에 다이/웨이퍼별로 상술한 특성들을 균일하게 구현할 수 있는 샤키 다이오드(Schottky Diode) 및 그 제조방법을 제공하기 위한 것이다.
이하, 본 발명의 일실시예에서 제1도전형과 제2도전형은 서로 상보적인 도전형으로, 제1도전형이 P형이고, 제2도전형이 N형인 경우를 예시하여 설명한다. 물론, 제1도전형이 N형이면, 제2도전형은 P형일 수도 있다.
도 5a 및 도 5b는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 도면으로, 도 5a는 평면도, 도 5b는 도 5a에 도시된 X-X'절취선을 따라 도시한 단면도이다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명의 일실시예에 따른 샤키 다이오드는 기판(51)에 형성된 제2도전형의 딥웰(deep well, 52), 기판(51)에 형성되어 링(ring)형태를 갖는 소자분리막(62), 소자분리막(62)의 내측벽을 따라 딥웰(52)에 형성된 제1도전형의 가드링(60), 소자분리막(62)의 외측벽을 따라 딥웰(52)에 형성된 제2도전형의 웰(56), 기판(51) 상에 형성되어 딥웰(52) 및 가드링(60)에 연결된 애노드전극(61) 및 기판(51) 상에 형성되어 웰(56)과 연결된 캐소드전극(57)을 포함하며, 가드링(60) 일부가 소자분리막(62)과 중첩(overlap)되는 구조를 갖는 것을 특징으로 한다.
소자분리막(62)과 일부 중첩되는 가드링(60)은 기판(51)에 불순물을 이온주입하여 형성된 불순물영역으로, 가드링(60)과 소자분리막(62)이 중첩된 구조란 가드링(60) 형성공정시 딥웰(52) 일부 및 딥웰(52)과 접하는 소자분리막(62)의 내측 일부를 동시에 오픈하는 이온주입마스크를 사용하여 가드링(60)이 형성된 것을 의미한다. 이는, 가드링(60)을 형성하는 과정에서 공정오류 예컨대, 이온주입마스크의 오정렬이 발생하더라도 소자분리막(62)과 가드링(60)이 접하는 구조를 갖도록 형성하여 소자분리막(62)과 가드링(60) 사이에 응력이 집중되는 것을 방지하기 위함이다.
또한, 가드링은 딥웰(52)과 가드링(60) 사이의 불순물 도핑농도 차이에 기인한 누설전류발생을 억제함과 동시에 가드링(60)에 의해서 샤키 다이오드의 내압이 감소하는 것을 방지하기 위해 가드링(60)의 특성을 확보하는 범위내에서 최대한 딥웰(52)과 불순물 도핑농도 차이가 작게 형성하는 것이 바람직하다. 일례로, 가드링(60)은 1×1019 ~ 5×1020 atoms/cm3 범위의 불순물 도핑농도를 가질 수 있고, 딥웰(52)은 1×1014 ~ 1×1019 atoms/cm3 범위의 불순물 도핑농도를 가질 수 있다. 참고로, 딥웰(52)의 불순물 도핑농도가 동일하다고 가정할 때, 제1종래기술에서의 가드링 및 제2종래기술에 따른 가드링은 1021 atoms/cm3 이상의 불순물 도핑농도를 갖는다. 즉, 본 발명의 일실시예에 따른 가드링(60)보다 높은 불순물 도핑농도를 갖는다.
기판(51) 상부면을 기준으로 가드링(60)의 깊이는 소자분리막(62)의 깊이보다 작은 것이 바람직하다. 이는 애노드전극(61)으로부터 캐소드전극(57) 사이의 전류경로가 증가하여 샤키 다이오드의 순방향특성이 열화되는 것을 방지하기 위함이다.
기판(51) 상부면을 기준으로 웰(56)의 깊이는 소자분리막(62)의 깊이보다 큰 것이 바람직하다. 이는 애노드전극(61)과 캐소드전극(57) 사이의 전류경로를 원활하게 형성하기 위함이다. 즉, 샤키 다이오드의 순방향특성을 향상시키기 위함이다. 예컨대, 기판(51) 상부면을 기준으로 웰(56)의 깊이가 소자분리막(62)의 깊이보다 작으면, 애노드전극(61)으로부터 캐소드전극(57) 사이의 전류경로가 증가하여 샤키 다이오드의 순방향특성이 열화될 우려가 있다.
아울러, 샤키 다이오드의 순방향특성을 보다 향상시키기 위해 웰(56)의 하부영역이 소자분리막(62)의 저면 일부를 감싸는 구조를 가질 수 있다.
캐소드전극(57)과 연결된 웰(56) 기판(51) 상부면을 기준으로 소자분리막(62)보다 깊은 깊이를 갖도록 형성된 제2도전형의 제1불순물영역(53), 기판(51) 표면에 형성되어 캐소드전극(57)과 접하는 제2도전형의 제3불순물영역(55) 및 제1불순물영역(53)과 제3불순물영역(55) 사이에 개재된 제2도전령의 제2불순물영역(54)을 포함한다. 즉, 기판(51) 표면에서 깊이방향으로 제3, 제2 및 제1불순물영역(55, 54, 53)이 순차적으로 적층된 구조를 갖는다. 이때, 웰(56)의 불순물 도핑농도는 샤키 다이오드의 내압 및 순방향특성을 향상시킴과 동시에 캐소드전극(57)과의 콘택저항을 감소시키기 위하여 기판(51) 표면에서 깊이방향으로 갈수록 불순물의 도핑농도가 감소하도록 형성하는 것이 바람직하다. 일례로, 제1불순물영역(53)은 1×1014 ~ 1×1019 atoms/cm3 범위의 불순물 도핑농도를 가질 수 있고, 제2불순물영역(54)은 1×1019 ~ 5×1020 atoms/cm3 범위의 불순물 도핑농도를 가질 수 있으며, 제3불순물영역(55)은 5×1020 ~ 5×1021 atoms/cm3 범위의 불순물 도핑농도를 가질 수 있다.
기판(51)은 실리콘기판을 포함일 수 있으며, 애노드전극(61)과 캐소드전극(57)은 금속실리사이드막 예컨대, 코발트실리사이드막(CoSi)일 수 있다. 그리고, 소자분리막(62)은 STI(Shallow Trench Isolation)공정을 통해 형성된 것일 수 있다. 또한, 소자분리막(62)은 가드링(60)과 웰(56) 사이에 위치하여 이들 사이를 전기적으로 분리하는 링형태의 분리막과 웰(56)을 포함한 샤키 다이오드 전체를 감싸를 구조를 갖는 분리막을 포함한다.
상술한 구조를 갖는 본 발명의 일실시예에 따른 샤키 다이오드는 순방향특성, 역방향특성(또는 누설전류특성) 및 내압특성을 확보함과 동시에 다이/웨이퍼별로 상술한 특성이 균일한 샤키 다이오드를 제공할 수 있다(도 7a 내지 도 7d 및 도 8a 내지 도 8g 참조).
구체적으로, 본 발명의 일실시예에 따른 샤키 다이오드는 기판(51) 상부면을 기준으로 가드링(60)의 깊이가 소자분리막(62)의 깊이보다 작고, 캐소드전극(57)에 연결된 웰(56)의 깊이가 소자분리막(62)의 깊이보다 크기 때문에 애노드전극(61)과 캐소드전극(57) 사이의 전류경로가 증가하는 것을 방지하여 샤키 다이오드의 순방향특성을 향상시킬 수 있다. 또한, 웰(56)이 기판(51)표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 제1 내지 제3불순물영역(53, 54, 55)이 적층된 구조를 가짐으로써, 샤키 다이오드의 순방향특성을 더욱더 향상시킬 수 있다.
또한, 본 발명의 일실시예에 따른 샤키 다이오드는 가드링(60)이 소자분리막(62)과 일부 중첩되는 구조를 갖기 때문에 이들이 접하는 경계지역에 응력이 집중되는 것을 방지하여 응력 집중에 기인한 누설전류의 발생을 방지할 수 있다. 또한, 서로 상보적인 도전형을 갖는 가드링(60)과 웰(56)이 서로 접하지 않기 때문이 이들이 접하는 계면에 응력이 집중됨에 기인한 누설전류의 발생을 방지할 수 있다. 또한, 가드링(60)과 딥웰(52) 사이의 불순물 도핑농도 차이를 최소화시킴으로써, 이들 사이의 불순물 도핑농도 차이에 기인한 누설전류의 발생을 방지할 수 있다.
또한, 본 발명의 일실시예에 따른 샤키 다이오드는 가드링(60)과 딥웰(52) 사이의 불순물 도핑농도 차이를 최소함시킴으로써, 이들 사이의 불순물 도핑농도 차이에 기인한 샤키 다이오드의 내압 감소를 방지할 수 있다. 또한, 서로 상보적인 도전형을 갖는 가드링(60)과 웰(56)이 서로 접하지 않도록 배치함으로써, 샤키 다이오드의 내압이 감소하는 것을 보다 효과적으로 방지할 수 있다. 또한, 웰(56)이 기판(51)표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 제1 내지 제3불순물영역(53, 54, 55)이 적층된 구조를 가짐으로써, 샤키 다이오드의 내압이 감소하는 것을 더욱더 효과적으로 방지할 수 있다.
또한, 본 발명의 일실시예에 따른 샤키 다이오드는 상술한 특성들은 안정적으로 구현함과 동시에 다이/웨이퍼 별로 상술한 특성이 균일한 샤키 다이오드를 제공할 수 있다. 이는 도 8b 내지 도 8e를 참조하면 보다 명확하게 이해할 수 있을 것이다.
도 6a 내지 도 6e는 본 발명의 일실시예에 따른 샤키 다이오드의 제조방법을 도 5a에 도시된 X-X'절취선을 따라 도시한 공정단면도이다.
도 6a에 도시된 바와 같이, 기판(51)에 불순물을 이온주입하여 제2도전형의 딥웰(52)을 형성한다. 이때, 제2도전형이 N형일 경우에 딥웰(52)은 인(P), 비소(As)등을 이온주입하여 형성할 수 있으며, 1×1014 ~ 1×1019 atoms/cm3 범위의 불순물 도핑농도를 갖도록 형성할 수 있다.
다음으로, 딥웰(52)이 형성된 기판(51)에 링(Ring) 형태를 갖는 소자분리막(62)을 형성한다. 이때, 소자분리막(62)은 STI(Shallow Trench Isolation)공정을 통해 형성할 수 있다. 그리고, 소자분리막(62)은 후속 공정을 통해 애노드전극과 가드링이 형성될 영역을 정의하고, 링형태를 갖는 제1분리막(62A)과 제1분리막(62A)과 더불어서 후속 공정을 통해 형성될 캐소드전극과 웰이 형성될 영역을 정의하고, 제1분리막(62A) 외측에서 제1분리막(62A)을 감싸는 구조를 갖는 제2분리막(62B)을 포함할 수 있다. 이때, 제2분리막(62B)은 인접한 샤키 다이오드 사이를 분리하는 역할도 수행한다.
도 6b에 도시된 바와 같이, 기판(51) 상에 제1분리막(62A)과 제2분리막(62B) 사이의 딥웰(52) 즉, 캐소드전극이 형성될 영역의 기판(51)을 노출하는 제1이온주입마스크(58)를 형성한다. 이때, 제1이온주입마스크(58)는 감광막(Photo Resist, PR)으로 형성할 수 있다.
다음으로, 제1이온주입마스크(58)를 이온주입장벽으로 딥웰(52)에 제2도전형의 불순물을 이온주입하여 제2도전형을 갖는 제1불순물영역(53)을 형성한다. 이때, 제1불순물영역(53)은 후속공정을 통해 캐소드전극과 연결되는 웰의 일부로 작용한다.
제1불순물영역(53)은 샤키 다이오드의 순방향특성을 향상시키기 위해 기판(51) 상부면을 기준으로 소자분리막(62)의 깊이보다 큰 깊이를 갖도록 형성하는 것이 바람직하다. 이때, 제1불순물영역(53)의 깊이는 이온주입에너지를 통해 조절할 수 있다. 아울러, 샤키 다이오드의 순방향특성을 더욱더 향상시키기 위해 제1불순물영역(53)의 하부영역은 소자분리막(62)의 저면 일부를 감싸는 구조를 갖도록 형성할 수 있다. 이는 제1불순물영역(53)을 활성화시키기 위한 열처리공정을 통해 형성할 수 있으며, 열처리에 따른 불순물의 확산정도를 고려하면 소자분리막(62)의 저면 일부를 감싸는 구조로 형성할 수 있다.
또한, 제1불순물영역(53)은 샤키 다이오드의 내압특성을 향상시키기 위해 딥웰(52) 유사한 불순물 도핑농도 예컨대, 1×1014 ~ 1×1019 atoms/cm3 범위의 불순물 도핑농도를 갖도록 형성할 수 있다.
도 6c에 도시된 바와 같이, 제1이온주입마스크(58)를 이온주입장벽으로 제1불순물영역(53) 형성공정에 연속하여 제1불순물영역(53)에 제2도전형의 제2불순물영역(54) 및 제2도전형의 제3불순물영역(55)을 형성한다. 이때, 기판(51) 상부면을 기준으로 제1불순물영역(53)의 깊이가 가장 깊고, 제3불순물영역(55)의 깊이가 가장 작으며, 제2불순물영역(54)은 제1 및 제3불순물영역(53, 55) 사이에 위치하도록 형성한다.
제2불순물영역(54)은 1×1019 ~ 5×1020 atoms/cm3 범위의 불순물 도핑농도를 갖도록 형성할 수 있고, 제3불순물영역(55)은 5×1020 ~ 5×1021 atoms/cm3 범위의 불순물 도핑농도를 갖도록 형성할 수 있다. 그리고, 제2 및 제3불순물영역(54, 55)의 깊이는 이온주입에너지를 통해 조절할 수 있다.
상술한 공정과정을 통해 캐소드전극과 연결되고, 제1 내지 제3불순물영역(53, 54, 55)이 적층된 구조를 갖는 제2도전형의 웰(56)을 형성할 수 있다.
도 6d에 도시된 바와 같이, 제1이온주입마스크(58)를 제거한 후에 기판(51) 상에 가드링이 형성될 영역을 오픈하는 제2이온주입마스크(59)를 형성한다. 이때, 제2이온주입마스크(59)은 개구부가 소자분리막(62)의 내측 일부 - 구체적으로, 제1분리막(62A)의 내측 일부 - 와 소자분리막(62)의 내측벽과 접하는 딥웰(52)의 일부를 노출시키도록 형성하는 것이 바람직하며, 감광막으로 형성할 수 있다.
여기서, 제2이온주입마스크(59)의 개구부가 소자분리막(62)의 내측 일부를 노출시키도록 형성하는 이유는 공정오류 예컨대, 오정렬에 의하여 후속 공정을 통해 형성될 가드링이 소자분리막(62)과 이격되는 것을 방지하기 위함이다.
다음으로, 제2이온주입마스크(59)를 이온주입장벽으로 딥웰(52)에 불순물을이온주입하여 제1도전형의 가드링(60)을 형성한다. 이때, 가드링(60)은 샤키 다이오드의 순방향특성을 향상시키기 위해 기판(51) 상부면을 기준으로 소자분리막(62)의 깊이보다 작은 깊이를 갖도록 형성하는 것이 바람직하다.
또한, 가드링(60)은 샤키 다이오드의 내압특성 및 누설전류특성을 확보하기 위하여 딥웰(52)과의 불순물 도핑농도 차이가 최대한 작도록 형성하는 것이 바람직하다. 예컨대, 가드링(60)은 1×1019 ~ 5×1020 atoms/cm3 범위의 불순물 도핑농도를 갖도록 형성할 수 있다.
도 6e에 도시된 바와 같이, 제2이온주입마스크(59)를 제거한 후에 애노드전극(61) 및 캐소드전극(57)을 형성하기 위하여 기판(51) 전면에 금속막(미도시)을 증착한 후에 열처리를 실시하여 기판(51) 예컨대, 실리콘기판과 금속막 사이의 반응을 통해 금속실리사이드막으로 이루어진 애노드전극(61)과 캐소드전극(57)을 동시에 형성한다. 이어서, 열처리공정시 미반응한 잔류 금속막을 제거하는 공정을 실시한다.
여기서, 애노드전극(61)은 소자분리막(62) 내측 기판(51) 전면을 덮고, 딥웰(52) 및 가드링(60)에 연결된 구조를 가질 수 있으며, 캐소드전극(57)은 소자분리막(62) 외측외 위치하여 웰(56)과 연결된 구조를 가질 수 있다.
상술한 공정과정을 통해 본 발명의 일실시예에 따른 샤키 다이오드를 형성할 수 있다.
이하에서는 본 발명의 일실시예에 따른 샤키 다이오드의 특성에 대하여 구체적으로 설명한다. 본 발명의 일실시예에 따른 샤키 다이오드의 특성을 보다 쉽게 이해하기 위하여 앞서 언급한 제1 및 제2종래기술에 따른 샤키 다이오드의 특성과 비교하여 설명한다.
도 7a는 제1종래기술에 따른 샤키 다이오드를 도시한 단면도, 도 7b 및 7c는 제2종래기술에 따른 샤키 다이오드를 도시한 단면도, 도 7d는 본 발명의 일실시예에 따른 샤키 다이오드를 도시한 도면이다. 여기서는, 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드를 비교하기 위한 비교예로 제작된 샤키 다이오드를 나타낸 것으로, 도면 상단이 기재된 수치들의 단위는 '㎛'이다. 그리고, 도 7b와 도 7c는 동일한 구성을 갖되, 각 구성간 선폭이 상이한 경우를 도시한 것으로 설명의 편의를 위하여 도 7b에 도시된 샤키 다이오드를 '제2종래기술(1)'이라 지칭하고, 도 7c에 도시된 샤키 다이오드를 '제2종래기술(2)'이라 지칭하기로 한다.
도 8a는 샤키 다이오드의 특성을 측정한 웨이퍼내 다이를 나타낸 웨이퍼맵을 도시한 것이고, 도 8b 내지 도 8g는 도 7a 내지 도 7d에 도시된 샤키 다이오드의 특성을 나타낸 그래프이다.
도 8b 내지 8g에 참조하여 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 순방향특성을 살펴보면, 본 발명의 일실시예에 따른 샤키 다이오드가 가장 좋은 특성을 나타내고 있음을 확인할 수 있다. 특히, 순방향전류 특성에서 제1종래기술에 따른 샤키 다이오드 대비 본 발명의 일실시예에 따른 샤키 다이오드가 대략 40% 향상된 특성을 나타내고 있다(Vf = 0.4V 일때).
이는 본 발명의 일실시예에 따른 샤키 다이오드가 기판(51) 상부면을 기준으로 가드링(60)이 소자분리막(62)보다 작은 깊이를 갖고, 웰(56)은 소자분리막(62)보다 큰 깊이를 갖기 때문에 애노드전극(61)과 캐소드전극(57) 사이의 전류경로를 종래기술들보다 더 짧게 가져갈 수 있기 때문이다. 또한, 캐소드전극(57)과 연결된 웰(56)이 기판(51)표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 제1 내지 제3불순물영역(53, 54, 55)이 적층된 구조를 갖기 때문이다.
다음으로, 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 역방향특성을 살펴보면, 종래기술들과 본 발명의 일실시예 모두에서 유사한 결과 구체적으로, 50pA 이하의 역방향특성을 보이고 있다(Vr = 15V 및 20V 일때).
다음으로, 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 내압특성을 살펴보면, 본 발명의 일실시예에 따른 샤키 다이오드가 가장 종은 특성을 나타내고 있음을 확인할 수 있다(본 발명 > 제1종래기술 > 제2종래기술(1) > 제2종래기술(2) 순서임).
이는 본 발명의 일실시예에 따른 샤키 다이오드가 서로 상보적인 도전형을 갖는 가드링(60)과 웰(56)이 서로 접하지 않도록 이격됨과 동시에 종래기술들에 비하여 딥웰(52)과 가드링(60) 사이에 불순물 도핑농도 차이를 최소화시켰기 때문이다. 또한, 웰(56)이 기판(51)표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 제1 내지 제3불순물영역(53, 54, 55)이 적층된 구조를 갖기 때문에 딥웰(52)과 웰(56) 사이의 불순물 도핑농도 차이를 최소화시켰기 때문이다.
참고로, 가드링(60)은 샤키 다이오드가 큰 전류(또는 전압)을 제어하기 위하여 구비하는 것으로, 샤키 다이오드의 내압특성을 위해 가드링(60)의 불순물 도핑농도를 감소시키면 샤키 다이오드의 순방향특성 및 역방향특성이 열화될 우려가 있다. 하지만, 앞서 언급한 바와 같이 본 발명의 일실시예에 따른 샤키 다이오드는 순방향특성 및 역방향특성을 확보함과 동시에 내압특성도 확보할 수 있다.
다음으로, 종래기술들과 본 발명의 일실시예에 따른 샤키 다이오드의 다이/웨이퍼 별로 상술한 특성들의 변동(variation) 측면에서 본 발명의 일실시예에 따른 샤키 다이오드가 종래기술들에 비하여 다이/웨이퍼 별 변동이 적은것을 확인할 수 있다.
정리하면, 본 발명의 일실시예에 따른 샤키 다이오드 및 그 제조방법에 따르면, 순방향특성, 누설전류특성 및 내압특성을 확보함과 동시에 다이/웨이퍼별로 상술한 특성을 균일하게 구현할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
51 : 기판 52 : 딥웰
53 : 제1불순물영역 54 : 제2불순물영역
55 : 제3불순물영역 56 : 웰
57 : 캐소드전극 58 : 제1이온주입마스크
59 : 제2이온주입마스크 60 : 가드링
61 : 애노드전극 62 : 소자분리막
62A : 제1분리막 62B : 제2분리막
53 : 제1불순물영역 54 : 제2불순물영역
55 : 제3불순물영역 56 : 웰
57 : 캐소드전극 58 : 제1이온주입마스크
59 : 제2이온주입마스크 60 : 가드링
61 : 애노드전극 62 : 소자분리막
62A : 제1분리막 62B : 제2분리막
Claims (16)
- 기판에 형성된 제2도전형의 딥웰;
상기 기판에 형성되어 링형태를 갖는 소자분리막;
상기 소자분리막의 내측벽을 따라 상기 딥웰에 형성된 제1도전형의 가드링;
상기 소자분리막의 외측벽을 따라 상기 딥웰에 형성된 제2도전형의 웰;
상기 기판상에 형성되어 상기 딥웰 및 상기 가드링과 연결된 애노드전극; 및
상기 기판상에 형성되어 상기 웰과 연결된 캐소드전극을 포함하고,
상기 가드링의 일부는 상기 소자분리막 내에 위치하는 샤키 다이오드.
- 제1항에 있어서,
상기 기판 상부면을 기준으로 상기 가드링의 깊이는 상기 소자분리막의 깊이보다 작은 샤키 다이오드.
- 제1항에 있어서,
상기 기판 상부면을 기준으로 상기 소자분리막의 깊이는 상기 웰의 깊이보다 작은 샤키 다이오드.
- 제1항에 있어서,
상기 웰의 하부영역이 상기 소자분리막의 저면 일부를 감싸는 샤키 다이오드.
- 제1항에 있어서,
상기 웰은 상기 기판표면에서 깊이방향으로 갈수록 불순물의 도핑농도가 감소하는 샤키 다이오드.
- 제5항에 있어서,
상기 웰은 상기 캐소드전극과 접하는 제2도전형의 제3불순물영역;
상기 제3불순물영역 하부에 형성된 제2도전형의 제2불순물영역; 및
상기 제2불순물영역 하부에 형성된 제2도전형의 제1불순물영역을 포함하고,
상기 제3불순물영역의 불순물 도핑농도가 가장 높고, 상기 제1불순물영역의 불순물 도핑농도가 가장 낮은 샤키 다이오드.
- 제1항에 있어서,
상기 애노드전극 및 캐소드전극은 금속실리사이드막을 포함하는 샤키 다이오드.
- 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 제1도전형과 제2도전형은 서로 상보적인 도전형으로 제1도전형은 P형이고, 제2도전형은 N형인 샤키 다이오드.
- 제2도전형의 딥웰이 형성된 기판에 링형태의 소자분리막을 형성하는 단계;
상기 소자분리막의 외측벽을 따라 상기 딥웰에 제2도전형의 웰을 형성하는 단계;
상기 소자분리막의 내측벽을 따라 상기 딥웰에 제1도전형의 가드링을 형성하되, 상기 가드링의 일부가 상기 소자분리막 내에 위치하도록 형성하는 단계; 및
상기 기판 상에 상기 딥웰 및 상기 가드링과 연결된 애노드전극을 형성함과 동시에 상기 웰과 연결된 캐소드전극을 형성하는 단계
를 포함하는 샤키 다이오드 제조방법.
- 제9항에 있어서,
상기 가드링의 깊이는 상기 소자분리막의 깊이보다 작게 형성하는 샤키 다이오드 제조방법.
- 제9항 또는 제10항에 있어서,
상기 웰의 깊이는 상기 소자분리막의 깊이보다 크게 형성하는 샤키 다이오드 제조방법.
- 제11항에 있어서,
상기 웰의 하부영역이 상기 소자분리막의 저면 일부를 감싸도록 형성하는 샤키 다이오드 제조방법.
- 제9항에 있어서,
상기 웰은 상기 기판표면에서 깊이방향으로 갈수록 불순물 도핑농도가 감소하도록 형성하는 샤키 다이오드 제조방법.
- 제13항에 있어서,
상기 웰을 형성하는 단계는,
상기 기판 상에 상기 소자분리막의 외측 상기 딥웰을 오픈하는 이온주입마스크를 형성하는 단계;
상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 딥웰에 제1불순물영역을 형성하는 단계;
상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 제1불순물영역의 상부영역에 상기 제1불순물영역보다 높은 불순물 도핑농도를 갖는 제2불순물영역을 형성하는 단계; 및
상기 이온주입마스크를 이온주입장벽으로 제2도전형의 불순물을 이온주입하여 상기 제2불순물영역의 상부영역에 상기 제2불순물영역보다 높은 불순물 도핑농도를 갖는 제3불순물영역을 형성하는 단계
를 포함하는 샤키 다이오드 제조방법.
- 제9항에 있어서,
상기 가드링을 형성하는 단계는,
상기 기판 상에 소자분리막 내측의 상기 딥웰 및 상기 딥웰과 접하는 소자분리막의 일부 오픈하는 이온주입마스크를 형성하는 단계; 및
상기 이온주입마스크를 이온주입장벽으로 제1도전형의 불순물을 이온주입하는 단계
를 포함하는 샤키 다이오드 제조방법.
- 제9항에 있어서,
상기 애노드전극 및 캐소드전극을 형성하는 단계는,
상기 기판 전면에 금속막을 증착하는 단계;
열처리를 실시하여 상기 기판과 상기 금속막 사이를 반응시켜 금속실리사이드막을 형성하는 단계; 및
미반응 상기 금속막을 제거하는 단계
를 포함하는 샤키 다이오드 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100027059A KR101097984B1 (ko) | 2010-03-26 | 2010-03-26 | 샤키 다이오드 및 그 제조방법 |
| US12/897,753 US8884395B2 (en) | 2010-03-26 | 2010-10-04 | Schottky diode and method for fabricating the same |
| US14/454,666 US9202886B2 (en) | 2010-03-26 | 2014-08-07 | Method for fabricating a Schottky diode including a guard ring overlapping an insolation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100027059A KR101097984B1 (ko) | 2010-03-26 | 2010-03-26 | 샤키 다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110107901A KR20110107901A (ko) | 2011-10-05 |
| KR101097984B1 true KR101097984B1 (ko) | 2011-12-23 |
Family
ID=44655410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100027059A KR101097984B1 (ko) | 2010-03-26 | 2010-03-26 | 샤키 다이오드 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8884395B2 (ko) |
| KR (1) | KR101097984B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105027288B (zh) * | 2013-03-25 | 2018-09-18 | 新电元工业株式会社 | 半导体元件 |
| US9502585B2 (en) * | 2015-04-17 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky barrier diode and method of manufacturing the same |
| KR101872069B1 (ko) | 2015-05-22 | 2018-06-28 | 매그나칩 반도체 유한회사 | 플로팅 구조를 갖는 쇼트키 다이오드 |
| KR102303403B1 (ko) | 2017-09-29 | 2021-09-16 | 주식회사 키 파운드리 | 쇼트키 배리어 다이오드 |
| US11171131B2 (en) * | 2018-08-29 | 2021-11-09 | Stmicroelectronics International N.V. | Multi-fingered diode with reduced capacitance and method of making the same |
| CN111863973B (zh) * | 2020-09-23 | 2020-12-11 | 同方威视技术股份有限公司 | 肖特基二极管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763848B1 (ko) * | 2006-07-05 | 2007-10-05 | 삼성전자주식회사 | 쇼트키 다이오드 및 그 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418185A (en) * | 1993-01-21 | 1995-05-23 | Texas Instruments Incorporated | Method of making schottky diode with guard ring |
| US6096618A (en) * | 1998-01-20 | 2000-08-01 | International Business Machines Corporation | Method of making a Schottky diode with sub-minimum guard ring |
| JP2006310555A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7335927B2 (en) * | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| JP5085241B2 (ja) * | 2007-09-06 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8338906B2 (en) * | 2008-01-30 | 2012-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
| JP5255305B2 (ja) * | 2008-03-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| US8324705B2 (en) * | 2008-05-27 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diodes having low-voltage and high-concentration rings |
-
2010
- 2010-03-26 KR KR1020100027059A patent/KR101097984B1/ko active IP Right Grant
- 2010-10-04 US US12/897,753 patent/US8884395B2/en active Active
-
2014
- 2014-08-07 US US14/454,666 patent/US9202886B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763848B1 (ko) * | 2006-07-05 | 2007-10-05 | 삼성전자주식회사 | 쇼트키 다이오드 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8884395B2 (en) | 2014-11-11 |
| US20140349470A1 (en) | 2014-11-27 |
| US20110233713A1 (en) | 2011-09-29 |
| US9202886B2 (en) | 2015-12-01 |
| KR20110107901A (ko) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9559244B2 (en) | CMOS image sensors and methods for forming the same | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| JP2005191227A (ja) | 半導体装置 | |
| US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
| KR101097984B1 (ko) | 샤키 다이오드 및 그 제조방법 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US7880262B2 (en) | Semiconductor device | |
| US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| US20210367039A1 (en) | Power semiconductor device and method of fabricating the same | |
| US20170271396A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20080258263A1 (en) | High Current Steering ESD Protection Zener Diode And Method | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| CN112740422A (zh) | 垂直半导体肖特基二极管及其制造方法 | |
| JP2008251925A (ja) | ダイオード | |
| WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| JP5090043B2 (ja) | ダイオード | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| US20180090562A1 (en) | Schottky barrier diode and method of manufacturing the same | |
| KR101502306B1 (ko) | 반도체 정류 소자 및 그의 제조 방법 | |
| KR20160092337A (ko) | 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 | |
| KR20140035787A (ko) | 전력 정류 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 9 |