JP5255305B2 - 半導体集積回路装置および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置および半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5255305B2
JP5255305B2 JP2008082432A JP2008082432A JP5255305B2 JP 5255305 B2 JP5255305 B2 JP 5255305B2 JP 2008082432 A JP2008082432 A JP 2008082432A JP 2008082432 A JP2008082432 A JP 2008082432A JP 5255305 B2 JP5255305 B2 JP 5255305B2
Authority
JP
Japan
Prior art keywords
region
integrated circuit
type
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008082432A
Other languages
English (en)
Other versions
JP2009238982A (ja
Inventor
邦彦 加藤
滋也 豊川
浩三 渡部
真敏 田矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008082432A priority Critical patent/JP5255305B2/ja
Priority to US12/399,957 priority patent/US8222712B2/en
Publication of JP2009238982A publication Critical patent/JP2009238982A/ja
Priority to US13/371,015 priority patent/US8546905B2/en
Application granted granted Critical
Publication of JP5255305B2 publication Critical patent/JP5255305B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路装置（または半導体装置）または半導体集積回路装置（または半導体装置）の製造方法におけるダイオード組み込み技術に適用して有効な技術に関する。
日本特開２００６−３１０５５５号公報（特許文献１）または米国特許公開２００６−０２４４０５０号公報（特許文献２）には、半導体集積回路装置に組み込まれたショットキー・バリア・ダイオードに関して、Ｐ型ガードリングの上部にのみ電極を形成する技術が開示されている。ここでは、素子分離領域の欠陥による耐圧の低下を避けるために、Ｐ型ガードリングと素子分離領域のフィールド絶縁膜との間に間隔を置いている。
日本特開２００１−２１０８３９号公報（特許文献３）または米国特許第６８０３６４４号公報（特許文献４）には、半導体集積回路装置に組み込まれたツェナー・ダイオードに関して、ＰＮ接合が形成された領域を避け、周辺の深い不純物領域の上部にのみ電極を形成する技術が開示されている。
特開２００６−３１０５５５号公報 米国特開２００６−０２４４０５０号公報 特開２００１−２１０８３９号公報 米国特許第６８０３６４４号公報
表示用装置として広く実用化されている液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）などは、更なる高精細化、長寿命化などに向けて開発が進められている。ＬＣＤの動作制御には、ＬＣＤ駆動用集積回路（ＬＣＤドライバ）と称される半導体装置が用いられる。
ＬＣＤドライバのみならず、電源に近い箇所で用いる駆動用集積回路においては、例えば電源印加時の電圧逆転により主要装置内に導入される逆方向電流が、特に寄生素子などにおいて異常な発熱を引き起こす、所謂ラッチアップ現象の原因となり得る。このようなラッチアップ現象を防止するためのデバイスとして、各種ドライバには、その主要部への逆方向電流を整流するダイオードが内蔵されている。特に、本発明者らが検討したＬＣＤドライバでは、ショットキー・バリア・ダイオード（Schottky Barrier Diode）が適用されている。
従来、ディスクリート製品として製造されたショットキー・バリア・ダイオードでラッチアップ防止用の回路を構成し、外付けの形でＬＣＤドライバに搭載していた。これに対し、本発明者らの検討によれば、近年のＬＣＤの需要動向として、移動通信端末などへの搭載が急速に増加していることなどから、ＬＣＤドライバ自体の小型チップ化、低消費電力化の要求などがなされており、ショットキー・バリア・ダイオードをＬＣＤドライバに内蔵させる技術が考案されている。特に、ＬＣＤドライバを形成するチップ内にショットキー・バリア・ダイオードを作り込むことで、省スペースで低消費電力であるＬＣＤドライバを、低コストで実現することが望まれている。
このような場合、一般に電流量確保のため、ショットキー接合領域上に多数のコンタクト電極（たとえば、ＴｉＮ等のバリア・メタル層を有するタングステン・プラグ）をマトリクス状に密集配置することが行われている。このバリア・メタル層を堆積する前に、コンタクトホールの底のシリサイド層（たとえばコバルト・シリサイド）の表面をスパッタ・エッチング処理することが広く行われている。
ところが、本願発明者らが検討したところにより、このようにショットキー接合領域上に電極を配置した構造（「接合上電極型」と言う）では、このスパッタ・エッチング量の変化により、ショットキー・バリア・ダイオードの逆方向リーク電流が変動することが明らかにされた。このような一見、比較的関係の薄い処理パラメータの変動により、デバイス・パラメータが変化することは、そのデバイスの特性管理上、見過ごせない問題となる。本願発明は、このような問題を解決するためになされたものである。
本発明の目的は、特性ばらつきの少ないショットキー・バリア・ダイオード（以下「ＳＢＤ」という）の半導体集積回路装置への組み込み技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は、周辺の素子分離領域に接したガードリング上に、コンタクト電極を配置したショットキー・バリア・ダイオード（以下「ガードリング上電極型」と言う）を有する半導体集積回路装置である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体集積回路装置への組み込み型ショットキー・バリア・ダイオードのコンタクト電極を周辺の素子分離領域に接したガードリング上に集めることによって、他のプロセス・パラメータからのデバイス特性への影響を低減することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下を含む半導体集積回路装置：
（ａ）第１の主面及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の第１の領域に設けられたＣＭＯＳ集積回路部；
（ｃ）前記半導体基板の前記第１の主面の第２の領域に設けられたショットキ・バリア・ダイオード部、
ここで、前記ショットキ・バリア・ダイオード部は以下を含む：
（ｃ１）前記第２の領域の前記第１の主面に設けられた第１のＮ型半導体領域；
（ｃ２）前記第１のＮ型半導体領域の前記第１の主面に設けられた開口を有する第１のフィールド絶縁膜領域；
（ｃ３）前記第１のフィールド絶縁膜領域の前記開口内の前記第１の主面に、前記第１のフィールド絶縁膜領域の内周に接して、それに沿うように設けられたＰ型ガードリング領域；
（ｃ４）前記Ｐ型ガードリング領域の内側において、前記第１のＮ型半導体領域が前記第１の主面に露出したショットキ接合カソード部；
（ｃ５）前記第１のフィールド絶縁膜領域の前記開口上の前記第１の主面に設けられたシリサイド膜；
（ｃ６）前記第１のフィールド絶縁膜領域の前記開口上の前記シリサイド膜上に設けられたアノード・コンタクト電極、
ここで、前記アノード・コンタクト電極は、主に前記Ｐ型ガードリング領域の上方に設けられている。
２．前記１項の半導体集積回路装置において、前記アノード・コンタクト電極は、前記ショットキ接合カソード部の上方には、設けられていない。
３．前記１または２項の半導体集積回路装置において、前記Ｐ型ガードリング領域は、その全外周部において、前記第１のフィールド絶縁膜領域の前記内周と接している。
４．前記１から３項のいずれか一つの半導体集積回路装置において、前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれている。
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極は、一体的に形成されている。
６．前記１から４項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成している。
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記Ｐ型ガードリング領域は、その内部開口の数が２以上の２次元多重連結形状を有する。
８．前記１から６項のいずれか一つの半導体集積回路装置において、前記Ｐ型ガードリング領域は、その内部開口の数が４以上の２次元多重連結形状を有する。
９．前記１から８項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極の形成は、前記シリサイド膜上面をスパッタ・エッチした直後に行われる。
１０．前記１から４および６から９項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成しており、前記前記Ｐ型ガードリング領域に沿って、複数列配置されている。
１１．前記１から４および６から１０項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成しており、前記アノード・コンタクト電極列と前記Ｐ型ガードリング領域の内周との距離は、前記アノード・コンタクト電極列と前記Ｐ型ガードリング領域の外周との距離よりも、大きくされている。
１２．前記１から１１項のいずれか一つの半導体集積回路装置において、前記ショットキ接合カソード部の中央部に前記Ｐ型ガードリング領域と間隔を置いて設けられた前記第１のＮ型半導体領域よりも高濃度であってショットキ接合を形成する濃度を有し、前記第１のＮ型半導体領域よりも浅い第２のＮ型半導体領域が設けられている。
１３．前記１から１２項のいずれか一つの半導体集積回路装置において、前記半導体基板はＰ型シリコン系基板である。
１４．前記１から１３項のいずれか一つの半導体集積回路装置において、
（ｉ）前記半導体基板はＰ型シリコン系基板であり、
（ｉｉ）前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれており、更に
（ｉｉｉ）前記第１のＮ型半導体領域と、前記半導体基板固有のＰ型不純物領域との間には、他のＰ型不純物領域が介在しない。
１５．前記１から１４項のいずれか一つの半導体集積回路装置において、
（ｉ）前記半導体基板はＰ型シリコン系基板であり、
（ｉｉ）前記ショットキ接合カソード部の中央部に前記Ｐ型ガードリング領域と間隔を置いて設けられた前記第１のＮ型半導体領域よりも高濃度であってショットキ接合を形成する濃度を有し、前記第１のＮ型半導体領域よりも浅い第２のＮ型半導体領域が設けられており、更に
（ｉｉｉ）前記第１のＮ型半導体領域と、前記半導体基板固有のＰ型不純物領域との間には、他のＰ型不純物領域が介在しない。
１６．前記１から１５項のいずれか一つの半導体集積回路装置において、前記ショットキ・バリア・ダイオード部の前記第１のＮ型半導体領域は、リング状のＰ型アイソレーション領域によって、前記ＣＭＯＳ集積回路部から電気的に分離されている。
１７．前記１から１６項のいずれか一つの半導体集積回路装置において、前記第１のフィールド絶縁膜領域の外周部の前記第１の主面は、
（ｉ）前記ショットキ・バリア・ダイオード部の前記第１のＮ型半導体領域は、リング状のＰ型アイソレーション領域によって、前記ＣＭＯＳ集積回路部から電気的に分離されており、
（ｉｉ）前記第１のフィールド絶縁膜領域の外周部の前記第１の主面は、前記Ｐ型アイソレーション領域よりも高濃度のリング状のＰ型アイソレーション・コンタクト領域により囲まれている。
１８．前記１から１７項のいずれか一つの半導体集積回路装置において、前記第１のフィールド絶縁膜領域の前記開口と異なる開口に、前記第１のＮ型半導体領域よりも高濃度のＮ型カソード・コンタクト領域が設けられている。
１９．前記１から１８項のいずれか一つの半導体集積回路装置において、前記アノード・コンタクト電極がない部分における前記シリサイド膜の厚さは、２０ｎｍから３０ｎｍである。
２０．前記１から１９項のいずれか一つの半導体集積回路装置において、前記シリサイド膜はコバルト・シリサイドを主要な成分とする膜である。
２１．前記１から１９項のいずれか一つの半導体集積回路装置において、前記シリサイド膜はニッケル・シリサイドを主要な成分とする膜である。
２２．半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
（ａ）第１の主面及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の第１の領域に設けられたＣＭＯＳ集積回路部；
（ｃ）前記半導体基板の前記第１の主面の第２の領域に設けられたショットキ・バリア・ダイオード部、
ここで、前記ショットキ・バリア・ダイオード部は以下を含む：
（ｃ１）前記第２の領域の前記第１の主面に設けられた第１のＮ型半導体領域；
（ｃ２）前記第１のＮ型半導体領域の前記第１の主面に設けられた開口を有する第１のフィールド絶縁膜領域；
（ｃ３）前記第１のフィールド絶縁膜領域の前記開口内の前記第１の主面に、前記第１のフィールド絶縁膜領域の内周に接して、それに沿うように設けられたＰ型ガードリング領域、ここで、前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれている；
（ｃ４）前記Ｐ型ガードリング領域の内側において、前記第１のＮ型半導体領域が前記第１の主面に露出したショットキ接合カソード部；
（ｃ５）前記第１のフィールド絶縁膜領域の前記開口上の前記第１の主面に設けられたシリサイド膜；
（ｃ６）前記第１のフィールド絶縁膜領域の前記開口上の前記シリサイド膜上に設けられたアノード・コンタクト電極、
ここで、前記アノード・コンタクト電極は、主に前記Ｐ型ガードリング領域の上方に設けられており、
前記半導体集積回路装置の製造方法は以下の工程を含む：
（ｘ）前記半導体基板の前記第１の主面にＰ型不純物を導入することによって、前記ＣＭＯＳ集積回路部のＮ型ＭＯＳＦＥＴが形成されるＰ型ウエル領域と、前記ショットキ・バリア・ダイオード部の前記第１のＰ型不純物領域をほぼ同時に形成する工程。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン系部材」または「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「ＭＯＳ」とは、語源的には「Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ」の意味であり、具体的にシリコン系半導体に例をとれば、ポリシリコン（ポリサイド、ポリメタルその他のメタル電極）、シリコン酸化膜（ゲート酸化膜またはゲート絶縁膜）、及びシリコン系半導体（ＧａＡｓその他の半導体）等からなる構造をさすが、一般に、広義に「ＭＩＳ」すなわち、「Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ」の意味で使用されているので、本願もそれに従う。したがって、ゲート絶縁膜がシリコン・ナイトライドその他のＨｉ−ｋ絶縁膜の場合も、当然に含まれる。
７．「リング状の領域」は、本願においては、その内部に比較的大きな開口部を少なくとも一つ有する２次元多重重連結領域に対応する。すなわち、実質的に開口を有さない２次元単連結領域（なお、ここでは、領域に差し渡しに比較して、あまりに小さな開口は開口とはみなさない）ではないことを表す。従って、「リング」といっても、その外部輪郭形状は円形や楕円形に限定されず、正方形、長方形、その他の形状も含むことは言うまでもない。
７．プロセスの説明において、「同時に」とは、言うまでもないことであるが、文脈より、そうでないことが明らかである場合を除き、「同一の単位ステップまたはステップの単位セットにより」という意味であり、「時間的に厳密に同時に」ということではない。
８．添付図面中のいわゆる拡散領域（不純物ドープ領域または不純物領域）の表示は、主に製造プロセス中のイオン注入のためのマスク呼称を用いて示した。すなわち、
ＰＳＤ：主にＰ型ＭＯＳＦＥＴの高濃度ソース・ドレイン領域、
ＰＷ：主に直接Ｐ型ＭＯＳＦＥＴを形成するＰ型ウエル領域（Ｐ型内部ウエル）、
ＰＶ：主に電界緩和用のＰ型中間濃度領域、
ＰｉＳＯ：主にＰ型アイソレーション領域、
ＮＳＤ：主にＮ型ＭＯＳＦＥＴの高濃度ソース・ドレイン領域、
ＮＷ：主に直接Ｎ型ＭＯＳＦＥＴを形成するＮ型ウエル領域（Ｎ型内部ウエル）、
ＮＶ：主に電界緩和用のＮ型中間濃度領域、
ＤＮＷ：主に２重ウエルの低濃度Ｎウエル、埋め込みＮ型領域等のである。ここで、一般的濃度関係の概略は、それぞれＰＳＤ＞ＰＷ＞ＰＶ＞ＰｉＳＯ＞Ｐ−Ｓｕｂ(Ｐ型基板の固有のＰ型不純物濃度)、ＮＳＤ＞ＮＷ＞ＮＶ＞ＤＮＷである。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、本願の各実施の形態では、上述のＬＣＤドライバにショットキー・バリア・ダイオードを内蔵した場合を例示している。すなわち、ショットキー・バリア・ダイオードを、液晶ディスプレイを駆動させるための各集積回路（低耐圧ＭＯＳＦＥＴ、中耐圧ＭＯＳＦＥＴおよび高耐圧ＭＯＳＦＥＴ）と同一チップ上に形成した場合を例示している。しかし、本願で例示するショットキー・バリア・ダイオードは、特にＬＣＤドライバに内蔵したものに限られるものではなく、ショットキー・バリア・ダイオードを内蔵する他の集積回路に適用することができる。
１ａ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ａ、すなわち「基本構造」）等の説明(主に図１から図４）
図１は接合上電極型ショットキー・バリア・ダイオードの逆方向リーク電流のコンタクト・バリア・メタル成膜前スパッタ・エッチ量依存性を示す統計データである。すなわち、コバルト・シリサイド膜をスパッタ・エッチした厚さによって、ショットキー・バリア・ダイオードの逆方向リーク電流（印加電圧１２ボルト、温度摂氏２５度）がどのように分布するかをそれぞれのサンプル集合（スパッタ・エッチ量で分類された）の逆方向リーク電流の標準偏差（σ）で規格化して示したものである。回帰直線（または回帰直線）が立っているほど、ばらつきが少ないといえる。これによると、スパッタ・エッチ量によっては、逆方向リーク電流が大きくばらつく結果となることがわかる。
この原因は、シリコン基板（基板の上部Ｎ型部分）とコバルト・シリサイド膜との間で、ショットキー接合を形成しているため、スパッタ・エッチによりコバルト・シリサイド膜（アノード）が薄くなると、直上の接続電極の影響を直接受けるためと考えられる。
図２は本願の一実施の形態である半導体集積回路装置に組み込まれたガードリング上電極型のショットキー・バリア・ダイオード（デバイス構造１）の断面構造図である。図３は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ａ）の要部領域１２の拡大断面構造図である。図４は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ａ）のＸ−Ｘ’断面が図２に対応する上面構造図（ショットキー・バリア・ダイオード部３７）である。半導体基板１の第１の主面１ｆ上の第１の領域３６および第２の領域３８には、ＣＭＯＳデバイス等が集積されたＣＭＯＳ集積回路部３５（第１の領域３６）と、ここで説明するショットキー・バリア・ダイオード部３７（以下に説明する他のショットキー・バリア・ダイオード部が設けられる部分を含めて第２の領域３８とする）がある。これらに基づいて、前記デバイス構造１（主にデバイス構造１ａ）の説明を行う。
図２から図４に示すように、前記実施の形態のショットキー・バリア・ダイオードは、一般にＰ型シリコン単結晶基板１（Ｐ型シリコン系基板）の上面（すなわち第１の主面１ｆ、一方、下面は裏面すなわち第２の主面１ｒ）及びその近傍を含むＮ型半導体領域２（カソード）に作られる。このＮ型半導体領域２は周辺を囲むＰ型素子分離領域４と下方のＰ型埋め込み領域３（以下に説明するようにＳＢＤ部の下部のＰ型埋め込み領域３は必要に応じて、省略したり、Ｎ型埋め込み領域ＤＮＷ等で置き換えることができる）によって、その他の領域から素子分離されている。基板１の上面には多数の開口を有するＳＴＩ（Shallow Trench Isolation）型のフィールド絶縁膜５がほぼ全面に設けられている。このフィールド絶縁膜５で覆われた領域は、図４においては、実線の矢印（境界は太い点線で示す）で示されている。また、フィールド絶縁膜５で覆われた領域の端部を太い点線で明示した（その他の上面図においても同じ）。図４において、たとえば領域２ｂはＮ型半導体領域２（第１のＮ型半導体領域）上でフィールド絶縁膜５で覆われた領域である。フィールド絶縁膜５の内、矢印４０で示された部分が第１のフィールド絶縁膜領域４０である。一方、矢印４１で表された部分が、その外側のフィールド絶縁膜領域である。この第１のフィールド絶縁膜領域４０の正方形又は長方形（その他の形状であってもよい）の開口、すなわちショットキー接合用開口３１（ショットキ・ダイオード主要部に対応する）の周辺部にはフィールド絶縁膜５に接して、高濃度のＰ型ガードリング領域９が設けられている（ショットキ・ダイオード主要部３１からＰ型ガードリング領域９を除いた部分はショットキ接合カソード部３９である）。その外側には、Ｎ型ボディ・コンタクト用開口領域３２が設けられている。開口領域３２には高濃度のＮ型ボディ・コンタクト領域７（すなわちＮ型カソード・コンタクト領域）が設けられており、その下部には、それよりも不純物濃度が若干薄いＮ型半導体領域８が電界緩和領域として設けられている。さらに、その外側のＰ型素子分離領域４（Ｐ型アイソレーション領域）上には、環状のＰ型ボディ・コンタクト用開口領域３３（すなわち、Ｐ型アイソレーション・コンタクト領域）が設けられている（フィールド絶縁膜５の内、Ｐ型ボディ・コンタクト用開口領域３３の内側の部分が、第１のフィールド絶縁膜領域４０にあたる。一方、Ｐ型ボディ・コンタクト用開口領域３３の反対側は外部分フィールド絶縁膜領域４１である。）。この開口領域３３には、高濃度のＰ型ボディ・コンタクト領域１３が設けられている。これらの開口領域３１，３２，３３の半導体基板表面部には、それぞれコバルト・シリサイド膜１０が形成されている。そして、これらの開口領域３１，３２，３３のそれぞれのコバルト・シリサイド膜１０上には、コンタクト電極１１，１４，１５がそれぞれ設けられている。ここで、開口領域３１においては、Ｎ型半導体領域２が表面に出ている部分２ａ（図４）には、原則として、アノード・コンタクト電極１１を設けず、Ｐ型ガードリング領域９が設けられている部分の上部に、アノード・コンタクト電極１１を集中配置している。これは、先に説明したように、ショットキー接合を形成する部分の上部にアノード・コンタクト電極１１を設けると、コバルト・シリサイド膜１０のスパッタ・エッチ量の変動により、ショットキー・バリア・ダイオードの特性が変動することを防止するためである。ここで、アノード・コンタクト電極１１の位置は、合わせずれによって、Ｐ型ガードリング領域９からはみ出さないように、Ｐ型ガードリング領域９の内側端部から十分に距離を取ることが望ましい。すなわち、アノード・コンタクト電極列（より正確にはその内端）とＰ型ガードリング領域９の内周との距離は、アノード・コンタクト電極列（より正確にはその外端）とＰ型ガードリング領域９の外周との距離よりも、大きくされている。
このＳＢＤ構造の長所は、Ｐ型ガードリング領域９が第１のフィールド絶縁膜領域４０のショットキー接合用開口３１の外周、すなわち、第１のフィールド絶縁膜領域４０の内周と接して形成されているので、ＳＢＤの耐圧等の動作特性がフィールド端部の影響を受けにくいことである。また、アノード・コンタクト電極１１が多数のドット状電極に分かれているので、リソグラフィの最適化が容易に行えるメリットがある。
１ｂ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｂ、すなわち「２列配置」）等の説明（主に図２及び図５から図６）
この例は、前記セクション１ａの例の平面レイアウト上の変形例であり、異なる部分のみを説明する。
図５は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｂ）の要部領域１２の拡大断面構造図である。図６は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｂ）のＸ−Ｘ’断面が図２に対応する上面構造図である。これらに基づいて、前記デバイス構造１ｂの説明を行う。
この例では、図５及び図６に示すように、電流容量を確保するために、Ｐ型ガードリング領域９の上方にコンタクト電極１１を２列（複数列）に配置している。
このＳＢＤ構造の特徴は、アノード・コンタクト電極列が複数列形成されているので、一列の場合と比較して、高い順方向電流容量を確保できるメリットがある点にある。他の長所は、先と同様に、Ｐ型ガードリング領域９が第１のフィールド絶縁膜領域４０のショットキー接合用開口３１の外周、すなわち、第１のフィールド絶縁膜領域４０の内周と接して形成されているので、ＳＢＤの耐圧等の動作特性がフィールド端部の影響を受けにくいことである。また、アノード・コンタクト電極１１が多数のドット状電極に分かれているので、リソグラフィの最適化が容易に行えるメリットがある。
１ｃ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｃ、すなわち「格子状配置」）等の説明（主に図２及び図７から図８）
この例は、前記セクション１ａから１ｂの例の平面レイアウト上のその他の変形例であり、異なる部分のみを説明する。
図７は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｃ）の要部領域１２の拡大断面構造図である。図８は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｃ）のＸ−Ｘ’断面が図２に対応する上面構造図である。これらに基づいて、前記デバイス構造１ｃの説明を行う。
この例では、図８に示すように、電流容量を確保するとともに、Ｎ型半導体領域２内での電流分布の均一化のために、Ｐ型ガードリング領域９自体の平面形状（上面形状）を格子状または内部開口の数が２以上の２次元多重連結体としている。この場合、内部開口の数を４以上とすると特に好適である。
このＳＢＤ構造の特徴は、Ｐ型ガードリング領域９が２次元５重連結構造（３重連結、４重連結でも効果がある）であるので、電流パスが広く取れるので、コバルト・シリサイド層の寄生抵抗を低減できるメリットがある点にある。他の長所は、先と同様に、Ｐ型ガードリング領域９が第１のフィールド絶縁膜領域４０のショットキー接合用開口３１の外周、すなわち、第１のフィールド絶縁膜領域４０の内周と接して形成されているので、ＳＢＤの耐圧等の動作特性がフィールド端部の影響を受けにくいことである。また、アノード・コンタクト電極１１が多数のドット状電極に分かれているので、リソグラフィの最適化が容易に行えるメリットがある。また、アノード・コンタクト電極１１を配置できる面積が増えるメリットもある。この場合は、電極がドット状でも、一体型でも同じである。
１ｄ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｄ、すなわち「連続体電極」）等の説明（主に図２及び図９）
この例は、前記セクション１ａから１ｃの例の平面レイアウト上の更にその他の変形例であり、異なる部分のみを説明する。
図９は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｄ）のＸ−Ｘ’断面が図２に対応する上面構造図である。これに基づいて、前記デバイス構造１ｄの説明を行う。
この例では、図９に示すように、電流容量を確保するために、Ｐ型ガードリング領域９の上方に環状連続体のコンタクト電極１１を配置している。この方式は、フォトリソグラフィ上の条件設定上の困難はあるものの、コンタクト面積を十分に確保する上で有効である。レイアウト上は、先に説明したように、コンタクト電極１１が、合わせずれにより、Ｎ型半導体領域２が表面に出ている部分２ａにはみ出さないように、Ｐ型ガードリング領域９の内側端部から十分に距離を取ることが望ましい。一方、Ｐ型ガードリング領域９の外側端部から若干はみだしても、電流容量は若干減少するものの、特性上、特に問題は起きない。
このＳＢＤ構造の特徴は、アノード・コンタクト電極１１が一体的に形成されているので、面積の割には電流容量が高く取れるメリットがある点にある。他の長所は、先と同様に、Ｐ型ガードリング領域９が第１のフィールド絶縁膜領域４０のショットキー接合用開口３１の外周、すなわち、第１のフィールド絶縁膜領域４０の内周と接して形成されているので、ＳＢＤの耐圧等の動作特性がフィールド端部の影響を受けにくいことである。
２ａ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ａ、すなわち「中央高濃度領域」）等の説明(主に図１０から図１２）
この例は、前記セクション１ａから１ｄの例の縦構造上の変形例であり、異なる部分のみを説明する。
図１０は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２）の断面構造図である。図１１は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ａ）の要部領域１２の拡大断面構造図である。図１２は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ａ）のＸ−Ｘ’断面が図１０に対応する上面構造図である。これらに基づいて、前記デバイス構造２（主にデバイス構造２ａ）の説明を行う。
この例では、図１０から図１２に示すように、逆方向耐圧を改善するために、Ｎ型半導体領域２１（前記例の第１のＮ型半導体領域に対応）の濃度を落としている。これによって、耐圧は向上するが、順方向電流特性は、悪くなるので、ショットキー接合用開口３１の中央部表面に、Ｎ型半導体領域２１よりも不純物濃度の濃いＮ型半導体領域１７（すなわち、第２のＮ型半導体領域）を設けることにより、順方向電流特性の向上を図ったものである。この場合は、パンチスルーの防止のために、Ｎ型半導体領域１７の下部にはＰ型埋め込み領域３を設けないことが望ましい。ただし、パンチスルーの問題が発生しないか又はほとんど問題とならない場合には、Ｐ型埋め込み領域３を設けてもよいことは言うまでもない。
２ｂ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ｂ、すなわち「中央高濃度領域＋２列配置」）等の説明（主に図１０及び図１３から図１４）
この例は、前記セクション１ａから１ｄの例を基礎としたセクション２ａの例の縦構造上の変形例であり、それらと異なる部分のみを説明する。
図１３は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ｂ）の要部領域１２の拡大断面構造図である。図１４は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ｂ）のＸ−Ｘ’断面が図１０に対応する上面構造図である。これらに基づいて、前記デバイス構造２ｂの説明を行う。
この例では、図１３及び図１４に示すように、順方向電流の増加に対応して、セクション２と同様に、Ｐ型ガードリング領域９の上方にコンタクト電極１１を２列（複数列）に配置している。
３ａ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ、すなわち「ガードリング緩和領域」）等の説明(主に図１５から図１７）
この例は、前記セクション１ａから１ｄの例を基礎とした２ａ及び２ｂの例の縦構造上のその他の変形例であり、異なる部分のみを説明する。
図１５は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ）の断面構造図である。図１６は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ）の要部領域１２の拡大断面構造図である。図１７は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ）のＸ−Ｘ’断面が図１５に対応する上面構造図である。これらに基づいて、前記デバイス構造３ａの説明を行う。
この例では、図１５および図１６に示すように、高濃度のＰ型ガードリング領域９の周辺に、それよりも不純物濃度が低濃度のＰ型半導体領域１８（すなわち第１のＰ型不純物領域）を設けることにより、逆方向耐圧の向上を図ったものである。ここで、図２のようにＮ型半導体領域２の下部にＰ型埋め込み領域３があると、パンチスルーを生じやすいので、たとえば、Ｎ型半導体領域２よりも不純物濃度が低濃度のＮ型埋め込み半導体領域２２等とすることが望ましい。
このＳＢＤ構造の特徴は、高濃度のＰ型ガードリング領域９の周辺に、それよりも不純物濃度が低濃度のＰ型半導体領域１８（電界緩和領域）が設けられているので、逆方向耐圧を改善することができる点にある。また、Ｎ型半導体領域２の下部にＰ型埋め込み領域３ではなく、Ｎ型半導体領域２よりも不純物濃度が低濃度のＮ型埋め込み半導体領域２２となっているので、順方向電流の経路抵抗を低減できるメリットがある。
３ｂ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ、すなわち「ガードリング緩和領域＋２列配置」）等の説明(主に図１５及び図１８から図１９）
この例は、前記セクション１ａから１ｄ及び２ａ及び２ｂの例を基礎とした３ａの例の縦構造上のその他の変形例であり、異なる部分のみを説明する。
図１８は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ）の要部領域１２の拡大断面構造図である。図１９は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ）のＸ−Ｘ’断面が図１５に対応する上面構造図である。
この例では、図１８および図１９に示すように、セクション１ｂまたは２ｂの例と同様に、電流容量を確保するために、Ｐ型ガードリング領域９の上方にコンタクト電極１１を２列（複数列）に配置している。
３ｃ．本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｃ、すなわち「ガードリング緩和領域＋格子状配置」）等の説明(主に図１５及び図２０から図２１）
この例は、前記セクション１ａから１ｄ及び２ａ及び２ｂの例を基礎とした３ａ及び３ｂの例の縦構造上のその他の変形例であり、異なる部分のみを説明する。
図２０は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｃ）の要部領域１２とその周辺の拡大断面構造図である。図２１は本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｃ）のＸ−Ｘ’断面が図１５に対応する上面構造図である。
この例では、図２０および図２１に示すように、セクション１ｃの例と同様に、電流容量を確保するとともに、Ｎ型半導体領域２内での電流分布の均一化のために、緩和領域１８を伴ったＰ型ガードリング領域９自体の平面形状（上面形状）を格子状または内部開口の数が２以上の２次元多重連結体としている。この場合、内部開口の数を４以上とすると特に好適である。
４．本願の一実施の形態の半導体集積回路装置の製造方法の説明（主に図２２から図３８、図３９から図５２、図５３から図６５、図６６から図７６、図７７から図８６及び図８７）
これまでのセクションで説明した組み込み型ショットキー・バリア・ダイオードを有する半導体集積回路装置の製造方法をデバイス構造１ａ、２ａ、及び３ａの場合を例にとり説明する。図８７は以下に説明するデバイス断面フロー図の相互関係を説明する対応関係説明図表である。この表において、第１列（No.列を除く、以下同じ）は、プロセスの単位ステップ（ａ，ｂ，ｃ等）であり、各単位ステップは一般に複数のサブ・ステップ（要素ステップ）を含む。第２列は低耐圧ＣＭＯＳ ＦＥＴおよび中耐圧ＣＭＯＳ ＦＥＴ部分の説明図である（中耐圧ＣＭＯＳ ＦＥＴ部分はＰＭＯＳ ＦＥＴ部分を例示）。第３列は高耐圧ＣＭＯＳ ＦＥＴ部分の説明図である（ＮＭＯＳ ＦＥＴ部分を例示）。第４列、第５列及び第６列は、それぞれデバイス構造１，２および３に対応するＳＢＤ部分の説明図である。ここで、これら第２列から第６列の部分は、同一のウエハの同一のチップ領域（必ずしもすべてのタイプのＳＢＤが同一のウエハ上または同一のチップ領域内にある必要はない）にあるとして、説明している。すなわち、半導体集積回路装置の製造工程特にウエハ工程は、基本的にウエハ単位または複数のウエハを含むバッチ単位で行われるので、同一のウエハ上の各部分は同時に処理されると見ることができる。たとえば、露光は一般にショット単位で行われるが、そのウエハに対する露光工程を一括してみれば、同一の工程において、実質的に同時に行われるといえる。また、同一の名称の要素ステップが異なる列（第２列から第６列）に対して行われたときは、それは実質的に同時に行われていることを示す。以下ステップ順に説明する。
（１）ステップａ（素子分離溝形成）：
図２２は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部（ＰＭＯＳ ＦＥＴ部分のみを例示、以下同じ）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。
図２２に示すように、先ず、Ｐ型単結晶シリコン基板１（ここでは、たとえば３００ファイ・ウエハとするが、４５０φでも３００φ未満のウエハでもよい）のデバイス主面（第１の主面）上の熱酸化膜上に、ＣＶＤによる窒化シリコン５１を通常のリソグラフィにより、アクティブ領域（主に素子が形成される領域）上の窒化シリコン５１が残るようにパターニングする。このパターニングされた窒化シリコン５１をマスクとして、基板１の第１の主面にドライエッチングによりＳＴＩ用素子分離溝５２を形成する。
次に、高耐圧部について説明する。この高耐圧部と上に説明した低耐圧部および中耐圧部とで、ＣＭＯＳ集積回路部３５を構成する。このＣＭＯＳ集積回路部３５が設けられる第１の主面１ｆ上の領域が、第１領域３６である。
図３９は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部（ＮＭＯＳ ＦＥＴ部分のみを例示、以下同じ）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。
図３９に示すように、ＳＴＩ用素子分離溝５２の形成と同時に埋め込みゲート絶縁膜用溝８２を形成する。
次に、ＳＢＤ部（デバイス構造１）について説明する。この部分（以下のＳＢＤ部も含む）がショットキ・バリア・ダイオード部３７を構成する。このショットキ・バリア・ダイオード部３７が設けられる第１の主面１ｆ上の領域が、第２領域３８である。
図５３は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。
図５３に示すように、図２２と同様に、ＳＢＤ部のアノード部９１の周縁にＳＴＩ用素子分離溝５２を形成する。
次に、ＳＢＤ部（デバイス構造２および３）については前記ＳＢＤ部（デバイス構造１）と実質的に同一であり、説明は繰り返さない。
（２）ステップｂ（素子分離溝埋め込み）：
図２３は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。
図２３に示すように、全面にＣＶＤシリコン酸化膜５５を形成した後、ＳＴＩ溝エッチングの白黒反転レジストパターンによって、後のＣＭＰのためのリバース・パターン・エッチングを行う。窒化シリコン５１上には薄い熱酸化膜５６が残る。
次に、高耐圧部について説明する。図４０は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。
図４０に示すように、この部分に対しても、同様にリバース・パターン・エッチングを行う。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５４は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。
図５４に示すように、図２３と同様に、ＳＢＤ部においても、ＣＶＤシリコン酸化膜５５を形成した後、ＳＴＩ溝エッチングの白黒反転レジストパターンによって、後のＣＭＰのためのリバース・パターン・エッチングを行う。窒化シリコン５１上には薄い熱酸化膜５６が残る。
次に、ＳＢＤ部（デバイス構造２および３）については前記ＳＢＤ部（デバイス構造１）と実質的に同一であり、説明は繰り返さない。
（３）ステップｃ（Ｎ型ディープ・ウェル形成）：
図２４は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。
図２４に示すように、ＣＭＰ処理により、第１の主面１ａを平坦化し、溝の中にフィールド絶縁膜５を残す。その後、Ｎ型不純物をイオン注入して比較的不純物濃度の低いＮ型ディープ・ウェル領域ＤＮＷを所定の部分に形成する。
次に、高耐圧部について説明する。図４１は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。
図４１に示すように、Ｎ型ディープ・ウェルＤＮＷのイオン注入の前に、Ｐ型不純物をイオン注入して比較的不純物濃度の低いＰ型ディープ・ウェル領域ＰｉＳＯ（場所により「Ｐ型アイソレーション領域」とも言う）を高耐圧部の所定の部分に形成する。前記平坦化処理により埋め込みゲート絶縁膜用溝８２内に埋め込みゲート絶縁膜５ａ，５ｂが形成される。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５５は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。
図５５に示すように、高耐圧部についての図４１に示した処理と同時に、ＳＢＤ部のアイソレーション領域となるＰ型ディープ・ウェル領域ＰｉＳＯを導入する。
次に、ＳＢＤ部（デバイス構造２）について説明する。図６６は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。
図６６に示すように、高耐圧部についての図４１に示した処理と同時に、ＳＢＤ部のアイソレーション領域となるＰ型ディープ・ウェル領域ＰｉＳＯを導入する。
次に、ＳＢＤ部（デバイス構造３）については前記ＳＢＤ部（デバイス構造２）と実質的に同一であり、説明は繰り返さない。
（４）ステップｄ（Ｎ型内部ウェル形成）：
図２５は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。
図２５に示すように、Ｎ型不純物をイオン注入してＮ型ディープ・ウェルＤＮＷよりも不純物濃度が高い内部ウェル領域ＮＶを中耐圧部に形成する。
次に、高耐圧部について説明する。図４２は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。
図４２に示すように、前記Ｎ型不純物のイオン注入と同時に、中耐圧部の内部ウェル領域ＮＶは高耐圧部にも作られるが、こちらはソース・ドレイン領域となる。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５６は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。
図５６に示すように、中耐圧部の内部ウェル領域ＮＶを形成すると同時に、ＳＢＤ部のカソード領域となるＮ型不純物領域ＮＶを形成する。更に、高耐圧部のＰ型ＭＯＳＦＥＴのソース・ドレイン領域となるＰ型不純物領域ＰＶのイオン注入と同時に、ＳＢＤ部の周辺アイソレーション領域となるＰ型不純物領域ＰＶを導入する。
次に、ＳＢＤ部（デバイス構造２）について説明する。図６７は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。
図６７に示すように、中耐圧部の内部ウェル領域ＮＶを形成すると同時に、ＳＢＤ部のカソード領域となるＮ型不純物領域ＮＶを形成する。更に、高耐圧部のＰ型ＭＯＳＦＥＴのソース・ドレイン領域となるＰ型不純物領域ＰＶのイオン注入と同時に、ＳＢＤ部の周辺アイソレーション領域となるＰ型不純物領域ＰＶを導入する。
次に、ＳＢＤ部（デバイス構造３）について説明する。図７７は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。
図７７に示すように、中耐圧部の内部ウェル領域ＮＶを形成すると同時に、ＳＢＤ部の主要カソード領域となるＮ型不純物領域ＤＮＷと比較して高濃度のＮ型不純物領域ＮＶを形成する。更に、高耐圧部のＰ型ＭＯＳＦＥＴのソース・ドレイン領域となるＰ型不純物領域ＰＶのイオン注入と同時に、ＳＢＤ部の周辺アイソレーション領域となるＰ型不純物領域ＰＶを導入する。
（５）ステップｅ（高耐圧ゲート絶縁膜形成）：
図２６は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。
図２６に示すように、ここは高耐圧部のゲート絶縁膜形成工程であるが、同時に低耐圧部および中耐圧部のアクティブ領域にも熱酸化膜が形成される。
次に、高耐圧部について説明する。図４３は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。
図４３に示すように、高耐圧部のゲート酸化膜（絶縁膜）８３を形成する。高耐圧部のゲート酸化膜は下層の熱酸化膜等（１５ｎｍ程度）と上層のＣＶＤシリコン酸化膜の２層よりなり、このＣＶＤシリコン酸化膜等は、高耐圧部以外の部分では、すぐに除去される。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５７は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。
図５７に示すように、高耐圧部のゲート酸化膜としての上層のＣＶＤシリコン酸化膜はこの部分では、上記のごとく、堆積後、すぐに除去される。
次に、ＳＢＤ部（デバイス構造２）について説明する。図６８は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。
図６８に示すように、高耐圧部のゲート酸化膜としての上層のＣＶＤシリコン酸化膜はこの部分では、上記のごとく、堆積後、すぐに除去される。ＳＢＤ部（デバイス構造３）についても同様である。
（６）ステップｆ（6V MOS FETチャネル注入）：
図２７は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。
図２７に示すように、主に中耐圧ＭＯＳ ＦＥＴ部のＶｔｈ制御のため、全面に不純物がイオン注入（主要な制御領域Ｅ）される（いわゆるチャネル注入である。以下同様）。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５８は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。
図５８に示すように、中耐圧ＭＯＳ ＦＥＴ部のＶｔｈ制御のために全面に不純物がイオン注入されるため、この部分の表面にも自動的に不純物が注入される（注入領域は煩雑になるので特に必要な場合以外表示しない。以下同じ）。
次に、ＳＢＤ部（デバイス構造２）について説明する。図６９は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。
図６９に示すように、中耐圧ＭＯＳ ＦＥＴ部のＶｔｈ制御のために全面に不純物がイオン注入されるため、この部分の表面にも自動的に不純物が注入される。ＳＢＤ部（デバイス構造３）についても同様である。
（７）ステップｇ（ウェル形成）：
図２８は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。
図２８に示すように、PMOS FETの領域にＮウェルＮＷを、NMOS FETの領域にＰウェルＰＷをそれぞれ形成するとともに、それぞれのイオン注入のためのレジストパターンを利用して、PMOS FETの領域およびNMOS FETの領域にＶｔｈ制御のための不純物をそれぞれイオン注入（注入領域ＰＥ，ＮＥ）する。その後、不要になったレジストパターンを除去する。
次に、ＳＢＤ部（デバイス構造１）について説明する。図５９は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。
図５９に示すように、PMOS FETの領域にＮウェルＮＷを形成する際に、ＳＢＤ部のカソード・コンタクト部にＮ型不純物領域ＮＷをイオン注入により形成する。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７０は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。
図７０に示すように、低耐圧部のPMOS FETの領域にＮウェルＮＷをイオン注入により形成する際に、同時に、ＳＢＤ部のカソード・コンタクト部にＮ型不純物領域ＮＷをイオン注入により形成する。また、低耐圧部のNMOS FETの領域にＰウェルＰＷをイオン注入により形成する際に、同時に、ＳＢＤ部のガードリングが形成される部分に低濃度Ｐ型ガードリング領域ＰＷをイオン注入により形成する。
次に、ＳＢＤ部（デバイス構造３）について説明する。図８０は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。
図８０に示すように、低耐圧部のPMOS FETの領域にＮウェルＮＷをイオン注入により形成する際に、同時に、ＳＢＤ部のカソード・コンタクト部にＮ型不純物領域ＮＷをイオン注入により形成する。
（８）ステップｈ（ゲート電極膜形成）：
図２９は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。
図２９に示すように、高耐圧部および中耐圧部の最終的なゲート熱酸化膜（ゲート絶縁膜）形成のための熱酸化処理を実行する。その後、通常のリソグラフィにより、低耐圧部の熱酸化膜を除去する。その後、低耐圧部のゲート酸化膜（ゲート絶縁膜）形成のための熱酸化処理（酸窒化処理等を含む）を実行する。このようにすることにより、中耐圧部のゲート酸化膜６１は、低耐圧部のそれよりも若干厚くなる。次に、全面に２５０ｎｍ程度のＣＶＤポリ・シリコン膜を成膜して、そのＮ型デバイス部分（ＳＢＤはこの場合はＮ型デバイス部分）およびＰ型デバイス部分にそれぞれＮ型およびＰ型の不純物をイオン注入により、ドープして、Ｎ型ポリ・シリコン膜ＤＧＮおよびＰ型ポリ・シリコン膜ＤＧＰを形成する。
次に、高耐圧部について説明する。図４４は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。
図４４に示すように、高耐圧部にも同様にＮ型ポリ・シリコン膜ＤＧＮが形成される。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６０は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。
図６０に示すように、高耐圧部および中耐圧部におけるＮ型ポリ・シリコン膜ＤＧＮの形成と同時に、ＳＢＤ部にも、Ｎ型ポリ・シリコン膜ＤＧＮが形成される。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７１は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。
図７１に示すように、高耐圧部および中耐圧部におけるＮ型ポリ・シリコン膜ＤＧＮの形成と同時に、ＳＢＤ部にも、Ｎ型ポリ・シリコン膜ＤＧＮが形成される。ＳＢＤ部（デバイス構造３）についても同様である。
（９）ステップｉ（ゲート電極パターニング）：
図３０は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。
図３０に示すように、通常のリソグラフィにより、ゲート電極６２，６３，６４をパターニングする。その後、ゲート・パターニング用のレジスト・パターンを除去する。続いて、ゲート電極の再酸化処理を実行する。新たなレジスト・パターンをイオン注入のマスクとして用いて、中耐圧部のＰＭＯＳ ＦＥＴのＬＤＤ構造のＰ型エクステンション領域ＭＰＬＤを形成するためのイオン注入を行う。更に、同じレジスト・パターンを用いて、中耐圧部のＰＭＯＳ ＦＥＴのＮ型ハロー（Halo）領域ＭＮＨを形成するためのイオン注入を行う。
次に、高耐圧部について説明する。図４５は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。
図４５に示すように、高耐圧部においても同時に、ゲート電極８６をパターニングする。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６１は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。
図６１に示すように、低耐圧部および中耐圧部等のゲート電極のパターニングの結果として、ＳＢＤ部のＮ型ポリ・シリコン膜ＤＧＮは全部除去される。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７２は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。
図７２に示すように、低耐圧部および中耐圧部等のゲート電極のパターニングの結果として、ＳＢＤ部のＮ型ポリ・シリコン膜ＤＧＮは全部除去される。ＳＢＤ部（デバイス構造３）についても同様である。
（１０）ステップｊ（LDD注入）：
図３１は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｊ）である。
図３１に示すように、新たなレジスト・パターンをイオン注入のマスクとして用いて、低耐圧部のＰＭＯＳ ＦＥＴのＬＤＤ構造のＰ型エクステンション領域ＰＬＤを形成するためのイオン注入を行う。更に、同じレジスト・パターンを用いて、低耐圧部のＰＭＯＳ ＦＥＴのＮ型ハロー（Halo）領域ＮＨを形成するためのイオン注入を行う。ここで一旦レジスト・パターンを除去する。その後、新たなレジスト・パターンをイオン注入のマスクとして用いて、低耐圧部のＮＭＯＳ ＦＥＴのＬＤＤ構造のＮ型エクステンション領域ＮＬＤを形成するためのイオン注入を行う。更に、同じレジスト・パターンを用いて、低耐圧部のＮＭＯＳ ＦＥＴのＰ型ハロー（Halo）領域ＰＨを形成するためのイオン注入を行う。その後、不要になったレジストパターンを除去する。
（１１）ステップｋ（サイド・ウォール絶縁膜堆積）：
図３２は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。
図３２に示すように、ウエハ１の第１の主面の全面に１００ｎｍ程度の厚さのＣＶＤシリコン酸化膜６５を堆積する。
次に、高耐圧部について説明する。図４６は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。
図４６に示すように、ＣＶＤシリコン酸化膜６５は高耐圧部にも堆積される。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６２は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。
図６２に示すように、ＣＶＤシリコン酸化膜６５はＳＢＤ部にも堆積される。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７３は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。
図７３に示すように、ＣＶＤシリコン酸化膜６５はＳＢＤ部にも同様に堆積される。ＳＢＤ部（デバイス構造３）についても同様である。
（１２）ステップｌ（SD注入）：
図３３は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。
図３３に示すように、ドライエッチングによって、ＣＶＤシリコン酸化膜６５を加工して、サイド・ウォール６５とする。次に、新たなレジスト・パターンをイオン注入のマスクとして用いて、低耐圧部のＮＭＯＳ ＦＥＴの高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成するためのイオン注入を行う。ここで一旦レジスト・パターンを除去する。その後、新たなレジスト・パターンをイオン注入のマスクとして用いて、低耐圧部のＰＭＯＳ ＦＥＴの高濃度Ｐ型ソース・ドレイン領域ＰＳＤを形成するためのイオン注入を行う。その後、不要になったレジストパターンを除去する。
次に、高耐圧部について説明する。図４７は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。
図４７に示すように、高耐圧部にも同時にサイド・ウォール６５が形成される。更に、低耐圧部のＮＭＯＳ ＦＥＴの高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成するためのイオン注入を行う際に、同時に高耐圧部のＮＭＯＳ ＦＥＴのＮ型エクステンション領域ＮＶ内に高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成する。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６３は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。
図６３に示すように、低耐圧部のＮＭＯＳ ＦＥＴの高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部のカソード・コンタクト部半導体基板表面部に高濃度Ｎ型半導体領域ＮＳＤを導入する。その後、低耐圧部のＰＭＯＳ ＦＥＴの高濃度Ｐ型ソース・ドレイン領域ＰＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部の半導体基板表面部にＰ型ガードリングＰＳＤを、周辺のアイソレーション領域の半導体基板表面部に高濃度Ｐ型不純物領域ＰＳＤを形成する。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７４は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。
図７４に示すように、低耐圧部のＮＭＯＳ ＦＥＴの高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部のカソード・コンタクト部半導体基板表面部に高濃度Ｎ型半導体領域ＮＳＤを導入する。その後、低耐圧部のＰＭＯＳ ＦＥＴの高濃度Ｐ型ソース・ドレイン領域ＰＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部の半導体基板表面部の低濃度Ｐ型ガードリングＰＷの内部に高濃度Ｐ型ガードリングＰＳＤを、周辺のアイソレーション領域の半導体基板表面部に高濃度Ｐ型不純物領域ＰＳＤをそれぞれ形成する。
次に、ＳＢＤ部（デバイス構造３）について説明する。図８４は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。
図８４に示すように、低耐圧部のＮＭＯＳ ＦＥＴの高濃度Ｎ型ソース・ドレイン領域ＮＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部のカソード・コンタクト部半導体基板表面部に高濃度Ｎ型半導体領域ＮＳＤを導入する。その後、低耐圧部のＰＭＯＳ ＦＥＴの高濃度Ｐ型ソース・ドレイン領域ＰＳＤを形成するためのイオン注入の際に、同時にＳＢＤ部の低濃度Ｎ型ディープ・ウエル領域ＤＮＷの表面部に高濃度Ｐ型ガードリングＰＳＤを、周辺のアイソレーション領域の半導体基板表面部に高濃度Ｐ型不純物領域ＰＳＤをそれぞれ形成する。
（１３）ステップｍ（コバルト膜形成）：
図３４は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。
図３４に示すように、ソース・ドレイン領域および高耐圧部を除くゲート電極上等にコバルト・シリサイド層１０を形成する。
次に、高耐圧部について説明する。図４８は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。
図４８に示すように、高耐圧部のソース・ドレイン領域ＮＳＤ上にも同時にコバルト・シリサイド層１０を形成する。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６４は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。
図６４に示すように、低耐圧部および中耐圧部に関するコバルト・シリサイド層１０（出来上がり厚さはコンタクト電極のない部分で、中心値２５ｎｍ、最も好適な範囲２０ｎｍから３０ｎｍ）を形成するのと同時に、ＳＢＤ部においても、ショットキ接合の現実のアノード側メタル部となるコバルト・シリサイド層１０を形成する。このとき、カソード・コンタクト部、周辺アイソレーション・コンタクト部にもコバルト・シリサイド層１０を形成する。
次に、ＳＢＤ部（デバイス構造２）について説明する。図７５は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。
図７５に示すように、低耐圧部および中耐圧部に関するコバルト・シリサイド層１０を形成するのと同時に、ＳＢＤ部においても、ショットキ接合の現実のアノード側メタル部となるコバルト・シリサイド層１０を形成する。このとき、カソード・コンタクト部、周辺アイソレーション・コンタクト部にもコバルト・シリサイド層１０を形成する。ＳＢＤ部（デバイス構造３）についても同様である。
（１４）ステップｏ（コンタクト）：
図３５は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。
図３５に示すように、ウエハ１の第１の主面の全面に５０ｎｍ程度の厚さのプラズマＣＶＤシリコン・ナイトライド膜６８を堆積する。その上に、プラズマＣＶＤシリコン酸化膜６９（最終的な厚さは５００ｎｍ程度）を堆積する。このプラズマＣＶＤシリコン酸化膜６９をＣＭＰにより平坦化する。平坦化されたプラズマＣＶＤシリコン酸化膜６９にコンタクト・ホール開口用のレジスト・パターンを形成する。このレジスト・パターンをマスクとして、ドライエッチングにより、コンタクト・ホール開口を形成する。その後、不要になったレジストパターンを除去する。その後、コンタクト・ホール開口内の下地を若干エッチング除去（たとえば１０ｎｍ程度）するために、アルゴン雰囲気下でスパッタ・エッチする（この工程の変動の影響を避けることが本実施例のようなＳＢＤ構造の変更が必要とされる一つの要因である）。このスパッタ・エッチは、たとえば枚葉装置を用いてアルゴンガス流量２０ｓｃｃｍ、ＲＦパワー５００Ｗ（６０ＭＨｚ）、圧力０．５Ｐａ程度の条件下で行われる。
続けて、バリアメタルの一部として、チタンをたとえば１０ｎｍ程度、スパッタリングにより成膜する。更に、続けて、バリアメタルの一部として、チタン・ナイトライドを３０ｎｍ程度、スパッタリングおよびＣＶＤにより成膜する。その後、コンタクト・ホール開口が埋まるように、ＣＶＤによりタングステン層を形成する。このタングステン層の不要な部分をＣＭＰにより除去することで、プラグ７０とする。更に、第１層配線となるアルミニウム系配線層Ｍ１（たとえば下からTi/TiN/Alを主要な成分とする銅その他の添加物を数％以下程度含むアルミ合金/Ti/TiNからなる多層構造体；厚さは、たとえば10nm/30nm/300nm/10nm/20nm）をスパッタ成膜する。これを通常のリソグラフィにより、パターニングする。その後、不要になったレジストパターンを除去する。
次に、高耐圧部について説明する。図４９は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。
図４９に示すように、低耐圧部および中耐圧部におけるプラズマＣＶＤシリコン・ナイトライド膜６８およびプラズマＣＶＤシリコン酸化膜６９の形成、平坦化、コンタクト工程、アルミニウム系配線層Ｍ１形成までの配線工程のそれぞれと同時に、高耐圧部にも同様の処理が行われる。
次に、ＳＢＤ部（デバイス構造１）について説明する。図６５は本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。
図６５に示すように、低耐圧部および中耐圧部に対する処理と平行して、ＳＢＤ部に対して以下のように処理が進められる。すなわち、ウエハ１の第１の主面の全面に５０ｎｍ程度の厚さのプラズマＣＶＤシリコン・ナイトライド膜６８を堆積する。その上に、プラズマＣＶＤシリコン酸化膜６９を堆積する。このプラズマＣＶＤシリコン酸化膜６９をＣＭＰにより平坦化する。平坦化されたプラズマＣＶＤシリコン酸化膜６９にコンタクト・ホール開口用のレジスト・パターンを形成する。このレジスト・パターンをマスクとして、ドライエッチングにより、コンタクト・ホール開口を形成する。その後、不要になったレジストパターンを除去する。その後、コンタクト・ホール開口内の下地を若干エッチング除去するために、アルゴン雰囲気下でスパッタ・エッチする。続けて、バリアメタルの一部として、チタンをたとえば１０ｎｍ程度、スパッタリングにより成膜する。更に、続けて、バリアメタルの一部として、チタン・ナイトライドを３０ｎｍ程度、スパッタリングおよびＣＶＤにより成膜する。その後、コンタクト・ホール開口が埋まるように、ＣＶＤによりタングステン層を形成する。このタングステン層の不要な部分をＣＭＰにより除去することで、プラグ７０およびＳＢＤ部のアノード・コンタクト・プラグ１１とする。更に、第１層配線となるアルミニウム系配線層Ｍ１をスパッタ成膜する。これを通常のリソグラフィにより、パターニングする。その後、不要になったレジストパターンを除去する。
ＳＢＤ部（デバイス構造２、３）については、それぞれ図７６および図８６に示されているが、ＳＢＤ部（デバイス構造１）と同じであり、説明は繰り返さない。
（１５）ステップｐ（下層配線）：
図３６は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｐ）である。
図３６に示すように、層間絶縁膜７３（最終的な厚さは５００ｎｍ程度）を堆積して、適宜平坦化を行い、先と同様にタングステン・プラグ７１および第２層配線Ｍ２を形成する。この第２層配線Ｍ２の構造も主要厚さも第１層配線Ｍ１とほぼ同じであるが、アルミニウム合金層の厚さは３５０nm程度である。この後、これらとまったく同様に、層間絶縁膜７４（最終的な厚さは５００ｎｍ程度）を堆積して、適宜平坦化を行い、先と同様にタングステン・プラグ７２および第３層配線Ｍ３を形成する。
次に、高耐圧部について説明する。図５０は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｐ）である。
図５０に示すように、低耐圧部および中耐圧部に対するアルミニウム系配線層Ｍ２，Ｍ３の形成と同時に、高耐圧部についても、アルミニウム系配線層Ｍ２，Ｍ３の形成が行われる。
以降のＳＢＤ部（デバイス構造１から３）への処理は、各種の耐圧のＣＭＯＳ ＦＥＴ部と基本的に同じプロセスになるので説明を繰り返さない。
（１６）ステップｑ（上層配線）：
図３７は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｑ）である。
図３７に示すように、層間絶縁膜７５（最終的な厚さは５００ｎｍ程度）を堆積して、適宜平坦化を行い、先と同様にタングステン・プラグ７６および第４層配線Ｍ４（たとえば下からTi/TiN/Alを主要な成分とする銅その他の添加物を数％以下程度含むアルミ合金/TiNからなる多層構造体；厚さは、たとえば10nm/30nm/1000nm/70nm）を形成する。
次に、高耐圧部について説明する。図５１は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｑ）である。
図５１に示すように、低耐圧部および中耐圧部に対するアルミニウム系配線層Ｍ４の形成と同時に、高耐圧部についても、アルミニウム系配線層Ｍ４の形成が行われる。
（１７）ステップｒ（バンプパッド形成）：
図３８は本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｒ）である。
図３８に示すように、ファイナル・パッシベーション膜７７を堆積する。最後にバンプ・パット開口７８を形成する。この開口部に露出した第４層配線Ｍ４の上層ＴｉＮ膜は必要に応じて、除去する。
次に、高耐圧部について説明する。図５２は本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｒ）である。
図５２に示すように、高耐圧部についても、ファイナル・パッシベーション膜７７の堆積、および、バンプ・パット開口７８の形成が行われる。その後、特に図示はしないが、バンプ・パッド開口７８内の第４層配線Ｍ４上に、金等の導電膜からなるバンプ電極を形成する。
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、Ｐ型シリコン系基板（その他エピタキシャル基板、ＳＯＩ基板等）のＮ型表面と金属シリサイド（その他金属、合金を含む）間でショットキ接合を形成する具体例を中心に説明したが、本願発明はそれに限定されることなく、Ｐ型およびＮ型を相互に反転した構造にも適用できることは、言うまでもない（一般に半導体側をＮ型とする方が電気特性がよいと考えられている）。また、Ｐ型シリコン系基板ではなく、Ｎ型シリコン系基板やその他の半導体基板（絶縁膜基板上の基体半導体層を含む）上に形成してもよい。
また、前記実施の形態では、コバルト・シリサイドを使用したプロセスおよびデバイスについて、具体的に説明したが、本願発明はそれに限定されることなく、ニッケル・シリサイド、チタン・シリサイド、またはその他のシリサイドを用いたプロセスおよびデバイスにも適用できることは言うまでもない。
接合上電極型ショットキー・バリア・ダイオードの逆方向リーク電流のコンタクト・バリア・メタル成膜前スパッタ・エッチ量依存性を示す統計データである。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１）の断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ａ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ａ）のＸ−Ｘ’断面が図２に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｂ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｂ）のＸ−Ｘ’断面が図２に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｃ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｃ）のＸ−Ｘ’断面が図２に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造１ｄ）のＸ−Ｘ’断面が図２に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２）の断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ａ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ａ）のＸ−Ｘ’断面が図10に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ｂ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造２ｂ）のＸ−Ｘ’断面が図10に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３）の断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ａ）のＸ−Ｘ’断面が図15に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ）の要部領域１２の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ）のＸ−Ｘ’断面が図15に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｃ）の要部領域１２とその周辺の拡大断面構造図である。 本願の一実施の形態の半導体集積回路装置の組み込み型ショットキー・バリア・ダイオード（デバイス構造３ｂ）のＸ−Ｘ’断面が図15に対応する上面構造図である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部（ＰＭＯＳ ＦＥＴ部分のみを例示、以下同じ）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｊ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｐ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｑ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、低耐圧部および中耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｒ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部（ＮＭＯＳ ＦＥＴ部分のみを例示、以下同じ）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｐ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｑ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、高耐圧部に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｒ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップａ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｂ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造１）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｃ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造２）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｄ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｅ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｆ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｇ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｈ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｉ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｋ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｌ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｍ）である。 本願の一実施の形態の半導体集積回路装置の製造方法の内、ＳＢＤ部（デバイス構造３）に関するプロセス・フローを説明するデバイス断面図（プロセス・ステップｏ）である。 前記デバイス断面図２２から図８６の相互関係を説明する対応関係説明図表である。
符号の説明
１ 半導体基板（半導体チップ）
１ｆ （半導体基板の）第１の主面（上表面）
１ｒ （半導体基板の）第２の主面（裏面）
２ 第１のＮ型半導体領域
９ Ｐ型ガードリング領域
１０ シリサイド膜
１１ アノード・コンタクト電極
３１ （第１のフィールド絶縁膜領域の主要な）開口
３５ ＣＭＯＳ集積回路部
３６ （半導体基板の第１の主面上の）第１の領域
３７ ショットキ・バリア・ダイオード部
３８ （半導体基板の第１の主面上の）第２の領域
３９ ショットキ接合カソード部
４０ 第１のフィールド絶縁膜領域

Claims (19)

  1. 以下を含む半導体集積回路装置：
    （ａ）第１の主面及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面の第１の領域に設けられたＣＭＯＳ集積回路部；
    （ｃ）前記半導体基板の前記第１の主面の第２の領域に設けられたショットキ・バリア・ダイオード部、
    ここで、前記ショットキ・バリア・ダイオード部は以下を含む：
    （ｃ１）前記第２の領域の前記第１の主面に設けられた第１のＮ型半導体領域；
    （ｃ２）前記第１のＮ型半導体領域の前記第１の主面に設けられた開口を有する第１のフィールド絶縁膜領域；
    （ｃ３）前記第１のフィールド絶縁膜領域の前記開口内の前記第１の主面に、前記第１のフィールド絶縁膜領域の内周に接して、それに沿うように設けられたＰ型ガードリング領域；
    （ｃ４）前記Ｐ型ガードリング領域の内側において、前記第１のＮ型半導体領域が前記第１の主面に露出したショットキ接合カソード部；
    （ｃ５）前記第１のフィールド絶縁膜領域の前記開口上の前記第１の主面に設けられたシリサイド膜；
    （ｃ６）前記第１のフィールド絶縁膜領域の前記開口上の前記シリサイド膜上に設けられたアノード・コンタクト電極、
    ここで、前記アノード・コンタクト電極は、前記Ｐ型ガードリング領域の上方に設けられており、
    前記半導体基板はＰ型シリコン系基板であり、
    前記ショットキ接合カソード部の中央部に前記Ｐ型ガードリング領域と間隔を置いて設けられた前記第１のＮ型半導体領域よりも高濃度であってショットキ接合を形成する濃度を有し、前記第１のＮ型半導体領域よりも浅い第２のＮ型半導体領域が設けられており、
    前記第１のＮ型半導体領域と、前記半導体基板固有のＰ型不純物領域との間には、他のＰ型不純物領域が介在しないことを特徴とする。
  2. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極は、前記ショットキ接合カソード部の上方には、設けられていない。
  3. 請求項１の半導体集積回路装置において、前記Ｐ型ガードリング領域は、その全外周部において、前記第１のフィールド絶縁膜領域の前記内周と接している。
  4. 請求項１の半導体集積回路装置において、前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれている。
  5. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極は、一体的に形成されている。
  6. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成している。
  7. 請求項１の半導体集積回路装置において、前記Ｐ型ガードリング領域は、その内部開口の数が２以上の２次元多重連結形状を有する。
  8. 請求項１の半導体集積回路装置において、前記Ｐ型ガードリング領域は、その内部開口の数が４以上の２次元多重連結形状を有する。
  9. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極の形成は、前記シリサイド膜上面をスパッタ・エッチした直後に行われる。
  10. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成しており、前記前記Ｐ型ガードリング領域に沿って、複数列配置されている。
  11. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極は、ドット状に分割されてアノード・コンタクト電極列を形成しており、前記アノード・コンタクト電極列と前記Ｐ型ガードリング領域の内周との距離は、前記アノード・コンタクト電極列と前記Ｐ型ガードリング領域の外周との距離よりも、大きくされている。
  12. 請求項１の半導体集積回路装置において、
    （ｉ）前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれており、更に
    （ｉｉ）前記第１のＮ型半導体領域と、前記半導体基板固有のＰ型不純物領域との間には、他のＰ型不純物領域が介在しない。
  13. 請求項１の半導体集積回路装置において、前記ショットキ・バリア・ダイオード部の前記第１のＮ型半導体領域は、リング状のＰ型アイソレーション領域によって、前記ＣＭＯＳ集積回路部から電気的に分離されている。
  14. 請求項１の半導体集積回路装置において、前記第１のフィールド絶縁膜領域の外周部の前記第１の主面は、
    （ｉ）前記ショットキ・バリア・ダイオード部の前記第１のＮ型半導体領域は、リング状のＰ型アイソレーション領域によって、前記ＣＭＯＳ集積回路部から電気的に分離されており、
    （ｉｉ）前記第１のフィールド絶縁膜領域の外周部の前記第１の主面は、前記Ｐ型アイソレーション領域よりも高濃度のリング状のＰ型アイソレーション・コンタクト領域により囲まれている。
  15. 請求項１の半導体集積回路装置において、前記第１のフィールド絶縁膜領域の前記開口と異なる開口に、前記第１のＮ型半導体領域よりも高濃度のＮ型カソード・コンタクト領域が設けられている。
  16. 請求項１の半導体集積回路装置において、前記アノード・コンタクト電極がない部分における前記シリサイド膜の厚さは、２０ｎｍから３０ｎｍである。
  17. 請求項１の半導体集積回路装置は、ＬＣＤドライバである。
  18. 半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
    （ａ）第１の主面及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面の第１の領域に設けられたＣＭＯＳ集積回路部；
    （ｃ）前記半導体基板の前記第１の主面の第２の領域に設けられたショットキ・バリア・ダイオード部、
    ここで、前記ショットキ・バリア・ダイオード部は以下を含む：
    （ｃ１）前記第２の領域の前記第１の主面に設けられた第１のＮ型半導体領域；
    （ｃ２）前記第１のＮ型半導体領域の前記第１の主面に設けられた開口を有する第１のフィールド絶縁膜領域；
    （ｃ３）前記第１のフィールド絶縁膜領域の前記開口内の前記第１の主面に、前記第１のフィールド絶縁膜領域の内周に接して、それに沿うように設けられたＰ型ガードリング領域、ここで、前記Ｐ型ガードリング領域は、それよりも不純物濃度の低く、且つ、深さの深い第１のＰ型不純物領域に囲まれている；
    （ｃ４）前記Ｐ型ガードリング領域の内側において、前記第１のＮ型半導体領域が前記第１の主面に露出したショットキ接合カソード部；
    （ｃ５）前記第１のフィールド絶縁膜領域の前記開口上の前記第１の主面に設けられたシリサイド膜；
    （ｃ６）前記第１のフィールド絶縁膜領域の前記開口上の前記シリサイド膜上に設けられたアノード・コンタクト電極、
    ここで、前記アノード・コンタクト電極は、前記Ｐ型ガードリング領域の上方に設けられており、
    前記半導体基板はＰ型シリコン系基板であり、
    前記ショットキ接合カソード部の中央部に前記Ｐ型ガードリング領域と間隔を置いて設けられた前記第１のＮ型半導体領域よりも高濃度であってショットキ接合を形成する濃度を有し、前記第１のＮ型半導体領域よりも浅い第２のＮ型半導体領域が設けられており、
    前記第１のＮ型半導体領域と、前記半導体基板固有のＰ型不純物領域との間には、他のＰ型不純物領域が介在しておらず、
    前記半導体集積回路装置の製造方法は以下の工程を含む：
    （ｘ）前記半導体基板の前記第１の主面にＰ型不純物を導入することによって、前記ＣＭＯＳ集積回路部のＮ型ＭＯＳＦＥＴが形成されるＰ型ウエル領域と、前記ショットキ・バリア・ダイオード部の前記第１のＰ型不純物領域を同時に形成する工程。
  19. 請求項１８の半導体集積回路装置の製造方法において、前記半導体集積回路装置はＬＣＤドライバである。
JP2008082432A 2008-03-27 2008-03-27 半導体集積回路装置および半導体集積回路装置の製造方法 Active JP5255305B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008082432A JP5255305B2 (ja) 2008-03-27 2008-03-27 半導体集積回路装置および半導体集積回路装置の製造方法
US12/399,957 US8222712B2 (en) 2008-03-27 2009-03-08 Semiconductor integrated circuit device and a method of manufacturing the same
US13/371,015 US8546905B2 (en) 2008-03-27 2012-02-10 Semiconductor integrated circuit device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082432A JP5255305B2 (ja) 2008-03-27 2008-03-27 半導体集積回路装置および半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013024124A Division JP2013153170A (ja) 2013-02-12 2013-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2009238982A JP2009238982A (ja) 2009-10-15
JP5255305B2 true JP5255305B2 (ja) 2013-08-07

Family

ID=41115816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082432A Active JP5255305B2 (ja) 2008-03-27 2008-03-27 半導体集積回路装置および半導体集積回路装置の製造方法

Country Status (2)

Country Link
US (2) US8222712B2 (ja)
JP (1) JP5255305B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008142B2 (en) * 2009-03-13 2011-08-30 International Business Machines Corporation Self-aligned Schottky diode
KR101097984B1 (ko) * 2010-03-26 2011-12-23 매그나칩 반도체 유한회사 샤키 다이오드 및 그 제조방법
US8421181B2 (en) * 2010-07-21 2013-04-16 International Business Machines Corporation Schottky barrier diode with perimeter capacitance well junction
CN101969068A (zh) * 2010-08-06 2011-02-09 浙江大学 一种高压功率半导体器件的边缘终端结构
US8729599B2 (en) * 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
US20130285136A1 (en) * 2012-04-25 2013-10-31 Macronix International Co., Ltd. Schottky diode with enhanced breakdown voltage
WO2013168047A1 (en) * 2012-05-07 2013-11-14 Basf Se Process for manufacture of semiconductor devices
JP6432305B2 (ja) 2014-11-21 2018-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP6753066B2 (ja) * 2016-02-09 2020-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US11289598B2 (en) 2020-04-15 2022-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors
US11495660B2 (en) 2020-11-06 2022-11-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors with defect prevention structures
WO2024064145A1 (en) * 2022-09-21 2024-03-28 Schottky Lsi, Inc. Integration of field effect transistors and schottky diodes on a substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671075B2 (ja) * 1987-06-11 1994-09-07 日本電気株式会社 半導体装置の製造方法
JPH03276679A (ja) * 1990-03-26 1991-12-06 Yokogawa Electric Corp ショットキーバリアダイオード
JP3555250B2 (ja) * 1995-06-23 2004-08-18 株式会社デンソー 車両用交流発電機及びショットキバリアダイオード
JPH11163373A (ja) * 1997-12-01 1999-06-18 Mitsubishi Electric Corp ショットキーバリアダイオードを有する半導体装置およびその製造方法
JPH11260758A (ja) * 1998-03-16 1999-09-24 Sony Corp 成膜方法および成膜装置
JP4149109B2 (ja) * 2000-01-28 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4168444B2 (ja) * 2003-11-26 2008-10-22 サンケン電気株式会社 ショットキ障壁を有する半導体素子
JP2005209710A (ja) * 2004-01-20 2005-08-04 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置の製造方法
US7485941B2 (en) * 2004-12-15 2009-02-03 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
US7335927B2 (en) * 2006-01-30 2008-02-26 Internatioanl Business Machines Corporation Lateral silicided diodes
JP5065615B2 (ja) * 2006-04-20 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5085241B2 (ja) * 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120326262A1 (en) 2012-12-27
JP2009238982A (ja) 2009-10-15
US20090243027A1 (en) 2009-10-01
US8546905B2 (en) 2013-10-01
US8222712B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP5255305B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
KR101465266B1 (ko) 반도체장치 및 그 제조방법
US7544557B2 (en) Gate defined Schottky diode
US8067807B2 (en) Semiconductor integrated circuit device
TWI742306B (zh) 雙極性接面型電晶體、其形成方法以及相關之積體電路
US7391083B2 (en) Semiconductor device and a method of manufacturing the same
TW201916351A (zh) 積體電路及其形成方法
JP2005228868A (ja) 半導体装置およびその製造方法
CN107046033B (zh) 半导体结构和相关的制造方法
US20160315159A1 (en) Low resistance sinker contact
KR20210047221A (ko) 저저항 인터커넥트 구조
WO2013171873A1 (ja) 半導体装置
US11894273B2 (en) Methods of forming a semiconductor device
US20220367452A1 (en) Semiconductor structure and method of forming thereof
CN103367407A (zh) 不通电的伪栅极
KR20180027484A (ko) 금속 게이트 및 이의 제조 방법
KR20160009824A (ko) 쇼트키 다이오드 및 그 제조 방법
CN110473880B (zh) 半导体器件及其制造方法
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
US10340291B2 (en) Semiconductor device
JP2013153170A (ja) 半導体装置
JP5269924B2 (ja) 半導体装置の製造方法
JP6114434B2 (ja) 半導体装置
TWI741292B (zh) 半導體裝置及其製造方法
US9070564B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130419

R150 Certificate of patent or registration of utility model

Ref document number: 5255305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350