JP2020127014A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020127014A
JP2020127014A JP2020062540A JP2020062540A JP2020127014A JP 2020127014 A JP2020127014 A JP 2020127014A JP 2020062540 A JP2020062540 A JP 2020062540A JP 2020062540 A JP2020062540 A JP 2020062540A JP 2020127014 A JP2020127014 A JP 2020127014A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor layer
sic semiconductor
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020062540A
Other languages
English (en)
Other versions
JP6985446B2 (ja
Inventor
泰宏 川上
Yasuhiro Kawakami
泰宏 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2020127014A publication Critical patent/JP2020127014A/ja
Priority to JP2021191322A priority Critical patent/JP2022028867A/ja
Application granted granted Critical
Publication of JP6985446B2 publication Critical patent/JP6985446B2/ja
Priority to JP2023110545A priority patent/JP2023126914A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】逆方向リーク電流を従来と同程度に抑えながら、順方向電圧を低減することができ、さらに、逆方向リーク電流のばらつきを小さくすることができる半導体装置を提供する。【解決手段】半導体装置１は、表面および裏面を有するＳｉＣ半導体層６と、ＳｉＣ半導体層の表面に接し、多層構造（チタン層１２１、アルミニウム層１２２）を有するアノード電極１２と、ＳｉＣ半導体層の裏面に形成されたカソード電極８と、を含む。アノード電極とＳｉＣ半導体層の表面との間にショットキー接合部１１が形成され、ＳｉＣ半導体層のショットキー接合部のみに、断面視において繰り返し配列された複数の微細な凹部が形成されている。アノード電極の一部は、微細な凹部に埋め込まれている。【選択図】図２

Description

本発明は、ＳｉＣからなるショットキーバリアダイオードを備える半導体装置に関する。
従来、モータ制御システム、電力変換システム等、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体パワーデバイスが注目されている。半導体パワーデバイスとして、ＳｉＣショットキーバリアダイオードが公知である（たとえば、特許文献１、２）。
特開２００５−７９３３９号公報 特開２０１１−９７９７号公報
本発明の目的は、逆方向リーク電流を従来と同程度に抑えながら、順方向電圧を低減することができ、さらに、逆方向リーク電流のばらつきを小さくすることができる半導体装置を提供することである。
上記課題を解決するための半導体装置は、第１導電型のＳｉＣ半導体層と、前記ＳｉＣ半導体層の表面に接するモリブデンからなり、１０ｎｍ〜１５０ｎｍの厚さを有するショットキーメタルとを含み、前記ＳｉＣ半導体層の前記ショットキーメタルとの接合部は、平坦もしくは５ｎｍ以下の凹凸構造である。
この構成によれば、ＳｉＣ半導体層のショットキーメタルとの接合部が平坦もしくは５ｎｍ以下の凹凸構造である。これにより、逆方向リーク電流を従来と同程度に抑えながら、順方向電圧を低減することができる。
さらにこの構造において、モリブデンからなるショットキーメタルの厚さが１０ｎｍ〜１５０ｎｍであるため、ショットキーメタルからＳｉＣ半導体層に加わる応力を緩和でき、しかもその応力のばらつきを小さくすることができる。そのため、前記半導体装置を量産した場合に、逆方向リーク電流のばらつきを小さくすることができる。その結果、逆方向リーク電流が一定範囲に収まるような品質の半導体装置を安定して供給することができる。また、前記ショットキーメタルの厚さを１０ｎｍ〜１００ｎｍとすれば、逆方向リーク電流のばらつきをさらに小さくすることができる。
前記ショットキーメタルは、縦断面において結晶界面が露呈しない単一の結晶構造を有することが好ましい。この構成により、ショットキーメタルの特性を全体に渡って均一にすることができる。
前記半導体装置は、前記ショットキーメタル上に形成されたアノード電極を含み、前記アノード電極は、前記ショットキーメタルとの接合部にチタン層を含むことが好ましい。その場合、前記アノード電極は、前記チタン層上に形成されたアルミニウム層を含んでいてもよい。
また、前記半導体装置は、前記ＳｉＣ半導体層の裏面に接するニッケルコンタクト層を含むことが好ましい。
また、前記半導体装置は、前記ニッケルコンタクト層上に形成されたチタン層を含むカソード電極を含んでいてもよい。その場合、前記ニッケルコンタクト層と前記カソード電極との間には、チタンおよびカーボンを含む合金層がさらに形成されていてもよい。
また、前記半導体装置は、前記ニッケルコンタクト層上に形成されたカーボン層をさらに含んでいてもよい。
また、前記半導体装置は、前記ＳｉＣ半導体層の前記接合部を取り囲むように形成された第２導電型のガードリングを含んでいてもよい。その場合、前記ＳｉＣ半導体層がｎ型ＳｉＣからなり、前記ガードリングがｐ型ＳｉＣからなっていてもよい。
また、前記ガードリングは、前記ショットキーメタルの外周縁よりも外方に延びるように形成されていることが好ましい。
半導体装置に接続される負荷が誘導性であるときには、負荷に流れる電流を遮断すると、負荷に逆起電力が発生する。この逆起電力に起因して、アノード側が正となる逆電圧が、アノード−カソード間にかかる場合がある。このような場合に、ガードリングの抵抗値を比較的低くできるので、ガードリング内に流れる電流による発熱を抑制することができる。その結果、デバイスが熱破壊することを防止することができる。つまり、誘導負荷耐量（Ｌ負荷耐量）を向上させることができる。
さらに、前記半導体装置が、前記ＳｉＣ半導体層の表面に形成され、前記ＳｉＣ半導体層の前記接合部および前記ガードリングの内周部を選択的に露出させる開口が形成されたフィールド絶縁膜を含む場合、前記ショットキーメタルは、前記開口内で前記ＳｉＣ半導体層と接合されると共に、前記開口の周縁から１０μｍ〜６０μｍの乗り上がり量で、前記フィールド絶縁膜に乗り上がっていることが好ましい。
この構成によれば、前述のようにアノード−カソード間に逆電圧がかかった場合に、ガードリング内に流れる電流の距離を短くできるので、当該電流による発熱を抑制することができる。その結果、デバイスが熱破壊することを防止することができる。
したがって、前述のガードリングのドーパント濃度と、ショットキーメタルのフィールド絶縁膜上の乗り上がり量とを組み合わせれば、優れた誘導負荷耐量（Ｌ負荷耐量）を実現することができる。
また、前記ショットキーメタルは、その外周縁が前記ガードリングに接するように形成されていてもよい。
上記課題を解決するための半導体装置の製造方法は、第１導電型のＳｉＣ半導体層の表面に、１０ｎｍ〜１５０ｎｍの厚さを有するモリブデンからなるショットキーメタルを形成する工程と、前記ショットキーメタルの表面を露出させた状態で前記ショットキーメタルを熱処理し、前記ＳｉＣ半導体層の前記ショットキーメタルとの接合部を、平坦もしくは５ｎｍ以下の凹凸構造にする工程とを含む。
この方法によれば、ＳｉＣ半導体層のショットキーメタルとの接合部が平坦もしくは５ｎｍ以下の凹凸構造にされる。これにより、逆方向リーク電流を従来と同程度に抑えながら、順方向電圧を低減することができる半導体装置を提供することができる。
さらにこの構造において、モリブデンからなるショットキーメタルの厚さが１０ｎｍ〜１５０ｎｍであるため、ショットキーメタルからＳｉＣ半導体層に加わる応力を緩和でき、しかもその応力のばらつきを小さくすることができる。そのため、この方法によって得られる半導体装置を量産した場合に、逆方向リーク電流のばらつきを小さくすることができる。その結果、逆方向リーク電流が一定範囲に収まるような品質の半導体装置を安定して供給することができる。
前記ＳｉＣ半導体層を熱処理する工程は、酸素の存在しない雰囲気で実行されることが好ましい。具体的には、前記ＳｉＣ半導体層を熱処理する工程は、窒素雰囲気で実行されることが好ましい。その場合、前記ＳｉＣ半導体層を熱処理する工程は、抵抗加熱炉を用いて実行されることが好ましい。
これらの方法によれば、熱処理時にショットキーメタル（モリブデン）が酸化されて、ショットキーメタルの表面部が酸化モリブデンに変質することを防止することができる。
前記半導体装置の製造方法は、前記ショットキーメタル上にアノード電極を形成する工程を含み、前記アノード電極を形成する工程では、前記ショットキーメタルに接するようにチタン層を形成することが好ましい。その場合、前記アノード電極を形成する工程は、前記チタン層に接するようにアルミニウム層を形成する工程を含んでいてもよい。
また、前記半導体装置の製造方法は、前記ショットキーメタルの形成前に、前記ＳｉＣ半導体層の裏面にニッケルコンタクト層を形成し、当該ニッケルコンタクト層を熱処理する工程を含むことが好ましい。
図１は、本発明の一実施形態に係る半導体装置の平面図である。 図２は、図１の切断面線II−IIから見た断面図である。 図３は、図２の破線円内の拡大図である。 図４は、前記半導体装置の製造工程の一例を説明するための流れ図である。 図５は、図１の半導体装置に変形形態を示す図である。 図６は、図１の半導体装置に変形形態を示す図である。 図７は、図１の半導体装置に変形形態を示す図である。 図８は、参考例１のショットキー界面のＴＥＭ画像である。 図９は、比較例１のショットキー界面のＴＥＭ画像である。 図１０は、実施例１および比較例１それぞれの、ＶｆとＩｒとの相関図である。 図１１は、実施例１および比較例１それぞれの、Ｉｆ−Ｖｆ曲線（Ｔａ＝２５℃）である。 図１２は、実施例１および比較例１それぞれの、Ｉｆ−Ｖｆ曲線（Ｔａ＝１２５℃）である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の平面図である。図２は、図１の切断面線II−IIから見た断面図である。図３は、図２の破線円内の拡大図である。
半導体装置１は、ＳｉＣが採用された素子であり、たとえば、平面視正方形のチップ状である。なお、半導体装置１は、平面視長方形であってもよい。そのサイズは、図１の紙面における上下左右方向の長さがそれぞれ０．５ｍｍ〜２０ｍｍである。すなわち、半導体装置１のチップサイズは、たとえば、０．５ｍｍ／□〜２０ｍｍ／□である。
半導体装置１の表面は、環状のガードリング２によって、ガードリング２の内側のアクティブ領域３と、ガードリング２の外側の外周領域４とに区画されている。ガードリング２は、たとえば、ｐ型ドーパントを含む半導体層である。含まれるドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ａｒ（アルゴン）等を使用できる。また、ガードリング２の深さは、１００ｎｍ〜１０００ｎｍ程度であってよい。
図２を参照して、半導体装置１は、ｎ+型ＳｉＣからなる基板５と、基板５の表面５Ａに積層されたｎ-型ＳｉＣからなるドリフト層６とを含む。この実施形態では、基板５およびドリフト層６が、本発明のＳｉＣ半導体層の一例として示されている。
基板５の厚さは、５０μｍ〜６００μｍであり、その上のドリフト層６の厚さは、３μｍ〜１００μｍであってもよい。また、基板５およびドリフト層６に含まれるｎ型ドーパントとしては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を使用できる。基板５およびドリフト層６のドーパント濃度の関係は、基板５のドーパント濃度が相対的に高く、ドリフト層６のドーパント濃度が基板５に比べて相対的に低い。具体的には、基板５のドーパント濃度は、１×１０１８〜１×１０２０ｃｍ−３であり、ドリフト層６のドーパント濃度は、５×１０１４〜５×１０１６ｃｍ−３であってもよい。
基板５の裏面５Ｂ（たとえば、（０００−１）Ｃ面）には、その全域を覆うようにニッケル（Ｎｉ）コンタクト層７が形成されている。ニッケルコンタクト層７上には、カソード電極８が形成されている。ニッケルコンタクト層７は、基板５との間にオーミック接合を形成するニッケル含有金属からなる。そのような金属は、たとえば、ニッケルシリサイド層を含んでいてもよい。また、カソード電極８は、たとえば、ニッケルコンタクト層７側から順にチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）および銀（Ａｇ）が積層された構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を有していて、その最表面にＡｇ層が露出している。
ドリフト層６の表面６Ａ（たとえば、（０００１）Ｓｉ面）には、ドリフト層６の一部をアクティブ領域３として露出させるコンタクトホール９を有し、当該アクティブ領域３を取り囲む外周領域４を覆うフィールド絶縁膜１０が形成されている。フィールド絶縁膜１０は、たとえば、ＳｉＯ2（酸化シリコン）で構成することができる。フィールド絶縁膜１０の膜厚は、０．５μｍ〜３μｍとすることができる。
フィールド絶縁膜１０上には、ショットキーメタル１１およびアノード電極１２が積層されて形成されている。
ショットキーメタル１１は、コンタクトホール９を介してドリフト層６の表面６Ａに接しており、ドリフト層６との間にショットキー障壁を形成している。具体的には、ショットキーメタル１１は、モリブデン（Ｍｏ）からなり、１０ｎｍ〜１５０ｎｍの厚さを有している。このショットキーメタル１１は、コンタクトホール９に埋め込まれているとともに、フィールド絶縁膜１０におけるコンタクトホール９の周縁部を上から覆うように、フィールド絶縁膜１０に乗り上がっている。より具体的には、ショットキーメタル１１は、ガードリング２がショットキーメタル１１の外周縁１９よりも外方に延びる（張り出す）ようにフィールド絶縁膜１０に乗り上がっていることが好ましい。ガードリング２を外方へ張り出させるためには、たとえば、ショットキーメタル１１のフィールド絶縁膜１０上に乗り上がった部分（乗り上がり部１８）のコンタクトホール９の周縁から外周縁１９までの幅Ｗ（乗り上がり量）を、１０μｍ〜６０μｍとすることが好ましい。なお、コンタクトホール９の周縁とは、この実施形態では、フィールド絶縁膜１０の厚さが０（ゼロ）の位置を示している。したがって、たとえばコンタクトホール９が上端から下端にかけて径が狭まるテーパ状に形成されている場合、幅Ｗは、コンタクトホール９の周縁の下端から測定される。
ショットキーメタル１１が１０ｎｍ〜１５０ｎｍと比較的薄いため、ショットキーメタル１１において、フィールド絶縁膜１０に乗り上がった上部と、ドリフト層６の表面６Ａに接している下部との間の段差を小さくすることができる。これにより、アノード電極１２の最表面における段差も小さくすることができるので、当該最表面に対してボンディングワイヤを接合し易くすることができる。
また、ショットキーメタル１１は、縦断面において結晶界面が露呈しない単一の結晶構造を有していてもよい。ショットキーメタル１１が単一の結晶構造であるか否かは、たとえば、ＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）を用いてショットキーメタル１１の断面を撮影し、その画像を見ることによって確認することができる。この構成により、ショットキーメタル１１の特性を全体に渡って均一にすることができる。
ここで図３に示すように、ドリフト層６のショットキーメタル１１との接合部６１（表面６Ａの一部）に凹凸構造１３が形成されている場合、その凹凸構造１３の高さＨ1は５ｎｍ以下である。図３のように、凹凸構造１３において複数の凹部が形成されている場合、凹凸構造１３の高さＨ1は、最も深い凹部の深さを適用してもよい。なお、この実施形態では、接合部６１に凹凸構造１３が形成されている例を示しているが、半導体装置１の接合部６１は、凹凸がほとんどない平坦な構造であってもよい。
アノード電極１２は、ショットキーメタル１１上に形成されたチタン層１２１と、チタン層１２１上に形成されたアルミニウム層１２２との２層構造であってもよい。アノード電極１２は、半導体装置１の最表面に露出して、ボンディングワイヤ等が接合される部分である。また、アノード電極１２は、ショットキーメタル１１と同様に、フィールド絶縁膜１０におけるコンタクトホール９の周縁部を上から覆うように、フィールド絶縁膜１０に乗り上がっている。また、チタン層１２１は、７０ｎｍ〜２３０ｎｍの厚さを有しており、アルミニウム層１２２は、３．２μｍ〜５．２μｍの厚さ（たとえば、４．２μｍ）を有していることが好ましい。チタン層１２１は、より詳細には、下層のＴｉと上層のＴｉＮとの２層構造であってもよい。このとき、Ｔｉの厚さは１０ｎｍ〜４０ｎｍ（たとえば、２５ｎｍ）であり、ＴｉＮの厚さは６０ｎｍ〜１９０ｎｍ（たとえば、１３０ｎｍ）である。
ドリフト層６をアクティブ領域３と外周領域４に区画するガードリング２は、フィールド絶縁膜１０のコンタクトホール９の内外に跨るように（アクティブ領域３および外周領域４に跨るように）、当該コンタクトホール９の輪郭に沿って形成されている。したがって、ガードリング２は、コンタクトホール９の内方へ張り出し、コンタクトホール９内のショットキーメタル１１の終端部に接する内側部分２１（内周部）と、コンタクトホール９の外方へ張り出し、フィールド絶縁膜１０の周縁部を挟んでショットキーメタル１１に対向する外側部分２２とを有している。
半導体装置１の最表面には、表面保護膜１４が形成されている。表面保護膜１４の中央部には、アノード電極１２を露出させる開口１５が形成されている。ボンディングワイヤは、この開口１５を介してアノード電極１２に接合される。表面保護膜１４は、アノード電極１２上に形成された窒化シリコン（ＳｉＮ）膜１４１と、窒化シリコン膜１４１上に形成されたポリイミド膜１４２との２層構造であってもよい。また、窒化シリコン膜１４１は、８００ｎｍ〜２４００ｎｍの厚さ（たとえば、１６００ｎｍ）を有しており、ポリイミド膜１４２は、５μｍ〜１４μｍの厚さ（たとえば、９μｍ）を有していることが好ましい。
この半導体装置１では、アノード電極１２に正電圧、カソード電極８に負電圧が印加される順方向バイアス状態になることによって、カソード電極８からアノード電極１２へと、ドリフト層６のアクティブ領域３を介して電子（キャリア）が移動して電流が流れる。これにより、半導体装置１（ショットキーバリアダイオード）が動作する。
そして、この半導体装置１によれば、ドリフト層６のショットキーメタル１１との接合部６１が平坦もしくは５ｎｍ以下の凹凸構造１３である。これにより、逆方向バイアス状態で流れるリーク電流（逆方向リーク電流）を従来と同程度に抑えながら、使用環境（周囲温度等）に依らず、順方向電圧を低減することができる。
さらにこの構造において、モリブデンからなるショットキーメタル１１の厚さが１０ｎｍ〜１５０ｎｍ（たとえば、１００ｎｍ）であるため、ショットキーメタル１１からドリフト層６に加わる応力（たとえば、図３に矢印で示す圧縮応力）を緩和でき、しかもその応力のばらつきを小さくすることができる。そのため、半導体装置１を量産した場合に、逆方向リーク電流のばらつきを小さくすることができる。たとえば、工程能力指数Ｃｐｋを１．０以上（好ましくは、１．３〜３．０）にすることができる。その結果、逆方向リーク電流が一定範囲に収まるような品質の半導体装置１を安定して供給することができる。
また、ガードリング２がショットキーメタル１１の外周縁１９よりも外方に延びる（張り出す）ように、ショットキーメタル１１がフィールド絶縁膜１０に乗り上がっている。半導体装置１に接続される負荷が誘導性であるときには、負荷に流れる電流を遮断すると、負荷に逆起電力が発生する。この逆起電力に起因して、アノード側が正となる逆電圧が、アノード−カソード間にかかる場合がある。このような場合に、ガードリング２の抵抗値を比較的低くでき、かつガードリング２内に流れる電流の距離を短くすることができる。これにより、ガードリング２内に流れる電流による発熱を抑制できるので、デバイスが熱破壊することを防止することができる。つまり、半導体装置１の誘導負荷耐量（Ｌ負荷耐量）を向上させることができる。
図４は、半導体装置１の製造工程の一例を説明するための流れ図である。
まず、基板５の表面５Ａ上に、ドリフト層６をエピタキシャル成長させる（ステップＳ１）。次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって、ドリフト層６の表面６Ａにマスクを形成し、当該マスクを介して、ドリフト層６の表面６Ａへ向かって不純物を注入する。その後、ドリフト層６を熱処理することによって、ドリフト層６の表面部に選択的にガードリング２が形成される（ステップＳ２）。
次に、たとえば、熱酸化法またはＣＶＤ法によって、ドリフト層６の表面６Ａに、ガードリング２を完全に覆うフィールド絶縁膜１０を形成する（ステップＳ３）。次に、たとえば、スパッタ法によって、基板５の裏面５Ｂにニッケルコンタクト層７を形成する。その後、基板５を電気炉に搬入し、その中でニッケルコンタクト層７を、所定の第１温度で熱処理する（ステップＳ４）。ニッケルコンタクト層７の熱処理は、たとえば、内部が窒素雰囲気に調節された誘導加熱炉で行うことが好ましい。次に、フィールド絶縁膜１０をパターニングすることによってコンタクトホール９を形成し、当該コンタクトホール９内にガードリング２を選択的に露出させる（ステップＳ５）。
次に、たとえば、スパッタ法によって、ドリフト層６の表面６Ａ全域に、１０ｎｍ〜１５０ｎｍの厚さを有するモリブデン（Ｍｏ）からなるショットキーメタル１１を形成する。そして、基板５を電気炉に搬入し、その中でショットキーメタル１１の表面を露出させた状態で、所定の第２温度で熱処理する（ステップＳ６）。ショットキーメタル１１の表面を露出させた状態での熱処理とは、ショットキーメタル１１の表面にメタルや膜等の保護用キャップを形成しないで、ショットキーメタル１１を熱処理することである。ショットキーメタル１１の熱処理は、たとえば、内部が実質的に酸素の存在しない雰囲気（この実施形態では、窒素雰囲気）に調節された抵抗加熱炉で行うことが好ましい。窒素雰囲気で熱処理するのであれば、熱処理時にショットキーメタル１１（モリブデン）が酸化されて、ショットキーメタル１１の表面部が酸化モリブデンに変質することがない。そのため、ショットキーメタル１１の表面への保護用キャップの形成を省略することができるので、ショットキーメタル１１が保護用キャップの厚さ分、嵩上げされることを防止することができる。その結果、ショットキーメタル１１の厚さを１０ｎｍ〜１５０ｎｍに維持することができる。
次に、ショットキーメタル１１上に、チタン層１２１およびアルミニウム層１２２を順に積層してアノード電極１２を形成した後（ステップＳ７）、表面保護膜１４を形成する（ステップＳ８）。
そして、最後に、ニッケルコンタクト層７上にカソード電極８を形成することによって、図１等に示す半導体装置１が得られる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１は、図５〜図７に示す変形形態で実施することができる。
図５では、ニッケルコンタクト層７とカソード電極８との間に、カーボン層１６が形成されている。カーボン層１６は、基板５の裏面５Ｂに堆積したニッケルと基板（ＳｉＣ）５中のシリコンとが、図４のステップＳ４の熱処理によって反応してニッケルシリサイド（ニッケルコンタクト層７）が形成される際、当該反応に寄与せずに余ったカーボン（Ｃ）がニッケルコンタクト層７の表面に析出して形成された層である。
一方、図６では、ニッケルコンタクト層７とカソード電極８との間に、カーボンを含む合金層１７が形成されている。合金層１７は、カソード電極８の電極材料（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を堆積した後にたとえば熱処理することによって、上記したニッケルシリサイド層形成時に余ったカーボン（Ｃ）とカソード電極８のチタン（Ｔｉ）とが合金化して形成された層である。
すなわち図５および図６では、ニッケルコンタクト層７とカソード電極８との間に、ニッケルシリサイド層形成時の余剰カーボンに由来する層が形成されてもよいことを示しており、各図に示されたカーボン層１６および合金層１７は、一方のみが形成されていてもよいし、両方が積層される形態で形成されていてもよい。
また、図７では、フィールド絶縁膜１０が省略されており、ガードリング２は、その全体がドリフト層６の表面６Ａに露出している。そして、図２ではフィールド絶縁膜１０に乗り上がっていたショットキーメタル１１は、ガードリング２がショットキーメタル１１の外周縁１９よりも外方に延びる（張り出す）ように、その終端部がガードリング２の内周部を全周に亘って覆っている。これにより、ショットキーメタル１１の終端部は、ガードリング２の内周部に接合されている。
また、たとえば、前述の半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、ニッケルコンタクト層７を抵抗加熱炉で熱処理し、ショットキーメタル１１を誘導加熱炉で熱処理してもよい。
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
また、前述の実施形態の開示から把握される特徴は、異なる実施形態間でも互いに組み合わせることができる。また、各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
本出願は、２０１２年６月６日に日本国特許庁に提出された特願２０１２−１２９２１９号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
＜実施例１、比較例１および参考例１＞
図４のフローに倣って、図１に示した構造の半導体装置１を１２枚（ＳｉＣウエハ単位）作製した（実施例１）。ショットキーメタル１１の厚さは１００ｎｍとした。
一方、４００ｎｍ厚のショットキーメタル１１（モリブデン）の表面を２００ｎｍ厚の窒化モリブデン（ＭｏＮ）で保護した状態で、ショットキーメタル１１をニッケルコンタクト層７と同一工程（酸素雰囲気）で熱処理したこと以外は、実施例１と同様の方法により、半導体装置を２０枚作製した（比較例１）。また、４００ｎｍ厚のショットキーメタル１１（モリブデン）上に、２００ｎｍ厚の窒化モリブデン（ＭｏＮ）を設けた構成の半導体装置を、図４のフローに倣って作製した（参考例１）。
＜評価＞
（１）ＴＥＭ画像
参考例１および比較例１で得られた半導体装置のショットキー界面をＴＥＭで撮影した。得られた画像を図８および図９に示す。
図８に示すように、参考例１では、ショットキー界面（ＳｉＣのショットキーメタルとの接合部）が滑らかな平坦構造になっていることがわかった。また、モリブデン（Ｍｏ）が、結晶界面が露呈しない単一の結晶構造になっていることがわかった。なお、実施例１も同様の構造であった。
一方、図９に示すように、比較例１では、ショットキー界面に約２０ｎｍ深さの凹部（図９で黒ずんだ部分）が複数形成されてなる凹凸構造が形成されていることがわかった。また、モリブデン（Ｍｏ）の内部に結晶界面が現れていることがわかった。
（２）ＶｆとＩｒとの関係
次に、実施例１および比較例１それぞれにおいて、１ｍＡの順方向電流を流すために必要な順方向電圧Ｖｆ（１ｍＡ）と、逆方向リーク電流Ｉｒとの関係を調べた。図１０は、実施例１および比較例１それぞれの、ＶｆとＩｒとの相関図である。
図１０に示すように、実施例１および比較例１では、ＶｆとＩｒとが互いに背反の関係にあるが、逆方向リーク電流Ｉｒを同程度に抑える場面では、実施例１の方がＶｆを低くできることがわかった。すなわち、ショットキー界面が平坦な（表面荒れの少ない）実施例１は、逆方向リーク電流を比較例１と同程度に抑えながら、順方向電圧を低減することができる。
（３）Ｖｆ−Ｉｆ特性
次に、実施例１および比較例１それぞれのＶｆ−Ｉｆ特性を調べた。図１１は、実施例１および比較例１それぞれの、Ｉｆ−Ｖｆ曲線（Ｔａ＝２５℃）である。図１２は、実施例１および比較例１それぞれの、Ｉｆ−Ｖｆ曲線（Ｔａ＝１２５℃）である。
図１１および図１２に示すように、周囲温度Ｔａが２５℃および１２５℃のいずれの温度領域においても、実施例１の方が比較例１に比べて順方向電圧Ｖｆを低くできることがわかった。
（４）逆方向リーク電流のばらつき
実施例１および比較例１それぞれの逆方向リーク電流の工程能力指数Ｃｐｋを調べた。その結果、実施例１がＣｐｋ＝１．８２であり、Ｃｐｋ＝０．３８の参考例１に比べて、逆方向リーク電流のばらつきが小さいことがわかった。
１ 半導体装置
２ ガードリング
５ 基板
６ ドリフト層
６Ａ 表面
６１ 接合部
７ ニッケルコンタクト層
１１ ショットキーメタル
１２ アノード電極
１２１ チタン層
１２２ アルミニウム層
１３ 凹凸構造
１６ カーボン層
１７ 合金層
１８ 乗り上がり部
１９ 外周縁

Claims (25)

  1. 表面および裏面を有するＳｉＣ半導体層と、
    前記ＳｉＣ半導体層の前記表面に接し、多層構造を有するアノード電極と、
    前記ＳｉＣ半導体層の前記裏面に形成されたカソード電極とを含み、
    前記アノード電極と前記ＳｉＣ半導体層の前記表面との間にショットキー接合部が形成され、
    前記ＳｉＣ半導体層の前記ショットキー接合部のみに、断面視において繰り返し配列された複数の微細な凹部が形成されており、
    前記アノード電極の一部は、前記微細な凹部に埋め込まれており、
    前記多層構造は、第１層、前記第１層上の第２層および前記第２層上の第３層を含む、半導体装置。
  2. 前記第１層および前記第２層は、前記第３層よりも薄い、請求項１に記載の半導体装置。
  3. 前記第２層の厚さは、６０ｎｍ〜１９０ｎｍである、請求項１または２に記載の半導体装置。
  4. 前記アノード電極の外周部および前記ＳｉＣ半導体層の前記表面の一部を覆う表面保護膜をさらに含む、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記表面保護膜は、窒化シリコン膜および前記窒化シリコン膜上のポリイミド膜を含む２層構造を有している、請求項４に記載の半導体装置。
  6. 前記ショットキー接合部を取り囲むように前記ＳｉＣ半導体層に形成されたガードリングをさらに含む、請求項１〜３のいずれか一項に記載の半導体装置。
  7. 前記ＳｉＣ半導体層は、第１導電型を有している、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ＳｉＣ半導体層の前記表面に形成され、前記ショットキー接合部および前記ガードリングの内周部を選択的に露出させる開口を有するフィールド絶縁膜をさらに含む、請求項６に記載の半導体装置。
  9. 前記ＳｉＣ半導体層の前記表面の一部は、前記フィールド絶縁膜の周囲から露出しており、
    前記アノード電極の外周部および前記露出した前記ＳｉＣ半導体層の前記表面の一部を覆う表面保護膜をさらに含む、請求項８に記載の半導体装置。
  10. 各前記微細な凹部は、２０ｎｍ未満の深さを有している、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記アノード電極の外周部を越えて外側に延びるように前記ＳｉＣ半導体層に形成されたガードリングをさらに含む、請求項１〜５のいずれか一項に記載の半導体装置。
  12. 前記ＳｉＣ半導体層の前記表面に形成され、１０μｍ〜６０μｍの厚さを有するフィールド絶縁膜をさらに含む、請求項１〜７のいずれか一項に記載の半導体装置。
  13. 前記アノード電極の外周部および前記ＳｉＣ半導体層の前記表面の一部を覆う表面保護膜をさらに含み、
    前記表面保護膜の周縁部は、前記ＳｉＣ半導体層の端面にまで至っている、請求項１〜３のいずれか一項に記載の半導体装置。
  14. 前記複数の微細な凹部は、２０ｎｍ未満の深さを有し、前記ＳｉＣ半導体層において不規則に配列されている、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 表面および裏面を有するＳｉＣ半導体層と、
    前記ＳｉＣ半導体層の前記表面に接し、多層構造を有するアノード電極と、
    前記アノード電極の外周部および前記ＳｉＣ半導体層の前記表面の一部を覆う表面保護膜と、
    前記ＳｉＣ半導体層の前記裏面に形成されたカソード電極とを含み、
    前記アノード電極と前記ＳｉＣ半導体層の前記表面との間にショットキー接合部が形成され、
    前記ＳｉＣ半導体層の前記ショットキー接合部のみに、断面視において繰り返し配列された複数の微細な凹部が形成されており、
    前記アノード電極の一部は、前記微細な凹部に埋め込まれており、
    前記多層構造は、第１層、前記第１層上の第２層および前記第２層上の第３層を含む、半導体装置。
  16. 前記複数の微細な凹部は、５ｎｍ以下の深さを有し、前記ＳｉＣ半導体層において不規則に配列されている、請求項１５に記載の半導体装置。
  17. 前記第１層および前記第２層は、前記第３層よりも薄い、請求項１５または１６に記載の半導体装置。
  18. 前記第２層の厚さは、６０ｎｍ〜１９０ｎｍである、請求項１５〜１７のいずれか一項に記載の半導体装置。
  19. 前記表面保護膜は、窒化シリコン膜および前記窒化シリコン膜上のポリイミド膜を含む２層構造を有している、請求項１５〜１８のいずれか一項に記載の半導体装置。
  20. 前記ショットキー接合部を取り囲むように前記ＳｉＣ半導体層に形成されたガードリングをさらに含む、請求項１５〜１９のいずれか一項に記載の半導体装置。
  21. 前記ＳｉＣ半導体層の前記表面に形成され、前記ショットキー接合部および前記ガードリングの内周部を選択的に露出させる開口を有するフィールド絶縁膜をさらに含む、請求項２０に記載の半導体装置。
  22. 前記ＳｉＣ半導体層の前記表面の一部は、前記フィールド絶縁膜の周囲から露出している、請求項２１に記載の半導体装置。
  23. 前記アノード電極の外周部を越えて外側に延びるように前記ＳｉＣ半導体層に形成されたガードリングをさらに含む、請求項１５〜１９のいずれか一項に記載の半導体装置。
  24. 前記ＳｉＣ半導体層の前記表面に形成され、１０μｍ〜６０μｍの厚さを有するフィールド絶縁膜をさらに含む、請求項１５〜２０のいずれか一項に記載の半導体装置。
  25. 前記表面保護膜の周縁部は、前記ＳｉＣ半導体層の端面にまで至っている、請求項１５〜２４のいずれか一項に記載の半導体装置。
JP2020062540A 2012-06-06 2020-03-31 半導体装置 Active JP6985446B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021191322A JP2022028867A (ja) 2012-06-06 2021-11-25 半導体装置
JP2023110545A JP2023126914A (ja) 2012-06-06 2023-07-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012129219 2012-06-06
JP2012129219 2012-06-06
JP2017194448A JP6685263B2 (ja) 2012-06-06 2017-10-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017194448A Division JP6685263B2 (ja) 2012-06-06 2017-10-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021191322A Division JP2022028867A (ja) 2012-06-06 2021-11-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2020127014A true JP2020127014A (ja) 2020-08-20
JP6985446B2 JP6985446B2 (ja) 2021-12-22

Family

ID=49712066

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014520030A Pending JPWO2013183677A1 (ja) 2012-06-06 2013-06-05 半導体装置およびその製造方法
JP2017194448A Active JP6685263B2 (ja) 2012-06-06 2017-10-04 半導体装置
JP2020062540A Active JP6985446B2 (ja) 2012-06-06 2020-03-31 半導体装置
JP2021191322A Pending JP2022028867A (ja) 2012-06-06 2021-11-25 半導体装置
JP2023110545A Pending JP2023126914A (ja) 2012-06-06 2023-07-05 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014520030A Pending JPWO2013183677A1 (ja) 2012-06-06 2013-06-05 半導体装置およびその製造方法
JP2017194448A Active JP6685263B2 (ja) 2012-06-06 2017-10-04 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021191322A Pending JP2022028867A (ja) 2012-06-06 2021-11-25 半導体装置
JP2023110545A Pending JP2023126914A (ja) 2012-06-06 2023-07-05 半導体装置

Country Status (4)

Country Link
US (6) US9799733B2 (ja)
EP (3) EP3614420A1 (ja)
JP (5) JPWO2013183677A1 (ja)
WO (1) WO2013183677A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799733B2 (en) * 2012-06-06 2017-10-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a schottky metal
CN106165066A (zh) * 2014-04-09 2016-11-23 三菱电机株式会社 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP2015204333A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
WO2018055688A1 (ja) * 2016-09-21 2018-03-29 新電元工業株式会社 半導体装置
JP2018107378A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
JP6977465B2 (ja) * 2017-10-06 2021-12-08 株式会社デンソー 半導体装置の製造方法
JP7098906B2 (ja) * 2017-10-11 2022-07-12 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP6681935B2 (ja) * 2018-04-16 2020-04-15 三菱電機株式会社 半導体装置およびその製造方法
US11081555B2 (en) * 2018-06-27 2021-08-03 Ohio State Innovation Foundation Electronic devices with ultra-high dielectric constant passivation and high mobility materials
JP7195086B2 (ja) * 2018-08-29 2022-12-23 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
US20230042772A1 (en) * 2020-03-27 2023-02-09 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method for manufacturing wide gap semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524217A (ja) * 2006-01-12 2009-06-25 クリー インコーポレイテッド 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法
JP2009200278A (ja) * 2008-02-22 2009-09-03 Mitsubishi Electric Corp ＳｉＣショットキバリアダイオードの製造方法
JP2009231321A (ja) * 2008-03-19 2009-10-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
JP2010225914A (ja) * 2009-03-24 2010-10-07 Sanyo Electric Co Ltd ショットキーバリアダイオード
JP2011009797A (ja) * 2010-10-15 2011-01-13 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
JPH10125936A (ja) 1996-10-22 1998-05-15 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
US6423598B1 (en) * 1998-10-08 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
JP2003347540A (ja) * 2002-05-23 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4724355B2 (ja) * 2003-03-31 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2005079339A (ja) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
CN100463216C (zh) 2004-03-26 2009-02-18 财团法人电力中央研究所 肖特基结合型半导体装置的制造方法
JP4021448B2 (ja) 2004-03-26 2007-12-12 財団法人電力中央研究所 ショットキー接合型半導体装置の製造方法
JP4087365B2 (ja) 2004-09-14 2008-05-21 新電元工業株式会社 ＳｉＣ半導体装置の製造方法
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5037003B2 (ja) 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP5078314B2 (ja) * 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5417069B2 (ja) * 2009-07-15 2014-02-12 トヨタ自動車株式会社 炭化ケイ素半導体装置の製造装置、製造方法
JP5401356B2 (ja) 2010-02-09 2014-01-29 昭和電工株式会社 半導体装置の製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
JP5580723B2 (ja) 2010-12-11 2014-08-27 エンゼル工業株式会社 被覆ダイオードと太陽電池モジュール用端子ボックス
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置
JP2012204480A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9799733B2 (en) * 2012-06-06 2017-10-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a schottky metal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524217A (ja) * 2006-01-12 2009-06-25 クリー インコーポレイテッド 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
JP2009200278A (ja) * 2008-02-22 2009-09-03 Mitsubishi Electric Corp ＳｉＣショットキバリアダイオードの製造方法
JP2009231321A (ja) * 2008-03-19 2009-10-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
JP2010225914A (ja) * 2009-03-24 2010-10-07 Sanyo Electric Co Ltd ショットキーバリアダイオード
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置
JP2011009797A (ja) * 2010-10-15 2011-01-13 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置

Also Published As

Publication number Publication date
EP3614420A1 (en) 2020-02-26
JP2023126914A (ja) 2023-09-12
US20230197791A1 (en) 2023-06-22
EP4044213A2 (en) 2022-08-17
US20190088746A1 (en) 2019-03-21
US11004939B2 (en) 2021-05-11
US20180006123A1 (en) 2018-01-04
EP2860760A1 (en) 2015-04-15
US10600873B2 (en) 2020-03-24
EP2860760A4 (en) 2016-06-15
US11610970B2 (en) 2023-03-21
US10170562B2 (en) 2019-01-01
US9799733B2 (en) 2017-10-24
US20210234006A1 (en) 2021-07-29
EP4044213A3 (en) 2022-11-02
JP2018050050A (ja) 2018-03-29
JP2022028867A (ja) 2022-02-16
US20200176572A1 (en) 2020-06-04
JP6985446B2 (ja) 2021-12-22
JP6685263B2 (ja) 2020-04-22
WO2013183677A1 (ja) 2013-12-12
US20150129896A1 (en) 2015-05-14
JPWO2013183677A1 (ja) 2016-02-01

Similar Documents

Publication Publication Date Title
JP6685263B2 (ja) 半導体装置
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
WO2010082264A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6065198B2 (ja) 半導体装置および半導体装置の製造方法
US10121871B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10411105B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
US8679954B2 (en) Schottky barrier diode and method for making the same
JP5401356B2 (ja) 半導体装置の製造方法
JP2013165167A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150