JP2013065871A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013065871A JP2013065871A JP2012248463A JP2012248463A JP2013065871A JP 2013065871 A JP2013065871 A JP 2013065871A JP 2012248463 A JP2012248463 A JP 2012248463A JP 2012248463 A JP2012248463 A JP 2012248463A JP 2013065871 A JP2013065871 A JP 2013065871A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- etching
- silicon carbide
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】第1の面と、第1の面と反対の第2の面とを有する炭化珪素半導体層110が準備される。炭化珪素半導体層110の第2の面を部分的に覆う金属層と、炭化珪素半導体層110の第2の面を部分的に覆う熱酸化膜130とが形成される。金属層を熱処理することにより電極150が形成される。金属層を形成する工程は、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われる。電極150を形成する工程において電極150の表面上に炭素が偏析する。電極150の表面および熱酸化膜130の表面の両方において、炭素を除去可能なエッチングが行われる。
【選択図】図8
【解決手段】第1の面と、第1の面と反対の第2の面とを有する炭化珪素半導体層110が準備される。炭化珪素半導体層110の第2の面を部分的に覆う金属層と、炭化珪素半導体層110の第2の面を部分的に覆う熱酸化膜130とが形成される。金属層を熱処理することにより電極150が形成される。金属層を形成する工程は、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われる。電極150を形成する工程において電極150の表面上に炭素が偏析する。電極150の表面および熱酸化膜130の表面の両方において、炭素を除去可能なエッチングが行われる。
【選択図】図8
Description
本発明は炭化珪素半導体装置の製造方法に関する。
炭化珪素(SiC)は、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン(Si)と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高電圧化、および大容量化を要求される半導体装置への適用が期待される。
このようなSiC半導体装置において、高濃度にドーピングした領域にNi(ニッケル)、Co(コバルト)、Al(アルミニウム)およびB(ホウ素)を含む金属材料を蒸着した後、1000℃位の温度で熱処理することによりオーミック電極を形成する方法が、非特許文献1に開示されている。この非特許文献1には、オーミック電極の表面にグラファイトが析出することが記載されている。
谷本智他著、電子情報通信学会論文誌 C Vol.J86−C NO.4 「SiCデバイスのオーミックコンタクト形成技術」、2003年4月、359頁〜367頁
図26は、従来のSiC半導体装置のオーミック電極および配線を概略的に示す拡大断面図である。図26に示すように、SiC半導体層201上に形成されたオーミック電極202の表面にグラファイトなどの炭素203が析出している場合には、オーミック電極202と配線204との密着性が悪いため、オーミック電極202から配線204が剥がれて、オーミック電極202と配線204の間に空洞205が形成されてしまう。配線204がオーミック電極202から剥がれていると、電気的に導通しないなどSiC半導体装置において電気的な信頼性が低下する。
したがって、本発明の目的は、配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供することである。
本発明者は、電極を形成するための熱処理を行なった後に電極上に析出する炭素が、電極上に形成する配線と電極との剥がれの要因であることを見出した。また、本発明者は、電極を形成するための熱処理を行なった後に析出する炭素は、電極内部よりも電極表面に多く存在していることを見出した。
そこで、本発明の炭化珪素半導体装置の製造方法は、以下の工程を備えている。まず、第1の面と、第1の面と反対の第2の面とを有する炭化珪素半導体層が準備される。そして、炭化珪素半導体層の第2の面を部分的に覆う金属層と、炭化珪素半導体層の第2の面を部分的に覆う熱酸化膜とが形成される。そして、金属層を熱処理することにより電極が形成される。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。電極を形成する工程において電極の表面上に炭素が偏析する。電極の表面および熱酸化膜の表面の両方において、炭素を除去可能なエッチングが行なわれる。
本発明によれば、金属層を構成する材料は炭素よりもシリコンとの反応性が高いので、金属層を熱処理することで、金属層を構成する材料と炭化珪素半導体層を構成するシリコンとが反応することにより電極を形成できる。このとき、炭化珪素半導体層を構成する炭素が電極の表面に析出するが、この炭素は電極の内部よりも電極の表面に多く析出するので、電極の表面のエッチングを行なうことにより、この炭素を除去できる。したがって、電極上に配線を形成すると、電極と配線との密着性を向上できるので、電極から配線が剥がれることを防止できる。
上記炭化珪素半導体装置の製造方法において好ましくは、第2の面上において熱酸化膜は金属層に接している。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程では、プラズマによるエッチングを行なう。これにより、電極の表面に偏析した炭素を効果的に除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程では、酸素元素を含むガスを用いたプラズマによるエッチングを行なう。
これにより、電極の表面に偏析した炭素を一酸化炭素、二酸化炭素などに反応させることにより、この炭素をより効果的に除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、酸素元素を含むガスを用いたプラズマによるエッチングは、厚み方向において10nm以上100nm以下のエッチング量になるように行われる。
上記炭化珪素半導体装置の製造方法において好ましくは、酸素元素を含むガスを用いたプラズマによるエッチングを行なう工程後に、酸素元素を含まないガスを用いたプラズマによるエッチングを行なう工程をさらに備えている。
酸素元素を含むガスを用いたプラズマをさらに行なうことにより、電極表面に酸化物が生成された場合であっても、酸素元素を含まないガスを用いたプラズマにより、この酸化物を除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記酸素元素を含まないガスは、炭素(C)、硫黄(S)、フッ素(F)、塩素(Cl)、ホウ素(B)およびアルゴン(Ar)よりなる群から選ばれた一種以上の元素を含む。
これらの元素を含むガスを用いることにより、酸素元素を含むガスを用いてプラズマによるエッチングを行なったために生じた酸化物を除去することができる。このため、酸素元素を含むガスを用いたプラズマにより生成した酸化物をより効果的に除去することで、電極上に配線を形成したときに電極と配線との密着性をより向上できる。
上記炭化珪素半導体装置の製造方法において好ましくは、酸素元素を含まないガスを用いたプラズマによるエッチングは、厚み方向において5nm以上10nm以下のエッチング量になるように行われる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程後に、電極上に配線を形成する工程をさらに備えている。これにより、電極と配線との密着性を向上した炭化珪素半導体装置が実現できる。
本発明の炭化珪素半導体装置の製造方法によれば、配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置を製造できる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
(実施の形態1)
図1は、本発明の実施の形態1における炭化珪素(SiC)半導体装置を示す概略断面図である。図1を参照して、本発明の実施の形態1におけるSiC半導体装置としてのpnダイオード100aを説明する。図1に示すように、pnダイオード100aは、基板111と、n型半導体層112とp型半導体層113とを含むSiC半導体層110と、絶縁膜130と、電極150と、配線180とを備えている。
図1は、本発明の実施の形態1における炭化珪素(SiC)半導体装置を示す概略断面図である。図1を参照して、本発明の実施の形態1におけるSiC半導体装置としてのpnダイオード100aを説明する。図1に示すように、pnダイオード100aは、基板111と、n型半導体層112とp型半導体層113とを含むSiC半導体層110と、絶縁膜130と、電極150と、配線180とを備えている。
基板111は、たとえばSiC基板である。この基板111上には、n型半導体層112が形成されている。n型半導体層112は、たとえばn型SiCよりなる。このn型半導体層112上には、p型半導体層113が形成されている。p型半導体層113は、たとえばp型SiCよりなる。n型半導体層112とp型半導体層113とはpn接合を構成している。p型半導体層113の表面には、p型高濃度領域113aが形成されている。p型高濃度領域113aは、たとえばp型半導体層113よりも高濃度の不純物濃度を有するp型SiCよりなる。p型半導体層113上には、絶縁膜130が形成されている。絶縁膜130は、たとえば二酸化ケイ素(SiO2)、窒化珪素(Si3N4)などよりなる。
電極150は、p型高濃度領域113a上に形成されている。電極150はオーミック電極であり、たとえばニッケル(Ni)、チタン(Ti)、アルミニウム(Al)、白金(Pt)およびパラジウム(Pd)からなる群より選ばれた少なくとも一種の金属と、シリコン(Si)との合金である。この電極150上には、配線180が形成されている。配線180は、たとえばAl、Ti、Cu(銅)、W(タングステン)、Mo(モリブデン)、Ta(タンタル)などよりなる。
図2は、本実施の形態におけるSiC半導体装置の製造方法を示すフローチャートである。続いて、図2を参照して、本実施の形態におけるSiC半導体装置の製造方法について説明する。
図3は、本実施の形態におけるSiC半導体層を形成する工程を説明するための概略断面図である。図2および図3に示すように、まず、SiC半導体層110を準備する(ステップS1)。このステップS1では、たとえば、基板111上に形成されたn型半導体層112と、n型半導体層112上に形成されたp型半導体層113とを含む半導体層110を準備する。
具体的には、図3に示すように、SiC基板などの基板111を準備する。この基板111上に、たとえばCVD(Chemical Vapor Deposition:化学蒸着)法によりn型半導体層112を成長する。その後、n型半導体層112上に、たとえばCVD法によりp型半導体層113を成長する。なお、ドーピングするn型不純物としてたとえばリン(P)、窒素(N)などを、p型不純物としてたとえばアルミニウム(Al)、ボロン(B)などを用いる。
図4は、本実施の形態におけるp型高濃度領域113aを形成する工程を説明するための概略断面図である。p型半導体層113の表面に、p型高濃度領域113aを形成する領域が開口した開口部120aを有するレジスト120を形成する。その後、開口部120aから露出しているp型半導体層113に、たとえば数百keVのエネルギーでBやAlのイオンを加速して注入して、p型高濃度領域113aを形成する。次いで、有機溶剤や剥離液などを用いてレジスト120を除去する。これにより、半導体層110を準備できる。
なお、p型高濃度領域113aを形成する方法はイオン注入に特に限定されず、たとえばp型不純物を取り込むようにエピタキシャル成長する方法により、p型高濃度領域113aを成長してもよい。
ここで、p型高濃度領域113aは、後述する金属層140の下部表面と接触する半導体層110の表面部分を含む領域である。p型高濃度領域113aは、たとえば不純物濃度が1×1018cm-3以上であることが好ましい。このように、SiC半導体層110を準備するステップS1では、SiC半導体層110において後述する金属層140の一部分と接触する領域に、SiC半導体層110における他の領域よりも不純物濃度が高い高濃度領域(本実施の形態ではp型高濃度領域113a)を含んでいるSiC半導体層110を準備することが好ましい。p型高濃度領域113aを含んでいると、後述する電極150を形成するステップS3において、金属層140がp型高濃度領域113aと反応して、オーミック電極としての電極150を形成しやすくなる。
また、本実施の形態では、SiC半導体層110は、基板111上に形成されたエピタキシャル層としているが、特にこれに限定されない。本発明のSiC半導体層110は、基板111上に形成されたエピタキシャル層である場合と、イオン注入などにより不純物がドーピングされた領域を含むSiC基板である場合とを含む。
次に、半導体層110を活性化アニールする。活性化アニールは、たとえば、アルゴン(Ar)などの不活性ガス雰囲気で、約1700℃の高温で基板111および半導体層110を熱処理する。なお、この活性化アニールは省略されてもよい。
図5は、本実施の形態における絶縁膜130を形成する工程を説明するための概略断面図である。図5に示すように、次に、SiC半導体層110の表面に、絶縁膜130を形成する。絶縁膜130の形成方法は特に限定されないが、たとえば約1300℃での熱酸化法によりSiO2膜を形成する。また、絶縁膜130として、たとえばCVD法によりSi3N4膜を形成する。
図6は、本実施の形態における金属層140を形成する工程を説明するための概略断面図である。図2および図6に示すように、次に、SiC半導体層110の表面110aに、金属層140を形成する(ステップS2)。この金属層140を形成するステップS2では、金属層140を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層140を形成する。金属層140の材料は、炭素と反応せずにシリコンとのみ反応することが好ましい。
ここで、「炭素よりもシリコンとの反応性が高い」とは、後述する金属層140を熱処理する時に、金属層140を構成する金属元素と半導体層110(本実施の形態ではp型高濃度領域113a)の炭素元素との反応速度よりも、金属層140を構成する金属元素とシリコン元素との反応速度が大きいこと、もしくは反応完了後に形成される化合物中に含まれる炭素元素よりシリコン元素の方が多いことを意味する。CよりもSiとの反応性が高い金属層140を形成することによって、電極150(図7参照)の表面にCが偏析する状態となる(図7における炭素160が形成される)。
このような金属層140の材料として、Ni、Ti、Al、Pt、Pd、およびSiからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、Ni、Ti、Al、Pt、Pd、およびSiからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
また、金属層140は、複数の層からなっていてもよい。この場合には、金属層140において半導体層110と接触する部分が、金属層140を熱処理する温度において炭素よりもシリコンとの反応性が高い。この金属層140においてSiC半導体層110と接触する部分が、Ni、Ti、Al、Pt、Pd、およびSiからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質よりなることがより好ましい。
本実施の形態では、たとえば以下の工程を実施することにより金属層140を形成する。具体的には、p型高濃度領域113a上に位置する領域を開口させたレジストを、フォトリソグラフィにより形成する。レジストは特に限定されず、一般公知のフォトレジストを用いることができる。次に、レジストから開口している絶縁膜130をエッチングする。その後、絶縁膜130から露出したp型高濃度領域113a上に、たとえば物理蒸着(PVD:Physical Vapor Deposition)法、化学蒸着法などの蒸着法により金属層140を形成する。最後にレジストを、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。なお、金属層140の形成方法は特に限定されず、一般公知の方法を採用できる。
金属層140の厚みは、たとえば1nm以上1000nm以下が好ましい。1nm以上とすることによって、後述する電極を形成するステップS3でSiC半導体層110と反応した不純物が凝集して金属層140が絶縁化することを防止できる。一方、1000nm以下とすることによって、金属層140が半導体層110から剥離することを防止できる。
なお、金属層140を形成する方法は特に限定されず、一般公知の方法を採用できる。また、p型高濃度領域113a上に形成された絶縁膜130を除去する方法はエッチングに特に限定されず、リフトオフなどを採用してもよい。また、レジストの開口部は、形成する電極150(図7参照)の形状と同じ形状にすることが好ましく、たとえば上方から見たときの平面形状が矩形や円形にする。
図7は、本実施の形態における電極150を形成する工程を説明するための概略断面図である。図2および図7に示すように、次に、金属層140を熱処理することにより電極150を形成する(ステップS3)。この熱処理により、金属層140とp型高濃度領域113aとが反応することで、オーミック電極を形成する。たとえば金属層140がNiよりなる場合には、NiSiy(yは結晶学的にとりうる任意の数)よりなる電極150を形成できる。
具体的には、金属層140をオーミック電極に形成できる温度以上で熱処理を行なう。たとえば金属層140がNiおよびTiの少なくとも一方よりなる場合には、900℃以上1100℃以下で熱処理を行なうことが好ましい。900℃以上とすることによって、ショットキー電極にならずにオーミック電極を形成できる。1100℃以下とすることによって、金属層140をオーミック電極に形成する反応以外の反応の進行を抑制できる。
このステップS3を実施することによって、図1に示すように、金属層140を反応させてなる電極150にすることができる。しかし、金属層140を熱処理する温度において金属層140はCよりもSiとの反応性が高いので、金属層140と反応しなかったSiC半導体層110の炭素160が電極150上に析出する。たとえば金属層140がNiよりなる場合には、NiはCと反応しないので、SiC半導体層110中の炭素160が残渣として、電極150表面に析出する。この炭素160は、電極150の内部よりも表面に集中して析出している。
次に、電極150の表面の炭素160を除去するためのエッチングを行なう。このエッチングは、プラズマによるエッチングであることが好ましい。本実施の形態では、酸素元素を含むガスを用いたプラズマによるエッチング(第1のプラズマを行なうステップS4)と、酸素元素を含まないガスを用いたプラズマによるエッチング(第2のプラズマを行なうステップS5)とを行なう。
図8は、本実施の形態における酸素元素を含むガスを用いたプラズマによるエッチングを行なう工程を説明するための概略断面図である。図8に示すように、酸素元素を含むガスを用いたプラズマによるエッチングを行なう(第1のプラズマを行なうステップS4)。酸素元素を含むガスとは、たとえば酸素ガス(O2)、オゾンガス(O3)などが挙げられ、酸素ガス(O2)、オゾンガス(O3)などの酸素元素よりなるガスを用いることが好ましい。
第1のプラズマを行なうステップS4では、最表面(図7における炭素160の表面)から厚み方向に10nm以上のエッチング量になるようにエッチングを行なうことが好ましく、40nm以上100nm以下のエッチング量になるようにエッチングを行なうことがより好ましい。10nm以上のエッチング量の場合、表面に析出した炭素160を効果的に除去できる。40nm以上のエッチング量の場合、表面に析出した炭素160をより効果的に除去できる。100nm以下のエッチング量の場合、電極150の厚みが薄くなりすぎることを防止できる。
この酸素元素を含むガスを用いたプラズマ(第1のプラズマを行なうステップS4)により、電極150表面に析出した炭素を一酸化炭素(CO)、二酸化炭素(CO2)などに反応させることで炭素160を除去できる。ただし、酸素元素を含むガスを用いたプラズマを行なった後、電極150表面の少なくとも一部が酸素と反応して、酸化物170が発生する場合がある。
図9は、本実施の形態における酸素元素を含まないガスを用いたプラズマによるエッチングを行なう工程を説明するための概略断面図である。図9に示すように、酸素元素を含まないガスを用いたプラズマによるエッチングを行なう(第2のプラズマを行なうステップS5)。
酸素元素を含まないガスを用いたプラズマによるエッチングでは、金属層140を構成する金属元素に対するエッチングレートが酸素に対するエッチングレートよりも遅いガスを用いることが好ましい。このような酸素元素を含まないガスとは、たとえば、炭素(C)、硫黄(S)、フッ素(F)、塩素(Cl)、BおよびArよりなる群から選ばれた一種以上の元素を含んでいることが好ましい。これらの元素を含むガスとして、たとえばCF4(四フッ化炭素)、SF6(六フッ化硫黄)、C3F8(八フッ化三炭素)などのフッ素系ガス、Cl2(塩素)、BCl3(三塩化ホウ素)などの塩素系ガス、Arなどの希ガスなどが挙げられる。なお、酸素元素を含まないガスは、特にこれに限定されない。
第2のプラズマを行なうステップS5では、最表面(図8における酸化物170の表面)から厚み方向に10nm以下のエッチング量になるようにエッチングを行なうことが好ましく、5nm以上8nm以下のエッチング量になるようにエッチングを行なうことがより好ましい。10nm以下のエッチング量の場合、電極150が薄くなることを防止できる。8nm以下のエッチング量の場合、電極150が薄くなることをより防止できる。一方、5nm以上のエッチング量の場合、酸化物170を効果的に除去できる。
この酸素元素を含まないガスを用いたプラズマにより、電極150表面の酸化物170を除去できる。
このプラズマによるエッチング(ステップS3、S4)によって、電極150の表面の炭素を除去することができる。
次に、電極150上に配線180を形成する(ステップS6)。配線180は、導電性であれば特に限定されず、金属であることが好ましい。配線180は、たとえば他の半導体装置(図示せず)を電気的に接続するための部材であり、プラグなどを含む。
本実施の形態では、たとえば以下の工程を実施することにより配線180を形成する。具体的には、電極150上に位置する領域を開口させたレジストを、フォトリソグラフィにより形成する。レジストは特に限定されず、一般公知のフォトレジストを用いることができる。レジストから開口している電極150上に、物理蒸着法、化学蒸着法などの蒸着法により、配線180を形成する。最後にレジストを、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。なお、配線180の形成方法は特に限定されず、一般公知の方法を採用できる。
配線180において電極150と接触する部分は、Al、Ti、Cu、W、MoおよびTaからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、Al、Ti、Cu、W、Mo、およびTaからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。なお、配線180は、複数の層(積層膜)からなっていてもよい。
以上の工程(ステップS1〜S6)を実施することによって、図1に示すpnダイオード100aが得られる。
以上説明したように、本実施の形態における炭化珪素半導体装置としてのpnダイオード100aは、SiC半導体層110の表面110aに、金属層140を熱処理する(ステップS3時の熱処理)温度において炭素よりもシリコンとの反応性が高い金属層140を形成するステップS2と、金属層140を熱処理することにより電極150を形成するステップS3と、電極150の表面の炭素160を除去するためのエッチングを行なうステップS4、S5とを備えている。
本実施の形態におけるpnダイオード100aによれば、金属層140は炭素よりもシリコンとの反応性が高いので、金属層140を熱処理をすることで、金属層140を構成する材料とSiC半導体層110を構成するシリコンとが反応することにより電極150を形成できる。このとき、SiC半導体層110を構成する炭素160が電極150の表面に偏析するが、電極150の内部よりも電極150の表面に炭素160が多く析出するので、表面からエッチングを行なうことにより、この炭素160を除去できる。また、電極150の表面のエッチングにより、電極150の表面の凹凸は低減される。したがって、電極150上に配線180を形成すると、電極150と配線180との密着性を向上できるので、電極150から配線180が剥がれることを防止できる。
(実施の形態2)
図10は、本発明の実施の形態2におけるSiC半導体装置を示す概略断面図である。図10を参照して、本実施の形態における半導体装置としてのRESURF(Reduced Surface Field)型JFET(Junction Field Effect Transistor:接合電界効果トランジスタ)100bを説明する。
図10は、本発明の実施の形態2におけるSiC半導体装置を示す概略断面図である。図10を参照して、本実施の形態における半導体装置としてのRESURF(Reduced Surface Field)型JFET(Junction Field Effect Transistor:接合電界効果トランジスタ)100bを説明する。
具体的には、JFET100bは、基板111と、p型半導体層114、n型半導体層115およびp型半導体層116を含むSiC半導体層110と、n型高濃度領域191、192と、p型高濃度領域193、194と、ソース電極151、153と、ゲート電極154と、ドレイン電極152と、配線181、182と、絶縁膜130と、絶縁膜131とを備えている。
基板111は、たとえばSiCからなる。p型半導体層114は、基板111上に形成され、たとえばp型SiCからなる。n型半導体層115は、p型半導体層114上に形成され、たとえばn型SiCからなる。p型半導体層116は、n型半導体層115上に形成され、たとえばp型SiCからなる。また、p型半導体層116およびn型半導体層115の一部には、メサ110bが形成されている。本実施の形態では、電流通路となるn型半導体層115をp型半導体層114、116で挟み込んだダブルRESURF構造としている。
n型高濃度領域191、192は、p型半導体層116およびn型半導体層115の一部にn型不純物をn型半導体層115よりも高濃度に注入されてなる。p型高濃度領域193は、n型半導体層115およびp型半導体層114の一部に、p型高濃度領域194は、p型半導体層116およびn型半導体層115の一部にp型不純物をp型半導体層114、116よりも高濃度に注入されてなる。
SiC半導体層110の表面110aには絶縁膜130が形成されている。この絶縁膜130の開口部にはソース電極151、153、ゲート電極154およびドレイン電極152が形成されている。言い換えると、ソース電極151、153、ゲート電極154およびドレイン電極152は、それぞれp型高濃度領域191とp型高濃度領域193、n型高濃度領域194およびn型高濃度領域192上に形成されている。ソース電極151、153、ゲート電極154およびドレイン電極152は、実施の形態1の電極150と同様の材料であるので、その説明は繰り返さない。
配線181、182は、ソース電極151、153およびドレイン電極152上にそれぞれ形成されており、実施の形態1の配線180と同様の材料である。ソース電極151、153上に形成された配線181はソース配線の役割を、ドレイン電極152上に形成された配線182はドレイン配線の役割を担う。配線181、182は、たとえば他の半導体装置(図示せず)を電気的に並列接続するための部材である。
絶縁膜131は、ソース電極151、153、ゲート電極154およびドレイン電極152を電気的に分離するための層間絶縁膜である。絶縁膜131は、ソース電極151、153、ゲート電極154、ドレイン電極152および絶縁膜130上に形成されている。
続いて、本実施の形態におけるJFET100bの製造方法について説明する。まず、炭化珪素(SiC)半導体層110を準備する(ステップS1)。本実施の形態では、たとえば以下の工程を実施する。
図11は、本実施の形態におけるSiC半導体層を形成する工程を説明するための概略断面図である。図11に示すように、まずSiCよりなる基板111を準備する。この基板111上に、たとえばCVD法によりp型半導体層114、n型半導体層115およびp型半導体層116をこの順でエピタキシャル成長する。その後、p型半導体層116およびn型半導体層115の一部に、メサ110bを形成する。
図12は、本実施の形態におけるn型高濃度領域191、192を形成する工程を説明するための概略断面図である。図12に示すように、ソース電極151およびドレイン電極152(図10参照)となるべき部分と接触する領域に、n型の不純物濃度を選択的に高めたn型高濃度領域191、192を形成する。具体的には、たとえば、p型半導体層116においてn型高濃度領域191、192を形成する領域が開口した開口部121aを有するレジスト121を形成する。この開口部121aに、たとえば数百keVのエネルギーでリンや窒素のイオンを加速して注入する。これにより、n型高濃度領域191、192を形成できる。
図13は、本実施の形態におけるp型高濃度領域193、194を形成する工程を説明するための概略断面図である。図13に示すように、チャネルとそれを制御するゲートの電極となるべき部分と接触する領域に、p型の不純物濃度を選択的に高めたp型高濃度領域193、194を形成する。具体的には、n型半導体層115においてp型高濃度領域を形成する領域が開口した開口部122aと、p型半導体層116においてp型高濃度領域を形成する領域が開口した開口部122bとを有するレジスト122を形成する。この開口部122a、122bに、たとえば、数百keVのエネルギーでアルミニウムやホウ素のイオンを加速して注入する。これにより、p型高濃度領域193、194を形成できる。
次に、n型高濃度領域191、192およびp型高濃度領域193、194に、たとえばアルゴンなどの不活性ガス雰囲気中で約1700℃程度に加熱して、活性化アニールを施すことが好ましい。なお、この活性化アニールは省略されてもよい。以上の工程により、SiC半導体層110を準備できる。
図14は、本実施の形態における絶縁膜を形成する工程を説明するための概略断面図である。図14に示すように、SiC半導体層110の表面110a上に、絶縁膜130を形成する。この工程は、実施の形態1と同様であるので、その説明は繰り返さない。
図15は、本実施の形態における金属層を形成する工程を説明するための概略断面図である。図15に示すように、次に、SiC半導体層110の表面110aに、金属層141〜144を形成する(ステップS2)。このステップS2では、n型高濃度領域191、192およびp型高濃度領域193、194上に金属層141〜144を形成する点を除き、実施の形態1における金属層140を形成するステップS3と同様であるので、その説明を繰り返さない。
図16は、本実施の形態における電極を形成する工程を説明するための概略断面図である。図16に示すように、次に、金属層141〜144を熱処理することによりソース電極151、153、ゲート電極154およびドレイン電極152を形成する(ステップS3)。
このステップS3では、n型高濃度領域191、192およびp型高濃度領域193、194と金属層141〜144とをそれぞれ合金化している点を除き、実施の形態1における電極150を形成するステップS3と同様であるので、その説明を繰り返さない。なお、本実施の形態における熱処理温度は、たとえば約1000℃である。
このソース電極151、153、ゲート電極154およびドレイン電極152を形成するステップS3を実施すると、金属層141、143、144、142がそれぞれオーミック電極であるソース電極151、153、ゲート電極154およびドレイン電極152になる。しかし、ソース電極151、153、ゲート電極154およびドレイン電極152の表面に、SiC半導体層110において合金化されたSiと結合していた炭素160が析出する。
次に、ソース電極151、153、ゲート電極154およびドレイン電極152の表面の炭素160を除去するためのエッチングを行なう。このエッチングを行なうステップは、実施の形態1と同様に、プラズマによるエッチングを行なうことが好ましく、酸素元素を含むガスを用いたプラズマによるエッチングを行なうステップS4と、酸素元素を含まないガスを用いたプラズマによるエッチングを行なうステップS5とを含んでいることがより好ましい。このエッチングは実施の形態1と同様であるので、その説明は繰り返さない。このエッチングにより、ソース電極151、153、ゲート電極154およびドレイン電極152の表面に残存する炭素160を除去できる。
次に、絶縁膜131を形成する。この絶縁膜131は、ソース電極151、153、ゲート電極154およびドレイン電極152を電気的に分離するように形成する。
具体的には、絶縁膜130およびソース電極151、153、ゲート電極154およびドレイン電極152上に絶縁膜131となる層を形成する。この層は、たとえばSiO2からなる絶縁膜を、CVD法により形成する。その後、ソース電極151、153およびドレイン電極152上に位置する領域に開口部を有するレジストを、絶縁膜131となる層上に形成する。この絶縁膜131となる層においてレジストの開口部から露出している部分をエッチングなどにより除去して、ソース電極151、153およびドレイン電極152を露出する。これにより、ソース電極151、153およびドレイン電極152が露出するように、絶縁膜130上に層間絶縁膜としての絶縁膜131を形成できる。
次に、ソース電極151、153およびドレイン電極152上に配線181、182を形成する(ステップS6)。このステップS6では、絶縁膜131から開口しているソース電極151、153およびドレイン電極152上に配線181、182をたとえば蒸着法により形成する。
以上の工程(ステップS1〜S6)を実施することによって、図10に示すJFET100bが得られる。
以上説明したように、本実施の形態における半導体装置としてのJFET100bは、ソース電極151、153、ゲート電極154およびドレイン電極152を形成するステップS3後に、ソース電極151、153、ゲート電極154およびドレイン電極152上に析出した炭素を除去するためのエッチングを行なっている(ステップS4、S5)。これにより、ソース電極151、153、ゲート電極154およびドレイン電極152上に析出した炭素を効果的に除去できるので、ソース電極151、153およびドレイン電極152と密着性を向上して配線181、182を形成できる。このため、ソース電極151、153およびドレイン電極152から配線181、182が剥がれることを防止したJFET100bを製造することができる。
(実施の形態3)
図17は、本発明の実施の形態3における炭化珪素半導体装置を示す概略断面図である。図17を参照して、本実施の形態における半導体装置としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)を説明する。図17に示すように、本実施の形態におけるMOSFET100cは、基板111と、n型半導体層112と、p型ボディ部117と、n型高濃度領域118と、ソース電極151と、ゲート電極154と、ドレイン電極152と、ゲート酸化膜132と、配線181〜183と、絶縁膜133とを備えている。
図17は、本発明の実施の形態3における炭化珪素半導体装置を示す概略断面図である。図17を参照して、本実施の形態における半導体装置としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)を説明する。図17に示すように、本実施の形態におけるMOSFET100cは、基板111と、n型半導体層112と、p型ボディ部117と、n型高濃度領域118と、ソース電極151と、ゲート電極154と、ドレイン電極152と、ゲート酸化膜132と、配線181〜183と、絶縁膜133とを備えている。
基板111は、たとえばSiCよりなる。n型半導体層112は、基板111上に形成され、たとえばn型SiCからなる。p型ボディ部117は、n型半導体層112の表面においてn型半導体層112を挟むように形成され、たとえばp型SiCからなる。n型高濃度領域118は、p型ボディ部117の表面のそれぞれに形成され、たとえばn型半導体層112のn型不純物濃度よりも高いn型不純物濃度を有しているn型SiCよりなる。n型半導体層112、p型ボディ部117およびn型高濃度領域118は、SiC半導体層110を構成している。
このSiC半導体層110のn型高濃度領域118のそれぞれの表面上には、ソース電極151およびドレイン電極152が形成されている。ソース電極151およびドレイン電極152の間に位置するSiC半導体層110の表面110a上には、ゲート酸化膜132が形成されている。このゲート酸化膜132上には、ゲート電極154が形成されている。ソース電極151、ゲート電極154およびドレイン電極152は、実施の形態1の電極150と同様の材料を用いるので、その説明は繰り返さない。ゲート電極154は、たとえばSiよりなる。
ソース電極151、ゲート電極154およびドレイン電極152上には、それぞれ配線181、183、182が形成されている。配線181〜183は、実施の形態1の配線180と同様であるので、その説明は繰り返さない。
配線181〜183を電気的に分離するための層間絶縁膜としての絶縁膜133が、配線181〜183上に形成されている。絶縁膜133は、実施の形態2の絶縁膜133と同様であるので、その説明は繰り返さない。
続いて、本実施の形態におけるMOSFET100cの製造方法について説明する。まず、SiC半導体層110を準備する(ステップS1)。本実施の形態では、たとえば以下の工程を実施する。
図18は、本実施の形態におけるSiC半導体層を形成する工程を説明するための概略断面図である。図18に示すように、まず、基板111を準備する。その後、基板111上に、たとえばCVD法によりn型半導体層112を成長する。
図19は、本実施の形態におけるSiC半導体層を形成する工程を説明するための別の概略断面図である。図19に示すように、n型半導体層112の表面112aの端部が露出するように、n型半導体層112の表面112aの略中央部にレジスト123を形成する。レジスト123に覆われていないn型半導体層112の表面112aの端部に、p型不純物をたとえばイオン注入により導入する。その後、レジスト123を除去する。これにより、n型半導体層112を挟むように、p型ボディ部117が形成される。
図20は、本実施の形態におけるSiC半導体層を形成する工程を説明するためのさらに別の概略断面図である。図20に示すように、p型ボディ部117の端部が露出するように、n型半導体層112およびp型ボディ部117の上に、レジスト124を形成する。レジスト124に覆われていないp型ボディ部117の端部に、n型半導体層112よりもn型不純物濃度が高くなるように、n型不純物をたとえばイオン注入により導入する。その後、レジスト124を除去する。これにより、n型高濃度領域118を形成できる。したがって、SiC基板111上に形成されたn型半導体層112と、n型半導体層112の表面にn型半導体層112を挟み込むように形成されたp型ボディ部117と、p型ボディ部117の表面にn型半導体層112およびp型ボディ部117を挟み込むように形成されたn型高濃度領域118とを備えたSiC半導体層110を準備することができる。
次に、半導体層110を実施の形態1と同様に活性化アニールする。なお、この活性化アニールは省略されてもよい。
図21は、本実施の形態におけるゲート酸化膜を形成する工程を説明するための概略断面図である。次に、図21に示すように、SiC半導体層110の表面上に、ゲート酸化膜132を形成する。この工程は、実施の形態1における絶縁膜130を形成する工程と同様であるので、その説明は繰り返さない。
図22は、本実施の形態における金属層を形成する工程を説明するための概略断面図である。次に、図22に示すように、n型高濃度領域118上に金属層141、142を形成する(ステップS2)。この金属層141、142は、実施の形態2の金属層141、142と同様であるので、その説明は繰り返さない。
次に、ゲート酸化膜132上に、ゲート電極154を形成する。このゲート電極154は、金属層141、142と電気的に接続されないように形成する。ゲート電極154の形成方法は特に限定されず、蒸着法など一般公知の方法を採用できる。ゲート電極154は、たとえばSiよりなる。
図23は、本実施の形態におけるソース電極151およびドレイン電極152を形成する工程を説明するための概略断面図である。次に、図23に示すように、金属層141、142を熱処理することによりソース電極151およびドレイン電極152を形成する(ステップS3)。この熱処理において、金属層141、142は、SiC半導体層110のSiと合金化されて、ソース電極151およびドレイン電極152になる。ソース電極151およびドレイン電極152を形成すると、ソース電極151およびドレイン電極152上には、SiC半導体層110の炭素160が析出する。
図24は、本実施の形態におけるエッチングをする工程を説明するための概略断面図である。次に、図24に示すように、ソース電極151およびドレイン電極152上に析出した炭素160をエッチングにより除去する(ステップS4、S5)。このステップは、実施の形態1における第1のプラズマを行なうステップS4および第2のプラズマを行なうステップS5と同様であるので、その説明は繰り返さない。
次に、実施の形態2と同様に、ソース電極151、ドレイン電極152およびゲート電極154上に絶縁膜133を形成する。
次に、実施の形態2と同様に、ソース電極151、ドレイン電極152およびゲート電極154上に、ソース配線、ドレイン配線およびゲート配線としての配線181、182、183をそれぞれ形成する(ステップS6)。
以上の工程(ステップS1〜S6)を実施することにより、図17に示すMOSFET100cが得られる。
以上説明したように、本実施の形態における半導体装置としてのMOSFET100cは、ソース電極151およびドレイン電極152を形成するステップS3後に、ソース電極151およびドレイン電極152上に析出した炭素を除去するためのエッチングを行なっている(ステップS4、S5)。これにより、ソース電極151およびドレイン電極152上に析出した炭素を効果的に除去できるので、ソース電極151およびドレイン電極152と密着性を向上して配線181、182を形成できる。このため、ソース電極151およびドレイン電極152から配線181、182が剥がれることを防止したMOSFETを製造することができる。
[実施例]
本実施例では、電極の表面の炭素を除去するためのエッチングを行なうことの効果について調べた。具体的には、図1に示す実施の形態1におけるpnダイオードを製造して、電極と配線との密着性を調べた。
本実施例では、電極の表面の炭素を除去するためのエッチングを行なうことの効果について調べた。具体的には、図1に示す実施の形態1におけるpnダイオードを製造して、電極と配線との密着性を調べた。
まず、基板111として、4H−SiC基板を準備した。このSiC基板111上に、CVD法により、10μmの厚みを有するn型半導体層112を形成した。n型半導体層112のn型不純物として、Nを用いた。その後、このn型半導体層112上に、CVD法により、0.6μmの厚みを有するp型半導体層113を形成した。p型半導体層113のp型不純物として、Alを用いた。次いで、このp型半導体層113の表面に、Alをイオン注入することにより、p型半導体層113よりもp型不純物濃度が高いp型高濃度領域113aを形成した。このp型高濃度領域113aの厚みは最大0.3μmであった。
次に、アルゴン雰囲気中で、SiC半導体層110を1700℃で熱処理することによる活性化アニールを施した。
次に、SiC半導体層110を1300℃で熱酸化することにより、0.1μmの厚みを有する絶縁膜130を形成した。
次に、p型高濃度領域113a上に、Niよりなる5個の金属層140をそれぞれ蒸着法により形成した(ステップS2)。それぞれの金属層140は、平面形状が50μm四方の正方形で厚みが100μmであった。また、それぞれの金属層140間の距離は100μmとし、電気的に分離した。
次に、アルゴン雰囲気中で、5個の金属層140を1050℃で熱処理をすることにより、電極150を形成した(ステップS3)。
次に、4個の電極150の表面について、酸素ガスを用いたプラズマによるエッチングを行なった(ステップS4)。このプラズマの条件として、アッシャーパワーを100W、圧力を1Pa、処理時間を、2個の電極は5分であり、他の2個の電極は10分にした。
次に、酸素ガスを用いたプラズマによるエッチングを行なった4個の電極のうち、処理時間を5分とした1個の電極と処理時間を10分とした1個の電極との合計2個の電極の表面について、CF4ガスを用いたプラズマによるエッチングをさらに行なった(ステップS5)。このプラズマの条件として、アッシャーパワーを300W、圧力を1Pa、処理時間を30秒にした。
次に、5個の電極150上に、200nmの厚みを有するAlよりなる配線を蒸着法によりそれぞれ形成した(ステップS6)。
以上の工程(ステップS1〜S6)を実施することによって、pnダイオード100aを製造した。すなわち、5個の電極のうち、第1の電極は、酸素ガスを用いたプラズマ(処理時間が5分)によるエッチング(ステップS4)およびCF4ガスを用いたプラズマによるエッチング(ステップS5)を行なった。第2の電極は、酸素ガスを用いたプラズマ(処理時間が10分)によるエッチング(ステップS4)およびCF4ガスを用いたプラズマによるエッチング(ステップS5)を行なった。第3の電極は、酸素ガスを用いたプラズマ(処理時間が5分)によるエッチングを行なった(ステップS4)後に、CF4ガスを用いたプラズマによるエッチングを行なわなかった。第4の電極は、酸素ガスを用いたプラズマ(処理時間が10分)によるエッチングを行なった(ステップS4)後に、CF4ガスを用いたプラズマによるエッチングを行なわなかった。第5の電極は、酸素ガスを用いたプラズマによるエッチングを行なわず、かつCF4ガスを用いたプラズマによるエッチングを行なわなかった。
(測定方法)
5個の電極と配線180との間に剥がれが生じたか否かについてワイヤーボンディングを行ない、ワイヤープル試験により測定した。電極と配線との密着性があるのでワイヤー部で切断が起こったものを剥がれ無しとし、密着性が悪いためワイヤーが切れるよりも先に配線が剥がれたものを剥がれ有りとした。
5個の電極と配線180との間に剥がれが生じたか否かについてワイヤーボンディングを行ない、ワイヤープル試験により測定した。電極と配線との密着性があるのでワイヤー部で切断が起こったものを剥がれ無しとし、密着性が悪いためワイヤーが切れるよりも先に配線が剥がれたものを剥がれ有りとした。
また、5個の電極について、同時に作製したTLMパターンを用いてSiC半導体層110との接触抵抗値を測定した。その結果を図25に示す。なお、図25は、実施例における酸素ガスを用いたプラズマと接触抵抗値との関係を示す。図25において横軸は、酸素ガスを用いたプラズマの処理時間(単位:分)を示し、縦軸は、電極とSiC半導体層110との接触抵抗値、および、電極と配線との接触抵抗値の和(単位:Ω)を示す。なお、電極とSiC半導体層110との接触抵抗値はすべての電極でほぼ一定であるため、それぞれを比較することで、電極と配線との接触抵抗値を比較できる。
(測定結果)
酸素ガスを用いたプラズマを行なった4個の電極(第1〜第4の電極)上に形成した配線は、電極との剥がれが生じなかった。一方、酸素ガスを用いたプラズマを行なわなかった電極(第5の電極)上に形成した配線は、電極から剥がれが生じた。
酸素ガスを用いたプラズマを行なった4個の電極(第1〜第4の電極)上に形成した配線は、電極との剥がれが生じなかった。一方、酸素ガスを用いたプラズマを行なわなかった電極(第5の電極)上に形成した配線は、電極から剥がれが生じた。
また、図25に示すように、酸素ガスを用いたプラズマのみを行なった電極(第3および第4の電極)について、処理時間が5分の電極よりも10分の電極の方が接触抵抗値が高くなったことから、酸素ガスを用いたプラズマにより電極上に酸化膜が形成されたと考えられる。酸素ガスを用いたプラズマを行なった後に、CF4ガスを用いたプラズマによるエッチングを行なった電極(第1および第2の電極)は、酸素ガスを用いたプラズマにより電極上に生成した酸化膜を除去できたので、接触抵抗値を2.2Ωまで低減できたことがわかった。
以上より、本実施例によれば、電極表面をエッチングすることによって、電極表面に析出した炭素を効果的に除去できたので、電極上に形成した配線が電極から剥がれることを防止することができることが確認できた。また、酸素ガスを用いたプラズマを行なった後に、CF4ガスを用いたプラズマによるエッチングを行なうことにより、炭素を除去した際に発生した酸化物を効果的に除去できたので、さらに接触抵抗を低減できることが確認できた。
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
(付記)
本明細書は、以下の開示を含む。
本明細書は、以下の開示を含む。
本発明者は、電極を形成するための熱処理を行なった後に電極上に析出する炭素が、電極上に形成する配線と電極との剥がれの要因であることを見出した。また、本発明者は、電極を形成するための熱処理を行なった後に析出する炭素は、電極内部よりも電極表面に多く存在していることを見出した。
そこで、好ましくは炭化珪素半導体装置の製造方法は、以下の工程を備える。まず、炭化珪素半導体層が準備される。そして、炭化珪素半導体層の表面に、金属層が形成される。そして、金属層を熱処理することにより電極が形成される。そして、電極の表面の炭素を除去するためのエッチングが行なわれる。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。
上記炭化珪素半導体装置の製造方法によれば、金属層を構成する材料は炭素よりもシリコンとの反応性が高いので、金属層を熱処理することで、金属層を構成する材料と炭化珪素半導体層を構成するシリコンとが反応することにより電極を形成できる。このとき、炭化珪素半導体層を構成する炭素が電極の表面に析出するが、この炭素は電極の内部よりも電極の表面に多く析出するので、電極の表面のエッチングを行なうことにより、この炭素を除去できる。したがって、電極上に配線を形成すると、電極と配線との密着性を向上できるので、電極から配線が剥がれることを防止できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程では、プラズマによるエッチングを行なう。これにより、電極の表面に偏析した炭素を効果的に除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程では、酸素元素を含むガスを用いたプラズマによるエッチングを行なう。
これにより、電極の表面に偏析した炭素を一酸化炭素、二酸化炭素などに反応させることにより、この炭素をより効果的に除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、酸素元素を含むガスを用いたプラズマによるエッチングを行なう工程後に、酸素元素を含まないガスを用いたプラズマによるエッチングを行なう工程をさらに備えている。
酸素元素を含むガスを用いたプラズマをさらに行なうことにより、電極表面に酸化物が生成された場合であっても、酸素元素を含まないガスを用いたプラズマにより、この酸化物を除去できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記酸素元素を含まないガスは、炭素(C)、硫黄(S)、フッ素(F)、塩素(Cl)、ホウ素(B)およびアルゴン(Ar)よりなる群から選ばれた一種以上の元素を含む。
これらの元素を含むガスを用いることにより、酸素元素を含むガスを用いてプラズマによるエッチングを行なったために生じた酸化物を除去することができる。このため、酸素元素を含むガスを用いたプラズマにより生成した酸化物をより効果的に除去することで、電極上に配線を形成したときに電極と配線との密着性をより向上できる。
上記炭化珪素半導体装置の製造方法において好ましくは、上記エッチングを行なう工程後に、電極上に配線を形成する工程をさらに備えている。これにより、電極と配線との密着性を向上した炭化珪素半導体装置が実現できる。
100a pnダイオード、100b JFET、100c MOSFET、110 SiC半導体層、110a,112a 表面、110b メサ、111 基板、112,115 n型半導体層、113,114,116 p型半導体層、113a,193,194 p型高濃度領域、117 p型ボディ部、118,191,192 n型高濃度領域、120,121,122,123,124 レジスト、120a,121a,122a,122b 開口部、130,131,133 絶縁膜、132 ゲート酸化膜、140,141〜144 金属層、150 電極、151,153 ソース電極、152 ドレイン電極、154 ゲート電極、160 炭素、170 酸化物、180〜183 配線。
Claims (9)
- 第1の面と、前記第1の面と反対の第2の面とを有する炭化珪素半導体層を準備する工程と、
前記炭化珪素半導体層の前記第2の面を部分的に覆う金属層と、前記炭化珪素半導体層の前記第2の面を部分的に覆う熱酸化膜とを形成する工程と、
前記金属層を熱処理することにより電極を形成する工程とを備え、前記金属層を形成する工程は、前記金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われ、前記電極を形成する工程において前記電極の表面上に炭素が偏析し、さらに
前記電極の表面および前記熱酸化膜の表面の両方において、炭素を除去可能なエッチングを行う工程を備える、炭化珪素半導体装置の製造方法。 - 前記第2の面上において前記熱酸化膜は前記金属層に接している、請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記エッチングを行なう工程では、プラズマによるエッチングを行なう、請求項1または2に記載の炭化珪素半導体装置の製造方法。
- 前記エッチングを行なう工程では、酸素元素を含むガスを用いたプラズマによるエッチングを行なう、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記酸素元素を含むガスを用いたプラズマによるエッチングは、厚み方向において10nm以上100nm以下のエッチング量になるように行われる、請求項4に記載の炭化珪素半導体装置の製造方法。
- 前記酸素元素を含むガスを用いたプラズマによるエッチングを行なう工程後に、酸素元素を含まないガスを用いたプラズマによるエッチングを行なう工程をさらに備えた、請求項4または5に記載の炭化珪素半導体装置の製造方法。
- 前記酸素元素を含まないガスは、炭素、硫黄、フッ素、塩素、ホウ素およびアルゴンよりなる群から選ばれた一種以上の元素を含む、請求項6に記載の炭化珪素半導体装置の製造方法。
- 前記酸素元素を含まないガスを用いたプラズマによるエッチングは、厚み方向において5nm以上10nm以下のエッチング量になるように行われる、請求項6または7に記載の炭化珪素半導体装置の製造方法。
- 前記エッチングを行なう工程後に、前記電極上に配線を形成する工程をさらに備えた、請求項1〜8のいずれか1項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248463A JP2013065871A (ja) | 2012-11-12 | 2012-11-12 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248463A JP2013065871A (ja) | 2012-11-12 | 2012-11-12 | 炭化珪素半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025175A Division JP2009188100A (ja) | 2008-02-05 | 2008-02-05 | 炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013065871A true JP2013065871A (ja) | 2013-04-11 |
Family
ID=48189037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248463A Pending JP2013065871A (ja) | 2012-11-12 | 2012-11-12 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013065871A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243323A (ja) * | 2001-12-14 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
JP2006261624A (ja) * | 2005-03-14 | 2006-09-28 | Denso Corp | ワイドバンド半導体のオーミック接続形成方法 |
JP2007184571A (ja) * | 2005-12-08 | 2007-07-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 |
JP2009188100A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
WO2011115294A1 (ja) * | 2010-03-16 | 2011-09-22 | 合同会社先端配線材料研究所 | 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法 |
-
2012
- 2012-11-12 JP JP2012248463A patent/JP2013065871A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243323A (ja) * | 2001-12-14 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
JP2006261624A (ja) * | 2005-03-14 | 2006-09-28 | Denso Corp | ワイドバンド半導体のオーミック接続形成方法 |
JP2007184571A (ja) * | 2005-12-08 | 2007-07-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 |
JP2009188100A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
WO2011115294A1 (ja) * | 2010-03-16 | 2011-09-22 | 合同会社先端配線材料研究所 | 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6120756B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US9728607B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP4140648B2 (ja) | SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
JP2006024880A (ja) | 半導体装置及びその製造方法 | |
JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2014083943A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2013004636A (ja) | 炭化珪素半導体装置およびその製造方法 | |
EP2933826A2 (en) | Semiconductor device and method for producing the same | |
JP2014107419A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JPWO2008018342A1 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
JP7047250B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP2009188100A (ja) | 炭化珪素半導体装置の製造方法 | |
JP7241737B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20160056040A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP3759145B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2016178336A (ja) | 半導体装置の製造方法 | |
JP6295797B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2014127660A (ja) | 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法 | |
JP5309600B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
US9887270B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2013026248A (ja) | 半導体装置の製造方法 | |
JP2013065871A (ja) | 炭化珪素半導体装置の製造方法 | |
US8866156B2 (en) | Silicon carbide semiconductor device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |