JPS60211974A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS60211974A JPS60211974A JP6763784A JP6763784A JPS60211974A JP S60211974 A JPS60211974 A JP S60211974A JP 6763784 A JP6763784 A JP 6763784A JP 6763784 A JP6763784 A JP 6763784A JP S60211974 A JPS60211974 A JP S60211974A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- auge
- etched
- gaas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000002844 melting Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 6
- 150000001875 compounds Chemical class 0.000 claims description 16
- 239000000470 constituent Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 abstract 2
- 239000002355 dual-layer Substances 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910015369 AuTe Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、化合物半導体Ｉ Ｃ（Ｉ ｎｔｅｇｒａｔｅ
ｄＣ１ｒｃｕｉｔ）など化合物半導体素子に関する。
ｄＣ１ｒｃｕｉｔ）など化合物半導体素子に関する。
従来の化合物半導体素子では次のような欠点があった。
化合物半導体素子としてはＧａＡｓ’ＩＣを例にとって
説明する。一般に、ＩＣなどの電気的動作をする素子で
は、その構成要素に電気伝導性の良い配線が必要である
。Ｇ ａ Ａ ｓ Ｉ Ｃでは従来、配線としてＡ ｕ
／ Ｔ ｉ 、 Ａ ｕ ／ Ｐ ｔ ／ Ｔ ｉ
。
説明する。一般に、ＩＣなどの電気的動作をする素子で
は、その構成要素に電気伝導性の良い配線が必要である
。Ｇ ａ Ａ ｓ Ｉ Ｃでは従来、配線としてＡ ｕ
／ Ｔ ｉ 、 Ａ ｕ ／ Ｐ ｔ ／ Ｔ ｉ
。
Ａｕ／ＭＯ（右側が下層部でＧ ａ Ａ ｓ基板に近い
表示。以下同様）などが用いられてきた。ｌ５ＳＣＣ８
３、（１９８３）ｐ４４またはＩＥＥＥ 、 Ｅ １ｅ
ｃｔｒｏｎＤｅｖｉｃｅｓ、 ＥＤ −２７（１・９８
０）ｐ １１１６などを参照。これらの配線は、電気伝
導性の良いＡｕを用いることを特徴としている。しかし
、Ａｕを用いるためＩＣ製造の原価が高いものとなる欠
点があった。
表示。以下同様）などが用いられてきた。ｌ５ＳＣＣ８
３、（１９８３）ｐ４４またはＩＥＥＥ 、 Ｅ １ｅ
ｃｔｒｏｎＤｅｖｉｃｅｓ、 ＥＤ −２７（１・９８
０）ｐ １１１６などを参照。これらの配線は、電気伝
導性の良いＡｕを用いることを特徴としている。しかし
、Ａｕを用いるためＩＣ製造の原価が高いものとなる欠
点があった。
また、材料費が低く、高電気伝導性のＡＱをＧ ａ Ａ
ｓ Ｉ Ｃの配線に用いる場合がある。しかし、この
場合、ＡＱをＧ ａ Ａ ｓ上に被着した後、所望の配
線の形状に加工する方法に問題がある。高歩留りで加工
する方法は、ドライエツチング法である。ＡＱをドライ
エツチングする場合のガスは、ＣＱ立。などＣＱを含む
物質である。ところが、ＣＣＱ ４ガスなどによるドラ
イエツチングは、Ｇ ａ Ａ ｓも同時にエツチングし
、Ｇａ’ＡｓＩＣの製造上の不良を引き起しやすい欠点
がある。
ｓ Ｉ Ｃの配線に用いる場合がある。しかし、この
場合、ＡＱをＧ ａ Ａ ｓ上に被着した後、所望の配
線の形状に加工する方法に問題がある。高歩留りで加工
する方法は、ドライエツチング法である。ＡＱをドライ
エツチングする場合のガスは、ＣＱ立。などＣＱを含む
物質である。ところが、ＣＣＱ ４ガスなどによるドラ
イエツチングは、Ｇ ａ Ａ ｓも同時にエツチングし
、Ｇａ’ＡｓＩＣの製造上の不良を引き起しやすい欠点
がある。
さらにＡｊｌを配線に用いる場合の別の問題点は、次の
点である。ｎ型Ｑ ａ Ａ ｓに対するオーミンク電極
は、主としてＡ ｕ Ｇ ｅ合金を用いている。−方Ａ
ｕとＡＱを接触させると例えば熱処理などで反応し信頼
性が悪化する。このため、ＡＩ２配線ではＡ ｕ Ｇ
ｅ電極に直接電気的に結線することができない欠点があ
る。
点である。ｎ型Ｑ ａ Ａ ｓに対するオーミンク電極
は、主としてＡ ｕ Ｇ ｅ合金を用いている。−方Ａ
ｕとＡＱを接触させると例えば熱処理などで反応し信頼
性が悪化する。このため、ＡＩ２配線ではＡ ｕ Ｇ
ｅ電極に直接電気的に結線することができない欠点があ
る。
本発明の目的は、低コストで信頼性の高い配線を用いた
化合物半導体素子を提供することにある。
化合物半導体素子を提供することにある。
上記目的を達するために本発明では、ＡΩ／高融点金属
の２層構造の配線を用いるものである。
の２層構造の配線を用いるものである。
Ａｆｌを用いることにより製造コストが、低減できる。
また、ＣＣＱ４ガスなどによるＡＱのエツチング中、化
合物半導体がエツチングされる不良を防止するために、
上記ガスではエツチングされ難いＭｏ、Ｗなどの高融点
金属で化合物半導体を被覆する。
合物半導体がエツチングされる不良を防止するために、
上記ガスではエツチングされ難いＭｏ、Ｗなどの高融点
金属で化合物半導体を被覆する。
またＡｕを含む配線や電極に対し本発明の配線を電気的
に結線する場合、高融点金属層の存在によりＡＱとＡｕ
の接触を防止し、Ａ ｕ −Ａ Ｉ２の反応による特性
・信頼性の悪化を無くすことができる。
に結線する場合、高融点金属層の存在によりＡＱとＡｕ
の接触を防止し、Ａ ｕ −Ａ Ｉ２の反応による特性
・信頼性の悪化を無くすことができる。
実施例ｌ
ＧａＡｓＩＣについて述べる。第１図はＧ ａ Ａ ｓ
ＩＣの断面の一部を示す。半絶縁性Ｇ ａ Ａ ｓ基板
１の表面に選択的にｎ型領域２を形成する。ｎ型Ｇ ａ
Ａ ｓ上にＡ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ
でオーミック電極３を形成する。Ａ ｕ ／ Ｎ ｉ
／ Ａ ｕ Ｇ ｅの厚さは０．３ｐｍである。Ａ ｕ
／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅは同時に配線４とし
ても用いる。
ＩＣの断面の一部を示す。半絶縁性Ｇ ａ Ａ ｓ基板
１の表面に選択的にｎ型領域２を形成する。ｎ型Ｇ ａ
Ａ ｓ上にＡ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ
でオーミック電極３を形成する。Ａ ｕ ／ Ｎ ｉ
／ Ａ ｕ Ｇ ｅの厚さは０．３ｐｍである。Ａ ｕ
／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅは同時に配線４とし
ても用いる。
次に第２図に示すように、Ｍｏ５とＡＱ６をスパッタ蒸
着により形成する。ＭＯは０．３μｍの厚さである。Ａ
Ｑは、０．５μｍの厚さとし、Ｃｕ ４％の不純物を含
む。次にホトレジスト７をマスクとして選択的にＡＱ６
／Ｍｏ５をドライエツチングする。ＡＱのエツチングに
はＣＣＱ ４ガスを用いる。このときＧ ａ Ａ ｓ基
板１は、ＣＣＱ４ガスによりドライエツチングされ難い
Ｍｏ５によって被覆されているので、同時にエツチング
される不良は発生しない。Ｍｏのエツチングには、ＣＦ
４ガスを用いる。ＣＦ４ガスによるＡＱ。
着により形成する。ＭＯは０．３μｍの厚さである。Ａ
Ｑは、０．５μｍの厚さとし、Ｃｕ ４％の不純物を含
む。次にホトレジスト７をマスクとして選択的にＡＱ６
／Ｍｏ５をドライエツチングする。ＡＱのエツチングに
はＣＣＱ ４ガスを用いる。このときＧ ａ Ａ ｓ基
板１は、ＣＣＱ４ガスによりドライエツチングされ難い
Ｍｏ５によって被覆されているので、同時にエツチング
される不良は発生しない。Ｍｏのエツチングには、ＣＦ
４ガスを用いる。ＣＦ４ガスによるＡＱ。
Ｇ ａ Ａ ｓのエツチングは、微量で問題にならない
。
。
第３図にＡＱとＭＯのエツチング後、ホトレジストアを
除去した断面を示す。Ａ Ｑ ／ Ｍ ｏ配線は、Ａ
ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ配線４や電極３と
信頼性良く接続することができる。すなわち、八ΩとＡ
ｕの接触をＭｏ５の存在により防止できる。
除去した断面を示す。Ａ Ｑ ／ Ｍ ｏ配線は、Ａ
ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ配線４や電極３と
信頼性良く接続することができる。すなわち、八ΩとＡ
ｕの接触をＭｏ５の存在により防止できる。
実施例２
以下、第２の実施例を第４図により説明する。
第４図はＧａＡｓＩＣの断面の一部である。半絶縁性Ｇ
ａ Ａ ｓ基板８上に、Ａ ｕ ／ Ｎ ｉ ／ Ａ
ｕ Ｇ ｅ配線９、Ｗ配線１０を形成する。Ａ ｕ
／ Ｎ ｉ ／ＡｕＧｅ配線とＷ配線は共に０．４μｍ
の厚さである。Ａ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ
ｅとＷは、配線だけでなくそれぞれｎ型ＧａＡｓ上のオ
ーミック電極、ショットキ電極の材料としても用いる。
ａ Ａ ｓ基板８上に、Ａ ｕ ／ Ｎ ｉ ／ Ａ
ｕ Ｇ ｅ配線９、Ｗ配線１０を形成する。Ａ ｕ
／ Ｎ ｉ ／ＡｕＧｅ配線とＷ配線は共に０．４μｍ
の厚さである。Ａ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ
ｅとＷは、配線だけでなくそれぞれｎ型ＧａＡｓ上のオ
ーミック電極、ショットキ電極の材料としても用いる。
基板８、配線９，１０上に絶縁膜１１を形成する。絶縁
膜１１は膜厚を０．８ｐｍ とし、Ｓｉｎ、またはＰＳ
Ｇの材料を用いる。さらに絶縁膜１１上にＡ Ｑ １３
／ Ｍ ｏ １２配線を形成する。ＡＱとＭ。
膜１１は膜厚を０．８ｐｍ とし、Ｓｉｎ、またはＰＳ
Ｇの材料を用いる。さらに絶縁膜１１上にＡ Ｑ １３
／ Ｍ ｏ １２配線を形成する。ＡＱとＭ。
の膜厚はそれぞれ１．０，０．３μｍである。ＡＱは、
４％のＣｕを含む。
４％のＣｕを含む。
Ａ Ｑ ／ Ｍ ｏの加工方法は、実施例１と同様のド
ライエツチング法を用いる。ＡＱｌ ３／Ｍｏ １２配
線は、絶縁膜を部分的に除去し２形成されたコンタクト
穴１４，１５．１６を通してＡ ｕ ／ Ｎ ｉ／ Ａ
ｕ Ｇ ｅ配線９、Ｗ配線１０と電圧的に接続してい
る。
ライエツチング法を用いる。ＡＱｌ ３／Ｍｏ １２配
線は、絶縁膜を部分的に除去し２形成されたコンタクト
穴１４，１５．１６を通してＡ ｕ ／ Ｎ ｉ／ Ａ
ｕ Ｇ ｅ配線９、Ｗ配線１０と電圧的に接続してい
る。
Ａ Ｑ ／ Ｍ ｏ配線のＭｏ１２は、ＡＱよりもＧ
ａ Ａ ｓ基板側に形成されている。このＭＯによりコ
ンタクト穴１４．１５でＡＱとＡｕとが接触することは
なく、ＧａＡｓＩＣの配線は信頼性の高いものとなる。
ａ Ａ ｓ基板側に形成されている。このＭＯによりコ
ンタクト穴１４．１５でＡＱとＡｕとが接触することは
なく、ＧａＡｓＩＣの配線は信頼性の高いものとなる。
なお、実施例１と２におけるＡ Ｑ ／ Ｍ ｏ配線の
ＭＯの代りにＷ、Ｍｏシリサイド、Ｗシリサイド、Ｔ
ｉ Ｗなどを用いても同様の効果が得られる。
ＭＯの代りにＷ、Ｍｏシリサイド、Ｗシリサイド、Ｔ
ｉ Ｗなどを用いても同様の効果が得られる。
実施例２において、例えばコンタクト穴１４がずれ、な
いし増大してＡ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ
以外にＧ ａ Ａ ｓが露出した場合においても、Ｇ
ａ Ａ ｓがエツチングされる不良は発生しない。すな
わちＣＣＱ ４によるＡＱ層３のエツチング中、Ｇ ａ
Ａ ｓ８はＭ ｏ １２により被覆されているからで
ある。
いし増大してＡ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ
以外にＧ ａ Ａ ｓが露出した場合においても、Ｇ
ａ Ａ ｓがエツチングされる不良は発生しない。すな
わちＣＣＱ ４によるＡＱ層３のエツチング中、Ｇ ａ
Ａ ｓ８はＭ ｏ １２により被覆されているからで
ある。
実施例１，２におけるＡ ｕ ／ Ｎ ｉ ／ Ａ ｕ
Ｇ ｅ電極ないし配線の代りにＡｕ／ＡｕＧｅ、Ｎ
ｉ／ＡｕＧｅ、Ｎｉ／ＡｕＴｅを用いてもよい。
Ｇ ｅ電極ないし配線の代りにＡｕ／ＡｕＧｅ、Ｎ
ｉ／ＡｕＧｅ、Ｎｉ／ＡｕＴｅを用いてもよい。
本発明による半導体素子では、ＡＱを用いることにより
製造コストが低減でき、高融点金属の存在により信頼性
の高い配線が形成できる。
製造コストが低減でき、高融点金属の存在により信頼性
の高い配線が形成できる。
上記、実施例では、化合物半導体としてＧ ａ Ａ ｓ
のみを示したが、他の化合物半導体でも同様の効果が得
られる。ＡＱのドライエツチング用のガスであるＣＱ、
やＣＱ化合物によりエツチングされる、ＩｎＰ、ＡＱＧ
ａＡｓ、ＩｎＧａＡｓＰ。
のみを示したが、他の化合物半導体でも同様の効果が得
られる。ＡＱのドライエツチング用のガスであるＣＱ、
やＣＱ化合物によりエツチングされる、ＩｎＰ、ＡＱＧ
ａＡｓ、ＩｎＧａＡｓＰ。
Ｇ ａ Ｐなどの化合物半導体にも本発明は効果がある
。すなわち、ＡＱエツチンジグに同時に化合物半導体が
エツチングされる不良を本発明により防止できる。また
ＡＱとＡｕの反応による配線の信頼性の低下を抑止する
本発明の効果は、Ａ ｕ Ｇ ｅ 。
。すなわち、ＡＱエツチンジグに同時に化合物半導体が
エツチングされる不良を本発明により防止できる。また
ＡＱとＡｕの反応による配線の信頼性の低下を抑止する
本発明の効果は、Ａ ｕ Ｇ ｅ 。
Ａ ｕ ／ Ｃｒ 、 Ａ ｕ ／ Ｐ ｊ ／ Ｔ
ｉなどＡｕまたは、Ａｕ化合物を構成要素として含む電
極・配線を有する化合物半導体素子一般にある。
ｉなどＡｕまたは、Ａｕ化合物を構成要素として含む電
極・配線を有する化合物半導体素子一般にある。
また、ＡＱのみの配線よりも、ＡＱｌ高融点金属の２層
構造の配線は、エレク１〜ロマイグレーションに対する
信頼性が高い利点がある。
構造の配線は、エレク１〜ロマイグレーションに対する
信頼性が高い利点がある。
第１〜３図は、実施例１のＧａＡｓＩＣの断面図、第４
図は、実施例２のＧ ａ Ａ ｓ Ｉ Ｃの断面図であ
る。
図は、実施例２のＧ ａ Ａ ｓ Ｉ Ｃの断面図であ
る。
Claims (1)
- ＡｕまたはＡ ’ｕ化合物を構成要素として含む配線な
いし電極を有する化合物半導体素子において、化合物半
導体に近い方から第１層を高融点金属、第２層をＡＱと
した配線を設けたことを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6763784A JPS60211974A (ja) | 1984-04-06 | 1984-04-06 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6763784A JPS60211974A (ja) | 1984-04-06 | 1984-04-06 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211974A true JPS60211974A (ja) | 1985-10-24 |
Family
ID=13350705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6763784A Pending JPS60211974A (ja) | 1984-04-06 | 1984-04-06 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021137A (ja) * | 1987-10-23 | 1990-01-05 | Vitesse Semiconductor Corp | ３−ｖデバイスのための接触金属化 |
-
1984
- 1984-04-06 JP JP6763784A patent/JPS60211974A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021137A (ja) * | 1987-10-23 | 1990-01-05 | Vitesse Semiconductor Corp | ３−ｖデバイスのための接触金属化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0823731A2 (en) | Method of forming a semiconductor metallization system and structure therefor | |
| KR100351195B1 (ko) | 화합물반도체의오믹콘택트제조방법 | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3396579B2 (ja) | Ｎ−型ｈｉｇｆｅｔおよび方法 | |
| US5389564A (en) | Method of forming a GaAs FET having etched ohmic contacts | |
| JPS59134874A (ja) | 半導体装置の製造方法 | |
| US6730586B2 (en) | Semiconductor device having an overhanging structure and method for fabricating the same | |
| JPS60211974A (ja) | 半導体素子 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JP3067135B2 (ja) | 半導体装置の製造方法 | |
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JPH07273316A (ja) | 半導体装置 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| KR930006725B1 (ko) | 반도체장치의 전극구조 및 그 제조방법 | |
| JPS641050B2 (ja) | ||
| US5235210A (en) | Field effect transistor | |
| JP2713697B2 (ja) | ｐ型化合物半導体用オーミック電極及びそれを用いたバイポーラトランジスタ、並びにそれらの製造方法 | |
| JPH05299634A (ja) | 化合物半導体素子およびその製法 | |
| JPS6252962A (ja) | 半導体装置 | |
| JP2513455B2 (ja) | 半導体装置の製造方法 | |
| JPS6128228B2 (ja) | ||
| JPH0661271A (ja) | 半導体集積回路装置 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPH0818006A (ja) | 半導体集積回路装置の製造方法 |