KR100351195B1 - 화합물반도체의오믹콘택트제조방법 - Google Patents

화합물반도체의오믹콘택트제조방법 Download PDF

Info

Publication number
KR100351195B1
KR100351195B1 KR1019950003321A KR19950003321A KR100351195B1 KR 100351195 B1 KR100351195 B1 KR 100351195B1 KR 1019950003321 A KR1019950003321 A KR 1019950003321A KR 19950003321 A KR19950003321 A KR 19950003321A KR 100351195 B1 KR100351195 B1 KR 100351195B1
Authority
KR
South Korea
Prior art keywords
layer
augeni
thickness
compound semiconductor
heat treatment
Prior art date
Application number
KR1019950003321A
Other languages
English (en)
Other versions
KR950034536A (ko
Inventor
요헨게르너
Original Assignee
비쉐이 세미컨덕터 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비쉐이 세미컨덕터 게엠베하 filed Critical 비쉐이 세미컨덕터 게엠베하
Publication of KR950034536A publication Critical patent/KR950034536A/ko
Application granted granted Critical
Publication of KR100351195B1 publication Critical patent/KR100351195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 Ⅲ-V 화합물 반도체의 n 도핑된 반도체 층위에 오옴 접속방법을 하기 위한 방법에 관한 것이다. AuGeNi층은 n형 Ⅲ-V 화합물 반도체 위에 형성되며, AuGeNi층의 두께는 50 및 200nm 사이에 놓이며, AuCeNi층의 게르마늄 및 니켈 농도는 1중량 퍼센트 이하이다. 250 및 1000nm 사이의 두께를 가진 Au 층은 AuGeNi층에 공급된다. 이들 층은 합금되는 것이 아니라 5 및 20초 주기동안 430 및 480℃ 사이의 온도에서 또는 40 및 180분 주기동안 360 및 400℃ 사이의 온도에서 뜨임된다. 본 방법으로 만들어진 금속 반도체 접속은 낮은 접속 저항을 가지며 합금 AuGeNi 접속의 비균질성를 제거한다.

Description

화합물 반도체의 오믹 콘택트 제조 방법
본 발명은 Ⅲ-V 화합물 반도체의 n 도핑된 반도체 층위에, 특히 알루미늄의 상대비가 (0≤×≤1)의 범위에 있는 Ga1-xAlxAs의 n 도핑된 반도체 층위에 오믹 콘택트를 제조하는 방법에 관한 것이다.
산업용 반도체 기술에 있어서, 공융 AuGe 및 AuGeNi 합금은 n형 Ⅲ-V 화합물 반도체 결정 GaAs 및 GaAlAs에 대한 오믹 콘택트로서 사용된다. 재생가능한 균질의 콘택트는, 만일 콘택트 층이 낮은 게르마늄 농도를 가지며 오믹 콘택트가 합금처리 단계보다 오히려 템퍼링에 의해 형성된다면, 금-게르마늄 콘택트층을 사용하여 2원소 n형 화합물 반도체 갈륨 비소위에 형성될 수 있다. 이같은 종류의 방법은 DE 41 13 969 C2에서 기술된다. 템퍼링된 콘택트의 특정 콘택트 저항은 전형적으로 약 1×10-5Ω㎠이다.
금-게르마늄 층은 단지 3원소 n 도핑된 반도체 Ga1-xAlxAs에 대한 오믹 콘택트로서 부분적으로 적절하다. 알루미늄 함량이 증가함에 따라, 기상 증착된 AuGe 층의 결합은 약해지며 그들의 콘택트 저항은 증가한다. GaAlAs의 표면위에 형성된 자연 산화막은 단지 0≤×≤0.4의 범위에서 상대적인 알루미늄 함유량 ×를 가지며 Ga1-xAlxAs에 대한 금-게르마늄 콘택트의 사용을 허용한다. 금(Au), 게르마늄(Ge) 및 니켈(Ni)의 다층 콘택트는 어떤 알루미늄 함유량 ×을 가진 n형 Ga1-xAlxAs에 대한 콘택트로 적절하게 사용된다. 니켈은 NiAs 및β-AuGa와 같은 화합물의 형태하에서 합금 공중중의 고체 상태 반응에서 GaAlAs 위의 자연 산화막을 분해시킨다. 문헌에서의 AuGeNi 콘택트에 있어서, 금 게르마늄은 공융 합금 AuGe(88/12) 또는 금 및 게르마늄의 개별층으로 제공된다. 이들 제 1의 방법은, 예를 들어, 1989년 1월에 발표된 응용 물리학서 54(8)의 721 내지 723페이지 및 EP 323 554 Al에 기술되며, 그리고 이들 제 2의 방법은 EP 419 062 A2에 기술된다. 니켈층은 금/게르마늄 층위에 형성되며, 일반적으로 100nm AuGe(88/12)당 대략 28nm에 대응하는 두께를 가진다.
AuGeNi 콘택트의 전체 두께는 중요하지 않다. 대부분의 경우에 있어서, 그것은 100 내지 250nm 사이에 놓인다. 그러나, 만일 전체 두께가 100nm 이하로 감소된다면, 콘택트 저항은 상승되어야 한다. 화합을 반도체에 제공된 층의 크기는 여러 층이 다음의 열처리에서 용해되어 합금되기 때문에 중요하지 않다. 또한 상기 문헌은 제 1 니켈 다음에 금 게르마늄이 화합물 반도체 결정에 제공되는 공정에서의 AuGeNi 콘택트를 개시한다. 합금된 AuGeNi 콘택트의 층 저항이 전형적으로 스퀘어 당 약 2Ω으로 매우 높기 때문에, 보통 금이 더 보강된다. 오믹 콘택트를 형성하기 위해서, AuGeNi 층은 바람직하게 360 내지 500℃ 사이의 온도에서 열처리되어야 한다. 대략 360℃인 공융 AuGe (86/12)의 낮은 용융 온도 때문에, 이 공정은 합금 공정으로 처리해야 한다. 상기 콘택트 금속은 가열 때 용융되고 냉각때 재결정된다.
공지된 AuGeNi 콘택트는 다음과 같은 단점을 가진다. 합금 공정은 기술적으로 숙달하기에 어려우며 불층분한 형태 및 불규칙한 콘택트 에지를 가지는 콘택트를 만든다. 개별 니켈층 때문에, 콘택트는 에칭에 의해 구조화될 수 없으며, 또한 비용이 많이 든다. 치수 정확도는 단지 조건부로 유지된다. 따라서, 공지된 AuGeNi 콘택트에 대해 사용된 구조화 방법은 콘택트 금속의 바람직하지 않은 부분이 하부 포토레지스트 구조의 보조로 리프트-오프되는 리프트-오프 기술(lift-off techniques)이다. 그러나, 이런 방법들은 단지 더 단순하고 보다 신뢰가능한 방법이 적용될 수 없을 때만 대량 생산에 사용된다.
본 발명의 목적은 간단한 에칭 방법을 통해 콘택트를 구조화할 수 있는 임의의 혼합비 ×을 가진 Ga1-xAlxAs의 n 도핑된 반도체 층위에 오믹 콘택트를 하기 위한 방법을 상세화하는 것이다. 상기 콘택트는 낮은 콘택트 저항을 연속적으로 나타내며 균질적이다. 이러한 목적은 다음에 기술된 방법을 통해 달성된다.
AuGeNi 막이 우선 반도체 결정체의 n 도핑된 반도체 층위에 기상 증착되며, 또는 캐소드 스퍼터링 공정에 의해 그것 위에 스퍼터링된다. AuGeNi 막은 게르마늄 1중량% 이하를 포함하며 니켈 1중량% 이하를 포함한다. 금을 보강한 층은 AuGeNi 막 위에 놓인다. 이것은 산화물 층의 형태를 보호하기 위해서 하부 층을 만들기 위해 사용된 동일한 공정을 통해 유리하게 실행될 수 있다. 종래의 합금공정 대신에, 상기 방법은 노에서의 급속 열처리 방법(RTP) 또는 종래의 템퍼링 공정(temperimg process)을 통한 템퍼링을 포함한다. 템피링중에, AuGeNi 막은 액화되지 않으며, 그때 합금 공정으로 재결정화된다. 오믹 콘택트는 AuGeNi 층에서 Ⅲ-V 화합물 반도체의 n 도핑된 층의 표면으로 게르마늄 원자의 확산을 통해 고체 상태 반응으로 만들어진다. 상기 콘택트는 용이하게 만들어지며, 그리고, 낮은 게르마늄 및 니켈 농도 때문에, 금 에칭을 위해 반도체 기술에서 일반적으로 사용되는 공정을 통해 잔류물 없이 용이하게 만들어진다.
본 발명은 도면을 참조하여 실시예를 기초로 하여 이하에 더 상세히 기술된다.
제 1도는 Ⅲ-V 화합물 반도체의 n 도핑된 반도체 층위에, 예를 들어 (0≤×≤1)의 상대적인 알루미늄 함유량을 가진 Ga1-xAlxAs 위에 오믹 콘택트를 제조하는 방법에 대한 순서도를 도시한다. 본 발명은 반도체 결정 앞면 위에 제 1 및 제 2 금속층을 만들기 위한 하나의 단계, 그리고 이것으로부터 오믹 콘택트를 제조하기위한 템퍼링 단계를 각각 포함한다. 제 1 처리단계에 있어서, AuGeNi 층(2)은 전자 빔에 의해 가열된 AuGeNi 소스에서 열 기상 증착을 통해, 또는 Ⅲ-V 화합물 반도체 결정(1) 위의 AuGeNi 타깃에 캐소드 스퍼터링을 통해 형성된다. 제 2 처리 단계에 있어서, Au 층(3)이 동일한 방법을 통해 AuGeNi 층(2) 위에 형성된다. 상기 기상 증착 및 캐소드 스퍼터링 공정은 기본 압력인 대략 2×10-7mbar에서 실행된다.
제 2도는 열 처리전의 다양한 오믹 콘택트 층을 도시한다. 금속 반도체 콘택트는 두 개의 층, 즉 AuGeNi 층(2) 및 Au 층(3)을 포함한다. 상기 AuGeNi 층(2)은 n형 Ⅲ-V 화합물 반도체(1) 위에 직접 놓이며 50 내지 200 nm 사이의 두께를 가진다. AuGeNi 층에서 게르마늄 농도는 0.4중량%이며, 1중량%를 초과해서는 안된다. 니켈 농도는 0.5중량%의 범위 내에 있고, 또한 1중량%를 초과해서는 안된다. Au 층(3)은 AuGeNi 층위에 놓이며, 250 및 1000nm 사이의 두께를 가진다.
템퍼링 단계에 있어서, 다층 콘택트 구조는 오믹 콘택트 층을 만들기 위해서 5 내지 20초 주기동안 430 내지 480℃ 사이의 온도에서 소위 급속 열처리 방법에 의해 템퍼링된다. 템퍼링 단계는 N2 또는 Ar과 같은 불활성 가스의 불활성 분위기에서 실행된다. 오믹 콘택트는 AuGeNi 층(2)에서 n형 Ⅲ-V 화합물 반도체(1)의 표면으로 게르마늄 원자를 확산시킴으로써 실행된다. 템퍼링 단계의 시간 및 온도가 바람직하게 선택되어 콘택트층이 용해되지 않고 합금 콘택트에시 공지된 비균질을 만들지 않는 것은 본 공정에서 특히 중요하다.
종래의 템퍼링 공정이 급속 열처리 대신에 실행될 수 있다. 본 공정의 경우에 있어서, 처리온도는 360 내지 390° 사이에 놓인다. 템퍼링 공정을 실행하게 위한 시간은 40분 내지 3시간 사이이다. 또한, 바람직하게 온도 및 시간이 선택되어 콘택트층이 용해되지 않는다. 종래의 공정에서 템퍼링은, 바람직하게 예를 들어 N2또는 Ar 가스의 불활성 분위기에서 실행된다. 그리나, 본 템퍼링 공정은 환원 분위기에서 실행될 수 있다.
오믹 콘택트가 본 발명에 따른 방법을 통해 실행될 수 있는 n형 Ⅲ-V 화합물 반도체의 예는 GaAs, Ga1-xAlxAs, GaP, InP 및 관련된 반도체 결정들이다. 본 방법은, 특히 알루미늄 함유량 ×가 0.4 보다 클 때 Ga1-xAlxAs(0≤×≤1)에서 특히 바람직하다.
만일 콘택트층이 금 또는 알루미늄의 하나 또는 다수의 본드 와이어를 통해 접촉된다면, 본딩 동안 콘택트 또는 반도체 결정의 결함을 막기 위해서 하나 또는 다수의 금속층을 통해 콘택트를 보강하는 것이 필요하다. 바람직하게 보강층(본드 패드)은 금 또는 알루미늄으로 만들어진다. 보다 두꺼운 금층이 AuGeNi 콘택트층 위에 직접 도포될 수 있는 반면에, 알루미늄 본드 패드는 확산 장벽으로 작용하는 중간층에 도포되어야 한다. 티타늄 텅스텐 질화물(TiWN) 층은 본드 패드에서 콘택트층으로의 알루미늄 확산을 방지한다. 2차적인 효과로서, 템퍼링 단계중에 오믹 콘택트 및 알루미늄 보강부의 합금이 보호된다.
바람직한 실시예에 있어서, 100nm 두께의 AuGeNi 및 500nm 두께의 Au 층이 p형 GaAs 기판위에 액상 에피택셜 성장에 의해 만들어지며 1 × 1018cm-3인 n형 에피택셜 층에서의 전하 캐리어 농도를 가지는 p형 Ga0.65Al0.35As 및 n형 Ga0.32Alo0.68As의 단순 헤테로 구조를 가지는 반도체 결정 표면에 도포된다. AuGeNi 층은 0.4중량%의 게르마늄 함유량 및 0.5중량%의 니켈 함유량을 가진다. 추가 공정 단계에 있어서, 0.25 미크론 두께의 TiWN 확산 장벽이 Au 층위에 우선 증착되며, 그 다음에 2미크론 두께의 알루미늄을 보강한다. 상기 TiWN 층은 스퍼터링되며, 그 다음에 포토레지스트 마스크를 이용한 습식 화학적 방법을 통해 콘택트된다. 필요없는 알루미늄층 부분은, 예를 들어 인산으로, TiWN 층의 필요없는 부분은 과산화수소로, 그리고 AuGeNi-Au 층의 필요없는 부분은 금 에칭 매질(gold etching medium)로 제거된다. 포토레지스트 마스크를 제거한 후, 다층 콘택트 구조는 15초 동안 480℃에시 급속 열처리 단계를 통해 템퍼링된다. 본 발명으로 만들어진 콘택트는 평탄한 표면을 가지며, 문제점 없이 와이어 본딩될 수 있다. 콘택트 저항은 대략 5×10-5Ω㎠이다. TiWN층의 두께는 바람직하게는 100 내지 500mm 사이에 있으며, Al 층의 두께는 1 내지 3 미크론 사이에 있다.
제 1도는 본 발명에 따른 방법의 순서도를 도시한다.
제 2도는 열처리 전에 콘택트를 구성한 층에 대한 단면도를 도시한다.
* 도면의 주요부분에 대한 부호설명 *
1 : n형 III-V 반도체 결정 2 : AuGeNi
3 : Au

Claims (11)

  1. Ⅲ-V 화합물 반도체의 n 도핑된 반도체 층상에 오믹 콘택트를 제조하는 방법에 있어서,
    처음에 금속 콘택트 층이 n 도핑된 반도체 층상에 도포되고, 금(Au)층이 상기 금속 콘택트 층상에 도포되며, 최종적으로 이렇게 얻어진 층 배열이 상기 금속 콘택트 층을 용융시키지 않는 열처리 단계에서 템퍼링되며, 상기 금속 콘택트 층은 게르마늄(Ge) 함유량 또는 니켈(Ni) 함유량이 1중량%를 초과하지 않는 AuGeNi 소스로부터 생성된 AuGeNi로 형성되는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  2. 제 1항에 있어서, 상기 여러 층은 열처리 단계동안에 360내지 390℃의 온도에서 40 내지 180분 동안 템퍼링되는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  3. 제 1항에 있어서, 상기 층 배열은 열처리 단계동안에 430내지 480℃의 온도에서 5 내지 20초 동안 템퍼링되는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  4. 제 1항에 있어서, 상기 AuGeNi 층의 니켈(Ni) 함유량은 0.5 중량%인 것을 특징으로 하는 오믹 콘택트 제조 방법.
  5. 제 1항 있어서, 상기 AuGeNi 층의 게르마늄(Ge) 함유량은 0.4중량%인 것을특징으로 하는 오믹 콘택트 제조 방법.
  6. 제 4항에 있어서, 상기 AuGeNi 층은 50 내지 200 nm 사이의 두께를 가지는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  7. 제 1항에 있어서, 상기 금(Au) 층은 250 내지 1000 nm 사이의 두께를 가지는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  8. 제 1항에 있어서, 우선 상기 열처리 단계 이전에 AuGeNi층을 덮는 금(Au) 층상에 TiWN 층이 증착되며, 다음에 상기 TiWN 층상에 알루미늄(Al) 층이 증착되는 것을 특징으로 하는 오믹 콘택트 제조 방법.
  9. 제 8항에 있어서, 상기 TiWN 층의 두께는 100 내지 500 nm 사이인 것을 특징으로 하는 오믹 콘택트 제조 방법.
  10. 제 9항에 있어서, 상기 알루미늄(Al) 층의 두께는 1 내지 3미크론 사이인 것을 특징으로 하는 오믹 콘택트 제조 방법.
  11. 제 1항에 있어서, 상기 콘택트 층 배열은 열처리 단계 이전에 구조화되는 것을 특징으로 하는 오믹 콘택트 제조 방법.
KR1019950003321A 1994-02-23 1995-02-21 화합물반도체의오믹콘택트제조방법 KR100351195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4405716.4 1994-02-23
DE4405716A DE4405716C2 (de) 1994-02-23 1994-02-23 Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter

Publications (2)

Publication Number Publication Date
KR950034536A KR950034536A (ko) 1995-12-28
KR100351195B1 true KR100351195B1 (ko) 2002-12-11

Family

ID=6510925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003321A KR100351195B1 (ko) 1994-02-23 1995-02-21 화합물반도체의오믹콘택트제조방법

Country Status (4)

Country Link
US (1) US5731224A (ko)
JP (1) JP3418849B2 (ko)
KR (1) KR100351195B1 (ko)
DE (1) DE4405716C2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60038524D1 (de) * 1999-02-18 2008-05-21 Furukawa Electric Co Ltd Elektrode für halbleiteranordnung und verfahren zum herstellen
US7368316B2 (en) * 1999-04-23 2008-05-06 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
US7881359B2 (en) * 1999-04-23 2011-02-01 The Furukawa Electric Co., Ltd Surface-emission semiconductor laser device
JP2000307190A (ja) * 1999-04-23 2000-11-02 Furukawa Electric Co Ltd:The 面発光型半導体レーザの作製方法
DE10039945B4 (de) * 2000-08-16 2006-07-13 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer lichtemittierenden Halbleiteranordnung aus GaAIAs mit Doppelheterostruktur und entsprechende Halbleiteranordnung
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
DE10261364B4 (de) * 2002-12-30 2004-12-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
JP2004235649A (ja) * 2003-01-31 2004-08-19 Osram Opto Semiconductors Gmbh 電気コンタクト領域を備えたモジュールの製造方法および半導体層列および活性ゾーンを有するモジュール
DE102004004780B9 (de) 2003-01-31 2019-04-25 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Bauelementes mit einem elektrischen Kontaktbereich und Bauelement mit einem elektrischen Kontaktbereich
DE10329364B4 (de) * 2003-06-30 2007-10-11 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung
US20080014732A1 (en) * 2006-07-07 2008-01-17 Yanping Li Application of PVD W/WN bilayer barrier to aluminum bondpad in wire bonding
JP5393751B2 (ja) * 2011-09-28 2014-01-22 株式会社沖データ 発光装置、発光素子アレイ、および画像表示装置
US9362376B2 (en) 2011-11-23 2016-06-07 Acorn Technologies, Inc. Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
US5322814A (en) * 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication
US4853346A (en) * 1987-12-31 1989-08-01 International Business Machines Corporation Ohmic contacts for semiconductor devices and method for forming ohmic contacts
US5064772A (en) * 1988-08-31 1991-11-12 International Business Machines Corporation Bipolar transistor integrated circuit technology
US5067809A (en) * 1989-06-09 1991-11-26 Oki Electric Industry Co., Ltd. Opto-semiconductor device and method of fabrication of the same
JP2907452B2 (ja) * 1989-08-30 1999-06-21 三菱化学株式会社 化合物半導体用電極
DE4113969A1 (de) * 1991-04-29 1992-11-05 Telefunken Electronic Gmbh Verfahren zur herstellung von ohmschen kontakten fuer verbindungshalbleiter
JP3196390B2 (ja) * 1992-12-25 2001-08-06 富士電機株式会社 パラメータ同定器

Also Published As

Publication number Publication date
DE4405716A1 (de) 1995-08-24
US5731224A (en) 1998-03-24
DE4405716C2 (de) 1996-10-31
JPH07263375A (ja) 1995-10-13
JP3418849B2 (ja) 2003-06-23
KR950034536A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
KR100351195B1 (ko) 화합물반도체의오믹콘택트제조방법
US6946312B2 (en) Semiconductor light emitting device and its manufacture
TWI378577B (en) Method for the production of an optoelectronic component in a thin film technology
JP2000164928A (ja) 半導体発光素子およびその製造方法
JPH1022494A (ja) オーミック電極およびその形成方法
JPH0396229A (ja) 半導体デバイスにオーミック接点を形成する方法
JP2550257B2 (ja) Ｉｉｉ−ｖ族化合物半導体のｎ−ドーピング半導体層上にオーム接触部を形成する方法
KR940006688B1 (ko) In을 포함한 Ⅲ-Ⅴ족 화합물 반도체소자의 전극구조 및 그 형성방법
JPS6016096B2 (ja) 半導体装置の製造法
JP2907452B2 (ja) 化合物半導体用電極
EP0825652B1 (en) Ohmic electrode and method of forming the same
US4510514A (en) Ohmic contacts for semiconductor devices
EP0625801B1 (en) Process for fabricating an ohmic electrode
Ghosh et al. Use of Au/Te/Ni films for ohmic contact to GaAs
JP3096133B2 (ja) 化合物半導体装置
JPH01166556A (ja) ｎ型ＧａＡｓオーム性電極およびその形成方法
JPH05190488A (ja) オーミック電極の製造方法
JPH0423821B2 (ko)
JPH03135017A (ja) 化合物半導体のオーミック電極形成方法
JPH04109674A (ja) 化合物半導体装置
JPS5950107B2 (ja) 半導体装置
JPS63253633A (ja) 半導体装置の製造方法
JP2599433B2 (ja) オーミック電極の形成方法
JPH07273316A (ja) 半導体装置
JP3220624B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140807

Year of fee payment: 13

EXPY Expiration of term