JPS6016096B2 - 半導体装置の製造法 - Google Patents

半導体装置の製造法

Info

Publication number
JPS6016096B2
JPS6016096B2 JP50104166A JP10416675A JPS6016096B2 JP S6016096 B2 JPS6016096 B2 JP S6016096B2 JP 50104166 A JP50104166 A JP 50104166A JP 10416675 A JP10416675 A JP 10416675A JP S6016096 B2 JPS6016096 B2 JP S6016096B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
metal
ohmic contact
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50104166A
Other languages
English (en)
Other versions
JPS5150665A (en
Inventor
ジヨセフ レヴインスタイン ハイマン
クマ− シンハ アシヨツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5150665A publication Critical patent/JPS5150665A/ja
Publication of JPS6016096B2 publication Critical patent/JPS6016096B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds

Description

【発明の詳細な説明】 本願は一般的にはn形m−V族半導体上のオーム接触の
金属膜、特にGaとAsを含む半導体上に形成された接
点に係る。
多大な駒○がm一V族半導体から成る集積回路及び装置
の形成に払われて釆た。
その注意は主にFET、IMPATTダイオード、及び
レーザを形成するに有益なGaAsに向けられてきた。
そのような応用には半導体表面への信頼性のある低抵抗
オーム接触が要求される。典型的には現在の方策はoa
母の表面上に金一ゲルマニウム共融合金又はスズ合金金
属膜を置き金属が溶けるに十分なだけ熱しそれにより半
導体を含む合金の金属膜をつくることである。そのよう
な処理は殆んどの目的に対する適当なオーム接触を生成
させるが、しかし、その溶融処理において本質的に重要
な欠点がある。即ち接触金属膜の寸法制御がうまくいか
ないことである。寸法制御のこの欠陥は、小さい領域の
みしか接触のために利用できないところでは重要さを増
す。それ故、良く規正された寸法を有するオーム接触を
形成させる金属隙及び処理法を提供することが望まれる
。この目的及びその他の目的がゲルマニウムとパラジウ
ムとを含む金属膜方式を利用する本発明により達成され
た。
金属膜は個々の層として又は合金として半導体上に形成
される。その膜はそれからオーム接触を形成するため金
属と半導体成分を相互拡散させるに十分なしかし金属が
溶けない程0度の温度迄加熱される。ある実施例におい
て、QとPdの連続層がGaAs半導体の表面上に漬か
れ、350−500ooの範囲内で加熱されると溶融の
如何なる痕跡もない従って良好な寸法制御を有するオー
ム特性の接触が得られる。本発明のこれらの及び他の特
徴は次の記述において詳細に述べられるであろう。本発
明の一実施態様が第1乃至3図において示された一連の
生成過程に例示されている。
第1図に示されているように出発点となる物質は約1.
5×1び8伽‐3の濃度にTe又はSiがドープされた
n十形Ga母の基板10から成る。気相ェピタキシーに
より基板表面上に形成されているのは約1び8伽‐3の
濃度に硫黄がドープされたn形Caふの層1 1である
。勿論このサンプルは本発明による接触を利用できる単
なる例示的な構造であることは理解されるべきである。
各々の厚さが約500Aであるゲルマニウム12とパラ
ジウム13の薄膜が第2図で例示されているような構造
のェピタキシャル表面上に順次付着される。この付着の
特別な手段は電子ビーム真空蒸発であったが、スパッタ
リングのような当業者には公知の他の標準的な付着技術
も又採用できる。パラジウム層をゲルマニウム層を透し
て基板へ拡散させるためのゲルマニウム層の好ましい厚
さの範囲は100−1000A程度であった。パラジウ
ム層はより厚くすることができるが300A〜1ム程度
が好ましい範囲であった。金属膜の形状は標準的な写真
食刻法により規定された。即ち、膜が全表面に渡って付
着され、フオトレジストでその上を被い、それからマス
クを介してフオトレジストを露光し、次にフオトレジス
トにより保護されていない領域における金属をエッチン
グした。Pd層はK2Cr207が0.75タ仇、日3
P04が75の‘、日20が25の‘、及びHclが5
泌から成る溶液内でエッチングされた。Q層はHN03
が45の‘、CQCOOHが27の‘、及びHFが28
の【から成る溶液内でエッチングされた。サンプルは次
いで接点が良好なオーム特性を示すに至る迄約5003
0の温度で真空中において暁結されるが、この場合はそ
の時間は約2時間であった。
この結果もたらされた構造は第3図に示されている。接
点14のX線回折の検討の結果PdGe、PdGa及び
PdAs2の存在を示したが未反応のPdは痕跡さえな
かった。
もし過剰のPdがそのシステムに存在していたとすれば
Pd2QもしくはPもGaの如きPdの多い化合物が予
期されてはいた。この構造の顕微鏡的構造検査により熱
処理の結果として膜の溶融の如何なる証拠も示されてい
なかった。更に、接触領域の物理的寸法は良く規正され
ていた。上述の結果は従来技術の後触方法に優る本発明
の処理の相違点の1つ即ち、長所の1つを指摘している
ものである。
即ち、金属膜は糠結されたのであって溶融されたのでは
ないから接触の形状の良好な制御が可能となる。この本
願に言う、「暁緒」とは半導体内部へ金属成分を金属内
部へ半導体成分を相互拡散させ溶融することないこ凝集
体を形成することである。ゲルマニウムだけ又はパラジ
ウムだけではn形Ga偽に対してそれ等の組み合せのよ
うにはオーム接触を形成しないであろうことには充分注
意されたい。
この組み合せではP形物質上には良好なオーム接触は形
成されないようである。更にGeは半導体表面に最初に
置かれなければならないようである。それ故ドナーとし
ての働きをするGeによるGaAsのドーピングはオー
ム接触のために明らかに必要であると見られる。一方P
dは運搬作用(Pdが半導体表面に拡散して行く時に&
を運搬して行き、Qが該表面に拡散するのを促進する作
用)によりGaAs内へのQの拡散を加速し又於をドナ
−にするために電荷交換過程(Pdが&に電子を与えて
、蛇をドナ‐にする過程)における役割をなすために明
らかに必要であるように見られると理論付けされる。こ
の理論は処理機構の可能な説明として提案されたもので
、本発明の方法の限定として考えられるべきでない。上
述の如く処理された1.5×1び8弧‐3の表面ド−ピ
ング濃度を有するサンプル、並に同じように処理された
1.2×1び6弧‐3と1×1び7肌‐3のドーピング
濃度のn形サンプルに関する電気的データが得られた。
接触抵抗はドーピング濃度の関数であり、表面ドーピン
グ濃度1.5×1ぴ8伽‐3、1×1ぴ7肌‐3及び1
.2×1び6弧‐3のサンプルに対して夫々3.5×1
0‐5ohm一塊、1.7×10‐4ohm−の及び3
×10−もhm−伽‐2であった。これらのことからよ
り高くドープされたサンプルに関して良好なオーム接触
を為すためには余り厳しくない熱処理でよいことがわか
る。例えば、約1び6肌‐3のドーピング濃度を有する
サンプルにおいて良好なオーム接触を得るためには一般
的に約2時間500qoで焼結することが望ましいが、
約2×1び8伽‐3の表面濃度を有するサンプル上に良
好オーム接触をつくるためには15分間350qoでの
処理でも十分であった。この点に関して、“良好な”オ
ーム接触とは一般的に10のA迄は約直線的な1−V特
性を示すものであると考えられている。普通、接触抵抗
は殆んどの応用に対し1び3ohm一の以下が適当であ
る。これらの及び他の実験に基いて、暁結は200−7
00ooの温度範囲で5分−2鮒時間で効果的に為され
るといえる。これより厳密でない温度処理では良好なオ
ーム接触をもたらさないだろうが、一方より過度な温度
処理は幾らか溶融を生じさせてしまうだろう。最適熱処
理は300一550午○で1ぴ分乃至3時間であり、上
述の処理は良好な寸法制御を保持しつつ従来の合金技術
の電気的特性に比適するオーム接触をつくる。本発明の
方法はn形Gaふ半導体上にオーム接触を形成すること
を主眼として述べられてきたが、GaAsP及びGa山
Asの如きGaとAsを含む他の半導体においては又上
述の処理から恩恵をこうむるであろうことは反応の機構
に基いて明らかである。
蛇とPd金属が分離した層でなく合金として半導体上に
付着され得ることも予期されることである。典型的な実
施例において、合金は従とPdの約等しい量から成るこ
とができる。標準的な技術で表面上に合金を付着させた
後に前述したような焼結工程がオーム接触を得るために
行われる。加熱工程は真空中で行われるのが好ましいが
空気中におけると同様窒素又はアルゴンの如き不活性ガ
ス内で行い得ることも注意すべきである。
本発明の態様を要約すると次の通りである。○} ゲル
マニウムとパラジウムから成る金属膜を半導体表面に形
成する工程と、前述の金属膜を溶融することなく前述の
金属膜と前述の半導体とを反応させるに十分な温度と時
間で前記工程からなる機体を加熱する工程とから成り、
その結果オーム接触が半導体表面に形成される血−V族
n形半導体物質上にオーム接触を形成する方法。‘2}
金属化物は半導体表面上にゲルマニウムから成る金属
の第1の層を被着させること、該第1の層上にパラジウ
ムから成る金属の第2の層を被着させることにより形成
をされる第‘1}項記載の方法。
剛 第1の層の厚さは100−1000△の範囲内にあ
り、第2の層の厚さは300A−1りの範囲内にある第
2項記載の方法。
{4)前記金属膜は半導体表面上にゲルマニウムとパラ
ジウムから成る合金を被看することより形成される第‘
1)頃記載の方法。
‘5} 機体は200−70ぴ0の範囲内の温度で5分
−24時間以内加熱される轍1}項記載の方法。
{6) 機体は300−550ooの範囲内の温度でI
Q分−3時間の範囲内加熱される第{11項記載の方法
0【71 横体は金属化物が10‐もhm−の以下の接
触抵抗を示す迄加熱される第【1’項記載の方法。
脚 半導体物質はGaとぶから成る第‘1ー項記載の方
法。脚 半導体物質は基本的にはGa船から成る第{1
}タ 項記載の方法。00 半導体表面上にゲルマニウ
ムから成る金属の第1の層を形成する工程と、該第1の
層の上にパラジウムから成る金属の第2の層を形成する
工程と、200−700『0の範囲内の温度で5分一2
40 時間の範囲内の時間において前記工程からもたら
された機体を加熱する工程とから成り、その結果オーム
接触が半導体表面上に形成されるGaとAsから成るn
形半導体物質上にオーム接触を形成する方法。
(11)横体は300一550℃の範囲内の温度で10
分−3時間の範囲内の時間加熱される第側項記載の方法
(12)半導体物質は基本的にはGaAsから成る第側
項記載の方法。
(13)第1の層の厚さは100−1000人の範囲内
であり、第2の層の厚さは300A−1仏の範囲内であ
る第{10項記載の方法。
(1心 前記接触はPd−Q化合物、Pd−Ga化合物
、及びPdAs2との組合せから成るn形のm−V族半
導体物質の基体と該基体の1つの表面上に形成されたオ
ーム接触とから成る半導体装置。
(15)前記半導体物質はGaとAsから成る第(14
)頃記載の装置。
(16)前記半導体物質は基本的にはGaAsから成る
第(14)項記載の装置。
【図面の簡単な説明】
第1一3図は本発明の一実施例による製造の種々段階の
際の装置の断面図である。 これらの図は例示の目的のものであり必ずしも寸法どう
りではない。〔主要部分の符号の説明〕、半導体基体・
・・・・・I0、金属膜、ゲルマニウム膜・・…・12
、金属膜、パラジウム膜・・・・・・13、オーム接触
・・・・・・14。 ‘′C.′「/G.Z 〃C.3

Claims (1)

  1. 【特許請求の範囲】 1 n形のIII−V族半導体物質の基体の表面上にオーム
    接触を形成することからなる半導体装置の製造法であつ
    て、該半導体物質の表面は実質的にGaAsからなつて
    おり、 前記形成する方法が、 前記半導体基体の表面上にGeとPdからなる、合金
    あるいは個別層の金属膜をつくる工程と、 オーム接触
    が前記半導体表面に形成されるよう、該金属膜を溶融す
    ることなく該金属膜と該半導体の表面とが反応するのに
    充分なように200ないし700℃で5分ないし24時
    間にわたつて、前記工程でもたらされた構体を加熱する
    工程とを含むことを特徴とする半導体装置の製造法。
JP50104166A 1974-09-03 1975-08-29 半導体装置の製造法 Expired JPS6016096B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/502,451 US3965279A (en) 1974-09-03 1974-09-03 Ohmic contacts for group III-V n-type semiconductors
US502451 1974-09-03

Publications (2)

Publication Number Publication Date
JPS5150665A JPS5150665A (en) 1976-05-04
JPS6016096B2 true JPS6016096B2 (ja) 1985-04-23

Family

ID=23997889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50104166A Expired JPS6016096B2 (ja) 1974-09-03 1975-08-29 半導体装置の製造法

Country Status (9)

Country Link
US (1) US3965279A (ja)
JP (1) JPS6016096B2 (ja)
BE (1) BE832890A (ja)
CA (1) CA1022690A (ja)
DE (1) DE2538600C2 (ja)
FR (1) FR2284191A1 (ja)
GB (1) GB1514795A (ja)
IT (1) IT1047152B (ja)
NL (1) NL7510327A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2550512A1 (de) * 1975-11-11 1977-05-12 Bosch Gmbh Robert Verfahren zur herstellung einer metallisierung auf einem substrat
JPS5928376A (ja) * 1982-08-09 1984-02-15 Hitachi Ltd 半導体装置およびその製造方法
JPS59186379A (ja) * 1983-04-07 1984-10-23 Nec Corp 化合物半導体装置の製造方法
CA1270931A (en) * 1984-06-15 1990-06-26 Jun Takada Heat-resistant thin film photoelectric converter with diffusion blocking layer
US4529619A (en) * 1984-07-16 1985-07-16 Xerox Corporation Ohmic contacts for hydrogenated amorphous silicon
US4766093A (en) * 1984-07-30 1988-08-23 International Business Machines Corp. Chemically formed self-aligned structure and wave guide
JP2893723B2 (ja) * 1988-06-13 1999-05-24 住友電気工業株式会社 オーミック電極の製造方法
JPH03167877A (ja) * 1989-11-28 1991-07-19 Sumitomo Electric Ind Ltd n型立方晶窒化硼素のオーム性電極及びその形成方法
US6555457B1 (en) 2000-04-07 2003-04-29 Triquint Technology Holding Co. Method of forming a laser circuit having low penetration ohmic contact providing impurity gettering and the resultant laser circuit
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
TWI291232B (en) * 2006-01-03 2007-12-11 Univ Nat Chiao Tung Copper metalized ohmic contact electrode of compound semiconductor device
US20100012175A1 (en) * 2008-07-16 2010-01-21 Emcore Solar Power, Inc. Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
WO2009151979A2 (en) * 2008-06-09 2009-12-17 4Power, Llc High-efficiency solar cell structures and methods
US20110124146A1 (en) * 2009-05-29 2011-05-26 Pitera Arthur J Methods of forming high-efficiency multi-junction solar cell structures
US8604330B1 (en) 2010-12-06 2013-12-10 4Power, Llc High-efficiency solar-cell arrays with integrated devices and methods for forming them

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294675A (ja) * 1962-06-29
US3239376A (en) * 1962-06-29 1966-03-08 Bell Telephone Labor Inc Electrodes to semiconductor wafers
US3371255A (en) * 1965-06-09 1968-02-27 Texas Instruments Inc Gallium arsenide semiconductor device and contact alloy therefor
US3523222A (en) * 1966-09-15 1970-08-04 Texas Instruments Inc Semiconductive contacts
US3518749A (en) * 1968-02-23 1970-07-07 Rca Corp Method of making gunn-effect devices
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process
US3686539A (en) * 1970-05-04 1972-08-22 Rca Corp Gallium arsenide semiconductor device with improved ohmic electrode
US3684930A (en) * 1970-12-28 1972-08-15 Gen Electric Ohmic contact for group iii-v p-types semiconductors
US3728785A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3890699A (en) * 1974-06-04 1975-06-24 Us Army Method of making an ohmic contact to a semiconductor material

Also Published As

Publication number Publication date
JPS5150665A (en) 1976-05-04
FR2284191B1 (ja) 1978-03-17
DE2538600C2 (de) 1984-09-13
GB1514795A (en) 1978-06-21
IT1047152B (it) 1980-09-10
FR2284191A1 (fr) 1976-04-02
NL7510327A (nl) 1976-03-05
BE832890A (fr) 1975-12-16
US3965279A (en) 1976-06-22
CA1022690A (en) 1977-12-13
DE2538600A1 (de) 1976-03-11

Similar Documents

Publication Publication Date Title
US4011583A (en) Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors
US3106489A (en) Semiconductor device fabrication
US4188710A (en) Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films
JPS6016096B2 (ja) 半導体装置の製造法
EP0282781B1 (en) Contact to gallium-arsenide and method of forming such
US4085500A (en) Ohmic contacts to p-type mercury cadmium telluride
US4478881A (en) Tungsten barrier contact
US2802759A (en) Method for producing evaporation fused junction semiconductor devices
JPS6011292A (ja) 多成分物質層の形成方法
US5731224A (en) Method for manufacturing ohmic contacts for compound semiconductors
Erickson et al. Characterization of ohmic contacts to InP
JPH02275624A (ja) オーミック電極の製造方法
US4757030A (en) Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
US3984261A (en) Ohmic contact
US2965519A (en) Method of making improved contacts to semiconductors
US3537174A (en) Process for forming tungsten barrier electrical connection
JPS61248470A (ja) ▲iii▼―▲v▼族半導体デバイス
US4198247A (en) Sealant films for materials having high intrinsic vapor pressure
JPS58222565A (ja) 半導体装置
US3562606A (en) Subsurface gallium arsenide schottky-type diode and method of fabricating same
US3679496A (en) Semiconductor devices comprising a heterojunction
JPS5845832B2 (ja) キンゾク−ハンドウタイセイリユウセイセツゴウノ セイホウ
JPH01166556A (ja) n型GaAsオーム性電極およびその形成方法
US4089713A (en) Diffusion of donors into (Hg Cd) Te through use of Ga-Al alloy
US3355335A (en) Method of forming tunneling junctions for intermetallic semiconductor devices