CN109346821A - 圆片级硅基集成小型化分形天线及其制备方法 - Google Patents

圆片级硅基集成小型化分形天线及其制备方法 Download PDF

Info

Publication number
CN109346821A
CN109346821A CN201811092065.8A CN201811092065A CN109346821A CN 109346821 A CN109346821 A CN 109346821A CN 201811092065 A CN201811092065 A CN 201811092065A CN 109346821 A CN109346821 A CN 109346821A
Authority
CN
China
Prior art keywords
wafer
fractal antenna
layer
hole
planar waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811092065.8A
Other languages
English (en)
Inventor
张伟博
罗乐
徐高卫
周杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811092065.8A priority Critical patent/CN109346821A/zh
Publication of CN109346821A publication Critical patent/CN109346821A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/10—Resonant antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/20—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements characterised by the operating wavebands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

本发明提供一种圆片级硅基集成小型化分形天线及其制备方法，包括如下步骤：1)提供一晶圆，所述晶圆包括相对的第一表面及第二表面；2)于所述晶圆内形成穿硅通孔，并于所述穿硅通孔的内壁形成绝缘层；3)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构；4)于所述晶圆的第一表面上形成分形天线，所述分形天线的形状呈二阶皮亚诺分形曲线状；所述分形天线与所述导电穿硅通孔结构相连接；5)于所述晶圆的第二表面形成共面波导，所述共面波导与所述导电穿硅通孔结构相连接。本发明分形天线通过导电穿硅通孔结构及共面波导实现馈电，分形天线的谐振频率为24GHz和35GHz，可以同时满足射频段的信号接收和发射需求。

Description

圆片级硅基集成小型化分形天线及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种圆片级硅基集成小型化分形天线及其制备方法。
背景技术
系统级封装(System in Package，SiP)技术近年来一直是电子行业的研究热点之一，相比于芯片上系统(System on Chip，SoC)，系统级封装技术能够将系统内的有源芯片和无源模组整合在一个封装体之内，被集成的芯片可以依据不同的需求采取不同的工艺水平进行制造，相比于SoC能够极大幅度的降低成本。现在无线通讯技术的迅猛发展对系统级封装提出了诸如更高密度、更小尺寸、更优性能、更低成本等越来越多的挑战和要求。无源器件作为电子系统中的重要组成部分，被大量以分立器件的形式集成在PCB板上。天线是通信设备中不可或缺的无源器件，同时也是面积最大的无源器件，其小型化对于微波封装系统向更高的集成度、更优良的性能以及更低的成本发展有着重要意义。而在PCB板上制备的天线具有一致性差、厚度与介电常数大、面积较大等缺点，且天线与集成电路连接时阻抗匹配难度大，寄生效应强。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种圆片级硅基集成小型化分形天线及其方法用于解决现有技术中形成的天线存在的一致性差、厚度较大、介电常数较大、面积较大、与集成电路连接时阻抗匹配难度大及寄生效应强等问题。
为实现上述目的及其他相关目的，本发明提供一种圆片级硅基集成小型化分形天线的制备方法，所述圆片级硅基集成小型化分形天线的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆包括相对的第一表面及第二表面；
2)于所述晶圆内形成穿硅通孔，并于所述穿硅通孔的内壁形成绝缘层；
3)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构；
4)于所述晶圆的第一表面上形成分形天线，所述分形天线的形状呈二阶皮亚诺分形曲线状；所述分形天线与所述导电穿硅通孔结构相连接；
5)于所述晶圆的第二表面形成共面波导，所述共面波导与所述导电穿硅通孔结构相连接。
可选地，步骤2)中，采用热氧化工艺于所述穿硅通孔的内壁形成一层氧化层作为所述绝缘层；所述绝缘层的厚度为1μm～2μm。
可选地，步骤3)与步骤4)之间还包括如下步骤：
于所述晶圆的第一表面形成第一BCB介质层；
将所述第一BCB介质层进行图形化处理，以于所述第一BCB介质层内形成暴露出所述导电穿硅通孔结构的第一通孔图形。
可选地，步骤4)包括如下步骤：
4-1)于所述第一BCB介质层表面及所述第一通孔图形内形成天线种子层；
4-2)于所述天线种子层表面形成第一图形化光刻胶层，所述第一图形化光刻胶层内形成有分形天线图形，所述分形天线图形定义出后续形成的所述分形天线的位置及形状；
4-3)于所述分形天线图形内形成分形天线；
4-4)去除所述第一图形化光刻胶层及位于所述分形天线之间的所述天线种子层。
可选地，步骤4)中，形成所述分形天线后，还包括于所述分形天线表面形成保护层的步骤。
可选地，步骤5)包括如下步骤：
5-1)于所述晶圆的第二表面形成共面波导的地线；
5-2)将所述地线进行图形化处理，以于所述地线内形成暴露出部分所述导电穿硅通孔结构的第二通孔图形；
5-3)于所述地线表面及所述第二通孔图形侧壁形成第二BCB介质层；
5-4)将所述第二BCB介质层进行图形化处理，以于所述第二BCB介质层内形成暴露出所述导电穿硅通孔结构的第三通孔图形；
5-5)于所述第二BCB介质层表面及所述第三通孔图形内形成共面波导种子层；
5-6)于所述共面波导种子层表面形成第二图形化光刻胶层，所述第二图形化光刻胶层内形成有共面波导图形，所述共面波导图形定义出后续形成的所述共面波导的位置及形状；
5-7)于所述共面波导图形内形成共面波导；
5-8)去除所述第二图形化光刻胶层及所述共面波导之间的所述共面波导种子层。
本发明还提供一种圆片级硅基集成小型化分形天线，所述圆片级硅基集成小型化分形天线包括：
晶圆，所述晶圆包括相对的第一表面及第二表面；
导电穿硅通孔结构，位于所述晶圆内；
绝缘层，位于所述晶圆内，且位于所述导电穿硅通孔结构与所述晶圆之间；
分形天线，位于所述晶圆的第一表面，且与所述导电穿硅通孔结构相连接；所述分形天线的形状呈二阶皮亚诺分形曲线状；
共面波导，位于所述晶圆的第二表面，且与所述导电穿硅通孔结构相连接。
可选地，所述绝缘层包括氧化层，所述绝缘层的厚度为1μm～2μm。
可选地，所述圆片级硅基集成小型化分形天线还包括：
第一BCB介质层，位于所述晶圆与所述分形天线之间；
第二BCB介质层，位于所述晶圆与所述共面波导之间。
可选地，所述圆片级硅基集成小型化分形天线还包括地线，所述地线位于所述第二BCB介质层与所述晶圆之间。
可选地，所述圆片级硅基集成小型化分形天线还包括：
天线种子层，位于所述第一BCB介质层内及所述第一BCB介质层与所述分形天线之间；
共面波导种子层，位于所述第二BCB介质层内及所述第二BCB介质层与所述共面波导之间。
如上所述，本发明的一种圆片级硅基集成小型化分形天线及其制备方法，具有以下有益效果：
本发明分形天线通过导电穿硅通孔结构及共面波导实现馈电，分形天线的谐振频率为24GHz和35GHz，可以同时满足射频段的信号接收和发射需求；同时，导电穿硅通孔结构实现分形天线的馈电，可以有效减小分形天线的面积，可以提高整个系统的封装密度，有利于射频系统的小型化；
本发明的分形天线的形状呈二阶皮亚诺分形曲线状，能够利用二阶皮亚诺分形曲线自身相似性的特点使得分形天线的面积减小，并且能够产生多个谐振频率，使得所述分形天线可以在不同频段工作。
附图说明
图1显示为本发明实施例一中提供的圆片级硅基集成小型化分形天线的制备方法的流程图。
图2至图17显示为本发明实施例一中提供的圆片级硅基集成小型化分形天线的制备方法各步骤所得结构的截面结构示意图；其中，图10为形成的分形天线的俯视结构示意图，图17显示为本发明提供的圆片级硅基集成小型化分形天线的截面结构示意图。
元件标号说明
10 晶圆
11 穿硅通孔
12 绝缘层
13 导电穿硅通孔结构
131 第一导电穿硅通孔结构
132 第二导电穿硅通孔结构
14 分形天线
15 共面波导
16 第一BCB介质层
161 第一通孔图形
17 天线种子层
18 分形天线
19 地线
191 第二通孔图形
20 第二BCB介质层
201 第三通孔图形
21 共面波导种子层
22 保护层
d1 第一导电穿硅通孔结构的直径
d2 第二导电穿硅通孔结构的直径
W1 分形天线的宽度
W2 分形天线覆盖区域的宽度
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种圆片级硅基集成小型化分形天线的制备方法，所述圆片级硅基集成小型化分形天线的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆包括相对的第一表面及第二表面；
2)于所述晶圆内形成穿硅通孔，并于所述穿硅通孔的内壁形成绝缘层；
3)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构；
4)于所述晶圆的第一表面上形成分形天线，所述分形天线的形状呈二阶皮亚诺(Peano)分形曲线状；所述分形天线与所述导电穿硅通孔结构相连接；
5)于所述晶圆的第二表面形成共面波导，所述共面波导与所述导电穿硅通孔结构相连接。在步骤1)中，请参阅图1中的S1步骤及图2，提供一晶圆10，所述晶圆10包括相对的第一表面及第二表面。
作为示例，所述晶圆10可以包括但不仅限于硅晶圆。
在步骤2)中，请参阅图1中的S2步骤及图3至图4，于所述晶圆10内形成穿硅通孔11，并于所述穿硅通孔11的内壁形成绝缘层12。
作为示例，可以采用但不仅限于干法刻蚀工艺或湿法刻蚀工艺刻蚀所述晶圆10，以于所述晶圆10内形成所述穿硅通孔11。所述穿硅通孔11沿所述晶圆10的厚度方向贯穿所述晶圆10，如图3所示。所述穿硅通孔11的直径可以根据实际需要进行设置；所述晶圆10内可以形成有若干个所述穿硅通孔11，各所述穿硅通孔11的直径可以相同，也可以不同。
作为示例，可以采用热氧化工艺于所述穿硅通孔11的内壁形成一层氧化层(譬如，氧化硅层)作为所述绝缘层12；所述绝缘层12的厚度可以根据实际需要进行设置，优选地，本实施例中，所述绝缘层12的厚度可以为1μm～2μm。
需要说明的是，在采用热氧化工艺形成所述绝缘层12时，所述绝缘层12除了位于所述穿硅通孔11的内部之外，所述晶圆10的表面同样形成有所述绝缘层12，如图4所示。
在步骤3)中，请参阅图1中的S3步骤及图5，于所述穿硅通孔11内填充金属层以形成导电穿硅通孔结构13。
作为示例，可以采用电镀工艺于所述穿硅通孔11内形成所述导电穿硅通孔结构13，具体的，可以采用电镀金属铜的方式填充所述穿硅通孔11，以形成所述导电穿硅通孔结构13。
作为示例，电镀之后，还包括对电镀形成的所述金属层进行平坦化处理的步骤，具体的，可以采用化学机械研磨工艺对所述金属层进行平坦化处理，平坦化处理后所述导电穿硅通孔结构13的上表面与所述晶圆10的上表面相平齐，所述导电穿硅通孔结构13的下表面与所述晶圆10的下表面相平齐。
作为示例，步骤3)之后还包括如下步骤：
于所述晶圆10的第一表面形成第一BCB介质层16，如图6所示；
将所述第一BCB介质层16进行图形化处理，以于所述第一BCB介质层16内形成暴露出所述导电穿硅通孔结构13的第一通孔图形161，如图7所示。
作为示例，所述第一BCB介质层16的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一BCB介质层16的厚度可以为20μm～25μm。
作为示例，所述第一BCB介质层16的材料可以为光敏BCB，譬如陶氏化学的4000系列的光敏BCB；当然，所述第一BCB介质层16的材料也可以为干刻BCB，譬如陶氏化学的3000系列的干刻BCB。当所述第一BCB介质层16的材料为光敏BCB时，可以直接利用光刻将所述第一BCB介质层16图形化；当所述第一BCB介质层16的材料为干刻BCB时，则可利用图形化光刻胶作为掩膜，并采用ICP(高密度等离子)刻蚀工艺将所述第一BCB介质层16图形化。
作为示例，于所述晶圆10的第一表面形成所述第一BCB介质层16之后，还包括将所述第一BCB介质层进行固化的步骤。
在步骤4)中，请参阅图1中的S4步骤及图8至图10，于所述晶圆10的第一表面上形成分形天线14，所述分形天线14的形状呈二阶皮亚诺分形曲线状；所述分形天线14与所述导电穿硅通孔结构13相连接。
作为示例，于所述晶圆10的第一表面上形成分形天线14包括如下步骤：
4-1)于所述第一BCB介质层16表面及所述第一通孔图形161内形成天线种子层17，如图8所示；
4-2)于所述天线种子层17表面形成第一图形化光刻胶层(未示出)，所述第一图形化光刻胶层内形成有分形天线图形，所述分形天线图形定义出后续形成的所述分形天线的位置及形状；
4-3)于所述分形天线图形内形成分形天线18；
4-4)去除所述第一图形化光刻胶层及位于所述分形天线18之间的所述天线种子层17，得到的结构如图9所示。
作为示例，步骤4-1)中可以采用但不仅限于溅射工艺形成所述天线种子层17，所述天线种子层17可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述天线种子层17包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，步骤4-3)中，可以采用电镀工艺形成所述分形天线18，所述分形天线18为贴片天线；具体的，可以采用电镀工艺电镀金作为所述分形天线18；所述分形天线18的厚度可以为1μm～10μm，优选地，本实施中，所述分形天线18的厚度为5μm。
具体的，所述分形天线18的俯视图如图10所示，所述分形天线18的形状呈二阶皮亚诺分形曲线状，即所述分形天线18呈二阶皮亚诺分形曲线延伸。
作为示例，所述分形天线18的宽度W1可以100μm～200μm，优选地，本实施例中，所述分形天线18的宽度W1可以为150μm。所述分形天线18覆盖区域的宽度W2可以为1500μm～2000μm，优选地，本实施例中，所述分形天线18覆盖区域的宽度W2可以为1750μm。
作为示例，所述分形天线18可以为两端及中部均与所述导电穿硅通孔结构13相连接；具体的，所述导电穿硅通孔结构13可以包括第一导电穿硅通孔结构131及第二导电穿硅通孔结构132，所述分形天线18的两端可以分别与两个所述第一导电穿硅通孔结构131相连接，所述分形天线18的中部与一个所述第二导电穿硅通孔结构132相连接。所述第一导电穿硅通孔131的直径可以为50μm～100μm，优选地，本实施中，所述第一导电穿硅通孔结构131的直径可以为75μm。所述第二导电穿硅通孔132的直径可以为200μm～500μm，优选地，本实施例中，所述第二导电穿硅通孔132的直径可以为316μm。
作为示例，步骤4-4)中，可以采用离子束刻蚀(Ion-Beam)工艺去除位于所述分形天线18之间的所述天线种子层17。
作为示例，形成所述分形天线18后，还包括于所述分形天线18表面形成保护层22的步骤，如图11所示。具体的，可以通过喷涂光刻胶坚膜固化后形成光刻胶层作为所述保护层22，坚膜固化的温度可以为但不仅限于120℃，坚膜固化时间可以为但不仅限于30分钟；所述保护层22的厚度可以为3μm～5μm。
在步骤5)中，请参阅图1中的S5步骤及图12至图17，于所述晶圆10的第二表面形成共面波导15，所述共面波导15与所述导电穿硅通孔结构13相连接。
作为示例，与所述晶圆10的第二表面形成所述共面波导15包括如下步骤：
5-1)于所述晶圆10的第二表面形成共面波导的地线19，如图12所示；
5-2)将所述地线19进行图形化处理，以于所述地线19内形成暴露出部分所述导电穿硅通孔结构13的第二通孔图形191，如图13所示；
5-3)于所述地线19表面及所述第二通孔图形191侧壁形成第二BCB介质层20，如图14所示；
5-4)将所述第二BCB介质层20进行图形化处理，以于所述第二BCB介质层20内形成暴露出所述导电穿硅通孔结构13的第三通孔图形201，如图15所示；
5-5)于所述第二BCB介质层20表面及所述第三通孔图形201内形成共面波导种子层21，如图6所示；
5-6)于所述共面波导种子层21表面形成第二图形化光刻胶层(未示出)，所述第二图形化光刻胶层内形成有共面波导图形，所述共面波导图形定义出后续形成的所述共面波导的位置及形状；
5-7)于所述共面波导图形内形成共面波导15；
5-8)去除所述第二图形化光刻胶层及所述共面波导15之间的所述共面波导种子层21，得到的结构如图17所示。
作为示例，步骤5-1)中，可以采用但不仅限于溅射工艺形成所述地线19，所述地线19可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述地线19包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，步骤5-2)中，可以采用光刻工艺、离子束刻蚀工艺将所述地线19图形化。
作为示例，步骤5-2)与步骤5-3)之间还包括去除所述保护层22及步骤5-2)所用图形化光刻胶层的步骤，具体的，可以采用丙酮去除所述保护层22及所述图形化光刻胶层。
作为示例，步骤5-3)中形成的所述第二BCB介质层20的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第二BCB介质层20的厚度可以为25μm。
作为示例，所述第二BCB介质层20的材料可以为光敏BCB，譬如陶氏化学的4000系列的光敏BCB；当然，所述第二BCB介质层20的材料也可以为干刻BCB，譬如陶氏化学的3000系列的干刻BCB。当所述第二BCB介质层20的材料为光敏BCB时，可以直接利用光刻将所述第二BCB介质层20图形化；当所述第二BCB介质层20的材料为干刻BCB时，则可利用图形化光刻胶作为掩膜，并采用ICP(高密度等离子)刻蚀工艺将所述第二BCB介质层20图形化。
作为示例，于所述地线19表面及所述第二通孔图形191侧壁形成所述第二BCB介质层20之后，还包括将所述第一BCB介质层进行固化的步骤。
作为示例，步骤5-5)中，可以采用但不仅限于溅射工艺形成所述共面波导种子层21，所述共面波导种子层21可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述共面波导种子层21包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，步骤5-7)中，可以采用电镀工艺形成所述共面波导15，具体的，可以采用电镀工艺电镀金作为所述共面波导15；所述共面波导15的厚度可以为1μm～10μm，优选地，本实施中，所述共面波导15的厚度为5μm。
作为示例，步骤5-8)中，可以采用离子束刻蚀(Ion-Beam)工艺去除位于所述共面波导15之间的所述共面波导种子层21。
实施例二
请结合图2至图16继续参阅图17，本发明还提供一种圆片级硅基集成小型化分形天线，所述圆片级硅基集成小型化分形天线包括：
晶圆10，所述晶圆10包括相对的第一表面及第二表面；
导电穿硅通孔结构13，所述导电穿硅通孔结构13位于所述晶圆10内；
绝缘层12，所述绝缘层12位于所述晶圆10内，且位于所述导电穿硅通孔结构13与所述晶圆10之间；
分形天线14，所述分形天线14位于所述晶圆10的第一表面，且与所述导电穿硅通孔结构13相连接；所述分形天线14的形状呈二阶皮亚诺分形曲线状；
共面波导15，所述共面波导15位于所述晶圆10的第二表面，且与所述导电穿硅通孔结构13相连接。
作为示例，所述晶圆10可以包括但不仅限于硅晶圆。
作为示例，所述绝缘层12可以包括氧化层，所述绝缘层12的厚度可以根据实际需要进行设置，优选地，本实施例中，所述绝缘层12的厚度可以为1μm～2μm。
需要说明的是，在采用热氧化工艺形成所述绝缘层12时，所述绝缘层12除了位于所述导电穿硅通孔结构13与所述晶圆10之间之外，所述晶圆10的表面同样形成有所述绝缘层12，如图4所示。
作为示例，所述导电穿硅通孔结构13的上表面与所述晶圆10的上表面相平齐，所述导电穿硅通孔结构13的下表面与所述晶圆10的下表面相平齐。
作为示例，所述导电穿硅通孔结构13的材料可以包括但不仅限于铜。
所述分形天线18为贴片天线；具体的，可以采用电镀工艺电镀金作为所述分形天线18；所述分形天线18的厚度可以为1μm～10μm，优选地，本实施中，所述分形天线18的厚度为5μm。
具体的，所述分形天线18的俯视图如图10所示，所述分形天线18的形状呈二阶皮亚诺分形曲线状，即所述分形天线18呈二阶皮亚诺分形曲线延伸。
作为示例，所述分形天线18的宽度W1可以100μm～200μm，优选地，本实施例中，所述分形天线18的宽度W1可以为150μm。所述分形天线18覆盖区域的宽度W2可以为1500μm～2000μm，优选地，本实施例中，所述分形天线18覆盖区域的宽度W2可以为1750μm。
作为示例，所述分形天线18可以为两端及中部均与所述导电穿硅通孔结构13相连接；具体的，所述导电穿硅通孔结构13可以包括第一导电穿硅通孔结构131及第二导电穿硅通孔结构132，所述分形天线18的两端可以分别与两个所述第一导电穿硅通孔结构131相连接，所述分形天线18的中部与一个所述第二导电穿硅通孔结构132相连接。所述第一导电穿硅通孔131的直径可以为50μm～100μm，优选地，本实施中，所述第一导电穿硅通孔结构131的直径可以为75μm。所述第二导电穿硅通孔132的直径可以为200μm～500μm，优选地，本实施例中，所述第二导电穿硅通孔132的直径可以为316μm。
作为示例，所述圆片级硅基集成小型化分形天线还包括：第一BCB介质层16及第二BCB介质层20；其中，
所述第一BCB介质层16位于所述晶圆10与所述分形天线14之间；
所述第二BCB介质层20位于所述晶圆10与所述共面波导15之间。
作为示例，所述第一BCB介质层16的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一BCB介质层16的厚度可以为20μm～25μm。
作为示例，所述第一BCB介质层16的材料可以为光敏BCB，譬如陶氏化学的4000系列的光敏BCB；当然，所述第一BCB介质层16的材料也可以为干刻BCB，譬如陶氏化学的3000系列的干刻BCB。当所述第一BCB介质层16的材料为光敏BCB时，可以直接利用光刻将所述第一BCB介质层16图形化；当所述第一BCB介质层16的材料为干刻BCB时，则可利用图形化光刻胶作为掩膜，并采用ICP(高密度等离子)刻蚀工艺将所述第一BCB介质层16图形化。
作为示例，所述第二BCB介质层20的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第二BCB介质层20的厚度可以为25μm。
作为示例，所述第二BCB介质层20的材料可以为光敏BCB，譬如陶氏化学的4000系列的光敏BCB；当然，所述第二BCB介质层20的材料也可以为干刻BCB，譬如陶氏化学的3000系列的干刻BCB。当所述第二BCB介质层20的材料为光敏BCB时，可以直接利用光刻将所述第二BCB介质层20图形化；当所述第二BCB介质层20的材料为干刻BCB时，则可利用图形化光刻胶作为掩膜，并采用ICP(高密度等离子)刻蚀工艺将所述第二BCB介质层20图形化。
作为示例，所述地线19可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述地线19包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述圆片级硅基集成小型化分形天线还包括：天线种子层17及共面波导种子层21，其中，
所述天线种子层17位于所述第一BCB介质层16内及所述第一BCB介质层16与所述分形天线14之间；
所述共面波导种子层21位于所述第二BCB介质层20内及所述第二BCB介质层20与所述共面波导21之间。
作为示例，所述天线种子层17可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述天线种子层17包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述共面波导种子层21可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述共面波导种子层21包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
综上所述，本发明圆片级硅基集成小型化分形天线及其制备方法，所述圆片级硅基集成小型化分形天线的制备方法包括如下步骤：1)提供一晶圆，所述晶圆包括相对的第一表面及第二表面；2)于所述晶圆内形成穿硅通孔，并于所述穿硅通孔的内壁形成绝缘层；3)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构；4)于所述晶圆的第一表面上形成分形天线，所述分形天线的形状呈二阶皮亚诺分形曲线状；所述分形天线与所述导电穿硅通孔结构相连接；5)于所述晶圆的第二表面形成共面波导，所述共面波导与所述导电穿硅通孔结构相连接。本发明分形天线通过导电穿硅通孔结构及共面波导实现馈电，分形天线的谐振频率为24GHz和35GHz，可以同时满足射频段的信号接收和发射需求；同时，导电穿硅通孔结构实现分形天线的馈电，可以有效减小分形天线的面积，可以提高整个系统的封装密度，有利于射频系统的小型化；本发明的分形天线的形状呈二阶皮亚诺分形曲线状，能够利用二阶皮亚诺分形曲线自身相似性的特点使得分形天线的面积减小，并且能够产生多个谐振频率，使得所述分形天线可以在不同频段工作。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种圆片级硅基集成小型化分形天线的制备方法，其特征在于，所述圆片级硅基集成小型化分形天线的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆包括相对的第一表面及第二表面；
2)于所述晶圆内形成穿硅通孔，并于所述穿硅通孔的内壁形成绝缘层；
3)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构；
4)于所述晶圆的第一表面上形成分形天线，所述分形天线的形状呈二阶皮亚诺分形曲线状；所述分形天线与所述导电穿硅通孔结构相连接；
5)于所述晶圆的第二表面形成共面波导，所述共面波导与所述导电穿硅通孔结构相连接。
2.根据权利要求1所述的圆片级硅基集成小型化分形天线的制备方法，其特征在于，步骤2)中，采用热氧化工艺于所述穿硅通孔的内壁形成一层氧化层作为所述绝缘层；所述绝缘层的厚度为1μm～2μm。
3.根据权利要求1所述的圆片级硅基集成小型化分形天线的制备方法，其特征在于，步骤3)与步骤4)之间还包括如下步骤：
于所述晶圆的第一表面形成第一BCB介质层；
将所述第一BCB介质层进行图形化处理，以于所述第一BCB介质层内形成暴露出所述导电穿硅通孔结构的第一通孔图形。
4.根据权利要求3所述的圆片级硅基集成小型化分形天线的制备方法，其特征在于，步骤4)包括如下步骤：
4-1)于所述第一BCB介质层表面及所述第一通孔图形内形成天线种子层；
4-2)于所述天线种子层表面形成第一图形化光刻胶层，所述第一图形化光刻胶层内形成有分形天线图形，所述分形天线图形定义出后续形成的所述分形天线的位置及形状；
4-3)于所述分形天线图形内形成分形天线；
4-4)去除所述第一图形化光刻胶层及位于所述分形天线之间的所述天线种子层。
5.根据权利要求1所述的圆片级硅基集成小型化分形天线的制备方法，其特征在于，步骤4)中，形成所述分形天线后，还包括于所述分形天线表面形成保护层的步骤。
6.根据权利要求1所述的圆片级硅基集成小型化分形天线的制备方法，其特征在于，步骤5)包括如下步骤：
5-1)于所述晶圆的第二表面形成共面波导的地线；
5-2)将所述地线进行图形化处理，以于所述地线内形成暴露出部分所述导电穿硅通孔结构的第二通孔图形；
5-3)于所述地线表面及所述第二通孔图形侧壁形成第二BCB介质层；
5-4)将所述第二BCB介质层进行图形化处理，以于所述第二BCB介质层内形成暴露出所述导电穿硅通孔结构的第三通孔图形；
5-5)于所述第二BCB介质层表面及所述第三通孔图形内形成共面波导种子层；
5-6)于所述共面波导种子层表面形成第二图形化光刻胶层，所述第二图形化光刻胶层内形成有共面波导图形，所述共面波导图形定义出后续形成的所述共面波导的位置及形状；
5-7)于所述共面波导图形内形成共面波导；
5-8)去除所述第二图形化光刻胶层及所述共面波导之间的所述共面波导种子层。
7.一种圆片级硅基集成小型化分形天线，其特征在于，所述圆片级硅基集成小型化分形天线包括：
晶圆，所述晶圆包括相对的第一表面及第二表面；
导电穿硅通孔结构，位于所述晶圆内；
绝缘层，位于所述晶圆内，且位于所述导电穿硅通孔结构与所述晶圆之间；
分形天线，位于所述晶圆的第一表面，且与所述导电穿硅通孔结构相连接；所述分形天线的形状呈二阶皮亚诺分形曲线状；
共面波导，位于所述晶圆的第二表面，且与所述导电穿硅通孔结构相连接。
8.根据权利要求7所述的圆片级硅基集成小型化分形天线，其特征在于，所述绝缘层包括氧化层，所述绝缘层的厚度为1μm～2μm。
9.根据权利要求7所述的圆片级硅基集成小型化分形天线，其特征在于，所述圆片级硅基集成小型化分形天线还包括：
第一BCB介质层，位于所述晶圆与所述分形天线之间；
第二BCB介质层，位于所述晶圆与所述共面波导之间。
10.根据权利要求9所述的圆片级硅基集成小型化分形天线，其特征在于，所述圆片级硅基集成小型化分形天线还包括地线，所述地线位于所述第二BCB介质层与所述晶圆之间。
11.根据权利要求9所述的圆片级硅基集成小型化分形天线，其特征在于，所述圆片级硅基集成小型化分形天线还包括：
天线种子层，位于所述第一BCB介质层内及所述第一BCB介质层与所述分形天线之间；
共面波导种子层，位于所述第二BCB介质层内及所述第二BCB介质层与所述共面波导之间。
CN201811092065.8A 2018-09-19 2018-09-19 圆片级硅基集成小型化分形天线及其制备方法 Pending CN109346821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811092065.8A CN109346821A (zh) 2018-09-19 2018-09-19 圆片级硅基集成小型化分形天线及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811092065.8A CN109346821A (zh) 2018-09-19 2018-09-19 圆片级硅基集成小型化分形天线及其制备方法

Publications (1)

Publication Number Publication Date
CN109346821A true CN109346821A (zh) 2019-02-15

Family

ID=65305672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811092065.8A Pending CN109346821A (zh) 2018-09-19 2018-09-19 圆片级硅基集成小型化分形天线及其制备方法

Country Status (1)

Country Link
CN (1) CN109346821A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517142A (ja) * 2014-04-15 2017-06-22 クアルコム，インコーポレイテッド 低背基板のためのパターン間パターン
CN108172564A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 一种毫米波天线与硅基组件三维集成封装

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517142A (ja) * 2014-04-15 2017-06-22 クアルコム，インコーポレイテッド 低背基板のためのパターン間パターン
CN108172564A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 一种毫米波天线与硅基组件三维集成封装

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
余磊等: "一种高增益分形微带阵列天线", 《电子科技》 *
周杨等: "一种天线、电感、电容圆片级集成工艺设计", 《2018年全国微波毫米波会议》 *

Similar Documents

Publication Publication Date Title
US10813214B2 (en) Cavities containing multi-wiring structures and devices
US9991216B2 (en) Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8093151B2 (en) Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
US7989270B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US20180063948A1 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US8937371B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US9368563B2 (en) Semiconductor device including integrated passive device formed over semiconductor die with conductive bridge and fan-out redistribution layer
US7935570B2 (en) Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US9437482B2 (en) Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US20070069333A1 (en) Integrated inductor structure and method of fabrication
CN108155178A (zh) 集成扇出型封装
JP2005026405A (ja) 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
TW201131592A (en) Inductors and methods for integrated circuits
WO2011103259A2 (en) Power inductors in silicon
CN103367863B (zh) 一种集成宽频带天线及其制作方法
CN111403356A (zh) 一种模块化天线的扇出型封装结构的制备工艺
US10804229B2 (en) Fan-out antenna package structure and packaging method
CN114975377A (zh) 封装件结构、封装件及其形成方法
EP4264738A1 (en) Antenna module
CN110544679B (zh) 芯片重布线结构及其制备方法
CN109346821A (zh) 圆片级硅基集成小型化分形天线及其制备方法
CN115954647A (zh) 一种三维立体毫米波封装天线结构
CN109461661B (zh) 滤波器封装结构及其封装方法
CN114826190A (zh) 声表面滤波器封装方法、声表面滤波器及通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215