KR20130083721A - 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법 - Google Patents

레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법 Download PDF

Info

Publication number
KR20130083721A
KR20130083721A KR1020120004508A KR20120004508A KR20130083721A KR 20130083721 A KR20130083721 A KR 20130083721A KR 1020120004508 A KR1020120004508 A KR 1020120004508A KR 20120004508 A KR20120004508 A KR 20120004508A KR 20130083721 A KR20130083721 A KR 20130083721A
Authority
KR
South Korea
Prior art keywords
silicon
silicon wafer
forming
light emitting
laser
Prior art date
Application number
KR1020120004508A
Other languages
English (en)
Inventor
김의석
방상규
조수현
지원수
김추호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120004508A priority Critical patent/KR20130083721A/ko
Priority to US13/693,795 priority patent/US8809189B2/en
Priority to CN201210570042XA priority patent/CN103208566A/zh
Publication of KR20130083721A publication Critical patent/KR20130083721A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laser Beam Processing (AREA)
  • Led Device Packages (AREA)

Abstract

레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법이 개시된다. 개시된 관통 실리콘 비아 형성방법은, 실리콘 웨이퍼의 상면으로 레이저 빔을 조사하여 복수의 홈을 형성하는 레이저 드릴링 단계와, 상기 웨이퍼의 하면을 그라인딩하여 상기 복수의 홈을 상기 웨이퍼의 하면으로부터 노출시켜서 복수의 관통 실리콘 비아를 형성하는 그라인딩 단계를 포함한다.

Description

레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법{Method of forming through silicon via using laser ablation}
본 발명은 실리콘 웨이퍼에 관통 비아를 형성하기 위해서 레이저 빔을 1차적으로 사용하고, 2차적으로 실리콘 웨이퍼를 그라인딩하는 방법에 관한 것이다.
발광소자 칩(light emitting device chip), 예를 들면, 발광다이오드(Light Emitting Diode; LED)는 화합물 반도체(compound semiconductor)의 PN접합을 통해 발광원을 구성함으로써 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 발광다이오드는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하여 저전압 구동이 가능하다는 장점이 있다. 또한, 발광다이오드는 충격 및 진동에 강하고, 예열시간과 복잡한 구동이 불필요하며, 다양한 형태로 패키징할 수 있어 여러가지 용도로 적용이 가능하다.
발광다이오드는 패키징하는 과정에서 세라믹 패키지를 사용하여 왔다. 세라믹 패키지는 주로 알루미나를 사용하였으나, 알루미나는 방열성이 낮으므로, 고출력 발광다이오드에는 적용하기 어렵다.
고출력 발광다이오드 패키지에 사용하는 방열부재로 AlN를 고려할 수 있으나, AlN은 재료비가 높다.
다른 소재로서, 반도체 제조공정에서 자주 사용되는 실리콘이 있다. 실리콘은 저가이면서도 열전도율이 알루미나 보다 높아서 방열 특성이 우수하다. 실리콘 웨이퍼에 관통 비아를 형성하고, 관통 비아에 비아 금속을 형성하여 발광다이오드에 파워를 공급하는 전극으로 사용할 수 있다.
종래에는 관통 실리콘 비아 형성을 위해서 반도체 공정에서 주로 사용하는 건식 식각 방법을 사용하였다. 특히, 실리콘 웨이퍼를 관통하기 위해서 식각률이 높은 Bosch 공정을 사용할 수 있다. 그러나, 건식 식각 방법은 포토레지스트를 준비하는 공정이 필요하고, 실리콘 웨이퍼의 관통에 소요되는 시간이 길다.
본 발명은 레이저 어블레이션 공정을 사용하여 1차적으로 긴 홈을 형성하고, 2차적으로 그라인딩 공정을 사용하여 관통홀을 형성하는 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법을 제공한다.
본 별명의 일 측면에 따른 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법은:
실리콘 웨이퍼의 상면으로 레이저 빔을 조사하여 복수의 홈을 형성하는 레이저 드릴링 단계; 및
상기 웨이퍼의 하면을 그라인딩하여 상기 복수의 홈을 상기 웨이퍼의 하면으로부터 노출시켜서 복수의 관통 실리콘 비아를 형성하는 그라인딩 단계;를 포함한다.
상기 레이저 드릴링 단계는 상기 실리콘 웨이퍼의 두께 방향으로 상기 실리콘 웨이퍼 두께의 70~90% 깊이로 홈을 형성하는 단계일 수 있다.
상기 레이저 빔 조사는 울트라쇼트 펄스 레이저를 이용할 수 있다.
상기 레이저 드릴링 단계는 10W ~ 500W 파워를 사용하는 단계일 수 있다.
상기 실리콘 웨이퍼의 상면을 그라인딩하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 관통 실리콘 비아를 형성하는 데 있어서 종래의 건식 식각공정을 대체할 수 있다. 또한, 포토레지스트를 도포하고, 이를 클리닝하는 공정이 없으므로 공정이 단순화된다.
도 1은 본 발명에서의 발광소자 패키지의 일 예를 개략적으로 보여주는 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법을 단계별로 설명하는 도면이다.
도 3은 본 발명의 실시예에서 사용하는 실리콘 웨이퍼의 그라인딩을 위한 설비를 개략적으로 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 이하에서 "상" 또는 "위"라는 용어는 어떤 층 위에 직접 접촉되어 배치된 경우뿐만 아니라 접촉되지 않고 떨어져 위에 배치되는 경우, 다른 층을 사이에 두고 위에 배치되는 경우 등을 포함할 수 있다.
도 1은 본 발명에서의 발광소자 패키지(100)의 일 예를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, 발광소자 패키지(100)는 실리콘 기판(110)과 실리콘 기판(110) 상에 탑재되는 발광소자 칩(130), 발광소자 칩(130)을 덮는 투광성 물질층(150)을 포함한다.
발광소자 칩(130)은 발광다이오드 칩(Light emitting diode chip)일 수 있다. 발광다이오드 칩은 발광다이오드 칩을 이루는 화합물반도체의 재질에 따라 청색, 녹색, 적색 등을 발광할 수 있다. 예를 들어, 청색 발광다이오드 칩은 GaN과 InGaN이 교번되어 형성된 복수의 양자 우물층 구조의 활성층을 가질 수 있으며, 이러한 활성층의 상하부에 AlXGaYNZ의 화합물반도체로 형성된 P형 클래드 층과 N형 클래드 층이 형성될 수 있다. 또한, 발광다이오드 칩은 색상이 없는 자외선을 발광할 수도 있다. 본 실시예는 발광소자 칩(130)이 발광다이오드 칩인 경우를 설명하고 있으나 이에 한정되는 것은 아니다. 예를 들어, 발광소자 칩(130)은 UV 광 다이오드 칩, 레이저 다이오드 칩, 유기발광 다이오드 칩 등일 수 있다.
실리콘 기판(110)은 세라믹 기판과 비교하여 방열특성이 비교적 우수한 기판이며, 반도체 공정을 이용하기가 용이하다.
실리콘 기판(110)에는 관통 실리콘 비아(TSV)(112)가 형성되어 있으며, 각 비아(112)에는 비아 메탈(114)이 형성되어 있다. 비아 메탈(114)은 발광소자 칩(130)의 전극에 연결되어서 발광소자 칩(130)에 파워를 공급한다.
실리콘 기판(110)의 양면에는 각각 비아 메탈과 연결되는 회로패턴(121, 122)이 형성되어 있다. 회로 패턴(121, 122)은 인쇄기법, 도금기법 등에 의하여 실리콘 기판(110)의 표면 및 이면에 도전성 물질층을 제공함으로써 형성될 수 있다. 회로 패턴(121)은 발광소자 칩(130)의 p전극(미도시) 및 n전극(미도시)에 각각 대응되는 두 개의 패턴을 포함할 수 있다.
발광소자 칩(130)과 비아 메탈(114)의 연결은 발광소자 칩(130)의 구조에 따라 다양할 수 있다. 수평형 발광소자 칩(130)은 도 1에서처럼 와이어(142)로 회로 패턴(121)과 본딩될 수 있다. 수직형 발광소자 칩은 적어도 하나의 전극이 비아 메탈(114)과 회로 패턴으로 연결될 수 있으며, 상세한 연결구조에 대해서는 생략한다.
투광성 물질층(150)은 발광소자 칩(130)을 덮는 것으로서 발광소자 칩(130)을 보호하는 기능을 가지며, 이에 더하여 발광소자 칩(130)으로부터 방사되는 광을 지향성을 조절하는 기능, 발광소자 칩(130)으로부터 방사되는 광의 색상을 조절하는 기능 등을 가질 수 있다. 투광성 물질층(150)은 발광소자 칩(130)에서 방사되는 광이 통과될 수 있는 투광성 물질, 예를 들어 투광성 실리콘 등으로 형성될 수 있다.
투광성 물질층(150)은 렌즈 형태일 수 있다. 투광성 물질층(150)은 오목렌즈 형태, 볼록렌즈 형태 등 발광소자 패키지(100)의 적용분야에 맞추어 다양한 형태로 형성될 수 있다. 도 1에서는 투광성 물질층(150)이 볼록렌즈인 것을 도시하였다.
광의 색상을 조절하기 위하여 투광성 물질층(150)에는 형광체 등이 포함될 수 있다. 형광체는 소망하는 색상에 따라 적절히 선정될 수 있다. 형광체는 투광성 물질층(150)을 구성하는 투광성 물질 내에 분산될 수 있다.
상술한 실시예에서는 투광성 물질층(150)이 단일층인 경우에 대하여 설명하였으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 예를 들어 투광성 물질층(150)은 발광소자 칩(130)으로부터 방사되는 광의 색상을 조절하기 위하여 형광체가 함유된 형광층과, 상기 형광층 및 상기 발광소자 칩(130)을 덮는 보호층을 포함하는 이중층일 수도 있다. 또한, 보호층은 렌즈 형태를 가질 수 있다. 이외에도 발광소자 패키지(1)의 적용분야에 따라서 투광성 물질층(150)은 3층 이상의 다중층 구조를 가질 수 있다.
이하에서는 발광소자 칩에 파워를 공급하기 위해 실리콘 웨이퍼에 비아 메탈을 형성하기 위한 관통 실리콘 비아의 형성방법을 설명한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법을 단계별로 설명하는 도면이다.
도 2a를 참조하면, 실리콘 웨이퍼(210)를 준비한다. 실리콘 웨이퍼(210)는 제조과정에서 불순물을 도핑하지 않은 경우, 절연성을 가진다. 실리콘 웨이퍼(210)는 직경에 따라서 두께가 달라질 수 있다. 예컨대, 실리콘 웨이퍼(210)는 850㎛ 두께를 가질 수 있다. .
이어서, 실리콘 웨이퍼(210)의 제1면(211) 상으로 레이저 빔(L)을 조사하여 실리콘 웨이퍼(210) 상에 복수의 홈(220)을 형성한다. 각 홈(220)은 예컨대, 300㎛ 직경으로 형성될 수 있으며, 깊이(d)는 실리콘 웨이퍼 두께의 70% ~ 90% 로 가공할 수 있다. 레이저 드릴링으로 실리콘 웨이퍼(210)에 직접 관통 실리콘 비아를 형성시 레이저 빔의 열적 영향으로 실리콘 웨이퍼(210)가 손상될 수 있으며, 이를 방지하기 위해서 실리콘 웨이퍼(210)에 레이저 드릴링으로 관통 실리콘 비아를 직접 형성하지 않는다.
도 1에서는 편의상 두개의 홈(220)을 도시하였으나, 실제로는 하나의 웨이퍼에 수천 개의 홈(220)을 형성할 수 있다.
레이저 빔의 발생장치(230)는 미도시된 광학 렌즈 세트(a set of optical lenses)를 포함한다. 레이저 빔 발생장치(230)로는 울트라쇼트 펄스 레이저(ultrashort pulse laser)를 사용할 수 있다. 레이저 빔 조사시 대략 10W ~ 500W 파워를 사용할 수 있다. 울트라쇼트 펄스 레이저를 사용시 레이저 빔을 펨토세컨드(femtosecond) 내지 피코세컨드(picoseconds) 단위로 레이저 빔을 방출할 수 있으며, 이는 레이저 빔의 열이 실리콘 웨이퍼(210)에 계속적으로 가해지는 것을 방지하므로 레이저 빔에 의해 실리콘 웨이퍼(210)가 열적 영향을 받아 변형되는 것을 최소화할 수 있다.
도 2b를 참조하면, 실리콘 웨이퍼(210)의 제2면(212)을 그라인더(240)를 사용하여 그라인딩하여 관통 실리콘 비아(250)를 형성한다. 도 3은 실리콘 웨이퍼(210)의 그라인딩을 위한 설비를 개략적으로 도시한 도면이다. 도 3을 참조하면, 세라믹 홀더(260) 위에 실리콘 웨이퍼(210)를 배치한 다음, 그라인더(240)를 사용하여 실리콘 웨이퍼(210)의 제2면(212)을 그라인딩한다. 세라믹 홀더(260)는 회전할 수 있으므로, 필요시, 세라믹 홀더(260)를 회전하면서 그라인딩을 할 수 있다. 그라인딩은 적어도 홈(220)의 바닥이 노출될 때까지 수행한다. 결과적으로 관통 실리콘 비아(240)를 형성한다.
이어서, 실리콘 웨이퍼(210)의 제1면(211)이 그라인더(240)를 대향하도록 실리콘 웨이퍼(210)를 다시 세라믹 홀더(260) 상에 배치한 다음, 제1면(211)을 그라인딩한다. 제1면(211)의 그라인딩은 레이저 드릴링 단계에서 실리콘 웨이퍼(210)의 제1면(211)에 형성된 잔재(debris) 등을 제거하기 위한 것이다. 잔재는 이어지는 고온 공정에서 실리콘 웨이퍼(210)에 열적 손상을 줄 수 있으므로, 미리 제거하는 것이다.
위에서는 실리콘 웨이퍼(210)의 제2면(212)을 그라인딩한 후, 실리콘 웨이퍼(210)의 제1면(211)을 그라인딩하는 것으로 예시하였으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예컨대, 실리콘 웨이퍼(210)의 제1면(211)을 그라인딩한 후, 실리콘 웨이퍼(210)의 제2면(212)을 그라인딩할 수도 있다.
본 발명의 실시예에 따르면, 실리콘 웨이퍼에 관통 실리콘 비아를 형성하는 데 있어서 종래의 건식 식각공정과 비교하여 포토레지스트를 도포하고, 이를 클리닝하는 공정이 없으므로 공정이 단순화된다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
100: 발광소자 칩 210: 실리콘 웨이퍼
220: 홈 230: 레이저 빔 발생장치
240: 그라인더 250: 실리콘 관통 홀
260: 세라믹 홀더 L: 레이저 빔

Claims (5)

  1. 실리콘 웨이퍼의 상면으로 레이저 빔을 조사하여 복수의 홈을 형성하는 레이저 드릴링 단계; 및
    상기 웨이퍼의 하면을 그라인딩하여 상기 복수의 홈을 상기 웨이퍼의 하면으로부터 노출시켜서 복수의 관통 실리콘 비아를 형성하는 그라인딩 단계;를 포함하는 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법.
  2. 제 1 항에 있어서,
    상기 레이저 드릴링 단계는 상기 실리콘 웨이퍼의 두께 방향으로 상기 실리콘 웨이퍼 두께의 70~90% 깊이로 홈을 형성하는 단계인 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법.
  3. 제 2 항에 있어서,
    상기 레이저 빔 조사는 울트라쇼트 펄스 레이저를 사용하는 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법.
  4. 제 3 항에 있어서,
    상기 레이저 빔 조사단계는 10W ~ 500W 파워를 사용하는 단계인 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법.
  5. 제 1 항에 있어서,
    상기 실리콘 웨이퍼의 상면을 그라인딩하는 단계를 더 포함하는 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법.
KR1020120004508A 2012-01-13 2012-01-13 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법 KR20130083721A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120004508A KR20130083721A (ko) 2012-01-13 2012-01-13 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
US13/693,795 US8809189B2 (en) 2012-01-13 2012-12-04 Method of forming through-silicon via using laser ablation
CN201210570042XA CN103208566A (zh) 2012-01-13 2012-12-25 使用激光烧蚀形成硅通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120004508A KR20130083721A (ko) 2012-01-13 2012-01-13 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법

Publications (1)

Publication Number Publication Date
KR20130083721A true KR20130083721A (ko) 2013-07-23

Family

ID=48755721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004508A KR20130083721A (ko) 2012-01-13 2012-01-13 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법

Country Status (3)

Country Link
US (1) US8809189B2 (ko)
KR (1) KR20130083721A (ko)
CN (1) CN103208566A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022225078A1 (ko) * 2021-04-20 2022-10-27 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398579B2 (en) 2013-09-30 2022-07-26 Commissariat à l'énergie atomique et aux énergies alternatives Method for producing optoelectronic devices comprising light-emitting diodes
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
DE102017201151B4 (de) 2016-02-01 2024-05-08 Disco Corporation Verfahren zum Bearbeiten eines Substrats
US20190088984A1 (en) 2017-09-19 2019-03-21 Kabushiki Kaisha Toshiba Positive electrode, secondary battery, battery pack, and vehicle
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429696B1 (en) * 2000-02-08 2002-08-06 Cheng-Yung Kao Peak hold and calibration circuit
JP2005504445A (ja) 2001-10-01 2005-02-10 エグシル テクノロジー リミテッド 基板、特に半導体ウェハの加工
US6664498B2 (en) * 2001-12-04 2003-12-16 General Atomics Method and apparatus for increasing the material removal rate in laser machining
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6852627B2 (en) 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
KR100800161B1 (ko) 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
JP5304013B2 (ja) 2008-04-30 2013-10-02 凸版印刷株式会社 シリコン基板への貫通電極の製造方法
US20100015782A1 (en) 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8349734B2 (en) * 2010-04-07 2013-01-08 GlobalFoundries, Inc. Integrated circuits having backside test structures and methods for the fabrication thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022225078A1 (ko) * 2021-04-20 2022-10-27 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Also Published As

Publication number Publication date
CN103208566A (zh) 2013-07-17
US8809189B2 (en) 2014-08-19
US20130183836A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
KR20130083721A (ko) 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
KR101887448B1 (ko) 세라믹 기판을 채용한 발광소자 패키지의 절단 방법 및 다층구조의 가공 대상물의 절단방법
EP2237335B1 (en) Method for fabricating a white-light emitting light emitting diode chip
US8384096B2 (en) Semiconductor component with optically active regions which provides high optical output power, and method for producing same
TW201917811A (zh) 發光二極體質量傳遞設備及製造方法
JP5372009B2 (ja) オプトエレクトロニクス部品およびその製造方法
TWI483434B (zh) 發光二極體的轉置基材與使用該轉置基材的發光裝置製造方法
TW201737516A (zh) 具有側反射體及磷光體之覆晶發光二極體
US20140017837A1 (en) Method of cutting silicon substrate having light-emitting element package
TW201340389A (zh) 發光二極體結構之側壁紋理化
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
JP2016219637A (ja) 発光装置及びその製造方法
JP6936867B2 (ja) 半導体モジュール、表示装置、及び半導体モジュールの製造方法
JP2023100965A (ja) 反射性側面コーディングを伴う発光デバイスパッケージ
TWI546988B (zh) 製造發光二極體之方法
JP6261733B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP6974324B2 (ja) 側面反射器と蛍光体とを備えるフリップチップｌｅｄ
TWI668747B (zh) 半導體封裝模組的切割方法及半導體封裝單元
JP2018056360A (ja) 発光装置及びその製造方法
EP2930749B1 (en) Light-emitting device and method of producing the same
KR101850539B1 (ko) 형광체 필름이 부착된 발광소자 칩 웨이퍼의 절단 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
TWI467808B (zh) 發光二極體元件、其製作方法以及發光裝置
JP6924642B2 (ja) 半導体発光素子アレイ、及び、半導体発光装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid