JP2005504445A - 基板、特に半導体ウェハの加工 - Google Patents

基板、特に半導体ウェハの加工 Download PDF

Info

Publication number
JP2005504445A
JP2005504445A JP2003532249A JP2003532249A JP2005504445A JP 2005504445 A JP2005504445 A JP 2005504445A JP 2003532249 A JP2003532249 A JP 2003532249A JP 2003532249 A JP2003532249 A JP 2003532249A JP 2005504445 A JP2005504445 A JP 2005504445A
Authority
JP
Japan
Prior art keywords
substrate
processing
laser
gas
prepared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003532249A
Other languages
English (en)
Other versions
JP2005504445A5 (ja
Inventor
ボイル、エイドリアン
メイガン、ウーナ
Original Assignee
エグシル テクノロジー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IE2002/0315A external-priority patent/IE83726B1/en
Application filed by エグシル テクノロジー リミテッド filed Critical エグシル テクノロジー リミテッド
Publication of JP2005504445A publication Critical patent/JP2005504445A/ja
Publication of JP2005504445A5 publication Critical patent/JP2005504445A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/123—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of particular gases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • B23K26/142—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor for the removal of by-products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

基板の第１の面における構造(３)は、基板の全深さ(full depth)には満たない所定の深さまで、紫外または可視放射レーザによって加工される。前記構造に通ずるように、第１の面に対向する、基板の第２の面から、材料(５)が、第１の面からの深さが所定のところまで除去される。この材料は、例えば、ラッピング及び研磨、化学的エッチング、プラズマエッチングまたはレーザアブレーションによって除去することができる。本発明は、例えば、半導体ウェハをダイシングする場合、メタライズされたビアをウェハ内に形成する場合に適用できる。

Description

【技術分野】
【０００１】
本発明は、加工基板に係り、特に半導体ウェハに関するが、半導体ウェハには限定されない。
【背景技術】
【０００２】
ダイシングソーで半導体ウェハをダイシングすることは周知であり、スループットは、切削速度、アライメント時間及び歩留りの関数である。
【発明を実施する最良の形態】
【０００３】
(発明の開示)
本発明の第１の態様によれば、基板を加工する方法であって、(ａ)可視または紫外放射を発するレーザを用いて、基板の全深度(full depth)には満たない、第１の面から所定の深さまで、基板の第１の面に構造を加工するステップと、(ｂ)前記構造に通じるように、第１の面に対向する、基板の第２の面から、材料を、第１の面からの深さが所定のところまで除去するステップと、を有する方法が提供される。
【０００４】
ステップ(ａ)は、実質上、２６６ｎｍ、３５５ｎｍ及び５３２ｎｍのうちの一つの波長の放射線を発するレーザを用いたレーザ加工ステップを有することが都合がよい。
【０００５】
ステップ(ａ)は、溝を加工するステップを備え、ステップ(ｂ)は、溝において基板の切断を完了するステップを備えることを利点とする。
【０００６】
ステップ(ａ)は、第１の面と第１の面から所定の深さのところとの間の実質的に平らな対向側壁と、前記所定の深さより下方の、実質的に弓状の対向側壁と、を有する溝を加工するステップを備えることが都合よい。
【０００７】
ステップ(ａ)は、溝のグリッドを加工するステップを備え、ステップ(ｂ)は、溝のグリッドに沿って基板のダイシングを完了することを利点とする。
【０００８】
かわりに、ステップ(ａ)は、ビアを加工し、そのビアを金属でメタライズするステップを備え、ステップ(ｂ)は、ビア内の金属の一部を第２の面で露出させるステップを備える。
【０００９】
ビアを加工するステップは、円または複数の同心円を形成するパスで加工し、その円または複数の同心円の中心を中心としてビアを形成するステップを備えると都合よい。
【００１０】
また、ビアをメタライズするステップは、ビアを酸化させる前段階ステップを含むことが好ましい。
【００１１】
ステップ(ａ)は、レーザ加工前、レーザ加工中及びレーザ加工後の少なくともいずれかにおいて、反応ガス及びパッシブガスのうち少なくともひとつを用いて、非雰囲気制御ガス(non-ambient controlled gas)環境において行われることが好ましい。
【００１２】
反応ガス及びパッシブガスのうち少なくとも一つを用いるステップは、基板のレーザ加工中に基板の酸化を十分に防ぐために、基板に対して実質的に不活性である少なくとも一つのパッシブガスを用いるステップを有することを利点とする。
【００１３】
少なくとも一つのパッシブガスを用いるステップは、アルゴン及びヘリウムうちの少なくとも一つを用いるステップを有することが都合よい。
【００１４】
反応ガス及びパッシブガスのうち少なくとも一つを用いるステップは、ステップ(ａ)で形成されるレーザ加工面の粗さを小さくするために、基板に対して反応性のある少なくとも一つのガスを用いるステップを有することを利点とする。
【００１５】
反応ガス及びパッシブガスのうち少なくとも一つを用いるステップは、ステップ(ａ)で生成される破片を除去するために、基板に対して反応性のある少なくとも一つのガスを用いるステップを有することを利点とする。
【００１６】
基板に対して反応性のある少なくとも一つのガスを用いるステップは、クロロフルオロカーボン基ガス及びハロカーボン基ガスのうち少なくとも一つを用いるステップを有することが都合よい。
【００１７】
ステップ(ｂ)は、機械的な材料除去、特にラッピング及び研磨によって行われることが都合よい。
【００１８】
状況に応じて、ステップ(ｂ)は化学的エッチングにより実行される。
【００１９】
状況に応じて、ステップ(ｂ)はプラズマエッチングにより実行される。
【００２０】
状況に応じて、ステップ(ｂ)はレーザアブレーションにより実行される。
【００２１】
ステップ(ｂ)は、溝に沿って基板を割るために、基板に対し機械的な圧力の印加を有することが都合よい。
【００２２】
ステップ(ａ)は、ステップ(ａ)及び(ｂ)のうち少なくとも一つにおいて形成される破片に対して、第１の面に保護層を提供するステップをさらに備えることに利点がある。
【００２３】
保護層を提供するステップは、スピンコートされた保護層を提供するステップを有することが都合よい。
【００２４】
その代わり、保護層を提供するステップは、テープ層を提供するステップを有する。
【００２５】
基板はシリコン材料から成ることが都合よい。
【００２６】
状況に応じて、基板は光電子材料から成る。
【００２７】
状況に応じて、基板は、半導体と金属材料との層を有する。
【００２８】
好ましくは、ステップ(ａ)は、Ｑスイッチレーザを用いるレーザ加工を備える。
【００２９】
本発明の第２態様によれば、基板加工システムであって、
可視または紫外放射を発し、基板の全奥行き(full depth)には満たない、第１の面から所定の深さまで、基板の第１の面に構造を加工するレーザ加工手段と、前記加工された構造に通じるように、第１の面に対向する、基板の第２の面から、材料を、第１の面からの深さが所定のところまで除去する材料除去手段と、を備える基板加工システムが提供される。
【００３０】
レーザ加工手段は、溝を加工するように準備され、材料除去手段は、溝において基板の切断を完了するように準備されることが都合よい。
【００３１】
レーザ加工手段は、第１の面と第１の面から所定の深さのところとの間の実質的に平らな対向側壁と、前記所定の深さよりも向こう側の、実質的に弓状の対向側壁とを有する溝を加工するように準備されることに利点がある。
【００３２】
好ましくは、レーザ加工手段は、溝のグリッドを加工するよう準備され、材料除去手段は、溝のグリッドに沿って、基板のダイシングを完了するよう準備される。
【００３３】
その代わりに、レーザ加工手段は、ビアを加工するよう準備され、このシステムは、さらに、ビアを金属でメタライズする金属被覆手段を備え、材料除去手段は、ビア内の金属を第２の面で露出させるよう準備される。
【００３４】
このシステムは、メタライズを行う前にビアを酸化させる酸化手段をさらに備えることが好ましい。
【００３５】
このシステムは、レーザ加工前、レーザ加工中そしてレーザ加工後の少なくともいずれかにおいて、基板に対し、反応ガス環境及びパッシブガス環境のうちの少なくともひとつを提供するガス処理手段をさらに備えることが好ましい。
【００３６】
材料除去手段は、機械的除去手段、特にラッピング及び研磨手段であることが都合よい。
【００３７】
状況に応じて、材料除去手段は、化学的エッチング手段である。
【００３８】
状況に応じて、材料除去手段は、プラズマエッチング手段である。
【００３９】
状況に応じて、材料除去手段は、レーザアブレーション手段である。
【００４０】
このシステムは、シリコン材料を加工するよう準備されることに利点がある。
【００４１】
状況に応じて、このシステムは、半導体及び金属材料の層を有する基板を加工するよう準備される。
【００４２】
状況に応じて、このシステムは、光電子材料から成る基板を加工するよう準備される。
【００４３】
このレーザ加工手段は、Ｑスイッチレーザを備えることが好ましい。
【００４４】
このレーザ加工手段は、実質上、２６６ｎｍ、３５５ｎｍ及び５３２ｎｍのうちの一つの波長の放射を発するよう準備されることが都合よい。
（発明を実施するための形態）
図１を参照すると、半導体ウェハ１の一部が示されている。半導体ウェハは、ストリート３によって分離されるＩＣチップ２を備える。図２に示すように、各ＩＣチップ２は、製造過程において機械的サポートを提供する支持領域５により支持された活性領域４を備える。活性領域４内には、上部能動回路層７及び下部最終支持層６がある。
【００４５】
通常、活性領域４の厚さは１００ミクロンよりも少ない。通常、活性領域４は、集積電子回路でもよいが、また光導波回路であってもよい。
【００４６】
ウェハが十分に厚いという要件は、それが機械的に頑丈であることである。広い面積を有するウェハ、例えば３００ｍｍウェハについて、一般的に、この厚みは、５００ミクロンから８００ミクロンの範囲にある。これまで、ウェハのダイシングは、ダイシングソーで行われており、スループットは、加工速度、アライメント時間及び歩留りの関数である。
【００４７】
本発明は、レーザストリート加工及びバックサイドウェハシニング(backside wafer thinning)を組合せた別の技術を用いる。
【００４８】
第１ステップにおいて、レーザを使用してストリート領域に深さｄ及び幅wの溝８(図２)をスクライブする。高速な加工速度を達成するために、２６６ｎｍ、３５５ｎｍまたは５３２ｎｍを中心とする大体１０ｎｍの帯域内で作動する高出力Ｑスイッチレーザを使用してもよい。レーザ、走査及び光学パラメータの、適切なセットを用いて、活性領域４の素子の機能性に影響を及ぼさずに、ストリートを高速に加工することができる。一般的に、２０〜１００ミクロンの深さの溝８は、適切なレーザ設定を用い、８０ｍｍ/ｓまでの速度で加工することができる。図２に示すように、溝８は、第１の面と所定の深さとの間の実質的に平面の対向側壁と、所定の深さよりも下方の実質的に弓状の対向壁とを有していてもよい。
【００４９】
必要とされる深さまでストリート３が加工されると、ラッピング及び研磨、化学的エッチング、プラズマエッチング、または、レーザアブレーションにより、ウェハのサポート領域５が薄くされる。このシニング(thinning)により、図３に示すような、最終的な、分離されたチップが得られる。その結果、ダイシングされたウェハが得られる。能動回路層７は、最終支持層６により支持されている。
【００５０】
図４(ａ)から図４(ｃ)に示されるような本発明の他の実施例では、図４(ａ)に示すように、Ｑスイッチレーザビーム９を用いて、能動回路層７及び支持基板層６を貫通して、支持構造５に至るまで、マイクロビア構造１０を開ける。マイクロビア１０は、そのあと、金属１１でメタライズされて、能動回路層７の電気的接続が容易になる。
【００５１】
パルスレーザでマイクロビア１０を開けるためには、次の二つの方法のうちの一つが用いられる。第１の方法においては、固定ビームが使用される(ピクセルビア)。この技術を用いることにより、多くのレーザパルスが、基板上の単一の点に出力される。ある程度の深さに到達するために必要とされるパルス数は、そのエネルギー、波長及び継続期間によって定まる。この技術は、直径がほぼ１００ミクロンより小さいビアに適している。正確なビア直径は、レーザビーム直径、光学的及びレーザパラメータ、材料特性に応じて定まる。第２の方法においては、ビームは、ビアの外側の輪郭に沿って走査される。この技術は、直径がほぼ１００ミクロンより大きいビアに適している。
【００５２】
レーザは、円形パターン(単一の円または複数の同心円)上を移動する。要求深さに到達するためには、何度か繰り返す必要がある。このビア直径は、最も外側にある円の半径とビーム直径との関数である。このようなビアは、スキャンまたはトレパンビアと呼ばれる。
【００５３】
図４(ｂ)に示すような導電経路を与えるために、マイクロビア１０(ピクセルまたはトレパンビア)をウェハ材料の要求深さまで加工することによって、その後に金属１１が充填されるブラインドマイクロビア構造が形成される。このマイクロビアは、メタライズ前に酸化されてもよい。その後、レーザ加工されたマイクロビア内の金属を露出させるために、ラッピング及び研磨、化学的エッチング、または、プラズマエッチングによりウェハの裏側が薄くされ(図４(ｃ))、それにより、能動回路層内の素子を電源及びアース源に電気的に接続できることができる。
【００５４】
図５(ａ)及び５(ｂ)を参照すると、能動素子が設けられたウェハが薄い場合(一般的に３００ミクロンより薄い)、ビアは、活性層２０を貫通し、かつ、支持基板２１を完全に貫通してレーザ加工される。電気的接続を容易にするために、ビア２２は、酸化に続き、金属２３でメタライズされる(図５(ｂ))。
【００５５】
図６(ａ)から図６(ｃ)を参照すると、本発明のさらなる実施例では、図６(ａ)に示すように、能動素子は、一連の交互のシリコン層３２及び金属層３３から成る。能動素子３５の表面から、この能動素子層を貫通して、支持基板３６内へ、マイクロビア構造３４を開けるために、Ｑスイッチレーザが使用される(図６(ｂ))。マイクロビア３４は、金属３７でメタライズされる。
【００５６】
その後、レーザ加工されたマイクロビア内の金属を露出させるために、ラッピング及び研磨、化学的エッチング、プラズマエッチング、または、レーザアブレーションにより、ウェハの裏側が薄くされ(図６(ｃ))、それにより、電源とアース源に素子層を電気的に接続することができる。
【００５７】
レーザ加工は、ガス処理システムにより制御される非雰囲気ガス環境で実行されてもよい。流速、濃度、温度、ガスタイプ及びガス混成(gas mixes)などのガスパラメータは、レーザ加工前、加工中及び加工後に制御される。一連のガスは、レーザ加工前、加工中及び／または加工後に連続的に使用することができる。
【００５８】
使用するガスは、加工される半導体基板における、半導体基板及び／または半導体層に対して不活性または反応的でもよい。不活性ガス(例えば、アルゴン、ヘリウム)は、レーザ加工中の酸化物生成を防止する。レーザ加工された側壁の表面粗さを小さくし、また、レーザ加工工程で生じる破片を減少させるために、シリコンと反応するガス(例えば、クロロフルオロカーボン、ハロゲン化炭素)が、レーザ加工前、加工中及び／または加工後に用いられてもよい。
【００５９】
レーザ加工された溝またはビアの側壁にある破片を除去するために、ダイ側壁をレーザスキャン中、クロロフルオロカーボン基ガス及び／またはハロゲン化炭素基ガスが用いられてもよい。
【００６０】
レーザ加工面上から破片を除去するために、加工溝またはビアの外縁をレーザスキャン中、クロロフルオロカーボン基ガス及び／またはハロゲン化炭素基ガスが用いられてもよい。
【００６１】
能動素子層４上に落ちてくる、レーザ加工または機械加工ステップからの破片を防止するために、レーザが入射する基板の表面が保護層でスピンコートされてもよい。
【００６２】
能動素子層４上に落ちてくる、レーザ加工または機械加工ステップからの破片を防止する保護層として作用するテープで、レーザが入射する基板の表面が覆われてもよい。
【００６３】
機械加工工程後のチップ保持を容易にするため、レーザ加工のあと、基板のレーザ加工面が、バックグラインディングテープ、ダイアッタチテープまたはダイシングテープで覆われてもよい。
【００６４】
本発明は、記載されている実施例に限定されず、構造及び詳細において変更可能である。
【図面の簡単な説明】
【００６５】
本発明は、添付の図面を関してのみ一例としてあたえられたいくつかの実施例に関する以下の説明から、より明らかに理解される。
【００６６】
図１は、ダイシング前の半導体ウェハの平面図である。
【００６７】
図２は、ウェハの活性領域及び支持領域と、レーザ切削溝とを示す、図１のウェハの、図表の断面図である。
【００６８】
図３は、支持領域が除去された図２の図表である。
【００６９】
図４(ａ)、４(ｂ)及び４(ｃ)は、本発明の加工工程を示す一連の断面図である。
【００７０】
図５(ａ)及び５(ｂ)は、本発明を理解するのに役立つ他の加工工程を図示する断面図である。
【００７１】
図６(ａ)、６(ｂ)及び６(ｃ)は、本発明の加工工程の、さらなる実施例を図示する断面図である。

Claims (44)

  1. 基板を加工する方法であって、
    (ａ)可視または紫外放射を発するレーザで、前記基板の第１の面内に、前記基板の全深さには満たない、前記第１の面から所定の深さまで構造を加工するステップと、
    (ｂ)前記構造に通じるように、前記第１の面に対向する、前記基板の第２の面から、材料を、前記第１の面からの深さが所定のところまで除去するステップと、
    を備える方法。
  2. 請求項１記載の方法であって、
    ステップ(ａ)は、概ね、２６６ｎｍ、３５５ｎｍ及び５３２ｎｍのうちの一つの波長の放射を発するレーザでレーザ加工するステップを備える方法。
  3. 請求項１または２記載の方法であって、
    前記構造を加工するステップは、溝を加工するステップを備え、
    ステップ(ｂ)は、前記溝において前記基板の切断を完了するステップを備える方法。
  4. 請求項３記載の方法であって、
    ステップ(ａ)は、前記第１の面と前記第１の面から所定の深さのところとの間の、概ね平らな対向側壁と、前記所定の深さよりも下方の、概ね弓状の対向側壁とを有する溝を加工するステップを備える方法。
  5. 請求項３記載の方法であって、
    ステップ(ａ)は、溝のグリッドを加工するステップを備え、
    ステップ(ｂ)は、前記溝のグリッドに沿って、前記基板のダイシングを完了する方法。
  6. 請求項１記載の方法であって、
    前記構造を加工するステップ(ａ)は、ビアを加工し、前記ビアに金属でメタライズするステップを備え、
    ステップ(ｂ)は、前記ビア内の金属の一部を第２の面で露出させるステップを備える方法。
  7. 請求項６記載の方法であって、
    ビアを加工するステップは、円または複数の同心円を形成するパスで加工し、前記円または前記複数の同心円の中心を中心としてビアを形成するステップを備える方法。
  8. 請求項６または７記載の方法であって、
    前記ビアをメタライズするステップは、前記ビアを酸化させる前段階ステップを含む方法。
  9. 先行する請求項のいずれかに記載の方法であって、
    レーザ加工前、レーザ加工中及びレーザ加工後の少なくともいずれかにおいて、反応ガス及びパッシブガスのうち少なくともひとつを用い、ステップ(ａ)が、非雰囲気制御ガス環境で行われる方法。
  10. 請求項９記載の方法であって、
    反応ガス及びパッシブガスのうち少なくとも一つを用いる前記ステップは、前記基板のレーザ加工中、前記基板の酸化を十分に防ぐために、前記基板に対して実質的に不活性なパッシブガスを用いるステップを備える方法。
  11. 請求項１０記載の方法であって、
    パッシブガスを用いる前記ステップは、アルゴン及びヘリウムのうちの一つを用いるステップを備える方法。
  12. 請求項９記載の方法であって、
    反応ガス及びパッシブガスのうち少なくとも一つを用いる前記ステップは、ステップ(ａ)で形成されるレーザ加工面の粗さを小さくするために、前記基板に対して反応性のあるガスを用いるステップを備える方法。
  13. 請求項９記載の方法であって、
    反応及びパッシブガスのうち少なくとも一つを用いる前記ステップは、ステップ(ａ)で生成される破片を除去するために、前記基板に対して反応性のあるガスを用いるステップを備える方法。
  14. 請求項１２または１３記載の方法であって、
    前記基板に対して反応性のあるガスを用いるステップは、クロロフルオロカーボン基ガス及びハロカーボン基ガスのうち少なくとも一つを用いるステップを備える方法。
  15. 先行するいずれかの請求項に記載の方法であって、
    ステップ(ｂ)は、材料の機械的除去、特にラッピング及び研磨によって行われる方法。
  16. 請求項１から１４のいずれかに記載の方法であって、
    ステップ(ｂ)は、化学的エッチングにより実行される方法。
  17. 請求項１から１４のいずれかに記載の方法であって、
    ステップ(ｂ)はプラズマエッチングにより実行される方法。
  18. 請求項１から１４のいずれかに記載の方法であって、
    ステップ(ｂ)はレーザアブレーションにより実行される方法。
  19. 請求項３から５のいずれかに記載の方法であって、
    ステップ(ｂ)は、前記溝に沿って前記基板を割るために、前記基板への、機械的な圧力の印加を有する方法。
  20. 先行するいずれかの請求項に記載の方法であって、
    ステップ(ａ)は、ステップ(ａ)及び(ｂ)のうち少なくとも一つで形成される破片に対して、保護層を前記第１の面に与えるステップをさらに備える方法。
  21. 請求項２０記載の方法であって、
    スピンコートされた保護層を提供するステップを備える方法。
  22. 請求項２０記載の方法であって、
    前記保護層としてテープを供給するステップを備える方法。
  23. 先行するいずれかの請求項に記載の方法であって、
    前記基板はシリコン材料から成る方法。
  24. 請求項１乃至２２のいずれかに記載の方法であって、
    前記基板は光電子材料から成る方法。
  25. 請求項１乃至２２のいずれかに記載の方法であって、
    前記基板は、半導体及び金属材料の層を有する方法。
  26. 先行するいずれかの請求項に記載の方法であって、
    ステップ(ａ)は、Ｑスイッチレーザ用いるレーザ加工ステップを備える方法。
  27. 基板加工システムであって、
    (ａ)可視または紫外放射を発し、基板の第１の面内に、前記基板の全深さには満たない、前記第１の面から所定の深さまで構造を加工するレーザ加工手段と、
    (ｂ)前記加工された構造に通じるように、前記第１の面に対向する、前記基板の第２の面から、材料を、前記第１の面からの深さが所定のところまで除去する材料除去手段と、
    を備えるシステム。
  28. 請求項２７記載のシステムであって、
    前記レーザ加工手段は、溝を加工するよう準備され、
    前記材料除去手段は、前記溝において基板の切断を完了するよう準備されるシステム。
  29. 請求項２８記載のシステムであって、
    前記レーザ加工手段は、前記第１の面と前記第１の面から所定の深さのところとの間の、概ね平らな対向側壁と、前記所定の深さよりも向こう側の、概ね弓状の対向側壁とを有する溝を加工するよう準備されるシステム。
  30. 請求項２７記載のシステムであって、
    前記レーザ加工手段は、溝のグリッドを加工するよう準備され、
    前記材料除去手段は、溝の前記グリッドに沿って、前記基板のダイシングを完了するよう準備されるシステム。
  31. 請求項２７記載のシステムであって、
    前記レーザ加工手段は、ビアを加工するよう準備され、
    当該システムは、前記ビアをメタライズする金属被覆手段をさらに備え、
    前記材料除去手段は、前記ビア内の金属を前記第２の面で露出させるよう準備されるシステム。
  32. 請求項３１記載のシステムであって、
    メタライズの前に、前記ビアを酸化させる酸化手段をさらに備えるシステム。
  33. 請求項２７乃至３２のいずれかに記載のシステムであって、
    レーザ加工前、レーザ加工中及びレーザ加工後の少なくともいずれかにおいて、反応ガス環境とパッシブガス環境のうち少なくともひとつを前記基板に与えるガス処理手段をさらに備えるシステム。
  34. 請求項２７乃至３３のいずれかに記載のシステムであって、
    前記材料除去手段は、機械的除去手段、特にラッピング及び研磨手段であるシステム。
  35. 請求項２７乃至３３のいずれかに記載のシステムであって、
    前記材料除去手段は、化学的エッチング手段であるシステム。
  36. 請求項２７乃至３３のいずれかに記載のシステムであって、
    前記材料除去手段は、プラズマエッチング手段であるシステム。
  37. 請求項２７乃至３３のいずれかに記載のシステムであって、
    前記材料除去手段は、レーザアブレーション手段であるシステム。
  38. 請求項２７乃至３７のいずれかに記載のシステムであって、
    シリコン材料を加工するよう準備されるシステム。
  39. 請求項２７乃至３７のいずれかに記載のシステムであって、
    半導体及び金属材料の層を有する基板を加工するよう準備されるシステム。
  40. 請求項２７乃至３７のいずれかに記載のシステムであって、
    光電子材料を有する基板を加工するよう準備されるシステム。
  41. 請求項２７乃至４０のいずれかに記載のシステムであって、
    前記レーザ加工手段は、Ｑスイッチレーザを備えるシステム。
  42. 請求項２７乃至４１のいずれかに記載のシステムであって、
    前記レーザ加工手段は、概ね２６６ｎｍ、３５５ｎｍ及び５３２ｎｍのうちの一つの波長の放射を発するよう準備されるシステム。
  43. プレート、特に半導体ウェハをダイシングする方法であって、
    (ａ)前記プレートの上面に溝をレーザ加工するステップと、
    (ｂ)前記溝によって分離された部分がダイシングされるように、前記溝に少なくとも到達する深さまで、前記プレートの背面から材料をエッチングして除去するステップを備える方法。
  44. 基板を加工する方法であって、
    (ａ)前記基板の全深さには満たない深さまで、前記基板に構造を加工するステップと、
    (ｂ)前記加工された構造に到達するように、前記基板の反対側について、材料を除去するステップを備える方法。
JP2003532249A 2001-10-01 2002-10-01 基板、特に半導体ウェハの加工 Pending JP2005504445A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IE20010864 2001-10-01
IE2002/0315A IE83726B1 (en) 2002-04-26 Machining of semiconductor materials
PCT/EP2002/011001 WO2003028949A2 (en) 2001-10-01 2002-10-01 Method of machining substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009191614A Division JP2010016392A (ja) 2001-10-01 2009-08-21 基板、特に半導体ウェハの加工

Publications (2)

Publication Number Publication Date
JP2005504445A true JP2005504445A (ja) 2005-02-10
JP2005504445A5 JP2005504445A5 (ja) 2005-12-22

Family

ID=34219649

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003532249A Pending JP2005504445A (ja) 2001-10-01 2002-10-01 基板、特に半導体ウェハの加工
JP2009191614A Pending JP2010016392A (ja) 2001-10-01 2009-08-21 基板、特に半導体ウェハの加工

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009191614A Pending JP2010016392A (ja) 2001-10-01 2009-08-21 基板、特に半導体ウェハの加工

Country Status (9)

Country Link
US (1) US8048774B2 (ja)
EP (2) EP1677346B1 (ja)
JP (2) JP2005504445A (ja)
KR (1) KR100913510B1 (ja)
CN (1) CN100369235C (ja)
AT (2) ATE327572T1 (ja)
AU (1) AU2002362491A1 (ja)
DE (1) DE60211728T2 (ja)
WO (1) WO2003028949A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049041A (ja) * 2005-08-11 2007-02-22 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008153349A (ja) * 2006-12-15 2008-07-03 Disco Abrasive Syst Ltd ウェーハの分割方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7357486B2 (en) 2001-12-20 2008-04-15 Hewlett-Packard Development Company, L.P. Method of laser machining a fluid slot
ATE316691T1 (de) * 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP4676711B2 (ja) * 2004-03-29 2011-04-27 日東電工株式会社 レーザー加工品の製造方法、およびそれに用いるレーザー加工用粘着シート
WO2004096483A1 (ja) 2003-04-25 2004-11-11 Nitto Denko Corporation レーザー加工品の製造方法、およびそれに用いるレーザー加工用粘着シート
JP4601403B2 (ja) * 2004-11-25 2010-12-22 パナソニック株式会社 半導体レーザ素子の製造方法及びその製造装置
KR100689698B1 (ko) 2005-01-12 2007-03-08 주식회사 이오테크닉스 패시베이션층이 형성된 대상물 가공 방법
JP4873863B2 (ja) 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
JP4854061B2 (ja) 2005-01-14 2012-01-11 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用保護シート
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
US8624157B2 (en) * 2006-05-25 2014-01-07 Electro Scientific Industries, Inc. Ultrashort laser pulse wafer scribing
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
EP2159558A1 (en) 2008-08-28 2010-03-03 Sensirion AG A method for manufacturing an integrated pressure sensor
KR101094450B1 (ko) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 플라즈마를 이용한 다이싱 방법
EP2502066B1 (en) 2009-11-18 2017-09-27 Sensirion AG Sensor mounted in flip-chip technology on a substrate and its manufacture
WO2011060559A1 (en) 2009-11-18 2011-05-26 Sensirion Ag Sensor mounted in flip-chip technology at a substrate edge
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8283742B2 (en) * 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US8168474B1 (en) 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
CN102623547A (zh) * 2011-01-26 2012-08-01 无锡尚德太阳能电力有限公司 太阳电池浆料处理方法及相应的太阳电池
KR101219386B1 (ko) 2011-02-16 2013-01-21 한국기계연구원 관통형 실리콘 비아의 가공방법 및 그에 의해 제조된 반도체 칩
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
KR20130083721A (ko) 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
CN104136967B (zh) * 2012-02-28 2018-02-16 伊雷克托科学工业股份有限公司 用于分离增强玻璃的方法及装置及由该增强玻璃生产的物品
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
JP6178077B2 (ja) * 2013-01-23 2017-08-09 株式会社ディスコ ウエーハの加工方法
CN103495928B (zh) * 2013-10-09 2015-07-29 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
JP6250429B2 (ja) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US10043676B2 (en) * 2015-10-15 2018-08-07 Vishay General Semiconductor Llc Local semiconductor wafer thinning
US20190009362A1 (en) * 2015-12-22 2019-01-10 Heraeus Deutschland GmbH & Co. KG Method for producing a metal-ceramic substrate with picolaser
DE102017201151B4 (de) 2016-02-01 2024-05-08 Disco Corporation Verfahren zum Bearbeiten eines Substrats
CN109623581A (zh) * 2019-01-04 2019-04-16 芜湖启迪半导体有限公司 一种硬质材料的表面抛光方法
KR20220038811A (ko) * 2019-08-15 2022-03-29 에이비엠 컨설팅, 엘.엘.씨. 반도체 공작물의 재생 및 재활용
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279654A (en) * 1975-12-25 1977-07-04 Mitsubishi Electric Corp Production of semiconductor device
JPS6060176U (ja) * 1983-09-29 1985-04-26 富士通株式会社 レ−ザ光ビ−ム加工用治具
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH01109754A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04142760A (ja) * 1990-10-03 1992-05-15 Nec Corp 混成集積回路の製造方法
JPH04364088A (ja) * 1991-06-11 1992-12-16 Nec Corp 回路基板のスクライブ方法
JPH0514432B2 (ja) * 1983-08-15 1993-02-25 Handotai Energy Kenkyusho
JPH05235333A (ja) * 1992-02-21 1993-09-10 Meidensha Corp 半導体素子の製造方法
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JPH11505666A (ja) * 1994-10-07 1999-05-21 クリー・リサーチ，インコーポレイテッド 高効率の発光ダイオードの製造方法及び構造
WO2000044039A1 (en) * 1999-01-20 2000-07-27 Koninklijke Philips Electronics N.V. Reliable via structures having hydrophobic inner wall surfaces and methods for making the same
JP2000511113A (ja) * 1996-05-17 2000-08-29 エレクトロ サイエンティフィック インダストリーズ インコーポレイテッド 多層ターゲットに盲導通孔を形成するために種々のエネルギー密度のｕｓレーザパルスを使用する方法
JP2000294522A (ja) * 1999-02-03 2000-10-20 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001203176A (ja) * 2000-01-19 2001-07-27 Hitachi Cable Ltd チップ部品の加工方法及びその装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635025B2 (ja) * 1971-11-02 1981-08-14
US4023260A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US4023280A (en) 1976-05-12 1977-05-17 Institute Of Gas Technology Valve for ash agglomeration device
JPS5875846A (ja) * 1982-02-26 1983-05-07 Toshiba Corp レ−ザけがき方法
JPS6265833U (ja) * 1985-10-14 1987-04-23
JPS62219954A (ja) * 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
GB2222385B (en) * 1988-09-03 1992-08-05 Plessey Co Plc A method of producing metal-coated vias
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5397420A (en) * 1991-03-03 1995-03-14 Nippondenso Co., Ltd. Fine structure forming device
DE4343843A1 (de) * 1993-12-22 1995-06-29 Abb Patent Gmbh Verfahren zur Herstellung strukturierter Metallisierungen
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
JP2810625B2 (ja) * 1994-05-30 1998-10-15 川崎重工業株式会社 レーザ加工用ヘッド
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5577309A (en) * 1995-03-01 1996-11-26 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6245587B1 (en) * 1997-02-25 2001-06-12 International Business Machines Corporation Method for making semiconductor devices having backside probing capability
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
DE19980448D2 (de) * 1998-03-14 2004-12-09 Andreas Jakob Verfahren und Vorrichtung zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers und beim Vereinzeln der Bauelemente
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
DE19840508A1 (de) * 1998-09-04 1999-12-02 Siemens Ag Verfahren zum Vereinzeln von Halbleiter-Bauelementen
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
KR100452661B1 (ko) * 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2001085363A (ja) * 1999-09-13 2001-03-30 Mitsui High Tec Inc 半導体装置の製造方法
US6509546B1 (en) * 2000-03-15 2003-01-21 International Business Machines Corporation Laser excision of laminate chip carriers
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279654A (en) * 1975-12-25 1977-07-04 Mitsubishi Electric Corp Production of semiconductor device
JPH0514432B2 (ja) * 1983-08-15 1993-02-25 Handotai Energy Kenkyusho
JPS6060176U (ja) * 1983-09-29 1985-04-26 富士通株式会社 レ−ザ光ビ−ム加工用治具
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH01109754A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04142760A (ja) * 1990-10-03 1992-05-15 Nec Corp 混成集積回路の製造方法
JPH04364088A (ja) * 1991-06-11 1992-12-16 Nec Corp 回路基板のスクライブ方法
JPH05235333A (ja) * 1992-02-21 1993-09-10 Meidensha Corp 半導体素子の製造方法
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JPH11505666A (ja) * 1994-10-07 1999-05-21 クリー・リサーチ，インコーポレイテッド 高効率の発光ダイオードの製造方法及び構造
JP2000511113A (ja) * 1996-05-17 2000-08-29 エレクトロ サイエンティフィック インダストリーズ インコーポレイテッド 多層ターゲットに盲導通孔を形成するために種々のエネルギー密度のｕｓレーザパルスを使用する方法
WO2000044039A1 (en) * 1999-01-20 2000-07-27 Koninklijke Philips Electronics N.V. Reliable via structures having hydrophobic inner wall surfaces and methods for making the same
JP2000294522A (ja) * 1999-02-03 2000-10-20 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001203176A (ja) * 2000-01-19 2001-07-27 Hitachi Cable Ltd チップ部品の加工方法及びその装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049041A (ja) * 2005-08-11 2007-02-22 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4731244B2 (ja) * 2005-08-11 2011-07-20 株式会社ディスコ ウエーハの分割方法
JP2008153349A (ja) * 2006-12-15 2008-07-03 Disco Abrasive Syst Ltd ウェーハの分割方法

Also Published As

Publication number Publication date
EP1433195B1 (en) 2006-05-24
US8048774B2 (en) 2011-11-01
DE60211728D1 (de) 2006-06-29
AU2002362491A8 (en) 2005-10-27
CN1620713A (zh) 2005-05-25
DE60211728T2 (de) 2007-05-03
US20040259329A1 (en) 2004-12-23
WO2003028949A8 (en) 2004-08-19
ATE537558T1 (de) 2011-12-15
KR20040051596A (ko) 2004-06-18
EP1433195A2 (en) 2004-06-30
EP1677346B1 (en) 2011-12-14
EP1677346A3 (en) 2008-07-09
CN100369235C (zh) 2008-02-13
ATE327572T1 (de) 2006-06-15
KR100913510B1 (ko) 2009-08-21
WO2003028949A2 (en) 2003-04-10
WO2003028949A3 (en) 2004-04-01
JP2010016392A (ja) 2010-01-21
EP1677346A2 (en) 2006-07-05
AU2002362491A1 (en) 2003-04-14

Similar Documents

Publication Publication Date Title
JP2005504445A (ja) 基板、特に半導体ウェハの加工
KR100741864B1 (ko) 반도체장치의 제조방법
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US9040389B2 (en) Singulation processes
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
KR101534229B1 (ko) 기판을 다이싱 하는 방법
KR101925957B1 (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US20050101108A1 (en) Semiconductor wafer dividing method
US20060148211A1 (en) Wafer dividing method
JP2005504445A5 (ja)
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
KR20140041751A (ko) 레이저 스크라이빙 및 플라즈마 에칭에 의한 디바이스 싱귤레이션을 위한 인-시튜 증착된 마스크 층
KR20240033154A (ko) 웨이퍼 다이싱 프로세스들 동안의 입자 오염의 완화
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
US9159624B1 (en) Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP2003197569A (ja) 半導体チップの製造方法
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
TWI224370B (en) Machining of semiconductor materials
IE83726B1 (en) Machining of semiconductor materials
JP2021170595A (ja) 窒化ガリウム半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050819

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090925

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091023

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101208