CN118016596A - 金属互联方法及金属互联结构 - Google Patents

金属互联方法及金属互联结构 Download PDF

Info

Publication number
CN118016596A
CN118016596A CN202410052267.9A CN202410052267A CN118016596A CN 118016596 A CN118016596 A CN 118016596A CN 202410052267 A CN202410052267 A CN 202410052267A CN 118016596 A CN118016596 A CN 118016596A
Authority
CN
China
Prior art keywords
metal
groove
metal structure
recess
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410052267.9A
Other languages
English (en)
Inventor
于海龙
董信国
孟昭生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202410052267.9A priority Critical patent/CN118016596A/zh
Publication of CN118016596A publication Critical patent/CN118016596A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种金属互联方法及金属互联结构，在形成的第二凹槽中预填充低电阻率的纯金属材料形成第二金属结构，去除高电阻率的第二凹槽侧壁的阻挡层，进而改善第二凹槽结构因侧壁的阻挡层导致的高电阻问题，并且在形成的第一凹槽内壁的与所述第二凹槽的第二金属结构相接界面以外的部分形成金属碳氮化合物的阻挡层，去除了第二凹槽结构顶部与所述第一凹槽相接界面的阻挡层，进而改善了第二凹槽结构因顶部的阻挡层导致的高电阻问题。通过去除第二凹槽结构侧壁以及顶部的阻挡层，实现了金属互联结构中第二凹槽无阻挡层纯金属填充，并实现第一凹槽结构与第二凹槽结构无阻挡层连通，大大降低了第二凹槽结构的整体的电阻，改善了器件的性能。

Description

金属互联方法及金属互联结构
技术领域
本发明涉及半导体领域，尤其涉及一种金属互联方法及金属互联结构。
背景技术
在集成电路制造中，随着基本器件尺寸不断缩小，RC延时对器件性能的影响越来越大。降低电阻成为改善器件性能的重要方向。实验表明，在后段的大马士革结构中，第二凹槽的电阻在整个电阻中的占比非常大，而第二凹槽的电阻主要来源于高电阻率的阻挡层，现有技术中，所述阻挡层的材料的电阻率是所述第二凹槽中填充的纯金属材料的电阻率的50倍甚至100倍以上。图1是现有技术的金属互联结构的器件结构示意图，如图1所示，图中上部以及下部的虚线框内分别为第一凹槽结构101以及第二凹槽结构102。所述第一凹槽结构101以及所述第二凹槽结构102的内部均填充有纯金属材料，侧壁均包裹有阻挡层103。在所述第二凹槽结构102的整体的电阻中，侧壁的所述阻挡层103的电阻占比非常大，所述第二凹槽结构102侧壁的阻挡层103的电阻对器件的性能影响非常大。
如何降低第二凹槽结构的电阻是业界亟待解决的问题，对降低双大马士革金属互联结构电阻，改善器件性能有重要的价值。
发明内容
本发明所要解决的技术问题是提供一种金属互联方法及金属互联结构，用于降低互联结构中第二凹槽结构的电阻。
为了解决上述问题，本发明提供了一种金属互联方法，包括：提供半导体基底，在所述半导体基底上刻蚀形成第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；在所述第二凹槽内形成第二金属结构，所述第二金属结构的顶面突出于所述第一凹槽的底壁；在所述第一凹槽的内壁形成金属碳氮化合物的阻挡层，所述阻挡层环绕所述第二金属结构并暴露出所述第二金属结构的顶面；在所述第一凹槽内形成第一金属结构，所述第一金属结构与所述第二金属结构相接触。
在一些实施例中，所述第二金属结构的材料与所述第一金属结构的材料相同或者不同。
在一些实施例中，所述第二金属结构的材料为钨、钴、钌、或者钼中的一种，所述第一金属结构的材料为铜、钨、钴、钌、或者钼中的一种。
在一些实施例中，所述金属碳氮化合物为钨碳氮化合物。
在一些实施例中，采用原子层沉积工艺形成所述阻挡层。
在一些实施例中，所述半导体基底还包括位于所述第二凹槽的底壁下方的连接结构，所述第二金属结构的底面与所述连接结构相接触。
在一些实施例中，所述半导体基底还包括覆盖所述连接结构的刻蚀停止层，所述第二金属结构贯穿所述刻蚀停止层并与所述连接结构相接触。
为了解决上述问题，本发明还提供了一种金属互联结构，包括：半导体基底，所述半导体基底具有第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；第二金属结构，形成于所述第二凹槽内，且所述第二金属结构的顶面突出于所述第一凹槽的底壁；金属碳氮化合物的阻挡层，形成于所述第一凹槽的内壁且环绕所述第二金属结构并暴露出所述第二金属结构的顶面；第一金属结构，形成于所述第一凹槽内，所述第一金属结构与所述第二金属结构相接触。
在一些实施例中，所述金属碳氮化合物为钨碳氮化合物。
在一些实施例中，所述半导体基底还包括位于所述第二凹槽底壁下方的连接结构，所述第二金属结构的底面与所述连接结构相接触。
在一些实施例中，所述半导体基底还包括覆盖所述连接结构的刻蚀停止层，所述第二金属结构贯穿所述刻蚀停止层并与所述连接结构相接触。
上述技术方案，在形成的第二凹槽中预填充低电阻率的纯金属材料形成第二金属结构，去除了第二凹槽结构侧壁的高电阻率的阻挡层，进而改善第二凹槽结构因侧壁的阻挡层导致的高电阻问题，并且在第一凹槽内壁形成的金属碳氮化合物的阻挡层，环绕并暴露出所述第二凹槽的第二金属结构，避免在所述第二凹槽的第二金属结构顶部与所述第一凹槽相接界面形成阻挡层，进而改善了第二凹槽结构因顶部的阻挡层导致的高电阻问题。通过去除第二凹槽结构的侧面以及顶部与所述第一凹槽相接界面的阻挡层，实现了金属互联结构中第二凹槽结构无阻挡层纯金属填充，以及实现第一凹槽结构与第二凹槽结构无阻挡层连通，大大降低了第二凹槽结构的整体的电阻，改善了器件的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的金属互联结构的器件结构示意图；
图2是本发明一实施例提供的金属互联方法的流程图；
图3～图6是本发明一实施例中提供的金属互联方法的主要步骤形成的器件结构示意图。
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请一并参阅图2～图6，其中，图2是本发明一实施例提供的金属互联方法的流程图；图3～图6是本发明一实施例中提供的金属互联方法的主要步骤形成的器件结构示意图。
如图2所示，所述金属互联方法包括：步骤S21，提供半导体基底，在所述半导体基底上刻蚀形成第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；步骤S22，在所述第二凹槽内形成第二金属结构，所述第二金属结构的顶面突出于所述第一凹槽的底壁；步骤S23，在所述第一凹槽的内壁形成金属碳氮化合物的阻挡层，所述阻挡层环绕所述第二金属结构并暴露出所述第二金属结构的顶面；步骤S24，在所述第一凹槽内形成第一金属结构，所述第一金属结构与所述第二金属结构相接触。
参考步骤S11、以及图3，提供半导体基底，在所述半导体基底上刻蚀形成第一凹槽201以及位于所述第一凹槽201的底壁下方的第二凹槽202，如图3中虚线框所示。所述半导体基底还包括位于所述第二凹槽202的底壁下方的连接结构211。如图3所示，本实施例中的所述半导体基底还包括覆盖所述连接结构211的刻蚀停止层22，所述刻蚀停止层22作为刻蚀所述第二凹槽202时的刻蚀停止层。本步骤中所述刻蚀停止层22采用的材料为氮氧化硅(SiON)，在其他一些实施例中，所述刻蚀停止层22采用的材料为氮化硅(SiN)。
继续参阅图3，所述半导体基底还包括衬底21、介电层23、以及硬掩膜层24，并且，所述刻蚀停止层22、所述介电层23、以及所述硬掩膜层24依次沉积于所述衬底21之上。其中，所述连接结构211形成于所述衬底21内。本实施例中的所述介电层23为低介电常数介电层，低介电常数材料能够降低集成电路的漏电电流、降低导线之间的电容效应、降低集成电路发热，进而能够减少RC信号延时。具体的，本实施例中采用的所述介电层23材料为碳硅氢氧化物(SiCOH)。
参考步骤S22、以及图4，在所述第二凹槽202内形成第二金属结构212，所述第二金属结构212的顶面突出于所述第一凹槽201的底壁。参阅图4，在所述第二凹槽202中预填充金属并形成第二金属结构212。当所述半导体基底还包括位于所述第二凹槽202的底壁下方的连接结构211时，所述第二金属结构212贯穿所述刻蚀停止层22并与所述连接结构211相接触。
本步骤中所述第二金属结构212的材料为钨、钴、钌、或者钼中的一种。铜是大马士革工艺中最常用的互联层填充金属，但一般需要沉积阻挡层以防止铜原子漂移，本步骤省去了在所述第二凹槽202中预先沉积阻挡层的步骤，而是直接在所述第二凹槽202中填充金属，因此，金属铜并不适合。本实施例中，在所述第二凹槽202中填充的金属材料为钌(Ru)，钌是稀有金属，化学性质稳定，具有极强的耐腐蚀性能，且导电性能优异，在尺寸小于17nmx17nm时的电阻率很低，能够以极小的截面实现互联互通功能。在一些实施例中，在所述第二凹槽202中填充的金属材料为钼(Mo)，钼也是稀有金属，具有很高的熔点、抗腐蚀性能，并且具有较低的电阻、以及良好的填充性能使其成为金属互连线和金属填充的理想材料。在一些实施例中，在所述第二凹槽202中填充的金属材料为钴(Co)，钴在高温下能够保持较高的强度，并且具有较低的导热性和导电性以及较强的铁磁性。在一些实施例中，还可以在所述第二凹槽202中填充传统的金属材料钨(W)，钨具有良好的电导性和热导性，可以提高金属互联的性能，并且钨具有良好的抗腐蚀性，可以有效防止金属互联系统中的腐蚀现象，另外，钨具有良好的抗热变形性，可以抵抗高温环境，使金属互联系统能够在高温环境中正常工作。
本步骤在所述第二凹槽202中选择性预填充金属后的器件结构示意图如图4所示，所述第二凹槽202的内部填满金属，并且所填金属的高度大于所述第二凹槽202的深度，从而所形成的所述第二金属结构212的顶面突出于所述第一凹槽201的底壁。
参考步骤S23、以及图5，在所述第一凹槽201内壁形成金属碳氮化合物的阻挡层25，所述阻挡层25环绕所述第二金属结构212并暴露出所述第二金属结构212的顶面。本步骤采用选择性沉积的方法在所述述第一凹槽201的内壁形成阻挡层25。本实施例中，所述第二金属结构212的顶面突出于所述第一凹槽201内壁的底面，并且所述第二金属结构212的顶面超出所述第一凹槽201内壁的底面的高度与所述阻挡层25的厚度基本相同。因此，在所述第一凹槽201的底壁，所述阻挡层25的顶面与所述第二金属结构212的顶面基本持平。在一些实施例中，所述第二金属结构212的顶面与所述第一凹槽201底壁持平，相应的，在所述第一凹槽201的底壁，所述阻挡层25的顶面高于所述第二金属结构212的顶面。
在本步骤中，所述金属碳氮化合物为钨碳氮化合物(WCN)，即所述阻挡层25的材料为钨碳氮化合物。钨碳氮化合物具有良好的电子传输性能和导电性能，具有高功函数，能够阻挡金属原子的迁移，并且还可以通过调整工艺参数实现不同比例的碳(C)和氮(N)含量调整钨碳氮化合物的功函数。由于钨碳氮化合物中的碳(C)与所述介电层23材料中的硅(Si)具有良好的结合性，能够产生C-Si键合偶联，因此，钨碳氮化合物薄膜不仅具有良好的阻挡性能，而且钨碳氮化合物薄膜在硅的氮化物或氧化物表面的沉积厚度将远大于在纯金属表面的沉积厚度，即钨碳氮化合物薄膜在所述介电层23中形成的第一凹槽201内具有良好的选择覆盖性。在一些实施例中，采用结晶的钨碳氮化合物作为材料形成所述阻挡层25，由于薄膜的晶体结构使得薄膜的结构更加致密，并且稳定的晶体结构能够更好地维持薄膜的结构，结晶的钨碳氮化合物薄膜具有更好的阻隔性能。
本步骤中采用原子层沉积(Atomic Layer Deposition，ALD)制备所述阻挡层25。在进行原子层沉积前，本步骤还包括对所述第一凹槽201内壁进行等离子预处理，用于清洁和激活所述第一凹槽201需要沉积钨碳氮化合物的内壁。所述等离子预处理包括臭氧处理、氧等离子处理、氨气等离子处理、氢气等离子处理和混合气体等离子处理。在一些实施例中，采用区域选择性原子层沉积(AS-ALD)形成所述阻挡层25。区域选择性原子层沉积是自对准气相沉积过程，其利用衬底表面上的局部化学差异来引导期望衬底区域上的材料生长，而在其他区域上不发生生长，从而在所述第一凹槽201内壁的所述第二金属结构212突出部以外的部分生长所述阻挡层25。在另一实施例中，直接采用钨碳氮化合物机台在所述第一凹槽201内壁的所述第二金属结构212突出部以外的部分镀膜形成所述阻挡层25。
参考步骤S24、以及图6，在所述第一凹槽201内形成第一金属结构213，所述第一金属结构213与所述第二金属结构212相接触。
本步骤中，所述第二金属结构212的材料与所述第一金属结构213的材料相同或不同。所述第一金属结构213的材料为铜、钨、钴、钌、或者钼中的一种。本实施例中，在所述第一金属结构213的材料为钨。在其他实施例中，在所述第一金属结构213的材料为钴或者铜。即本步骤后，所述第二金属结构212的底面与所述连接结构211连接，所述第二金属结构212的顶面直接与所述第一金属结构213相连。所述第二金属结构212的侧壁以及顶面没有阻挡层，实现了所形成的金属互联结构中所述第二凹槽202内所形成的结构为全部由低阻金属连接的结构，避免了因高电阻率的阻挡层而出现所述第二凹槽202内所形成的结构电阻过大的问题，大大降低了所述第二凹槽202内所形成的结构整体的电阻。
在本实施例中，在形成所述第一金属结构213后，进一步包括：采用机械化学抛光工艺抛光填充的金属顶面。本实施例采用机械化学抛光(CMP)工艺抛光所述第一金属结构213顶面的部分金属以及全部的所述硬掩膜层24，获得符合器件要求的金属互联结构。
上述金属互联方法，通过在所述第二凹槽202中预填充低电阻率的金属材料形成所述第二金属结构212，省去了于第二凹槽202的内壁形成高电阻率的阻挡层的步骤，进而改善第二凹槽202内所形成的结构因侧面的阻挡层导致的高电阻问题，并且通过在形第一凹槽201内壁的所述第二金属结构212突出部以外的部分形成金属碳氮化合物的阻挡层22，第二金属结构212顶面未形成阻挡层，进而改善了所述第二凹槽202形成的结构因与所述第一凹槽201相接界面的阻挡层导致的高电阻问题。
基于同一发明构思，本发明还提供了一种金属互联结构，所述金属互联结构可参阅图6，包括：半导体基底，所述半导体基底具有第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；第二金属结构212，形成于所述第二凹槽内，且所述第二金属结构212的顶面突出于所述第一凹槽的底壁；金属碳氮化合物的阻挡层25，形成于所述第一凹槽的内壁且环绕所述第二金属结构212并暴露出所述第二金属结构212的顶面；第一金属结构213，形成于所述第一凹槽内，所述第一金属结构213与所述第二金属结构212相接触，形成金属互联结构。
在本实施例中，所述半导体基底还包括位于所述第二凹槽底壁下方的连接结构211，所述第二金属结构212的底面与所述连接结构211相接触。所述半导体基底还包括覆盖所述连接结构211的刻蚀停止层22，所述第二金属结构212贯穿所述刻蚀停止层22并与所述连接结构211相接触。
在本实施例中，所述金属碳氮化合物为钨碳氮化合物。
上述技术方案，在所述第二凹槽内所形成的第二金属结构的侧面以及顶面未形成阻挡层，实现了双大马士革结构中第二凹槽形成的结构无侧面阻挡层而是纯低电阻率金属填充，并且实现第一金属结构与第二金属结构无阻挡层连通，大大降低了第二金属结构的电阻，改善了器件的性能。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含。本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅是本发明的优选实施例，并非用于限定本发明的保护范围。应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种金属互联方法，其特征在于，包括：
提供半导体基底，在所述半导体基底上刻蚀形成第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；
在所述第二凹槽内形成第二金属结构，所述第二金属结构的顶面突出于所述第一凹槽的底壁；
在所述第一凹槽的内壁形成金属碳氮化合物的阻挡层，所述阻挡层环绕所述第二金属结构并暴露出所述第二金属结构的顶面；
在所述第一凹槽内形成第一金属结构，所述第一金属结构与所述第二金属结构相接触。
2.根据权利要求1所述的方法，其特征在于，所述第二金属结构的材料与所述第一金属结构的材料相同或者不同。
3.根据权利要求1所述的方法，其特征在于，所述第二金属结构的材料为钨、钴、钌、或者钼中的一种，所述第一金属结构的材料为铜、钨、钴、钌、或者钼中的一种。
4.根据权利要求1所述的方法，其特征在于，所述金属碳氮化合物为钨碳氮化合物。
5.根据权利要求1所述的方法，其特征在于，采用原子层沉积工艺形成所述阻挡层。
6.根据权利要求1所述的方法，其特征在于，所述半导体基底还包括位于所述第二凹槽的底壁下方的连接结构，所述第二金属结构的底面与所述连接结构相接触。
7.根据权利要求6所述的方法，其特征在于，所述半导体基底还包括覆盖所述连接结构的刻蚀停止层，所述第二金属结构贯穿所述刻蚀停止层并与所述连接结构相接触。
8.一种金属互联结构，其特征在于，包括：
半导体基底，所述半导体基底具有第一凹槽以及位于所述第一凹槽的底壁下方的第二凹槽；
第二金属结构，形成于所述第二凹槽内，且所述第二金属结构的顶面突出于所述第一凹槽的底壁；
金属碳氮化合物的阻挡层，形成于所述第一凹槽的内壁且环绕所述第二金属结构并暴露出所述第二金属结构的顶面；
第一金属结构，形成于所述第一凹槽内，所述第一金属结构与所述第二金属结构相接触。
9.根据权利要求8所述的金属互联结构，其特征在于，所述金属碳氮化合物为钨碳氮化合物。
10.根据权利要求8所述的金属互联结构，其特征在于，所述半导体基底还包括位于所述第二凹槽底壁下方的连接结构，所述第二金属结构的底面与所述连接结构相接触。
11.根据权利要求10所述的金属互联结构，其特征在于，所述半导体基底还包括覆盖所述连接结构的刻蚀停止层，所述第二金属结构贯穿所述刻蚀停止层并与所述连接结构相接触。
CN202410052267.9A 2024-01-12 2024-01-12 金属互联方法及金属互联结构 Pending CN118016596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410052267.9A CN118016596A (zh) 2024-01-12 2024-01-12 金属互联方法及金属互联结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410052267.9A CN118016596A (zh) 2024-01-12 2024-01-12 金属互联方法及金属互联结构

Publications (1)

Publication Number Publication Date
CN118016596A true CN118016596A (zh) 2024-05-10

Family

ID=90946475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410052267.9A Pending CN118016596A (zh) 2024-01-12 2024-01-12 金属互联方法及金属互联结构

Country Status (1)

Country Link
CN (1) CN118016596A (zh)

Similar Documents

Publication Publication Date Title
US10332838B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR100215846B1 (ko) 반도체장치의 배선형성방법
US20020089063A1 (en) Copper dual damascene interconnect technology
US5960320A (en) Metal wiring layer forming method for semiconductor device
US7737026B2 (en) Structure and method for low resistance interconnections
CN115332166A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
US11961803B2 (en) Semiconductor structure having high breakdown voltage etch-stop layer
KR102535545B1 (ko) 도전성 구조체의 금속 손실 방지
US6043149A (en) Method of purifying a metal line in a semiconductor device
US20070077755A1 (en) Method of forming metal wiring in a semiconductor device
US7078336B2 (en) Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
CN118016596A (zh) 金属互联方法及金属互联结构
US20030008495A1 (en) Selective barrier metal fabricated for interconnect structure manufacturing process
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
US20230045140A1 (en) Barrier Schemes for Metallization Using Manganese and Graphene
CN112435958B (zh) 集成电路结构及其形成方法
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR20070052452A (ko) 반도체 소자의 금속배선 제조방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20040051189A (ko) 루테늄 비트라인을 구비하는 반도체 소자 및 그의 제조 방법
US8080472B2 (en) Metal line having a MoxSiy/Mo diffusion barrier of semiconductor device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination