KR20010039952A

KR20010039952A - 전계 방출 디바이스

Info

Publication number: KR20010039952A
Application number: KR1020000057447A
Authority: KR
Inventors: 아사이히로노리; 야마모또마사히꼬; 스즈끼고지
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1999-09-30
Filing date: 2000-09-29
Publication date: 2001-05-15
Also published as: CN1290950A; EP1089310A2; EP1089310A3; EP1089310B1; DE60013521D1; US6445124B1; DE60013521T2; JP2001101977A

Abstract

전계 방출 소자는 필수적으로 세 개의 전극으로 이루어지고, 방출 물질이 형성되는 표면 상의 캐소드, 상기 캐소드를 상향으로 둘러싸도록 형성된 절연층 상에 형성되며 방출 물질로부터 방출된 전자들을 통과시키는 개구부를 가진 게이트 전극, 및 상기 개구부를 통과하는 전자들을 가속시키는 애노드를 포함하며, 여기서 L/S는 1 이상이며, 여기서 S는 개구부의 구경(aperture diameters)을 나타내고, L은 방출 물질로부터 방출된 전자들이 캐소드를 둘러싸는 절연층을 통과하는 통상적인 최단 거리를 나타낸다. 이러한 구조에 의하면, 간단한 3 전극 구조를 사용하면서 방출 전자의 궤도를 제어할 수 있는 전계 방출 디바이스를 제공할 수 있다.

Description

전계 방출 디바이스{FIELD EMISSION DEVICE}

본 발명은 전계 방출 디바이스에 관한 것으로서, 특히 캐소드, 애노드 및 게이트 전극의 3 전극 구조를 가진 전계 방출 디바이스에 관한 것이다.

다양한 전계 방출형 냉 캐소드가 알려져 있다. 이들 가운데, 스핀드(Spindt)형 에미터라고 불리는 팁 에미터(tip emitter)와 표면 도전성 에미터가 그 대표적인 유형이라고 할 수 있다. 최근, 낮은 일함수를 가진 안정한 탄소 나노튜브(carbon nanotube) 또한 알려져 있다.

도 1은 팁 에미터의 단면도이다. 이 에미터는 캐소드(120) 상에 형성된 팁 에미터(170)의 예리한 선단부를 가지며, 이 선단부는 수 나노미터 내지 수십 나노미터의 곡선 반경을 가진다. 팁 에미터는 선단부에 모아지는 강한 전계에 의해 냉 전자들을 방출한다. 즉, 에미터(170)의 선단부와 캐소드(120) 상의 제1 절연층(130) 상에 형성된 게이트 전극(140)간에 전계가 형성되어, 전자들이 팁 에미터(170)의 선단부로부터 방출된다. 따라서, 낮은 전압에서 전자를 방출하기 위해서는, 게이트 전극(140)과 에미터(170)간의 거리를 가능한 한 짧게 설정하는 것이 이상적이다. 방출된 전자들은 팁 에미터(170) 상에 배치된 애노드 (도시 생략) 방향으로 유도된다. 그러나, 각각의 전자는 방출 시에 수평 방향의 초기 속도를 갖기 때문에, 전자빔이 측방향으로 확산된다.

이러한 전자빔 확산을 방지하기 위하여, 도 1에 도시한 바와 같이 게이트 전극(140)의 상부에 제어 전극(160)을 배치한다. 이 경우, 게이트 전극(140)의 구경과 제어 전극(160)의 구경을 적절한 비를 갖도록 설정할 필요가 이다. 제어 전극(160)을 설치하기 위해서는, 게이트 전극(140) 상에 절연층(150)을 설치하고, 이어서 절연층(150) 상에 제어 전극(160)을 설치할 필요가 있다. 이러한 설치 공정을 수행하기 위해서는, 고정밀 배열 장치가 필요하다. 따라서, 이것은 설치 공정이 증가한다는 문제점과 함께, 제조에 필요한 설비가 비싸진다는 문제점을 갖게 된다.

한편, 표면 도전성 에미터의 경우, 기판 상에 형성되는 한 쌍의 전극 (에미터 전극과 게이트 전극) 상으로 연장되는 도전성 박막 상에 전자 에미터를 제공한다. 전자 에미터의 양단에 있는 전자들에게 전계가 인가되면, 전자들은 에미터 전극으로부터 수평 방향으로 유도되며, 기판 상에 제공된 게이트 전극에 힘이 인가된다. 이에 의해, 전자들은 수평 방향으로 방출된다. 가속 전극이 전자 에미터의 상부에 제공되며, 방출된 전자들의 일부는 가속 전극으로 날아든다. 그러나, 그 효율이 낮으며, 전자들은 기판으로부터 수직 방향 대신 포물선 방향으로 방출된다. 따라서, 가속 전극에 충돌하는 전자들이 전자 에미터의 법선으로부터 편향된다. 이러한 현상 때문에, 전계 에미터가 화상 표시 장치에 인가될 때, 빔이 분산된다. 그 결과, 인접한 화소들에 대한 빔 누출이 발생하거나, 고 효율 광 방출이 얻어지지 않는다.

도 2는 일본 특허 출원 공개 공보 제8-250018호에 개시된 표면 도전성 에미터의 일 예를 도시한 사시도이다. 이러한 구조의 도전성 에미터는 방출 전자빔들을 좁힘으로써 인접 화소들에 대한 빔 누출을 해결하고 있다. 이러한 현상을 해결하기 위하여, 한 쌍의 전극들(123a 및 123b)간의 전압 인가 방향 및 방출된 전자들 상에 작용하는 가속 전극 [전극(123a 및 123b) 상에 형성되며 도시 생략함]에 의한 전계 인가 방향에 의해 형성되는 표면 상에, 한 쌍의 전극들(123a 및 123b)간의 전압 인가 방향과 수직 방향으로 대략 U형의 등전위 표면을 형성하는 전극들(122a 및 122b)이 제공된다.

그러나, 표면 도전성 에미터에 따르면, 대략 U형 등전위 표면을 형성하기 위하여, 디바이스 전극의 중심부에 전자 에미터를 설치할 필요가 있으며, 또한 디바이스 형성 및 배선 전극의 높이를 엄격하게 조정할 필요가 있다.

상기한 제조 방법 상의 곤란성을 해결하기 위하여, 4 전극형 전계 에미터가 일본 특허 출원 공개 공보 제8-293244호에 개시되어 있다. 도 3은 4 전극형 전계 에미터를 도시한다. 개시된 4 전극 구조는 캐소드(131), 제어 전극(134), 게이트 전극(133) 및 애노드(136)로 이루어진다. 이 방법에 따르면, 팁 에미터와 표면 도전성 에미터를 사용하고 있지 않지만, 낮은 일함수의 물질이 전자 방출층(135)으로서 사용된다. 전자빔의 형상은, 전자 방출층(135)이 상부에 형성되어 있는 기판 (캐소드)(131), 전자 방출층을 둘러쌈으로써 전자 방출층(135) 상에 형성되어 있는 빔 형성 전극 (제어 전극)(134), 및 빔 형성 전극(134) 상의 절연층(132) 상에 형성되어 있는 게이트 전극(133)에 의해 좁아진다.

그러나, 이러한 에미터에 따르면, 도 1에 도시한 에미터의 경우와 유사한 방식으로 제어 전극을 형성할 필요가 있음에 따라, 공정이 복잡해지는 것을 피할 수 없다.

또한, 일본 특허 출원 공개 공보 제9-82215호는 전자 방출 표면 내에 미세한 크기의 다수의 전계 방출 팁을 구비한 에미터를 개시하고 있다. 또한, 게이트와 에미터간의 거리와 구경 (단방향 직경)의 비를 1 내지 2 이상으로 설정하여 다수의 전계 방출 팁이 대략 동일한 전자 방출 기회를 가질 수 있도록 하는 구조를 개시하고 있다. 이러한 구조에 의하면, 일 단의 나노미터 크기의 배선들로 이루어진 에미터를 거의 균등하게 구동할 수 있다. 그러나, 이 공보는 일 단의 나노미터 크기의 배선들로 이루어진 에미터를 거의 균등하게 구동하는 목적을 가진다. 이 공보는 전자 방출 궤도의 확산을 제한하기 위한 것이 아니다. 이로써, 이 공보는 전자 구조를 특별히 제한하지 않으면서 제어 전극을 구비하는 것이 바람직하다고 개시하고 있다.

상술한 바와 같이, 캐소드, 애노드 및 게이트 전극의 3 전극 구조를 가진 전계 에미터에 의해 방출된 전자의 방향을 제어하기가 곤란함에 따라, 종래, 세 개의 전극에 부가적으로 제어 전극을 구비한 4 전극 구조가 필요하였다. 그러나, 4 전극 구조는 전자 에미터 주위에 복잡한 구조를 가진다. 또한, 이러한 구조는, 전자 에미터가 전계의 중심부에 설치되어야 함에 따라 제조 상의 곤란성을 수반한다.

본 발명의 목적은 용이하게 제조할 수 있으며 방출 전자의 방향을 제어할 수 있는 3 전극 구조를 가진 전계 방출 디바이스를 제공하는 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 제1 특징에 따르면, 세 개의 전극으로 이루어지는 전계 방출 디바이스에 있어서, 기판 상의 캐소드 상에 형성된 방출 물질, 상기 방출 물질을 둘러싸도록 형성된 절연층, 상기 절연층 상에 형성되며, 상기 방출 물질로부터 방출된 전자들을 통과시키는 개구부를 가진 게이트 전극, 및 상기 방출 물질에 대향하는 애노드를 포함하며, L/S ≥1인 - 여기서 S는 상기 개구부의 구경을 나타내고, L은 상기 방출 물질로부터 상기 게이트 전극으로 방출되는 전자들의 통상적인 최단 통과 거리를 나타냄 - 전계 방출 디바이스가 제공된다.

본 발명의 제2 특징에 따르면, 세 개의 전극으로 필수적으로 이루어지는 전계 방출형 표시 장치에 있어서, 기판, 상기 기판 상에 형성된 캐소드층, 상기 캐소드층에 형성되며, 복수의 제1 개구부를 가진 절연층, 상기 절연층 상에 형성되며, 복수의 제1 개구부에 대응하는 복수의 제2 개구부를 가진 게이트 전극 - 상기 각각의 제2 개구부는 상기 각각의 제1 개구부의 구경과 동일한 구경을 가짐 -, 상기 제1 및 제2 개구부를 통해 노출된 상기 캐소드층 상에 형성된 전자 방출층, 상기 캐소드층이 상부에 형성되는 상기 기판의 표면과, 상기 기판의 가장자리부 상에 제공된 프레임을 거쳐 마주하도록 배치된 투명판, 상기 캐소드층과 마주하는 상기 투명판의 표면 상에 형성된 애노드층, 및 상기 애노드층 상에 형성된 형광체층을 포함하며, L/S ≥1인 - 여기서 S는 상기 복수의 제1 개구부의 구경을 나타내고, L은 상기 방출 물질로부터 상기 게이트 전극으로 방출되는 전자들의 통상적인 최단 통과 거리를 나타냄 - 전계 방출형 표시 장치가 제공된다.

특히, 본 발명의 전계 방출 디바이스 또는 표시 장치의 전자 방출층은 깊은 개구부의 바닥에 형성되어, 전계가 전자 방출층에 대략 수직인 방향으로 방출된 전자들에 인가되게 한다. 이에 의해, 전자 방출층에 대략 수직인 방향의 속도 성분이 큰 전자들만이 게이트 전극의 개구부를 통과하여 애노드에 도달한다. 이로써, 게이트 전극의 개구부를 통과한 전자들의 궤도를 좁게 만들어 애노드로 진행하도록 할 수 있다. 따라서, 제어 전극을 구비하지 않은 3 전극 구조의 전자 궤도를 제어할 수 있다. 간단한 구조의 3 전극 구조에서, 일본 특허 출원 공개 공보 제9-82215호에 개시된 1 ＞ L/S ≥1/2의 관계는 전자 방출 궤도의 확산을 제한하는 기능을 충분히 발휘할 수 없다. L/S ≥1의 관계를 설정할 때 확산을 제한할 수 있다. 이것은, 본 발명에 의해 최초로 드러난 사실이다.

또한, 복수의 개구부의 평균 표면 밀도는 1 pc/㎛²이상으로 설정하는 것이 바람직하다. 일본 특허 출원 공개 공보 제9-82215호에 따르면, 단일 개구부 내에 다수의 방출 포인트를 마련함으로써 전자 방출 포인트의 동질성을 향상시킬 수 있다. 그러나, 이러한 구조에 의하면, 개개의 개구부들을 가진 전자 에미터들간의 편차를 감소시키기 어렵다. 본 발명에 따르면, 개개의 개구부들을 가진 전자 에미터는 가깝게 배치되어 편차를 감소시킨다. 즉, 평균 표면 밀도는 1 pc/㎛²이상으로 설정된다. 이에 의해, 개개의 개구부들로부터 방출된 다량의 전자들간에 편차가 있더라도, 다량의 방출 전자들은 평균치로 동질화된다. 이것은, 본 발명을 표시 장치에 적용할 때, 화소들간의 휘도 편차를 억제하는 효과를 가진다.

본 발명에 관한 개구부는 원형, 타원형, 또는 다각형일 수 있으며, 이러한 형상은 특히 제한되지 않는다. 개구부가 원형인 경우 (도 4a 참조) 개구부의 직경은 원의 직경이며, 개구부가 타원형인 경우 (도 4b 참조) 개구부의 직경은 단방향 직경이다. 개구부가 삼각형 또는 사각형인 경우 (도 4c 및 도 4d 참조) 개구부의 직경은 내접원의 직경이다. 개구부가 평행사변형인 경우 (도 4e 참조) 개구부의 직경은 보다 긴 평행변측에 내접하는 원의 직경이다. 이들 도 4a 내지 4e에서, 참조 번호 6은 개구부를 가리킨다.

전자 확산의 제어를 향상시켰음에도 불구하고, 개구부를 통과하는 전자들 중의 일부는 전자 방출층과 평행한 방향의 속도 성분을 가진다. 이들 전자는 개구부를 통과할 때, 전자 궤도를 확산시키는 작용을 한다. 그러나, 게이트 전극의 두께 Lg와 통상적인 최단 거리 L간의 관계가 Lg/L ≤0.75로 설정되는 경우, 본 발명을 표시 장치 등에 적용할 때 애노드 전극으로 진행하는 전자량을 확보하면서 전자 궤도의 확산을 무시해도 좋은 정도로 억제할 수 있다.

보다 구체적으로, L/S ≥1의 관계 설정에 의해, 대다수의 전자들은 전자 방출층에 대략 수직인 방향으로 방출되고, 전자 방출층과 평행인 방향의 속도 성분을 가진 일부 전자는 절연층에 의해 탄성적으로 산란된다. 그러나, 전자 방출층이 깊은 개구부의 바닥부에 형성될 때, 수직 방향의 방출 전자의 궤도는 용이하게 수정될 수 있다. 또한, 전자가 최단 거리 L을 초과하는 거리를 갖더라도, 평행 성분을 가진 이들 전자는 소정 두께를 가진 게이트 전극에 충돌하여, 게이트 전극에 의해 흡수된다. 한편, 게이트 전극의 두께가 너무 크면, 게이트 전극을 통과할 때 게이트 전극에 의해 흡수되는 이들 전자의 양이 증가하며, 이것은 필요한 전류를 확보할 수 없게 한다. 따라서, 표시 장치의 표시부에서 휘도가 변화된다. 이러한 필요한 휘도를 확보하기 위하여, Lg/L ≤0.75의 관계를 설정한다.

또한, 방출 물질은 캐소드 상에 평평하게 형성되며, Pd, Cs, LaB₆, 그래파이트, 탄소 및 다이아몬드로 이루어진 군으로부터 선택된 적어도 어느 하나를 포함하는 것이 바람직하다.

또한, 기판, 투명판 및 프레임에 의해 형성된 공간은 진공으로 유지되는 것이 바람직하다.

본 발명의 다른 목적 및 이점들은 이하의 설명에 개시되어 있고, 부분적으로 다음의 설명으로부터 더욱 명확해질 것이며, 또는 본 발명의 실시에 의해 얻어질 수 있을 것이다. 본 발명의 목적 및 이점들은 이하에 기재한 수단 및 조합에 의해 구현 및 달성될 수 있다.

본 명세서 내에 포함되어 일부를 구성하는 첨부 도면은 본 발명의 바람직한 실시예를 예시한 것이며, 상기한 일반적인 설명 및 후술할 바람직한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.

도 1은 종래의 전계 에미터의 일 예를 도시한 단면도.

도 2는 종래의 전계 에미터의 다른 예를 도시한 단면도.

도 3은 종래의 전계 에미터의 또 다른 예를 도시한 단면도.

도 4a 내지 도 4e는 본 발명에 따른 게이트 개구부의 형상 및 구경 정의를 설명하기 위한 다이어그램.

도 5a 내지 도 5f는 본 발명에 따른 전계 방출 디바이스 (표시 장치)를 제조하는 방법의 단계들을 도시한 단면도.

도 6은 빔 확산비와 L/S간의 관계를 도시한 다이어그램으로서, L은 방출 물질로부터 게이트 전극으로 방출된 전자들의 통상적인 최단 통과 거리이며 S는 구경을 나타내는 다이어그램.

도 7은 본 발명에 따른 에미터의 전자 궤도를 도시한 개략도.

도 8은 본 발명에 따른 개구부의 표면 밀도의 기준이 되는 영역 A를 정의하는 개략도.

도 9는 본 발명에 따른 게이트 전극의 두께 Lg와 최단 거리 L의 비와 표시 장치의 휘도(brightness)간의 관계를 도시한 다이어그램.

＜도면의 주요 부분에 대한 부호의 설명＞

1 : 게이트 전극

2 : 절연층

3 : 캐소드층

6' : 개구부

7 : 전자 방출층

10 : 투명 유리

11 : 절연 기판

12 : 형광체(phosphor)층

13 : 애노드

14 : 프레임

도 5a 내지 도 5f는 본 발명에 따른 전계 방출 디바이스 (표시 장치)를 제조하는 방법의 단계들을 도시한 단면도이다.

유리 기판 또는 세라믹 기판과 같은 절연 기판(11)이 준비된다. 이어서, 약 0.01 내지 0.9 ㎛의 막 두께를 가진 도전성 박막으로 이루어진 캐소드층(3)이 절연 기판(11) 상에 진공 피착 또는 스퍼터링에 의해 형성된다. 본 실시예에서는, 약 0.1 ㎛의 막 두께를 가진 니켈로 이루어진 캐소드층이 형성된다.

캐소드층(3)을 구성하는 도전성 물질은 니켈에 특히 제한되는 것은 아니며, 캐소드층은 금, 은, 몰리브덴, 텅스텐 또는 티탄과 같은 금속 또는 도전성 산화물을 사용하여 형성할 수도 있다. 또한, 필요에 따라, 절연 기판(11)과 캐소드층(3)간의 접착 강도를 향상시키기 위하여, 티탄 또는 크롬층을 개재하여 니켈층을 형성할 수도 있다. 캐소드층 부분은 신호선으로서도 사용될 수 있다.

캐소드층(3)을 형성하는 방법은 상기한 방법으로만 제한되는 것은 아니며, 후막 기술 또는 도금 방법을 사용하여 캐소드층(3)을 사용할 수도 있다.

이어서, 마스크를 사용한 정렬(alignment)에 의해 캐소드층(3)의 표면 상에 원하는 레지스트 패턴을 형성한다. 다음으로, 에칭에 의해 캐소드층(3)을 소정의 형상으로 형성한다.

그 후, SiO₂로 이루어진 절연층(2)이 캐소드층(3)의 표면 상에 0.2 ㎛의 막 두께를 갖도록 형성된다. 이러한 절연층을 형성하는 방법은 스퍼터링 방법에만 제한되는 것은 아니다. 캐소드층(3)의 표면 상에 SiO₂막을 도포하고 이어서 이 막을 점화(firing)함으로써, 스핀 온 글래스(spin-on-glass: SOG) 방법, 액상 피착(liquid phase deposition : LPD) 방법 등에 의해 절연층을 형성할 수도 있다.

다음으로, 게이트 전극(1)을 절연층(2) 상에 형성한다. 이 게이트 전극(1)은 캐소드층(3)과 같이 신호선으로서도 사용되며, 캐소드층(3)의 경우와 유사한 방법으로 형성한다. 본 실시예에서는, 진공 피착 방법 또는 스퍼터링에 의해 절연층(2)의 표면 상에 약 0.1 ㎛의 막 두께를 가진 니켈층으로 이루어진 게이트 전극을 형성한다. 이 게이트 전극은, 캐소드층의 경우와 유사한 방법으로, 금, 몰리브덴, 텅스텐 또는 티탄과 같은 금속 또는 도전성 산화물을 사용하여 형성할 수도 있다. 또한, 필요에 따라, 티탄 또는 크롬층을 개재하여 절연층의 표면 상에 게이트 전극을 형성할 수 있다.

도 5a에 도시한 바와 같은 적층부는 상기한 방법으로 형성한다. 다음으로, 게이트 전극(1)과 절연층(2) 상에 다음과 같이 개구부(6)를 형성한다.

게이트 전극(1)의 표면 상에 레지스트(4)를 도포한다. 다음의 방법 중 하나의 방법에 기초하여 도포부 상에 개구부(6)를 형성한다: 전자빔 노출 시스템, 및 유기 나노 구조체(organic nano-structure)를 마스크로서 사용하여 습식 에칭 또는 반응성 이온 에칭(reactive ion etching: RIE)하기 위한 블록 공중합체 상분리 방법 (미국 특허 출원 제09/588,721호 참조).

본 실시예에서는, 두 종류의 방법을 사용하여 마스크를 준비한다. 마스크의 경우, 블록 공중합체 상분리 방법에 기초하여 유기 나노 구조체를 사용한다. 이러한 마스크를 사용함으로써, 레지스트(4) 상에 RIE에 의해 각각 약 40 내지 100 ㎚의 직경을 갖도록 원형 개구부(6)를 형성한다. 레지스트 스핀 코팅법도 이용 가능하다. 이 경우, 스핀 코팅 레지스트를 정렬하여 원형 개구부(6)를 형성한다 (도 5b 참조).

본 실시예에서는, 구경 및 절연층의 높이 L을 고정한다. 게이트 전극의 두께 Lg만을 50, 100, 150 및 200 ㎚의 단계로 변경한다. 이것은, 게이트 전극의 두께 변화에 기초한 휘도 변화의 감각 테스트를 수행하기 위한 것이다.

레지스트(4) 상에 개구부(6)를 형성한 후, 니켈로 이루어진 게이트 전극(1)을 철 (Ⅲ) 2 염화물 [iron (Ⅲ) dichloride] 용액으로 에칭하여 게이트 전극 상에 레지스트(4)의 개구부(6)에 접속되는 개구부를 형성한다.

또한, 게이트 전극의 개구부를 통해 SiO₂로 이루어진 절연층(2)에 CF₄가스를 접촉시켜, 절연층(2) 상에 게이트 전극의 개구부에 접속되는 개구부도 형성되게 한다. 그 결과, 도 5c에 도시한 바와 같이 개구부(6')가 형성된다.

그 후, 알콜에 팔라듐 화합물 입자를 분산시킨 용액을 개구부(6') 상에 떨어뜨린다. 이에 의해, 개구부(6') 상에 노출된 캐소드(3) 상에 팔라듐 화합물 입자가 면을 형성하면서 떨어진다. 이어서, 팔라듐 화합물 입자를 불활성 분위기 또는 환원 분위기에서 150℃에서 건조시킨다. 그 결과, 팔라듐으로 이루어진 전자 방출층(7)이 형성된다. 그 후, 레지스트(4)를 벗겨낸다 (도 5d 참조).

본 실시예에서는 방출 물질(7)로서 팔라듐을 사용하고 있으나, Cs, LaB₆, 그래파이트, 탄소 및 다이아몬드와 같은 낮은 일함수를 가진 다른 물질을 사용할 수도 있다. 전자 방출 효율을 향상시키기 위하여, 예를 들어 스퍼터링 또는 CVD에 의해 팔라듐 입자의 표면 상에 탄소 화합물을 형성할 수도 있다.

또한, 도 5e에 도시한 바와 같이, 냉 전자를 방출할 수 있는 기판 위에, 서로 마주하도록, 투명 유리(10), 애노드(13)로서의 투명 도전성 막 (ITO 막) 및 형광체층(12)으로 이루어지는 형광체 기판을 배치한다. 그리고, 도 5f에 도시한 바와 같이, 냉 캐소드를 구비한 캐소드 기판과 형광체 기판간에 개재되어 있는 영역을 프레임(14)에 의해 진공 상태로 밀봉한다. 그 결과, 전계 방출 디바이스 (표시 장치)가 완성된다.

이러한 전계 방출 디바이스의 캐소드는 0 V로 설정하며, 20 V 및 5 V의 전압을 게이트 전극 및 애노드에 각각 인가한다. 그러면, 방출 물질로부터 방출된 전자들이 형광체에 충돌하며 형광체가 빛을 방출하는 것을 확인할 수 있다.

도 6은 캐소드로부터 방출된 전자 빔의 확산비와 L/S (L/S = 1인 경우의 확산비를 1로 설정함)간의 관계를 도시한다. 도 6에 도시한 바와 같이, L/S가 1 이상일 때, 전자 궤도는 좁아지도록 제어된다. 이러한 제어의 이유는 다음과 같이 생각할 수 있다.

L/S의 비를 큰 값으로 설정하면, 전자 방출층으로부터 방출된 대다수의 전자들이 전자 방출층에 대략 수직인 방향으로 유도된다. 게이트 전극 근처에 전자 방출층과 평행한 방향의 속도 성분을 가진 전자들이 존재하더라도, 이들 전자는 게이트 전극에 의해 흡수된다. 그 결과, 전자 방출층에 대략 수직인 방향의 속도 성분을 가진 전자들만 게이트 전극의 개구부를 통과한다.

형광체 장치가 빛을 방출하는 면적이 전자 궤도의 크기라고 추정되고 있다.

본 발명의 전계 방출 디바이스에 따르면, 전자 에미터를 포함하는 개구부의 평균 표면 밀도가 1 pc/㎛²이상인 것이 바람직하다. 이것은, 전자 에미터를 포함하는 개구부의 수가 클수록, 각각의 개구부의 전자 방출 특성의 편차가 평균화되기 때문이다. 종래, 평균 표면 밀도가 4 pc/144 ㎛²(D.L. Lee, SID98 DIGEST, p589) 또는 9 pc/25 ㎛²(Yokowo, J.IEE Japan, vol. 112, No. 4, 1992, p257)로 추정되는 경우가 있었다. 특히, 본 발명을 표시 장치에 적용하는 경우, 편차의 평균화는 화소 특성의 편차를 억제하는 데에 특히 효과적이다.

개구부의 표면 밀도를 구할 때, 캐소드의 전체 면적은 분모로서 사용되지 않는다. 이러한 분모는, 게이트 전극이 캐소드와 교차하는 부분 내의 동일한 캐소드 상에 존재하는 최외측 전자 에미터를 포함하는 개구부를 덮는 면적으로서 정의된다 (도 8 참조).

본 발명에서, 게이트 전극 두께 Lg와 최단 거리 L의 비는 Lg/L ≤ 0.75의 관계를 만족하는 것이 바람직하다. 게이트 전극의 두께 변화에 기초한 휘도 변화의 상술한 감각 테스트를 수행한 결과는 도 9에 도시한 바와 같다. Lg/L ≤ 0.75 범위의 휘도는 표시 장치의 휘도를 달성할 수 있다.

상술한 바와 같이, 본 발명에 따르면, 간단한 3 전극 구조를 사용하면서 방출된 전자의 궤도를 제어할 수 있는 전계 방출 디바이스를 제공할 수 있다.

당업자들은 추가적인 이점 및 변형례를 용이하게 얻을 수 있을 것이다. 따라서, 본 발명의 특징은 이 명세서 내에 도시 설명한 구체적인 세부 사항들 및 대표적인 실시예들에 제한되지 않는다. 그러므로, 첨부된 청구 범위에서 정의된 기술 사상 및 범주 또한 그 등가물로부터 벗어나지 않으면서 다양한 변형례를 구현할 수 있음은 자명하다.

Claims

세 개의 전극으로 이루어지는 전계 방출 디바이스에 있어서,

기판 상의 캐소드 상에 형성된 방출 물질;

상기 방출 물질을 둘러싸도록 형성된 절연층;

상기 절연층 상에 형성되며, 상기 방출 물질로부터 방출된 전자들을 통과시키기 위한 개구부를 가진 게이트 전극; 및

상기 방출 물질에 대향하는 애노드

를 포함하며,

S는 상기 개구부의 구경(aperture diameter)을 나타내고, L은 상기 방출 물질로부터 상기 게이트 전극으로 방출되는 전자들의 통상적인 최단 통과 거리를 나타낸다고 할때, L/S ≥1인

것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 전계 방출 디바이스는 상기 개구부로 각각 구성되어 있는 복수의 개구부를 가지고,

상기 복수의 개구부는 1 pc/㎛²이상의 평균 표면 밀도로 형성되는 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 개구부의 형상은 원이며,

상기 구경은 상기 원의 직경인 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 개구부의 형상은 타원이며,

상기 구경은 상기 타원의 단방향 직경인 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 개구부의 형상은 삼각형 및 사각형중 하나이며,

상기 구경은 상기 삼각형 및 사각형중 하나의 내접원의 직경인 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 개구부의 형상은 평행사변형이며,

상기 구경은 두 개의 보다 긴 평행변측에 내접하는 원의 직경인 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 전계 방출 디바이스는 Lg/L ≤ 0.75의 관계 - Lg는 상기 게이트 전극의 두께를 나타냄 - 를 만족하는 것을 특징으로 하는 전계 방출 디바이스.
제1항에 있어서,

상기 방출 물질은 상기 캐소드 상에 평평하게 형성되며, Pd, Cs, LaB₆, 흑연, 탄소 및 다이아몬드로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 전계 방출 디바이스.
3개의 전극을 필수적으로 포함하는 전계 방출형 표시 장치에 있어서,

기판;

상기 기판 상에 형성된 캐소드층;

상기 캐소드층에 형성되며, 복수의 제1 개구부를 가진 절연층;

상기 절연층 상에 형성되며, 상기 복수의 제1 개구부에 대응하는 복수의 제2 개구부를 가진 게이트 전극 - 상기 제2 개구부의 각각은 상기 제1 개구부의 각각의 구경과 동일한 구경을 가짐 - ;

상기 제1 및 제2 개구부를 통해 노출된 상기 캐소드층 상에 형성된 전자 방출층;

상기 기판의 주변부 상에 제공된 프레임을 통해, 상기 캐소드층이 형성되는 상기 기판의 표면과 마주하도록 배치된 투명판;

캐소드층과 마주하는 상기 투명판의 표면 상에 형성된 애노드층; 및

상기 애노드층 상에 형성된 형광체층(phosphor layer)

을 포함하며,

S는 상기 복수의 제1 개구부의 구경을 나타내고, L은 상기 방출 물질로부터 상기 게이트 전극으로 방출되는 전자들의 통상적인 최단 통과 거리를 나타낸다고 할 때, L/S ≥1인 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 복수의 제1 개구부는 1 pc/㎛²이상의 평균 표면 밀도로 형성되는 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 복수의 제1 개구부의 형상은 원이며,

상기 구경은 상기 원의 직경인 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 복수의 제1 개구부의 형상은 타원이며,

상기 구경은 상기 타원의 단방향 직경인 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 복수의 제1 개구부의 형상은 삼각형 및 사각형중 하나이며,

상기 구경은 상기 삼각형 및 사각형중 하나의 내접원의 직경인 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 복수의 제1 개구부의 형상은 평행사변형이며,

상기 구경은 두 개의 보다 긴 평행변측에 내접하는 원의 직경인 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 전계 방출 디바이스는 Lg/L ≤ 0.75의 관계 - Lg는 상기 게이트 전극의 두께를 나타내고 L은 통상적인 최단 거리를 나타냄 - 를 만족하는 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 방출 물질은 상기 캐소드 상에 평평하게 형성되며, Pd, Cs, LaB₆, 흑연, 탄소 및 다이아몬드로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 전계 방출형 표시 장치.
제9항에 있어서,

상기 기판, 상기 투명판 및 상기 프레임에 의해 형성된 공간은 진공으로 유지되는 것을 특징으로 하는 전계 방출형 표시 장치.