JPH0982215A - 真空マイクロ素子 - Google Patents
真空マイクロ素子Info
- Publication number
- JPH0982215A JPH0982215A JP23221195A JP23221195A JPH0982215A JP H0982215 A JPH0982215 A JP H0982215A JP 23221195 A JP23221195 A JP 23221195A JP 23221195 A JP23221195 A JP 23221195A JP H0982215 A JPH0982215 A JP H0982215A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- porous
- vacuum
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】従来の真空マイクロ素子は、電子を放出するエ
ミッタが先端一点に限られており、エミッタの先端形状
が僅かでも異なってしまうと放出特性が大きく変化して
特性の急激な変化が生じるという問題があり、冗長性に
欠けていた、本発明はこの欠点を克服し、冗長性を富む
ようにした真空マイクロ素子を提供した。 【構成】本発明は先端部が相互に離間されかつ概略平坦
な包絡面を形成し、基底部は電気的に結合された導電性
を有する量子サイズの細線束エミッタと、該細線束の周
囲に電気的に絶縁を保持して配置されたゲート導電層
（３）とを有し、エミッタ開口部（５）の短半径がエミ
ッタ・ゲート金属間の最短距離と等しいかそれ以下であ
ることを特徴とする。
ミッタが先端一点に限られており、エミッタの先端形状
が僅かでも異なってしまうと放出特性が大きく変化して
特性の急激な変化が生じるという問題があり、冗長性に
欠けていた、本発明はこの欠点を克服し、冗長性を富む
ようにした真空マイクロ素子を提供した。 【構成】本発明は先端部が相互に離間されかつ概略平坦
な包絡面を形成し、基底部は電気的に結合された導電性
を有する量子サイズの細線束エミッタと、該細線束の周
囲に電気的に絶縁を保持して配置されたゲート導電層
（３）とを有し、エミッタ開口部（５）の短半径がエミ
ッタ・ゲート金属間の最短距離と等しいかそれ以下であ
ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電界放出型冷陰極を有す
る真空マイクロ素子に関する。
る真空マイクロ素子に関する。
【０００２】
【従来の技術】電界放出型の真空マイクロ素子はその高
速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発発光型のディスプレイの可能性
などから、近年活発に研究開発が行われている。その、
発端となったのは１９６１年のＫ．Ｒ．Ｓｈｏｕｌｄｅ
ｒｓの提案したトンネル効果真空トリオードの提案（Ｍ
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ｕｓｉｎｇ ｅｌｅ
ｃｔｒｏｎ−ｂｅａｍ−ａｃｔｉｖａｔｅｄ ｍａｃｈ
ｉｎｉｎｇ ｔｅｃｈｎｉｑｕｅｓ，Ａｄｖａｎｃｅｓ
ｉｎ Ｃｏｍｐｕｔｅｒｓ Ｖｏｌ ２，ｐ．ｐ．１
３５−２９３）であるが、一般的にこの分野が注目を集
めるに至ったのは同じＳＲＩ（Ｓｔａｎｆｏｒｄ Ｒｅ
ｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ）のＣ．Ａ．Ｓｐｉ
ｎｄｔの薄膜を用いた冷陰極の報告（Ｊ．Ａｐｐｌ．Ｐ
ｈｙｓ．３９，ｐ．３５０４，１９６８）からである。
彼は回転斜め蒸着法と犠牲層エッチングによる巧妙な手
段を用いて、スピント法と呼ばれている現在までにおい
ても最も広く用いられているデバイスの作製方法と構造
の基本を提案・報告している。この方法の概略は図７に
示したように、まず、Ｓｉ基板（１７）に熱酸化膜（１
８）を形成し、これにゲートとなるメタル層として例え
ばＭｏ（１９）を形成し、これをパターニングして開口
部（２０）を形成した後、下地の酸化膜層をエッチング
する。これに儀性層となるメタルとして例えばＡｌ（２
１）を薄く蒸着した後に、エミッタ層を形成するメタル
として例えばＭｏ（２２）を回転斜め蒸着法で蒸着形成
する。蒸着金属は開口部の周囲にも付着するため、開口
部が次第に狭くなり、図のように、円錐型の尖端を持っ
たエミッタ層（２３）が内部に形成される。最後に犠牲
層Ａｌとともにゲート上に付着したよけいなＭｏ層を除
去し、エミッタが完成する。しかし、この技術によると
エミッタは各開口部に１つずつしか形成できず、エミッ
タの密度を高めることは困難であった。また、回転斜め
蒸着を用いるためには基板のサイズに制約があり、大き
な素子を作るのには不向きである。また、エミッタの作
製工程に時間がかかり、しかも、個々の開口部の電子放
出はそれぞれ唯一のエミッタ先端部が損傷したり欠陥を
有していれば全く失われてしまい、欠陥を生じやすい問
題があった。このような問題は実際の応用デバイスを実
現する際に不均一や欠陥として問題を生じる原因となっ
てしまう。
速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発発光型のディスプレイの可能性
などから、近年活発に研究開発が行われている。その、
発端となったのは１９６１年のＫ．Ｒ．Ｓｈｏｕｌｄｅ
ｒｓの提案したトンネル効果真空トリオードの提案（Ｍ
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ｕｓｉｎｇ ｅｌｅ
ｃｔｒｏｎ−ｂｅａｍ−ａｃｔｉｖａｔｅｄ ｍａｃｈ
ｉｎｉｎｇ ｔｅｃｈｎｉｑｕｅｓ，Ａｄｖａｎｃｅｓ
ｉｎ Ｃｏｍｐｕｔｅｒｓ Ｖｏｌ ２，ｐ．ｐ．１
３５−２９３）であるが、一般的にこの分野が注目を集
めるに至ったのは同じＳＲＩ（Ｓｔａｎｆｏｒｄ Ｒｅ
ｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ）のＣ．Ａ．Ｓｐｉ
ｎｄｔの薄膜を用いた冷陰極の報告（Ｊ．Ａｐｐｌ．Ｐ
ｈｙｓ．３９，ｐ．３５０４，１９６８）からである。
彼は回転斜め蒸着法と犠牲層エッチングによる巧妙な手
段を用いて、スピント法と呼ばれている現在までにおい
ても最も広く用いられているデバイスの作製方法と構造
の基本を提案・報告している。この方法の概略は図７に
示したように、まず、Ｓｉ基板（１７）に熱酸化膜（１
８）を形成し、これにゲートとなるメタル層として例え
ばＭｏ（１９）を形成し、これをパターニングして開口
部（２０）を形成した後、下地の酸化膜層をエッチング
する。これに儀性層となるメタルとして例えばＡｌ（２
１）を薄く蒸着した後に、エミッタ層を形成するメタル
として例えばＭｏ（２２）を回転斜め蒸着法で蒸着形成
する。蒸着金属は開口部の周囲にも付着するため、開口
部が次第に狭くなり、図のように、円錐型の尖端を持っ
たエミッタ層（２３）が内部に形成される。最後に犠牲
層Ａｌとともにゲート上に付着したよけいなＭｏ層を除
去し、エミッタが完成する。しかし、この技術によると
エミッタは各開口部に１つずつしか形成できず、エミッ
タの密度を高めることは困難であった。また、回転斜め
蒸着を用いるためには基板のサイズに制約があり、大き
な素子を作るのには不向きである。また、エミッタの作
製工程に時間がかかり、しかも、個々の開口部の電子放
出はそれぞれ唯一のエミッタ先端部が損傷したり欠陥を
有していれば全く失われてしまい、欠陥を生じやすい問
題があった。このような問題は実際の応用デバイスを実
現する際に不均一や欠陥として問題を生じる原因となっ
てしまう。
【０００３】
【発明が解決しようとする課題】上述のような問題は基
本的に従来の電界放出構造においては冗長性が無いこと
は起因する。即ち、電子放出はエミッタの先端一点から
に限定されており、その放出特性は先端の形状に極めて
大きく依存している。この形状と放出特性の強い相関は
例えばＵｔｓｕｍｉらによってＦｉｇｕｒｅ ｏｆ ｍ
ｅｒｉｔとして詳しく報告されている（ＩＥＥＥ Ｔｒ
ａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ−３
８ ｐ．２２７６）。即ち、逆に言えば、素子の放出特
性は、エミッタの先端形状が僅かでも異なってしまえば
大きく変化してしまう。
本的に従来の電界放出構造においては冗長性が無いこと
は起因する。即ち、電子放出はエミッタの先端一点から
に限定されており、その放出特性は先端の形状に極めて
大きく依存している。この形状と放出特性の強い相関は
例えばＵｔｓｕｍｉらによってＦｉｇｕｒｅ ｏｆ ｍ
ｅｒｉｔとして詳しく報告されている（ＩＥＥＥ Ｔｒ
ａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ−３
８ ｐ．２２７６）。即ち、逆に言えば、素子の放出特
性は、エミッタの先端形状が僅かでも異なってしまえば
大きく変化してしまう。
【０００４】本発明ではこのような放出特性に対する素
子構造の厳しい条件を緩和し、特性に対して構造の冗長
性を持たせると共に、結果的に素子全体の特性の均一性
・再現性を向上させることを目的としている。
子構造の厳しい条件を緩和し、特性に対して構造の冗長
性を持たせると共に、結果的に素子全体の特性の均一性
・再現性を向上させることを目的としている。
【０００５】
【課題を解決するための手段】本発明の骨子は、一つの
ゲートに対して極めて微細な寸法を有する多数の電子放
出尖端をほぼ平等の電子放出機会を持つように配置した
ことにある。特に、ポーラスＳｉを用いることによって
ｎｍオーダーの極めて微細な尖端が相互に離間して配置
された表面を用意し、これらの細線束を囲むようにゲー
ト電極を設け、そのエミッタ束の開口部の短半径が細線
束エミッタとゲート電極間の最短距離とほぼ等しいかそ
れ以下であるように配置することによって、細線束エミ
ッタをほぼ均一に駆動でき、均等な放出を引き出すこと
ができる。さらに、望ましくはこの開口部形状が略円形
かストライプ状であり、またゲート電極がエミッタをド
ライブする最小限の領域を除いて絶縁膜で覆われてお
り、またゲート電極に加えて制御電極を積層形成してお
り、さらに、これら電極に加えてアノード電極を一体形
成することなどをもちいている。さらに、ポーラスＳｉ
がポリＳｉから形成されており、このポリＳｉ層をガラ
ス基板などＳｉ以外の基板に形成することを手段として
用いている。また、さらに、ポーラスＳｉ以外に細線束
をその尖端がほぼ平坦な包絡面を形成するように形成で
きる方法であればどのような方法を用いても良く、陽極
酸化多孔質アルミナ、ＬＩＧＡプロセスによる高アスペ
クト比の細孔構造、多孔質セラミックなどを用いてこれ
に導電層をメッキ法などにより形成することによって細
線束を作製しても良い。
ゲートに対して極めて微細な寸法を有する多数の電子放
出尖端をほぼ平等の電子放出機会を持つように配置した
ことにある。特に、ポーラスＳｉを用いることによって
ｎｍオーダーの極めて微細な尖端が相互に離間して配置
された表面を用意し、これらの細線束を囲むようにゲー
ト電極を設け、そのエミッタ束の開口部の短半径が細線
束エミッタとゲート電極間の最短距離とほぼ等しいかそ
れ以下であるように配置することによって、細線束エミ
ッタをほぼ均一に駆動でき、均等な放出を引き出すこと
ができる。さらに、望ましくはこの開口部形状が略円形
かストライプ状であり、またゲート電極がエミッタをド
ライブする最小限の領域を除いて絶縁膜で覆われてお
り、またゲート電極に加えて制御電極を積層形成してお
り、さらに、これら電極に加えてアノード電極を一体形
成することなどをもちいている。さらに、ポーラスＳｉ
がポリＳｉから形成されており、このポリＳｉ層をガラ
ス基板などＳｉ以外の基板に形成することを手段として
用いている。また、さらに、ポーラスＳｉ以外に細線束
をその尖端がほぼ平坦な包絡面を形成するように形成で
きる方法であればどのような方法を用いても良く、陽極
酸化多孔質アルミナ、ＬＩＧＡプロセスによる高アスペ
クト比の細孔構造、多孔質セラミックなどを用いてこれ
に導電層をメッキ法などにより形成することによって細
線束を作製しても良い。
【０００６】
【作用】本発明により、エミッタ電流が従来に比べて安
定し、従来の素子では避けられなかったエミッション電
流のノイズや変動を大幅におさえることができる。ま
た、エミッション電流を増大させることもできる。これ
は、電子の放出される尖端の数が実効的に増加し、しか
もそれらの多くの領域をほぼ均等に駆動することから放
出電流が増し、平均化されることによるものと考えられ
る。また、個々のエミッタ開口部からの放出特性の均一
性・再現性が向上する。すなわち、従来の素子では個々
のエミッタ開口部からの放出は必ずしも均一性が充分で
なかった。これに対して、本発明のエミッタは個々の開
口部からの放出特性の均一性が向上し、試作ロット間で
の再現性も良好であった。これは、上述のように実効的
には個々のエミッタ開口部内に多くの電子放出尖端が形
成されており、個々のエミッタ開口部内でも放出電流は
平均化されているためと考えられる。また、本発明では
ゲート電極への不要なリーク電流がおさえられ、良好な
出力効率が得られる。
定し、従来の素子では避けられなかったエミッション電
流のノイズや変動を大幅におさえることができる。ま
た、エミッション電流を増大させることもできる。これ
は、電子の放出される尖端の数が実効的に増加し、しか
もそれらの多くの領域をほぼ均等に駆動することから放
出電流が増し、平均化されることによるものと考えられ
る。また、個々のエミッタ開口部からの放出特性の均一
性・再現性が向上する。すなわち、従来の素子では個々
のエミッタ開口部からの放出は必ずしも均一性が充分で
なかった。これに対して、本発明のエミッタは個々の開
口部からの放出特性の均一性が向上し、試作ロット間で
の再現性も良好であった。これは、上述のように実効的
には個々のエミッタ開口部内に多くの電子放出尖端が形
成されており、個々のエミッタ開口部内でも放出電流は
平均化されているためと考えられる。また、本発明では
ゲート電極への不要なリーク電流がおさえられ、良好な
出力効率が得られる。
【０００７】
【実施例】本発明の主たる実施例を図１及び図２（図１
（ｆ）の拡大上面図と断面図）に示す。以下図に従って
作製方法を説明する。まず、ｎ型不純物を高濃度ドープ
したＳｉ基板（１）を熱酸化し、表面に厚さ１．５μｍ
の熱酸化膜（２）を形成する（図１ａ）。次に全面にゲ
ート導電層（３）としてＭｏを厚さ０．２μｍスパッタ
形成（図１ｃ）し、さらにこの上にＳｉＮ膜（４）を厚
さ１．０μｍＣＶＤ法により積層（図１ｄ）した。
（ｆ）の拡大上面図と断面図）に示す。以下図に従って
作製方法を説明する。まず、ｎ型不純物を高濃度ドープ
したＳｉ基板（１）を熱酸化し、表面に厚さ１．５μｍ
の熱酸化膜（２）を形成する（図１ａ）。次に全面にゲ
ート導電層（３）としてＭｏを厚さ０．２μｍスパッタ
形成（図１ｃ）し、さらにこの上にＳｉＮ膜（４）を厚
さ１．０μｍＣＶＤ法により積層（図１ｄ）した。
【０００８】次に、これに直径２μｍの円形の開口部を
有するアレイパターンのフォトレジストマスクを形成
し、ＲＩＥ、フッ化アンモンエッチングを用いて積層膜
を順次エッチングし、図１（ｅ）の如くＳｉ表面を露出
（エミッタ開口部（５））させた。次にこれをフッ酸中
で陽極化成することによって図１ｄの如く表面をポーラ
ス化（５）した。陽極化成はフッ酸＋エタノール（２：
３）中で光を照射しながらまたは暗中で行った。電流密
度は２０ｍＡ／ｃｍ2 とし、化成時間は１〜１０秒とし
た。エミッタの先端部の形状のみが先鋭化すれば良く、
化成厚みは５０ｎｍ以上あれば十分である。このように
して得られた素子はゲート電圧印加２０Ｖ以上、アノー
ド電圧印加２００Ｖ（アノードエミッタ表面距離３０μ
ｍ）で１開口部あたり１μＡ以上のアノード電流を示
し、ゲートへのリーク電流はほぼゼロであった。
有するアレイパターンのフォトレジストマスクを形成
し、ＲＩＥ、フッ化アンモンエッチングを用いて積層膜
を順次エッチングし、図１（ｅ）の如くＳｉ表面を露出
（エミッタ開口部（５））させた。次にこれをフッ酸中
で陽極化成することによって図１ｄの如く表面をポーラ
ス化（５）した。陽極化成はフッ酸＋エタノール（２：
３）中で光を照射しながらまたは暗中で行った。電流密
度は２０ｍＡ／ｃｍ2 とし、化成時間は１〜１０秒とし
た。エミッタの先端部の形状のみが先鋭化すれば良く、
化成厚みは５０ｎｍ以上あれば十分である。このように
して得られた素子はゲート電圧印加２０Ｖ以上、アノー
ド電圧印加２００Ｖ（アノードエミッタ表面距離３０μ
ｍ）で１開口部あたり１μＡ以上のアノード電流を示
し、ゲートへのリーク電流はほぼゼロであった。
【０００９】図３にストライプ状の開口部形状（７）を
有する実施例を示す。開口部の幅は２μｍ、ゲート絶縁
膜（２）の厚みは１．５μｍである。また、ゲート導電
層のラインは各々アドレッシング可能であり、各々のエ
ミッタラインを独立に駆動可能である。
有する実施例を示す。開口部の幅は２μｍ、ゲート絶縁
膜（２）の厚みは１．５μｍである。また、ゲート導電
層のラインは各々アドレッシング可能であり、各々のエ
ミッタラインを独立に駆動可能である。
【００１０】図４はゲート導電層（３）に加えてさらに
絶縁層（２ａ）を介して制御電極層（９）を設けた例で
あり、制御電極層（９）面をエミッタに対して負電位と
することによって放出した電子が素子の主面に捕らえら
れることを防ぎ、アノード（図示せず）への電子の捕集
効率を向上させることができる。
絶縁層（２ａ）を介して制御電極層（９）を設けた例で
あり、制御電極層（９）面をエミッタに対して負電位と
することによって放出した電子が素子の主面に捕らえら
れることを防ぎ、アノード（図示せず）への電子の捕集
効率を向上させることができる。
【００１１】図５はガラス基板（１０）上にＭｏ電極層
（１１）を介して形成したポリＳｉ層（１２）をベース
にしてエミッタを形成した実施例である。図示はしてい
ないが、導電層・ポリＳｉ層をストライプ状にパターニ
ングし、エミッタ開口ストライプをこれに直交するよう
に形成することによってアドレッシング可能なアレイを
形成することができる。また、ガラス基板上に形成する
ことにより、Ｓｉウェーハのサイズの制約を取り除き、
より大型のデバイスを実現できる。これにより、大型デ
ィスプレイなどを実現することが可能になる。さらに、
本実施例ではアノード電極層（１３）を一体に形成して
いる。電極上にガラス層を積層し、エミッタ開口部を真
空に引いた上で上にアノードを形成する金属層を静電装
着している。図６のようにこの金属層に換えて、透明電
極と蛍光体層を形成した透明ガラス基板を接着して発行
素子とすることもできる。さらに、ポーラスＳｉ以外に
細線束をその尖端がほぼ平坦な包絡面を形成するように
形成できる方法であればどのような方法を用いても良
く、陽極酸化多孔質アルミナ、ＬＩＧＡプロセスによる
高アスペクト比の細孔構造、多孔質セラミックなどを用
いてこれに導電層をメッキ法などにより形成することに
よって細線束を作成しても良い。
（１１）を介して形成したポリＳｉ層（１２）をベース
にしてエミッタを形成した実施例である。図示はしてい
ないが、導電層・ポリＳｉ層をストライプ状にパターニ
ングし、エミッタ開口ストライプをこれに直交するよう
に形成することによってアドレッシング可能なアレイを
形成することができる。また、ガラス基板上に形成する
ことにより、Ｓｉウェーハのサイズの制約を取り除き、
より大型のデバイスを実現できる。これにより、大型デ
ィスプレイなどを実現することが可能になる。さらに、
本実施例ではアノード電極層（１３）を一体に形成して
いる。電極上にガラス層を積層し、エミッタ開口部を真
空に引いた上で上にアノードを形成する金属層を静電装
着している。図６のようにこの金属層に換えて、透明電
極と蛍光体層を形成した透明ガラス基板を接着して発行
素子とすることもできる。さらに、ポーラスＳｉ以外に
細線束をその尖端がほぼ平坦な包絡面を形成するように
形成できる方法であればどのような方法を用いても良
く、陽極酸化多孔質アルミナ、ＬＩＧＡプロセスによる
高アスペクト比の細孔構造、多孔質セラミックなどを用
いてこれに導電層をメッキ法などにより形成することに
よって細線束を作成しても良い。
【００１２】
【発明の効果】以上のように、本発明を用いることによ
って簡単なプロセスで、均一で再現性の良い放出特性を
有する真空マイクロ素子を得ることができる。また、個
々のエミッタの唯一の尖端に依存することなく、多数の
尖端からの平均的な放出によるため、エミッタ開口部内
に多少の表面損傷やプロセス欠陥があっても細線束内の
他の領域がこれを補って働き、そのエミッタ開口部から
の放出が確保される効果、即ち構造・プロセスに対する
冗長性が得られる。
って簡単なプロセスで、均一で再現性の良い放出特性を
有する真空マイクロ素子を得ることができる。また、個
々のエミッタの唯一の尖端に依存することなく、多数の
尖端からの平均的な放出によるため、エミッタ開口部内
に多少の表面損傷やプロセス欠陥があっても細線束内の
他の領域がこれを補って働き、そのエミッタ開口部から
の放出が確保される効果、即ち構造・プロセスに対する
冗長性が得られる。
【図１】本発明の一実施例を説明するための断面図。
【図２】図１ｆの拡大断面図及び上面図。
【図３】本発明素子のストライプ状の開口部形状を有す
るエミッタの実施例。
るエミッタの実施例。
【図４】本発明素子の制御電極を設けた実施例を示す断
面図。
面図。
【図５】本発明におけるガラス基板上に形成したポリＳ
ｉに形成し、アノード電極を一体形成した実施例を示す
図。
ｉに形成し、アノード電極を一体形成した実施例を示す
図。
【図６】本発明素子の透明電極を形成したガラスをアノ
ードとして接着した実施例示す図。
ードとして接着した実施例示す図。
【図７】スピント法による従来の電界放出素子の作製方
法と構造を示す図。
法と構造を示す図。
１…ｎ型Ｓｉ基板 ２…熱酸化膜 ３…Ｍｏゲート金属層 ４…ＳｉＮ絶縁膜 ５…エミッタ開口部 ６…ポーラスＳｉ層 ７…ストライプ状エミッタ開口部 ８…ストライプ状ゲート導電層 ９…制御電極層 １０…ガラス基板 １１…Ｍｏ電極層 １２…ポリＳｉ層 １３…アノード金属層 １４…ガラスアノード基板 １５…透明電極 １６…蛍光体層
Claims (11)
- 【請求項１】先端部が相互に離間され略平坦な包絡面を
有し、基底部は電気的に結合された導電性を有する量子
サイズの細線束エミッタと、該細線束の周囲に電気的に
絶縁を保持して配置されたゲート導電層とを有し、エミ
ッタ開口部の短半径がエミッタ表面からゲート導電層ま
での最短距離と等しいかそれ以下であることを特徴とし
た真空マイクロ素子。 - 【請求項２】細線束がポーラスＳｉからなることを特徴
とする請求項１記載の真空マイクロ素子。 - 【請求項３】エミッタ開口部が略円形または幅に対して
長さが著しく長いストライプ状であることを特徴とする
請求項１記載の真空マイクロ素子。 - 【請求項４】ゲート導電層の基板主面方向の表面が絶縁
層で覆われていることを特徴とする請求項１記載の真空
マイクロ素子。 - 【請求項５】ゲート導電層に加えて制御電極層が絶縁層
を介して積層形成されていることを特徴とする請求項１
記載の真空マイクロ素子。 - 【請求項６】エミッタから放出電子を受けるアノード電
極層がエミッタ形成面から離間して一体形成されている
ことを特徴とする請求項１記載の真空マイクロ素子。 - 【請求項７】ポーラスＳｉが高濃度にｎ型不純物を含む
Ｓｉから形成されていることを特徴とする請求項２記載
の真空マイクロ素子。 - 【請求項８】ポーラスＳｉがポリＳｉ層から形成されて
いることを特徴とする請求項２記載の真空マイクロ素
子。 - 【請求項９】ポリＳｉ層はガラス基板上に導電層を介し
て形成されていることを特徴とする請求項８記載の真空
マイクロ素子。 - 【請求項１０】細線束がポーラスＳｉ、細孔構造のアク
リル陽極酸化多孔質アルミナ或いは多孔質セラミックに
導電性材料を充填形成し、その後ポーラス層，細孔層或
いは多孔層を除去して形成されたものであることを特徴
とする請求項１記載の真空マイクロ素子。 - 【請求項１１】導電層が電解メッキ，無電解メッキ，有
機金属熱分解法，圧力注入，圧力鋳造或いは電解重合に
よって形成されたものであることを特徴とする請求項１
０記載の真空マイクロ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23221195A JPH0982215A (ja) | 1995-09-11 | 1995-09-11 | 真空マイクロ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23221195A JPH0982215A (ja) | 1995-09-11 | 1995-09-11 | 真空マイクロ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982215A true JPH0982215A (ja) | 1997-03-28 |
Family
ID=16935735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23221195A Pending JPH0982215A (ja) | 1995-09-11 | 1995-09-11 | 真空マイクロ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982215A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1089310A2 (en) * | 1999-09-30 | 2001-04-04 | Kabushiki Kaisha Toshiba | Field emission device |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
-
1995
- 1995-09-11 JP JP23221195A patent/JPH0982215A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1089310A2 (en) * | 1999-09-30 | 2001-04-04 | Kabushiki Kaisha Toshiba | Field emission device |
| EP1089310A3 (en) * | 1999-09-30 | 2002-08-28 | Kabushiki Kaisha Toshiba | Field emission device |
| US6445124B1 (en) | 1999-09-30 | 2002-09-03 | Kabushiki Kaisha Toshiba | Field emission device |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741026B2 (en) | Field emission display including carbon nanotube film and method for fabricating the same | |
| US6097138A (en) | Field emission cold-cathode device | |
| US5534743A (en) | Field emission display devices, and field emission electron beam source and isolation structure components therefor | |
| US5828163A (en) | Field emitter device with a current limiter structure | |
| US7102277B2 (en) | Field emission cold cathode device of lateral type | |
| JP2000285801A (ja) | 電子放出素子の製造方法、該電子放出素子を用いた電子源および画像形成装置 | |
| KR950008758B1 (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| US5847496A (en) | Field emission device including a resistive layer | |
| JP2001229809A (ja) | 電子放出装置及び画像形成装置 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP2002093307A (ja) | 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置 | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2004241161A (ja) | 電子放出源およびその製造方法並びに表示装置 | |
| JPH0982215A (ja) | 真空マイクロ素子 | |
| JPH09283011A (ja) | 電界放出素子及びその製造方法 | |
| JP3156903B2 (ja) | 電界放出型電子源 | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JPH05314891A (ja) | 電界放出冷陰極およびその製造方法 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP4141591B2 (ja) | 表示装置の製造方法 | |
| JPH04284325A (ja) | 電界放出型陰極装置 |