KR20060043044A - 캐소드 기판 및 그 제작 방법 - Google Patents

캐소드 기판 및 그 제작 방법 Download PDF

Info

Publication number
KR20060043044A
KR20060043044A KR1020050014324A KR20050014324A KR20060043044A KR 20060043044 A KR20060043044 A KR 20060043044A KR 1020050014324 A KR1020050014324 A KR 1020050014324A KR 20050014324 A KR20050014324 A KR 20050014324A KR 20060043044 A KR20060043044 A KR 20060043044A
Authority
KR
South Korea
Prior art keywords
insulating layer
emitter
hole
opening
electrode layer
Prior art date
Application number
KR1020050014324A
Other languages
English (en)
Other versions
KR101121195B1 (ko
Inventor
하루히사 나카노
마사키 히라가와
오사무 미우라
히로히코 무라카미
켄수케 오카사카
토모아키 코지마
Original Assignee
가부시키가이샤 아루박
아루바쿠 세이마쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박, 아루바쿠 세이마쿠 가부시키가이샤 filed Critical 가부시키가이샤 아루박
Publication of KR20060043044A publication Critical patent/KR20060043044A/ko
Application granted granted Critical
Publication of KR101121195B1 publication Critical patent/KR101121195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(과제) 게이트 전극을 가지는 종래의 애노드 기판에서는, 에미터에서 방출되는 전자가 확산하므로 전하 주입 효율이 나쁘다. 또한, 각 캐소드 기판 상호 간에 전하 주입 효율이 차이 나기 쉽다.
(해결 수단) 처리기판(11) 상에 차례로 적층한 캐소드 전극층(12), 절연층(14) 및 게이트 전극층(15)을 구비하고, 이 절연층에 형성한 홀(14a)의 저부에 에미터(E)를 마련함과 아울러, 상기 게이트 전극층에 게이트홀 개구부(16)를 형성한다. 이 경우, 게이트홀 개구부를 절연층 홀의 개구 면적보다 작은 면적을 가지는 복수개의 개구(16a)로 구성하고, 각 개구를 에미터에 대향하여 절연층의 홀 바로 위에 밀집시킨다.
캐소드 기판, 캐소드 전극층, 애노드 전극층, 에미터, 촉매층

Description

캐소드 기판 및 그 제작 방법{CATHODE SUBSTRATE AND METHOD OF FABRICATING THE SAME}
도 1은 본 발명의 FED용 캐소드 기판을 개략적으로 설명하는 사시도이다.
도 2a 내지 도 2e는 본 발명의 FED용 캐소드 기판의 제작 순서를 설명하는 도면이다.
도 3은 종래 기술에 따른 FED용 캐소드 기판을 설명하는 도면이다.
도 4a 및 도 4b는 본 발명의 방법으로 제작한 FED용 캐소드 기판의 SEM 사진들이다.
도 5a 및 도 5b는 실시예 1과 비교예 1의 기판을 사용하여 애노드 형광체 기판에 비춘 때의 일화소의 확대 사진들이다.
도 6a 내지 도 6f는 본 발명의 FED용 캐소드 기판의 다른 제작 순서를 설명하는 도면들이다.
<도면 부호의 설명>
1: 캐소드 기판, 11: 유리 기판,
12: 캐소드 전극층, 13 촉매층,
14: 절연층, 14a: 홀,
15: 게이트 전극층, 16: 게이트홀 개구부,
16a: 개구
본 발명은, 예컨대 전자 방출원을 갖는 표시장치용의 캐소드 기판 및 그 제작 방법에 관한 것으로, 특히 그라파이트ㆍ나노파이버(graphiteㆍnanofiber)나 카본ㆍ나노튜브 등의 카본계 에미터 재료를 이용한 전계 전자 방출형 표시장치(FED; Field Emission Display)용의 캐소드 기판 및 그 제작 방법에 관한 것이다.
근래, 전자 방출 전압이 낮아서 화학적 안전성을 가지는 그라파이트ㆍ나노파이버나 카본ㆍ나노튜브 등의 카본계 에미터 재료를 전자 방출원에 이용한 FED가 개발되고 있다. 이 FED에서는, 전자를 방출시키는데 필요한 구동 전압을 낮게 억제하기 위해서, 캐소드 전극, 게이트 전극 및 애노드 전극으로 구성되는 삼극 전계 방출 소자를 이용하는 것이 주류이다.
이 경우, 캐소드 전극층, 절연층 및 게이트 전극층을 처리 기판 상에 차례로 적층하고, 게이트 전극층에 한 개의 게이트홀 개구부를 형성하고, 이 게이트홀 개구부를 통해서 절연층에 게이트홀 개구부 보다 큰 개구 면적을 가지는 홀을 형성한 후, 홀 저부에 촉매층을 마련하고, 이 촉매층 상에 카본계 에미터 재료를 성장시키어 에미터를 구성하여, 캐소드 기판을 얻는 것이 제안되고 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본공개특허평 2OO1-1O2593호 공보 (발명의 상세한 설명 참 조).
그렇지만, 상기에서는, 에미터에 대향하여 절연층 바로 위에 한 개의 게이트홀 개구부를 마련했을 뿐이므로, 구동 전압을 인가하여 에미터에 의해 전자를 방출시키면, 전자는 에미터로부터 게이트 전극을 향해 인출되어 가속되기 때문에, 게이트홀 개구부를 통과한 방출 전자가 확산하는 문제가 있다. 이 경우, 방출 전자가 확산하면, 삼극 전계 방출 소자를 구성하기 위해 대향하여 배치된 애노드 기판(전극)으로의 전하 주입 효율이 나쁘다.
또한, 에미터의 중심부와 그 단부에서는, 게이트 전극까지의 거리가 다르기 때문에, 에미터의 형상이나 치수등의 미소한 차이에 의해, 각 캐소드 기판 상호간에 애노드 기판으로의 전하 주입 효율에 차이가 생기기 쉽다.
따라서, 상기 문제점에 착안하여, 본 발명의 과제는 에미터로부터 방출되는 전자가 확산하는 것을 방지하여 전하 주입 효율이 좋고, 더욱이 각 캐소드 기판 상호간에 전하 주입 효율이 차이 나기 어려운 캐소드 기판 및 그 제작 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명의 캐소드 기판은 처리 기판 상에 차례로 적층한 캐소드 전극층, 절연층 및 게이트 전극층을 구비하고, 이 절연층에 형성한 홀의 저부에 에미터를 마련함과 아울러, 상기 게이트 전극층에 게이트홀 개구부를 형성한 캐소드 기판에 있어서, 상기 게이트홀 개구부를, 상기 절연층의 홀의 개구 면적보다 작은 면적을 가지는 복수개의 개구로 구성하고, 각 개구를 에미터에 대향하여 절연층의 홀 바로 위에 밀집, 바람직하게는 균일하게 밀집시킨 것을 특징으로 한다.
본 발명에 의하면, 게이트홀 개구부를 구성하는 각 개구를, 에미터에 대향하여 절연층의 홀 바로 위에 밀집시키고 있기 때문에, 구동 전압을 인가하여 에미터에 의해 전자를 방출시키면, 전자가 바로 위를 향해 나와 가속되므로, 게이트 전극층의 게이트홀 개구부를 통과한 방출 전자는 확산하지 않고, 또한 에미터 형상이나 치수등의 미소한 차이의 영향은 받기 어려워진다. 이에 더하여, 종래 기술과 비교하여 전자를 방출시키는데 필요한 구동 전압을 낮게 억제할 수 있다.
이 경우, 상기 각 개구의 개구 면적 및 개수의 적어도 하나를 증감시키어, 삼극 전계 방출 소자를 구성하기 위해 대향하여 배치되는 애노드 기판으로의 전하 주입 효율을 변화시키도록 하면 좋다.
더욱이, 상기 에미터를 카본계 에미터 재료로 구성하고, 이 카본계 에미터 재료는 촉매층 상에 성장시킨 것이면 좋다.
상술의 캐소드 기판을 제작하는 방법은, 처리 기판 상에, 캐소드 전극층, 절연층 및 게이트 전극층을 차례로 적층하고, 이 게이트 전극층 상에, 게이트홀 개구부를 형성하기 위한 레지스트 패턴을 마련한 후, 식각(etching)에 의해 복수개의 개구로 된 게이트홀 개구부를 형성하고, 이 게이트홀 개구부를 통해 깊이 방향 및, 폭방향으로 동시에 절연층을 식각하여 하나의 홀을 형성하여 이 홀 바로 위에 게이트홀 개구부의 각 개구를 밀집시키고, 홀의 저부에 에미터를 마련하는 것을 특징으 로 한다.
이 경우, 상기 에미터를 카본계 에미터 재료로 구성하고, 이 카본계 에미터 재료를 성장시킬 때에 촉매로서 작용하는 촉매층을 절연층의 아래 쪽에 미리 형성해 두면 좋다.
한편, 상기 에미터를 카본계 에미터 재료로 구성하고, 이 카본계 에미터 재료를 성장시킬 때에 촉매로서 작용하는 촉매층을 절연층의 식각 후에 리프트 오프법에 따라 형성하고, 화학기상증착(Chemical Vapor Deposition; CVD) 법에 의해 홀 저부에 카본계 에미터를 성장하거나 프린트법에 의해 카본계 에미터를 도포할 수도 있다.
도 1을 참조하여 설명하면, 도면 부호 1은, FED에 이용되는 본 발명의 캐소드 기판을 나타낸다. 캐소드 기판(1)은 처리 기판인 유리 기판(11)을 가지고, 이 유리 기판(11) 상에는 소정 막 두께로, 예컨대 크롬으로 된 캐소드 전극층(모선, 12)이 형성되어 있다. 캐소드 전극층(12)은, 예컨대 유리 기판(11)을 소정 온도(예를 들면, 2OO ℃)로 가열하면서 DC 스퍼터링(sputtering)에 의해 형성된다.
캐소드 전극층(12) 상에는, 예를 들면 Fe, Co 또는 이러한 금속의 적어도 1 종류를 포함한 합금으로 구성된 촉매층(13)이 소정 막 두께(1~5O nm의 범위)로 형성되고, 라인(line) 형상으로 가공되어 있다. 촉매층(13)은, 예를 들면 DC 스퍼터링에 의해 형성된다. 이 촉매층(13) 상에는, 후술의 절연층에 홀을 형성한 후, 공지의 방법으로 그라파이트ㆍ나노 파이버나 카본ㆍ나노 튜브 등의 카본계 에미터 재료(C)를 성장시키어 에미터(E)를 구성한다.
촉매층(13) 상에는, 예컨대 산화실리콘(SiO2)으로 구성된 절연층(14)이 소정 막 두께(예를 들면 3 ㎛)로 형성되어 있다. 절연층(14)은, 성막 후의 절연층(14)의 응력에 의한 파손을 방지할 목적으로, 예컨대 유리 기판(11)을 소정 온도(예를 들면, 30O ℃)로 가열하면서 RF 스퍼터링에 의해 형성된다. 이 절연층(14)을 형성하는 경우, RF 스패터링 시에 유리 기판(11)에 부착하는 먼지(dust)에 의한 핀홀을 방지하기 위해, 여러 차례로 나누어 성막해도 좋다. 이 절연층(14)은, 상기 RF 스퍼터링 이외의 방법, 예컨대 EB 증착법이나 가스 중 증착법으로 형성할 수도 있다.또한, 절연층(14)에는, 카본계 에미터 재료(C)를 성장시키기 위한 촉매층(13)이 노출되도록 홀(14a)이 형성되어 있다. SiO2로 구성된 절연층(14)에서는, 예컨대 에천트(etchant)로서 불화수소산을 사용하여, 절연층(14)을 식각하여 단면이 소정 형상(예를 들면 원형)인 홀(14a)이 형성되어 있다.
이 경우, 후술하는 게이트 전극층에 게이트홀 개구부의 각 개구를 마련한 후, 각 개구를 통해서 깊이 방향 및 폭방향으로 동시에 절연층(14)을 식각하여, 게이트 전극층의 아래 쪽에서 홀이 연결되어 1개로 되도록 홀(14a)이 식각되어 각 개구가 에미터(E)에 대향하여 절연층(14)의 홀(14a) 바로 위에 밀집되도록 하고 있다. 이때, 과식각(overetching) 시간을 제어하면 횡방향의 식각을 진행시킬 수 있다. 더욱이, 절연층(14)의 홀(14a)의 형태나 크기는 게이트홀 개구부의 각 개구의 수나 배치에 의존하여 설계될 수 있다.
절연층(14) 상에는, 예컨대 크롬으로 된 게이트 전극층(15)이 소정 막 두께 (예를 들면, 3OO nm)로 형성되어 있다. 게이트 전극층(15)은, 캐소드 전극층(12)의 경우와 같이, 예컨대 기판을 가열하면서 DC 스퍼터링에 의해 형성된다. 이 게이트 전극층(15)에는, 게이트홀 개구부(16)가 형성된다. 이 게이트 전극층(15)은, 상기 RF 스퍼터링 이외의 방법, 예컨대 EB 증착법이나 가스 중 증착법으로 형성할 수도 있다.
여기서, 종래 기술과 같이, 에미터(E)에 대향하여 절연층(14)의 홀(14a) 바로 위에 한 개의 게이트홀 개구부를 마련한 것 만으로는, 구동 전압을 인가하여 에미터에 의해 전자를 방출하면, 전자는 에미터(E)로부터 게이트 전극을 향해 나와 가속되기 때문에, 게이트홀 개구부를 통과한 방출 전자가 확산한다. 이 경우, 방출 전자가 확산하면, 삼극 전계 방출 소자를 구성하기 위해 대향하여 배치된 애노드 기판(도시하지 않음)으로의 전하 주입 효율이 나쁘다.
거기서, 본 실시의 형태에서는, 게이트홀 개구부(16)를, 절연층(14)의 홀 (14a)의 개구 면적보다 작은 면적을 가지는 복수개의 개구(16a)로 구성하고, 각 개구(16a)를, 에미터(E)에 대향하여 절연층(14)의 홀(14a) 바로 위에 밀집, 바람직하게는 균일하게 밀집시키도록 했다.
각 개구(16a)는, 한 변의 길이 또는 직경이 1~3 ㎛의 대략 정방형 또는 대략 원형으로 형성되고, 각 개구(16a) 상호간의 간격은 O.5~2 ㎛의 범위로 설정되며, 2~5O 개의 범위로 형성된다. 이 경우, 절연층(14)의 홀(14a)의 개구 면적에 대해서, 각 개구(16a)의 면적의 총합이 5O~9O %가 되도록 하는 것이 바람직하다.
각 개구(16a) 면적의 총합이 5O~9O %의 범위를 벗어나 면적이 작으면 애노드 기판에의 전하 주입 효율이 나빠지고, 이와 달리 면적이 크면 전자 확산과 에미터의 미소한 차이의 영향이 나타난다. 또한, 게이트 전극이 변형해 버릴 가능성이 있다. 각 개구(16a)는, 예컨대 포토리소그래피(photolithography)법으로, 소정의 레지스트 패턴을 게이트 전극층(15) 상에 전사하고, 습식 식각 또는 건식 식각에 의하여 형성된다.
이것에 의해, 구동 전압을 인가하여 에미터(E)에 의해 전자를 방출시키면, 전자가 바로 위를 향해 나와 가속되므로, 게이트 전극층(15)의 게이트홀 개구부(16)의 각 개구(16a)를 통과한 방출 전자는 확산하지 않고, 또한 에미터(E)의 미소한 차이의 영향을 받기 어려워진다. 이 경우, 각 개구(16a)의 개구 면적 및 개구의 개수의 적어도 하나를 증감시키는 것으로 애노드 기판에의 전하 주입 효율을 변화시킬 수 있다.
더욱이, 본 실시의 형태에서는 FED용의 캐소드 기판(1)에 대해 설명했지만, 이것에 한정하는 것은 아니고, 본 발명의 캐소드 기판(1)은 넓게 일반의 전자 방출원으로서 이용할 수 있다.
(실시예 1)
도 2a 내지 도 2e는, 본 발명의 FED용 캐소드 기판(1)의 제작 방법에 있어서 각 프로세스를 개략적으로 설명하는 도면들이다.
도 2a에 나타낸 바와 같이, 유리 기판(11) 상에, 1OO ㎚의 막 두께로 크롬으로 된 캐소드 전극층(12)을, 유리 기판을 2OO ℃로 가열하며서 DC 스퍼터링에 의해 형성하고, 이 캐소드 전극층(12) 상에, 연속하여 Fe 합금으로 된 카본계 에미터 재 료 성장용의 촉매층(13)을 25 ㎚의 막 두께로 형성했다.
그 다음에, SiO2로 된 절연층(14)을 375 ℃의 기판 가열을 실시하면서 RF 스퍼터링에 의해 3 ㎛의 막 두께로 형성했다. 그 다음에, 크롬으로 된 게이트 전극층(15)을, 캐소드 전극층(12)의 경우와 같이, 유리 기판(11)을 2OO ℃로 가열하면서 DC 스퍼터링에 의해 3OO ㎚의 막 두께로 형성했다.
그 다음에, 도 2b에 나타낸 바와 같이, 포토리소그래피법을 이용하여, 게이트 전극층(15) 상에, 약 1 ㎛의 두께로 레지스트 패턴(17)을 형성하고, 도 2c에 나타낸 바와 같이, 식각에 의해 게이트홀 개구부(16)를 형성했다. 이 경우, 레지스트재로서 전자빔 노광 장치용의 것을 이용하고 황산 세륨 암모늄 용액을 사용한 습식 식각에 의해 19개의 정방형 개구(16a)를 격자모양으로 형성했다. 또한, 각 개구(16a)의 한 변을 약 1 ㎛, 각 개구 상호간의 간격을 약 1 ㎛로 제작하고, 과식각에 의해 한 변 약 1.2 ㎛, 각 개구 상호간의 간격 O.8 ㎛가 되었다.
그 다음에, 도 2d에 나타낸 바와 같이, 게이트홀 개구부(16)의 각 개구(16a)를 이용하여, 에천트로서 불산을 사용하고 각 개구(16a)가 절연층(14)의 홀(14a) 바로 위에 밀집하도록 절연층(14)을 습식 식각하여, 1 개의 단면이 대략 원형인 홀(14a)을 형성한 후, 레지스트 패턴(17)을 제거했다. 이 경우, 홀(14a)의 개구 상부의 직경은 약 16 ㎛로 했다. 그 다음에, 도 2e에 나타낸 바와 같이, 게이트홀 개구부(16)의 각 개구(16a)를 통해서, 촉매층(13) 상에, 공지의 방법으로 카본ㆍ나노튜브(C)를 성장시키어 에미터(E)를 마련하고, 캐소드 기판(1)을 얻었다.
(비교예 1)
비교예로서 도 3에 나타낸 바와 같이, 상기 실시예 1과 같은 조건으로 유리 기판(11) 상에, 캐소드 전극층(12), 촉매층, 절연층(14) 및 게이트 전극층(15)을 형성했다. 그 다음에, 상기 실시예 1과 같은 방법으로, 직경이 1O ㎛인 한 개의 게이트홀 개구부(20)를 형성한 후, 절연층(14)을 식각하여 개구 상부의 직경이 약 16 ㎛인 홀(14a)을 형성했다. 그 다음에, 촉매층 상에, 공지의 방법으로 카본ㆍ나노튜브를 성장시키어 에미터(E)를 마련하고, 캐소드 기판(10)을 얻었다.
도 4a 및 도 4b는, 실시예 1 기재의 상기 순서로 제작한 캐소드 기판(1)의 평면 및 단면에 대한 SEM 사진들이다. 이것에 의하면, 절연층(14) 상에, 상기 개구 면적 및 간격으로 게이트홀 개구부(16)를 구성하는 각 개구(16a)가 형성되어 있는 것을 알 수 있다(도 4a 참조). 또한, 각 개구(16a)를 통해서 카본ㆍ나노튜브를 성장시킬 수 있는 것을 알 수 있다(도 4b 참조).
이 경우, 비교예 1의 것에서는 전자를 방출시키는데 필요한 구동 전압이 약 6O V 이었지만, 실시예 1의 것은 약 20 V로, 구동 전력을 낮게 억제할 수 있었다. 도 5a 및 도 5b는 각각 실시예 1과 비교예 1의 구조에 대해, 애노드 형광체에 비춘 한 화소의 확대 사진으로, 도 5a는 실시예 1이고, 도 5b는 비교예 1이다. 이것에 의하면, 전자의 확산에 대해서도, 실시예 1의 것은 비교예 1의 것과 비교하여 약 반으로 억제할 수 있었다는 것을 알 수 있다.
(실시예 2)
본 실시예 2에서는, 상기 실시예 1과 비교하여, 촉매층(13)을, 절연층(14)에 서 홀(14a)의 식각 후에, RF 스퍼터법에 따라 홀(14a)의 저부에 형성한 점이 다르다. 이 경우, 도 6a 내지 도 6f를 참조하여 설명하면, 상기 실시예 1과 같은 방법으로, 캐소드 전극층(모선, 12)을 마련한 유리 기판(11) 상에 절연층(14) 및 게이트 전극층(15)을 차례로 형성한다(도 6a 참조).
그 다음에, 포토리소그래피법으로, 소정의 레지스터 패턴(17)을 게이트 전극층(15) 상에 전사하고(도 6b 참조), 건식 식각에 의해 게이트홀 개구부(16)의 각 개구(16a)를 형성한다(도 6c 참조). 그 다음에, 상기와 같이, 절연층(14)을 습식 식각하여 한 개의 홀(14a)을 형성하고(도 6d 참조), 홀(14a)의 저부에 카본계 에미터 재료 성장용의 촉매층(13)을 RF 스퍼터법에 의해 성막한다(도 6e 참조). 그 다음에, 레지스트 패턴(16) 및 그 위에 부착한 촉매층(13)을 제거하고, 홀(14a)의 저부에 남은 촉매층(13) 상에 카본계 재료를 성장시키어 에미터(E)를 구성한다.
이 실시예 2 기재의 순서로 캐소드 기판(1)을 제작해도, 절연층(14) 상에 소정 개구 면적 및 간격으로 형성한 게이트홀 개구부(16)의 각 개구(16a)를 통해서, 촉매층을 마련하여 카본ㆍ나노튜브를 성장시킬 수 있었다. 이 경우, 상기 실시예 1 과 같이, 전자를 방출시키는데 필요한 구동 전압을 낮게 억제할 수 있고, 전자의 확산도 억제할 수 있었다.
이상 설명한 것처럼, 본 발명의 캐소드 기판은 에미터로부터 방출되는 전자가 확산하는 것을 방지하여 전하 주입 효율이 좋고, 더욱이 각 캐소드 기판 상호간의 전하 주입 효율이 차이 나기 어려운 효과를 갖는다.

Claims (6)

  1. 처리기판 상에 차례로 적층한 캐소드 전극층, 절연층 및 게이트 전극층을 구비하고, 이 절연층에 형성한 홀의 저부에 에미터를 마련함과 아울러, 상기 게이트 전극층에 게이트홀 개구부를 형성한 캐소드 기판에 있어서, 상기 게이트홀 개구부를 상기 절연층의 홀의 개구 면적보다 작은 면적을 가지는 복수개의 개구로 구성하고, 각 개구를 에미터에 대향하여 절연층의 홀 바로 위에 밀집시킨 것을 특징으로 하는 캐소드 기판.
  2. 청구항 1에 있어서,
    상기 각 개구의 개구 면적 및 개수의 적어도 하나를 증감시키어, 삼극 전계 방출 소자를 구성하기 위하여 대향하여 배치되는 애노드 기판으로의 전하 주입 효율을 변화시키도록 한 것을 특징으로 하는 캐소드 기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 에미터를 카본계 에미터 재료로 구성하되, 이 카본계 에미터 재료는 촉매층 상에 성장된 것을 특징으로 하는 캐소드 기판.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 캐소드 기판을 제작하는 방법에 있어서,
    처리 기판상에, 캐소드 전극층, 절연층 및 게이트 전극층을 차례로 적층하고,
    이 게이트 전극층 상에, 게이트홀 개구부를 형성하기 위한 레지스트 패턴을 마련한 후, 식각에 의해 복수개의 개구로 된 게이트홀 개구부를 형성하고,
    이 게이트홀 개구부를 통해 깊이 방향 및 폭 방향으로 동시에 절연층을 식각하여 하나의 홀을 형성함으로써 이 홀 바로 위에 게이트홀 개구부의 각 개구를 밀집시키고,
    홀의 저부에 에미터를 마련하는 것을 특징으로 하는 캐소드 기판을 제작하는 방법.
  5. 청구항 4에 있어서,
    상기 에미터를 카본계 에미터 재료로 구성하되, 이 카본계 에미터 재료를 성장시킬 때에 촉매로서 작용하는 촉매층을 절연층의 아래 쪽에 미리 형성하는 것을 특징으로 하는 캐소드 기판을 제작하는 방법.
  6. 청구항 4에 있어서,
    상기 에미터를 카본계 에미터 재료로 구성하되, 이 카본계 에미터 재료를 성장시킬 때에 촉매로서 작용하는 촉매층을, 절연층의 식각 후에, 리프트 오프법에 따라 형성하고, 화학기상증착법에 의해 홀 저부에 카본계 에미터를 성장하거나, 혹은 프린트법에 의해 카본계 에미터를 도포하는 것을 특징으로 하는 캐소드 기판을 제작하는 방법.
KR1020050014324A 2004-03-01 2005-02-22 캐소드 기판 및 그 제작 방법 KR101121195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00056624 2004-03-01
JP2004056624A JP4456891B2 (ja) 2004-03-01 2004-03-01 カソード基板及びその作製方法

Publications (2)

Publication Number Publication Date
KR20060043044A true KR20060043044A (ko) 2006-05-15
KR101121195B1 KR101121195B1 (ko) 2012-03-23

Family

ID=35031716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014324A KR101121195B1 (ko) 2004-03-01 2005-02-22 캐소드 기판 및 그 제작 방법

Country Status (5)

Country Link
US (2) US20050230750A1 (ko)
JP (1) JP4456891B2 (ko)
KR (1) KR101121195B1 (ko)
CN (1) CN100477060C (ko)
TW (1) TW200531116A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833639B2 (ja) * 2005-11-09 2011-12-07 株式会社アルバック カソード基板及びその作製方法、並びに表示素子及びその作製方法
JP4755898B2 (ja) * 2005-12-28 2011-08-24 株式会社アルバック カソード基板の作製方法及び表示素子の作製方法
CN102034664A (zh) * 2009-09-30 2011-04-27 清华大学 场发射阴极结构及场发射显示器
DE102010000895B4 (de) * 2010-01-14 2018-12-27 Robert Bosch Gmbh Verfahren zum Herstellen eines Durchkontaktes eines Halbleiterbauelements mit einem umgebenden ringförmigen Isolationsgraben und entsprechendes Halbleiterbauelement
JP5590125B2 (ja) * 2010-08-05 2014-09-17 富士通株式会社 半導体装置の製造方法
CN101908457B (zh) * 2010-08-27 2012-05-23 清华大学 金属栅网及场发射装置和场发射显示器
US10658144B2 (en) * 2017-07-22 2020-05-19 Modern Electron, LLC Shadowed grid structures for electrodes in vacuum electronics
CN110767519B (zh) * 2019-10-21 2022-03-04 中国电子科技集团公司第十二研究所 一种场发射电子源结构及其形成方法、电子源、微波管
CN114525498B (zh) * 2022-03-07 2022-11-01 苏州迈为科技股份有限公司 下垂罩板及带有该下垂罩板的pecvd设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252545B2 (ja) * 1993-07-21 2002-02-04 ソニー株式会社 電界放出型カソードを用いたフラットディスプレイ
US5621272A (en) * 1995-05-30 1997-04-15 Texas Instruments Incorporated Field emission device with over-etched gate dielectric
US5710483A (en) * 1996-04-08 1998-01-20 Industrial Technology Research Institute Field emission device with micromesh collimator
FR2756969B1 (fr) * 1996-12-06 1999-01-08 Commissariat Energie Atomique Ecran d'affichage comprenant une source d'electrons a micropointes, observable a travers le support des micropointes, et procede de fabrication de cette source
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
JP2000260299A (ja) * 1999-03-09 2000-09-22 Matsushita Electric Ind Co Ltd 冷電子放出素子及びその製造方法
JP2001256884A (ja) * 2000-03-10 2001-09-21 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
US6448701B1 (en) * 2001-03-09 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Self-aligned integrally gated nanofilament field emitter cell and array
JP2002334673A (ja) * 2001-05-09 2002-11-22 Hitachi Ltd 表示装置

Also Published As

Publication number Publication date
JP2005251430A (ja) 2005-09-15
CN100477060C (zh) 2009-04-08
JP4456891B2 (ja) 2010-04-28
CN1664972A (zh) 2005-09-07
US20090325452A1 (en) 2009-12-31
KR101121195B1 (ko) 2012-03-23
TW200531116A (en) 2005-09-16
TWI359436B (ko) 2012-03-01
US20050230750A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
KR101121195B1 (ko) 캐소드 기판 및 그 제작 방법
JP3497740B2 (ja) カーボンナノチューブの製造方法及び電界放出型冷陰極装置の製造方法
KR20010068652A (ko) 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
KR20060032402A (ko) 카본나노튜브 에미터 및 그 제조방법과 이를 응용한전계방출소자 및 그 제조방법
KR100449071B1 (ko) 전계 방출 소자용 캐소드
JP2004241161A (ja) 電子放出源およびその製造方法並びに表示装置
US7138759B2 (en) Electron-emitting device, electron source, and image display apparatus
KR100415597B1 (ko) 전계방출소자와 그 제조방법
KR100372020B1 (ko) 카본 나노튜브 - 전계방사 디스플레이의 제조방법
US20050001536A1 (en) Field emission electron source
JP4990555B2 (ja) カソード基板及び表示素子
JP4755898B2 (ja) カソード基板の作製方法及び表示素子の作製方法
JP4568090B2 (ja) 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法
JP2009199939A (ja) 電子放出装置及び電子放出装置の製造方法
KR100317362B1 (ko) 전계방출소자 및 그 제조방법
JP5007037B2 (ja) カソード基板の作製方法及び表示素子の作製方法
KR101024594B1 (ko) 나노 핀 어레이의 제조방법 및 나노 핀 어레이를 이용한 전자방출소자
JPH05242797A (ja) 電子放出素子の製造方法
KR100374790B1 (ko) 3극 탄소 나노튜브 전계방출 표시 소자의 구조체 및 그제조방법
JP2010092885A (ja) カソード基板及びその作製方法
JP4607513B2 (ja) カソード基板及びこのカソード基板の作製方法。
JP2007172925A (ja) 電子放出素子、およびこれを用いた電界放出型ディスプレイ
KR100290139B1 (ko) 전계방출팁제조방법및그를이용한전계방출소자
KR20030080767A (ko) 네거티브 홀 형성 방법 이 홀을 갖는 전계 방출 표시 소자
JP2004342604A (ja) 電界放出型電子源

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 9