KR101157215B1

KR101157215B1 - 전계방출 표시장치와 그 제조방법

Info

Publication number: KR101157215B1
Application number: KR1020110025131A
Authority: KR
Inventors: 이춘래; 김학웅
Original assignee: 주식회사 에스엔디스플레이
Priority date: 2010-12-01
Filing date: 2011-03-22
Publication date: 2012-06-20
Also published as: KR20120060130A

Abstract

본 발명은 전자 방출원으로서 탄소나노튜브(CNT)를 이용한 전계방출 표시장치에 관한 것으로, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함하여 기판 상에 형성되는 캐소드전극; 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함하여 상기 캐소드전극 상에 형성되는 확산 차단층; 니켈(Ni)을 포함하여 상기 확산 차단층 상에 형성되는 씨드 금속층; 상기 씨드 금속층 상에 형성된 탄소나노튜브들; 상기 탄소나노튜브들이 매립되도록 상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 형성되는 절연층; 및 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함하여 상기 절연층 상에 형성된 게이트전극을 포함한다.

Description

전계방출 표시장치와 그 제조방법{Field Emission Display and Fabricating Method thereof}

본 발명은 전자 방출원으로서 탄소나노튜브(Carbon Nano Tube, 이하 "CNT"라 함)를 포함한 전계방출 표시장치에 관한 것이다.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계발광소자(Electroluminescence Device), 전계 방출 표시장치(Field Emission Display, FED) 등이 있다.

전계방출 표시장치(FED)는 캐소드 전극 위에 일정한 간격으로 배열된 전자 방출원(Field Emitter)과 게이트전극 사이에 전기장을 형성하여 전자 방출원으로부터 전자의 방출을 유도하고, 이 전자를 애노드 전극 상의 형광물질에 충돌시킴으로써 화상을 표시한다. 이러한 전계방출 표시장치는 경박단소에 유리하고, 광시야각, 낮은 소비전력 등의 장점으로 인하여 액정표시소자, 플라즈마 디스플레이 패널 등과 함께 차세대 표시장치로 주목받아 왔다.

미국의 Micron, TI, Pixtec 등은 저전압 전계방출 표시장치의 상용화를 위해 노력해 왔으나, 저 전압용 형광체 개발과 소자 신뢰성 확보에 실패 하여 전계방출 표시장치의 개발을 포기하였다. 미국의 Candescent, 일본의 Sony, 한국의 삼성 SDI, 엘지전자(LGE) 등은 고전압 FED의 상용화 개발을 시도 했으나, 경제성이 있는 포커싱 기구 개발과 소자 구조 개발에 실패하여 전계방출 표시장치의 개발을 포기하였다.

최근, 대만의 ITRI, 한국의 삼성 SDI, 미국의 cDream 등에서 종래의 몰리브덴 방출 콘(Molybdenum Emission Cone) 대신에 탄소나노튜브(CNT)를 에미터(Emitter)로 이용하여 기존 기술의 문제점들을 해결하려 하였지만, 역시 기존 기술의 문제를 극복하지 못하여 전계방출 표시장치의 상용화 개발을 포기 하였다.

일본의 Canon/Toshiba 에서 합작으로 SED 기술을 이용하여 FED를 상용화하려고 시도하고 있으나, 전자 방출 효율의 불 균일과 에미터(Emitter) 제작 난이성 및 포커싱 기구 개발과 소자 구조 개발에 실패하여 상용화에 실패하였다.

미국의 cDream 사에서 본원 출원인이 주도 하여 탄소나노튜브(CNT)를 에미터로 이용하여 TFT-LCD 생산 라인을 그대로 사용할 수 있는 전계방출 표시장치를 개발하고자 했으나 탄소나노튜브(CNT)의 문턱전압(Threshold Voltage, Vth)을 목표했던 수준까지 낮추는데 실패하여 개발을 포기하였다.

본원 출원인은 기존의 TFT-LCD 생산 라인을 그대로 이용하면서 탄소나노튜브(CNT)의 문턱 전압을 충분히 낮출 수 있는 구조(대한민국 특허 10-0871892, 등록일자 : 2008. 11. 27.)를 개발한 바 있다. 대한민국 특허 10-0871892를 통해 제안된 전계방출 표시장치의 제조 공정에서 니켈(Nickel)을 식각하는 과정 중에 산화인듐주석(ITO)의 부식되는 문제가 나타났고, 총 소요 공정수가 기존의 TFT-LCD의 마스크 공정수(Mask Step) 보다 많아져서 제조 공정이 복잡하고, 기존 TFT-LCD 대비 제조 공정 경쟁력이 떨어진다고 평가되었다.

대한민국 특허 10-0871892를 통해 제안된 전계방출 표시장치는 탄소나노튜브(CNT)의 성장 공정에서 씨드 금속(Seed Metal)인 니켈(Nikel)이 차광층인 몰리브덴/알루미늄(Mo/Al) 층에 확산(Diffusion)되어 결국, 씨드 금속층이 거의 남아 있지 않게 되어 탄소나노튜브(CNT)의 성장이 어려운 문제가 나타났다. 이러한 문제로 인하여, 대한민국 특허 10-0871892를 통해 제안된 전계방출 표시장치에 대한 실용화가 보류되었다.

본 발명은 기존의 TFT-LCD 생산 라인에서 제조가 가능하고 문턱전압을 낮출 수 있으며, 공정 수와 공정 난이도를 줄이고 공정 중에 씨드 금속이 사라지는 현상을 방지할 수 있는 전계방출 표시장치와 그 제조방법을 제공한다.

본 발명의 전계방출 표시장치는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함하여 기판 상에 형성되는 캐소드전극; 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함하여 상기 캐소드전극 상에 형성되는 확산 차단층; 니켈(Ni)을 포함하여 상기 확산 차단층 상에 형성되는 씨드 금속층; 상기 씨드 금속층 상에 형성된 탄소나노튜브들; 상기 탄소나노튜브들이 매립되도록 상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 형성되는 절연층; 및 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함하여 상기 절연층 상에 형성된 게이트전극을 포함한다.

상기 탄소나노튜브들의 상단은 상기 게이트전극이 제거된 게이트홀을 통해 노출된다.

상기 절연층은 산화 실리콘, 질화 실리콘, 아크릴 또는 이의 혼합물중 어느 하나를 포함하고, 상기 게이트홀에서 그 표면이 5μm 이하의 깊이로 파여진다.

상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀 아래에만 노출된다.

상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀과 그 주변 영역을 포함한 일정 영역에 형성된다.

상기 캐소드전극의 두께는 1000Å~4000Å 사이의 두께이고, 상기 확산 차단층의 두께는 500Å ~ 4000Å 사이의 두께이고, 상기 씨드 금속층의 두께는 50Å ~ 200Å 사이의 두께이고, 상기 탄소나노튜브들의 높이는 2μm ~ 20μm 사이의 높이이고, 상기 절연층의 두께는 0.2μm ~ 20μm 사이의 두께이고, 상기 게이트전극의 두께는 1000Å~4000Å 사이의 두께이며, 상기 탄소나노튜브들의 최상단은 상기 절연층에서 가장 두꺼운 부분의 표면 또는 그 이하에 위치한다.

상기 탄소나노튜뷰들의 구조는 원기둥 형태의 튜브 구조 또는, 상단으로 갈수록 직경이 작아지는 원뿔형의 팁 구조이다.

본 발명의 실시예에 따른 전계방출 표시장치의 제조방법은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함한 캐소드전극을 기판 상에 형성하고 상기 캐소드전극을 패터닝하는 단계; 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함한 확산 차단층과, 니켈(Ni)을 포함한 씨드 금속층을 상기 캐소드전극 상에 적층하고, 상기 확산 차단층과 상기 씨드 금속층을 패터닝하는 단계; 상기 씨드 금속층 상에 탄소나노튜브들을 성장시키는 단계; 상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 절연층을 형성하여 상기 상기 탄소나노튜브들을 상기 절연층으로 매립하는 단계; 및 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함한 게이트전극을 상기 절연층 상에 형성하고, 상기 게이트전극을 패터닝하여 상기 탄소나노튜브들의 상단이 노출되는 게이트홀을 형성하는 단계를 포함한다.

본 발명의 다른 실시예에 따른 전계방출 표시장치의 제조방법은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함한 캐소드전극을 기판 상에 형성하고 상기 캐소드전극을 패터닝하는 단계; 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함한 확산 차단층과, 니켈(Ni)을 포함한 씨드 금속층을 상기 캐소드전극 상에 적층한 후에, 상기 씨드 금속층 상에 포토레지스트를 도포하고 포토리소그래피 공정을 실시하여 포토레지스트 패턴을 상기 씨드 금속층 상에 형성하고 상기 확산 차단층과 상기 씨드 금속층을 패터닝하는 단계; 상기 포토레지스트 패턴이 잔류한 상태에서 상기 씨드 금속층 상에 탄소나노튜브들을 성장시키는 단계; 상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 절연층을 형성하여 상기 탄소나노튜브들을 상기 절연층으로 매립하는 단계; 및 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함한 게이트전극을 상기 절연층 상에 형성하고, 상기 게이트전극을 패터닝하여 상기 탄소나노튜브들의 상단이 노출되는 게이트홀을 형성하는 단계를 포함한다.

본 발명은 탄소나노튜브들을 절연층에 매립하여 대한민국 특허 100871892에서 제안된 구조에서 ITO 전극패턴을 제거하여 탄소나노튜브들의 문턱전압을 낮추고 기존의 TFTLCD 생산 라인을 이용하여 제조가 가능함은 물론, 공정 수와 공정 난이도를 줄일 수 있다. 나아가, 본 발명은 캐소드전극과 씨드 금속층 사이에 확산 차단층을 개재함으로써 씨드 금속이 다른 금속으로 확산되어 사라지는 현상을 방지 하여 탄소나노튜브들의 성장을 안정적으로 수행할 수 있음으로 생산수율을 혁신적으로 높일 수 있다. 더 나아가, 본 발명에서 확산 방지층으로서 실리콘(Si) 이나 그 화합물을 사용하면, 탄소나노튜브들(CNT)의 성장을 상단으로 갈수록 뾰족해지는 콘(Cone) 형태로 유도함으로써 전자 방출을 효율을 극대화할 수 있고, 씨드 금속층 상에 포토레지스트(PR)를 잔류시킨 상태에서 PECVD 공정으로 탄소나노튜브들(CNT)을 성장시킴으로써 포토레지스트(PR)의 탄소 성분이 탄소나노튜브들(CNT)의 성장 촉매로 작용하게 한다. 그 결과, 본 발명은 포토레지스트(PR)의 탄소 성분을 탄소나노튜브들(CNT)의 성장 촉매로 이용함으로써 탄소나노튜브들(CNT)의 성장 속도를 빠르게 할 수 있다.

도 1은 본 발명의 실시예에 따른 전계방출 표시장치의 전극 배치를 보여 주는 평면도이다.
도 2는 도 1에서 선 "I-I'"을 따라 절취하여 본 발명의 제1 실시예에 따른 전계방출 표시장치의 단면 구조를 보여 주는 단면도이다.
도 3은 본 발명의 실시예에 따른 전계방출 표시장치의 구동특성을 보여주는 게이트전극과 캐소드전극 간 전류-전압 특성 그래프이다.
도 4a 내지 도 4f는 도 2에 도시된 전계방출 표시장치의 제조방법을 단계적으로 보여 주는 단면도들이다.
도 5는 도 1에서 선 "I-I'"을 따라 절취하여 본 발명의 제2 실시예에 따른 전계방출 표시장치의 단면 구조를 보여 주는 단면도이다.
도 6a 내지 도 6f는 도 5에 도시된 전계방출 표시장치의 제조방법을 단계적으로 보여 주는 단면도들이다.
도 7a 내지 도 7d는 본 발명의 제3 실시예에 따른 전계방출 표시장치의 제조 방법을 단계적으로 보여 주는 단면도들이다.
도 8a 내지 도 8d는 본 발명의 제4 실시예에 따른 전계방출 표시장치의 제조 방법을 단계적으로 보여 주는 단면도들이다.
도 9a 및 도 9b는 본 발명의 실시예에 따른 전계방출 표시장치에서 탄소나노튜브들의 구조를 보여 주는 사시도들이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 전계방출 표시장치는 전자방출공간을 사이에 두고 대향하는 상부 기판(SUBSU) 및 하부 기판(SUBSL)을 구비한다. 상부 기판(SUBSU)과 하부 기판(SUBSL)은 유리기판, 세라믹기판 또는 플라스틱기판 등에서 선택될 수 있고 전자방출공간을 사이에 두고 밀봉제(Sealant)로 기밀 봉지된다.

상부 기판(SUBSU)에는 애노드전극(AE)이 형성되고, 애노드전극(AE) 위에는 형광체(PHOS)가 형성된다. 애노드전극(AE)은 대략 +10KV 정도의 정극성 전압이 인가된다. 이러한 상부 기판(SUBSU)은 일반적인 전계방출 표시장치의 상판 구조와 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다.

하부 기판(SUBSL)에는 캐소드전극(CE), 확산 차단층(BAR), 씨드 금속층(SEED), 탄소나노튜브(CNT), 절연층(GI), 게이트전극(GE) 등이 형성된다.

캐소드전극들(CE)과 그 캐소드전극들(CE)을 연결하는 캐소드 버스 라인들(CBL)은 하부 기판(SUBSL) 상에 형성되고, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중에서 하나 이상의 금속을 포함한다. 씨드 금속층(SEED)은 니켈(Ni)을 포함한다. 확산 차단층(Barrier metal, BAR)은 캐소드전극(CE)과 씨드 금속층(SEED) 사이에 형성되어 씨드 금속이 확산되지 않은 금속 예를 들어, 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta) 중 하나 이상의 금속 또는 그들의 합금이나 혼합물, 또는 실리콘(Si)이나 실리콘 화합물을 포함한다. 게이트전극(GE)은 절연막(GI) 상에 형성된다. 게이트전극들(GE)과 그 게이트전극들(GE)을 연결하는 게이트 버스 라인(GBL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중에서 하나의 이상의 금속을 포함하고, 게이트홀(GHALL)이 형성되도록 부분적으로 식각된다. 캐소드 버스 라인들(CBL)과 게이트 버스 라인들(GBL)은 직교한다.

탄소나노튜브들(CNT)은 씨드 금속층(SEED)으로부터 수직으로 게이트 절연층 보다 더 높은 크기로 성장된다. 탄소나노튜브들(CNT)은 게이트전압과 캐소드전압의 전압차(Vgc)가 자신의 문턱전압 이상일 때 전자를 방출하는 에미터 역할을 한다.

절연층(GI)은 스핀 코팅 또는 화학적 기상 증착이 가능한 무기 절연물질 또는 유기 절연물질을 포함한다. 절연층(GI)의 위로 노출된 탄소 나노튜브들(CNT)의 상단은 절연층 형성 후에 드라이 에칭(Dry Etching) 또는 에싱(Ashing)등의 방법을 통해 그 높이가 절연층(GI)의 표면과 같거나 그 이하가 되도록 절단 된다. 절연층(GI)은 게이트전극(GE)이 제거된 게이트홀(GHALL) 내에서 그 상면이 소정 깊이로 식각된다. 따라서, 절연층(GI)의 식각 공정을 통해 형성된 게이트홀(GHALL) 내에서 탄소나노튜브들(CNT)의 상단이 노출된다. 탄소나노튜브들(CNT)에서 상단 아래 부분들은 절연층(GI) 내에 위치하여 노출되지 않는다. 이렇게 절연층(GI)으로 탄소나노튜브들(CNT)의 일부를 매립하면 탄소나노튜브(CNT)의 전자 방출 문턱전압을 낮출 수 있다.

본 발명은 TFTLCD 생산라인의 RF PECVD(Radio Frequency Plasma Enhanced Chemical Vapor Deposition Apparatus)를 개조한 DC PECVD를 이용하여 탄소나노튜브들(CNT)을 수직 성장시킨다. DC PECVD는 챔버 내에 DC 전기장을 인가함으로써 탄소나노튜브들(CNT)의 수직 성장을 유도한다. 한편, 기존의 RF PECVD 공정으로 탄소나노튜브들(CNT)을 성장시키면 챔버 내에서 전기장의 극성이 주기적으로 반전된다. 그 결과, 기존의 RF PECVD 공정으로 탄소나노튜브들(CNT)을 성정시키면 탄소나노튜브들(CNT)이 수직으로 곧게 성장되지 않고 나선 형태 또는 꼬인 형태로 성장하여 전자 방출 효율이 떨어진다.

본 발명의 전계방출 표시장치는 절연층(GI)으로 탄소나노튜브들(CNT)을 매립하여 전자 방출을 위한 문턱 전압을 2V/μm 이하로 낮추고 애노드전극(AE)에 인가되는 양전압으로 전자방출을 제어할 수 있다. 본 발명의 전계방출 표시장치는 게이트전극(GE)에 음 전압을 인가함으로써 그 크기에 따라 전자 방출을 제어 하고, 나아가 전자빔이 집속되므로 별도의 포커스전극이 필요 없다.

본 발명에서, 전자를 방출시킬 수 있는 탄소나노튜브들(CNT)의 문턱전압(Vth)은 2 V/μm 이하이고, 5 V/μm 정도의 전계에서 이미 포화 방출 조건에 도달한다. 애노드전극(AE)과 캐소드전극(CE) 사이의 간격을 0.5mm~2mm 로 하고, 애노드전극(AE)에 6~12 KV 정도의 직류 양전압을 인가하면 탄소나노튜브들(CNT)에 인가되는 전계는 전자 방출 포화 영역에 도달하게 되므로 형광체(PHOS)는 최대 밝기로 발광한다. 이 때 게이트 전극(GE)에 애노드 전압보다 낮은 10V ~ 20V 사이의 음전압을 인가하면, 음 전계에 의해 탄소나노튜브들(CNT)에 인가되는 전계가 포화 방출 영역에서 문턱 전계 영역까지 제어된다. 따라서, 본 발명의 전계방출 표시장치는 게이트 전압 제어를 통해 탄소나노튜브들(CNT)에 인가되는 전계를 제어하고 그 결과, 형광체(PHOS)의 밝기를 조절하여 입력 영상의 계조를 표현할 수 있다. 예를 들어, 게이트전극(GE)에 0V를 인가하면 화이트 계조를 표현할 수 있고 게이트전극(GE)에 20V를 인가하면 블랙 계조를 표현할 수 있다.

도 4a 내지 도 4f는 도 2에 도시된 전계방출 표시장치의 제조방법을 단계적으로 보여 주는 단면도들이다.

도 4a를 참조하면, 본 발명은 하부 기판(SUBSL) 상에 스퍼터링과 같은 증착 공정을 이용하여 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중 하나 이상의 캐소드 금속을 1000Å~4000Å 사이의 두께로 증착한 후에, 그 위에 포토레지스트(Photoresist, PR)을 도포하고 제1 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제1 포토리소그래피 공정(photolithography)을 실시하여캐소드전극(CE)과 캐소드 버스 라인(CBL)을 패터닝한다. 캐소드 금속이 1000Å 보다 낮은 두께로 증착되면 캐소드 금속의 저항이 커지고 식각 공정에서 단선될 수 있다. 반면에, 캐소드 금속이 4000Å 보다 두껍게 증착되면 증착 시간이 과도하게 소비되어 공정시간을 길게 하고 기판의 스트레스(stress)를 높일 수 있다.

이어서, 본 발명은 도 4b와 같이 스퍼터링과 같은 증착 공정을 이용하여 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si) 또는 실리콘 화합물 중 하나 이상을 500Å ~ 4000Å 사이의 두께로 증착 한 후에, 연이어 씨드 금속인 니켈(Ni)을 50Å ~ 200Å 사이의 두께로 증착한다. 확산 방지 금속이 500Å 보다 낮은 두께로 증착되면 공정 중에 캐소드 금속 내로 확산되어 씨드 금속이 확산 방지층 역할을 할 수 없다. 반면에, 확산 방지 금속이 4000Å 보다 두껍게 증착되면 확산 방지 금속 표면의 평탄도가 나빠지고 공정시간이 과도하게 길어진다. 니켈(Ni)이 50Å 보다 낮은 두께로 증착되면 공정 중에 니켈(Ni)이 확산 방지 금속 내로 확산되어 탄소나노튜브들(CNT)이 성장할 수 없고, 니켈(Ni)이 200Å 보다 두껍게 증착되면 탄소나노튜브들(CNT)이 원하는 설계치 직경으로 성장될 수 없다.

그 다음, 본 발명은 포토레지스트(PR) 도포, 제2 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제2 포토리소그래피 공정을 통해 확산 차단층(BAR)과 씨드 금속층(SEED)을 패터닝하여 픽셀 영역 내에서 확산 차단층(BAR)과 씨드 금속층(SEED)을 정의한다.

이어서, 도 4c와 같이 DC PECVD의 챔버 내에 C₂H₂ 또는 C₄H₄를 포함한 반응 가스를 투입하여 DC PECVD 공정을 실시한다. DC PECVD 공정에서, 반응 가스가 분해되어 탄소가 씨드 금속층(SEED) 상에 증착되고 그 위에 탄소 원자들이 적층되면서 탄소나노튜브들(CNT)이 성장한다. DC PECVD는 탄소나노튜브들(CNT)의 높이가 2μm ~ 20μm 사이의 높이로 성장될 때까지 진행된다.

이어서, 본 발명은 스핀 코팅 또는 화학적 기상 성장법 등으로 산화 실리콘, 질화 실리콘, 아크릴 등의 무기 또는 유기 절연물을 포함한 물질을 0.2μm ~ 10μm 사이의 두께로 코팅한 후에 그 절연물질을 경화시킴으로써 탄소나노튜브들(CNT)이 매립되는 절연층(GI1)을 형성한다.

이어서, 본 발명은 캐소드전극(CE)과 게이트전극(GE)이 탄소나노튜브들(CNT)을 통해 단락(short circuit)되지 않도록 도 4d와 같이 O2 플라즈마, 드라이 에칭(Dry Etching) 또는 애싱(Ashing) 공정을 이용하여 절연층(GI1) 위에 돌출된 탄소나노튜브들(CNT)를 완전히 제거 한다. 이어서, 본 발명은 도 4e와 같이 절연층(GI1) 상에 스핀 코팅, 또는 화학적 기상 증착 방법으로 산화 실리콘, 질화 실리콘, 아크릴 등의 무기 또는 유기 절연물을 포함한 물질을 1000Å~10μm 정도의 두께로 추가 코팅하여 탄소나노튜브들이 절연층 아래로 완전히 매립 되도록 하여 경화하는 절연층(GI2)을 추가로 형성할 수 있다. 절연층(GI2)을 추가로 형성하는 공정은 생략될 수도 있다.

이어서, 본 발명은 스퍼터링과 같은 증착 공정을 이용하여 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중 하나 이상의 금속을 1000Å~4000Å 증착하여 절연층(GI1, GI12) 상에 게이트전극(GE)을 형성하고, 게이트홀(GHALL)이 형성될 위치에서 게이트전극(GE)이 제거하기 위하여 포토레지스트(PR) 도포, 제3 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제3 포토리소그래피 공정을 통해 게이트전극(GE)을 패터닝하여 게이트홀(GHALL)을 형성한다.

마지막으로, 본 발명은 도 4f와 같이 게이트전극(GE)를 통해 노출된 게이트홀(GHALL)을 마스크로 하여 절연층(GI)을 0.1μm 이상 5μm 이하의 깊이로 식각하여, 절연층(GI)에 매립되어 있던 탄소나노튜브들(CNT)의 상단을 노출시킨다. 게이트홀(GHALL)에서 절연층(GI)이 5μm 보다 더 깊게 식각되면 전자 방출을 위한 탄소나노튜브들(CNT)의 문턱전압이 상승한다. 따라서, 절연층(GI)은 게이트홀(GHALL)에서 5μm 이하의 깊이로 식각되어야 한다.

이상에서 살펴 본 바와 같이, 본 발명의 제1 실시예에 따른 전계방출 표시장치의 제조방법은 3 차례의 포토리소그래피 공정만으로 전계방출표시장치의 캐소드판(또는 하판)을 완성할 수 있다.

도 5는 본 발명의 제2 실시예에 따른 전계방출 표시장치의 단면 구조를 보여 주는 단면도이다.

도 5를 참조하면, 본 발명의 제2 실시예에 따른 전계방출 표시장치는 상기 제2 포토리소그래피 공정에서 게이트홀(GHALL)에서만 확산 차단층(BAR)과 씨드 금속층(SEED)이 잔류하도록 확산 차단층(BAR)과 씨드 금속층(SEED)을 패터닝한다. 따라서, 본 발명의 제2 실시예에 따른 전계방출 표시장치의 제조 방법에서 탄소나노튜브들(CNT)은 게이트홀(GHALL) 내에서만 형성된다. 이 이외의 다른 특징들은 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

도 6a 내지 도 6f는 도 5에 도시된 전계방출 표시장치의 제조방법을 단계적으로 보여 주는 단면도들이다.

본 발명의 제2 실시예에 따른 전계방출 표시장치와 그 제조방법은 확산 차단층(BAR)과 씨드 금속층(SEED)의 패터닝 공정에서 제2 포토 마스크의 형상이 제1 실시예와 다를 뿐 전술한 실시예와 실질적으로 동일하다.

도 6a와 같이, 본 발명은 하부 기판(SUBSL) 상에 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중 하나 이상의 캐소드 금속을 1000Å~4000Å 사이의 두께로 증착하고, 제1 포토리소그래피 공정을 통해 캐소드전극(CE)과 캐소드 버스 라인(CBL)을 패터닝한다.

도 6b 및 도 6c에서 본 발명은 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si) 또는 실리콘 화합물 중 하나 이상을 500Å ~ 4000Å 사이의 두께로 증착 한 후에, 연이어 니켈(Ni)을 50Å ~ 200Å 사이의 두께로 증착하여 확산 차단층(BAR)과 씨드 금속층(SEED)을 캐소드전극(CE) 상에 적층한 다음, 포토레지스트(PR) 도포, 제2 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제2 포토리소그래피 공정을 통해 확산 차단층(BAR)과 씨드 금속층(SEED)을 패터닝한다. 이 패터닝 공정에서 확산 차단층(BAR)과 씨드 금속층(SEED)은 게이트홀(GHALL)에서만 잔류하고 나머지 부분은 제거된다. 그 결과, 탄소나노튜브들(CNT)은 DC PECVD 공정에서 게이트홀(GHALL) 내에서만 성장한다. 제2 포토리소그래피 공정 이후의 공정은 전술한 제1 실시예와 실질적으로 동일하다.

본 발명의 제2 실시예에 따른 전계방출 표시장치의 제조방법 역시 3 차례의 포토리소그래피 공정만으로 전계방출표시장치의 캐소드판(또는 하판)을 완성할 수 있다.

도 7a 내지 도 7d는 본 발명의 제3 실시예에 따른 전계방출 표시장치의 제조 방법을 단계적으로 보여 주는 단면도들이다.

본 발명의 제3 실시예에 따른 제조 방법은 제2 포토리소그래피 공정과 CNT 성장 공정을 제외한 다른 공정이 전술한 도 4a 내지 도 4f의 제1 실시예와 실질적으로 동일하다.

본 발명의 제3 실시예에 따른 제조 방법은 도 7a와 같이 캐소드 금속을 기판(SUBSL) 상에 증착한 후에 제1 포토리소그래피 공정을 실시하여 캐소드전극(CE)과 캐소드 버스 라인(CBL)을 패터닝한다.

이어서, 본 발명의 제3 실시예에 따른 제조 방법은 도 7b와 같이 스퍼터링과 같은 증착 공정을 이용하여 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si) 또는 실리콘 화합물 중 하나 이상을 500Å ~ 4000Å 사이의 두께로 증착 한 후에, 연이어 씨드 금속인 니켈(Ni)을 50Å ~ 200Å 사이의 두께로 증착한다.

그 다음, 본 발명의 제3 실시예에 따른 제조 방법은 도 7c와 같이, 포토레지스트(PR)를 씨드 금속층(SEED) 상에 도포한 후에, 제2 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제2 포토리소그래피 공정을 통해 확산 차단층(BAR)과 씨드 금속층(SEED)을 패터닝하여 픽셀 영역 내에서 확산 차단층(BAR)과 씨드 금속층(SEED)을 정의한다.

이어서, 본 발명의 제3 실시예에 따른 제조 방법은 도 7c 및 도 7d와 같이 포토레지스트가 씨드 금속층(SEED) 상에 덮여진 상태에서 DC PECVD 공정을 실시하여 DC PECVD 챔버 내에 C₂H₂ 또는 C₄H₄를 포함한 반응 가스를 투입한다. DC PECVD 공정에서, 반응 가스가 분해되어 탄소가 씨드 금속층(SEED) 상에 증착되고 그 위에 탄소 원자들이 적층되면서 탄소나노튜브들(CNT)이 성장한다. DC PECVD는 탄소나노튜브들(CNT)의 높이가 2μm ~ 20μm 사이의 높이로 성장될 때까지 진행된다.

본 발명의 제3 실시예에 따른 제조 방법에서 DC PECVD 공정 이후의 공정은 도 4d 내지 도 4f에서 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. DC PECVD 공정의 공정 온도인 500℃~600℃에서 포토레지스트(PR) 패턴이 태워지고 포토레지스트(PR)의 탄소 성분이 탄소나노튜브들(CNT)의 성장 촉매로 작용하여 탄소나노튜브들(CNT)의 성장을 빠르게 할 수 있다. 500℃~600℃의 베이킹(Baking) 온도에서 PR에서 탄소 이외의 다른 물질들은 분해 되어 DC PECVD의 공정 챔버 외부로 배기된다. DC PECVD 공정은 탄소나노튜브들(CNT)의 높이가 2μm ~ 20μm 사이의 높이로 성장될 때까지 진행된다.

본 발명의 제1 및 제3 실시예의 제조 방법들은 확산 차단층(BAR)과 씨드 금속층(SEE)을 게이트홀 단위로 패터닝하지 않고 픽셀 영역 단위로 패터닝한다. 그 결과, 본 발명의 제1 및 제3 실시예에 제조 방법들은 도 4a 내지 도 4f, 도 7a 내지 도 7d와 그 관련 설명에서 알 수 있는 바와 같이, 탄소나노튜브들(CNT)이 픽셀 영역 내의 전면에 성장 되고, 게이트홀(GHALL)을 씨드 금속층(CNT) 및 탄소나노튜브들(CNT)과 위치 정합(또는 align)할 필요가 없다. 본 발명의 제1 및 제3 실시예의 제조 방법들에서 게이트홀(GHALL)을 씨드 금속층(CNT) 및 탄소나노튜브들(CNT)과 위치 정합하지 않고 게이트홀(GHALL) 아래에서만 게이트 절연막(GI)을 일부 제거함으로써 탄소나노튜브들(CNT)의 상단을 노출한다.

도 8a 내지 도 8d는 본 발명의 제4 실시예에 따른 전계방출 표시장치의 제조 방법을 단계적으로 보여 주는 단면도들이다.

본 발명의 제3 실시예에 따른 전계방출 표시장치와 그 제조방법은 탄소나노튜브(CNT)를 성장시키는 DC PECVD 공정에서 포토레지스트(PR) 패턴이 잔류된 상태에서 탄소나노튜브(CNT)를 성장시킨다. 포토레지스트(PR) 패턴이 잔류된 상태에서 탄소나노튜브(CNT)를 성상시키는 방법은 전술한 제1 및 제2 실시예에도 적용될 수 있다.

도 8a와 같이, 본 발명의 제4 실시예에 따른 제조 방법은 하부 기판(SUBSL) 상에 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 그들 합금 중 하나 이상의 캐소드 금속을 1000Å~4000Å 사이의 두께로 증착하고, 제1 포토리소그래피 공정을 통해 캐소드전극(CE)과 캐소드 버스 라인(CBL)을 패터닝한다.

이어서, 본 발명의 제4 실시예에 따른 제조 방법은 도 8b와 같이 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si) 또는 실리콘 화합물 중 하나 이상을 500Å ~ 4000Å 사이의 두께로 증착 한 후에, 연이어 니켈(Ni)을 50Å ~ 200Å 사이의 두께로 증착하여 확산 차단층(BAR)과 씨드 금속층(SEED)을 캐소드전극(CE) 상에 적층한 다음, 그 위에 포토레지스트(PR)를 도포하고 제2 포토 마스크 정렬, 노광, 현상, 식각의 일련의 과정을 포함한 제2 포토리소그래피 공정을 통해 확산 차단층(BAR)과 씨드 금속층(SEED)을 패터닝한다. 식각 공정의 결과로, 포토레지스트(PR) 패턴과 그 패턴 아래에 위치하는 확산 차단층(BAR)과 씨드 금속층(SEE)이 일부가 기판(SUBSL) 상에 잔류하고 포토레지스트(PR) 패턴이 덮이지 않고 식각액에 노출된 확산 차단층(BAR)과 씨드 금속층(SEE)의 나머지 부분이 제거된다. 따라서, 제2 포토리소그래피 공정 결과로 형성된 확산 차단층(BAR)과 씨드 금속층(SEE)의 패턴 형상은 포토레지스트(PR) 패턴과 실질적으로 동일하게 된다.

이어서, 본 발명의 제4 실시예에 따른 제조 방법은 포토레지스트(PR) 패턴이 잔류한 상태에서 도 8c와 같이 DC PECVD의 챔버 내에 C2H2 또는 C4H4를 포함한 반응 가스를 투입하여 DC PECVD 공정을 실시한다. DC PECVD 공정에서, 반응 가스가 분해되어 탄소가 씨드 금속층(SEED) 상에 증착되고 그 위에 탄소 원자들이 적층되면서 탄소나노튜브들(CNT)이 성장한다.

DC PECVD 공정의 공정 온도인 500℃~600℃에서 포토레지스트(PR) 패턴이 태워지고 포토레지스트(PR)의 탄소 성분이 탄소나노튜브들(CNT)의 성장 촉매로 작용하여 탄소나노튜브들(CNT)의 성장을 빠르게 할 수 있다. 500℃~600℃의 베이킹(Baking) 온도에서 PR에서 탄소 이외의 다른 물질들은 분해 되어 DC PECVD의 공정 챔버 외부로 배기된다. DC PECVD 공정은 탄소나노튜브들(CNT)의 높이가 2μm ~ 20μm 사이의 높이로 성장될 때까지 진행된다. DC PECVD 공정 이후의 공정은 전술한 실시예들과 실질적으로 동일하므로 그 상세한 설명을 생략하기로 한다.

본원 발명자들은 확산 차단층(BAR)의 재료에 따라 탄소나노튜브들(CNT)의 구조를 변경할 수 있다는 것을 실험을 통해 밝혀 냈다. 예를 들어, 확산 차단층(BAR)을 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta) 등의 금속으로 선택하고 DC PECVD 공정으로 탄소나노튜브들(CNT)을 성장시키면, 그 탄소나노튜브들(CNT)의 구조가 도 9a와 같이 수직으로 긴 원기둥 형태의 튜브 구조로 성정된다. 이와 달리, 확산 차단층(BAR)을 실리콘(Si)이나 실리콘 화합물로 선택하고 DC PECVD 공정으로 탄소나노튜브들(CNT)을 성장시키면, 그 탄소나노튜브들(CNT)의 구조가 도 9b와 같이 상단으로 갈수록 직경이 작아지는 원뿔형의 팁(tip) 구조로 성정된다. 도 9b와 같은 원뿔 형태의 탄소나노튜브들(CNT)은 뾰족한 첨단 구조로 인하여 도 9a와 같은 원기둥 형태의 탄소나노튜브들(CNT)에 비하여 더 작은 구동 전압으로 전자를 방출할 수 있으므로 전자 방출 효율을 더 개선할 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 전계방출 표시장치의 제조방법은 TFTLCD 생산라인을 이용하여 제조가 가능하므로 생산원가를 대폭 낮출 수 있다. 또한, 본 발명의 실시예에 따른 전계방출 표시장치는 게이트전극에 음전압을 인가하여 전자빔의 집속을 위한 별도의 포커스 구조없이 전자빔을 집속시킬 수 있음은 물론, 포커스 구조가 없으므로 상판과 하판 사이의 간격을 좁혀 전자방출 전압을 낮출 수 있다. 본 발명의 실시예에 따른 전계방출 표시장치의 제조방법은 3 차례의 포토리소그래피 공정만으로 하판을 제조하므로 제조 공정 난이도와 공정 수를 현저히 줄일 수 있다. 또한, 본 발명은 씨드 금속층 아래의 실리콘이나 그 화합물을 확산 차단층으로 적용하여 탄소나노튜브들(CNT)의 구조를 콘 형태로 형성할 수 있고, 포토레지스트의 탄소 성분을 촉매로 이용함으로써 탄소나노튜브들의 성장 속도를 빠르게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

SUBSL, SUBSE : 기판 AE : 애노드전극
PHOS : 형광체 CE : 캐소드전극
BAR : 확산 차단층 SEED : 씨드 금속층
CNT : 탄소나노튜브 GI : 절연층
GE : 게이트전극 GHOLE : 게이트홀

Claims

몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함하여 기판 상에 형성되는 캐소드전극;
티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함하여 상기 캐소드전극 상에 형성되는 확산 차단층;
니켈(Ni)을 포함하여 상기 확산 차단층 상에 형성되는 씨드 금속층;
상기 씨드 금속층 상에 형성된 탄소나노튜브들;
상기 탄소나노튜브들이 매립되도록 상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 형성되는 절연층; 및
몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함하여 상기 절연층 상에 형성된 게이트전극을 포함하고,
상기 탄소나노튜브들의 상단은 상기 게이트전극이 제거된 게이트홀을 통해 노출되는 것을 특징으로 하는 전계방출 표시장치.
제 1 항에 있어서,
상기 절연층은,
산화 실리콘, 질화 실리콘, 아크릴 중 어느 하나를 포함하고,
상기 게이트홀에서 그 표면이 5μm 이하의 깊이로 파여진 것을 특징으로 하는 전계방출 표시장치.
제 1 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀 아래에만 노출되는 것을 특징으로 하는 전계방출 표시장치.
제 1 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀과 그 주변 영역을 포함한 일정 영역에 형성되는 것을 특징으로 하는 전계방출 표시장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 캐소드전극의 두께는 1000Å~4000Å 사이의 두께이고,
상기 확산 차단층의 두께는 500Å ~ 4000Å 사이의 두께이고,
상기 씨드 금속층의 두께는 50Å ~ 200Å 사이의 두께이고,
상기 탄소나노튜브들의 높이는 2μm ~ 20μm 사이의 높이이고,
상기 절연층의 두께는 0.2μm ~ 20μm 사이의 두께이고,
상기 게이트전극의 두께는 1000Å~4000Å 사이의 두께이며,
상기 탄소나노튜뷰들의 구조는 원기둥 형태의 튜브 구조 또는, 상단으로 갈수록 직경이 작아지는 원뿔형의 팁 구조인 것을 특징으로 하는 전계방출 표시장치.
몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함한 캐소드전극을 기판 상에 형성하고 상기 캐소드전극을 패터닝하는 단계;
티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함한 확산 차단층과, 니켈(Ni)을 포함한 씨드 금속층을 상기 캐소드전극 상에 적층하고, 상기 확산 차단층과 상기 씨드 금속층을 패터닝하는 단계;
상기 씨드 금속층 상에 탄소나노튜브들을 성장시키는 단계;
상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 절연층을 형성하여 상기 상기 탄소나노튜브들을 상기 절연층으로 매립하는 단계; 및
몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함한 게이트전극을 상기 절연층 상에 형성하고, 상기 게이트전극을 패터닝하여 상기 탄소나노튜브들의 상단이 노출되는 게이트홀을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 6 항에 있어서,
상기 절연층을 형성한 후에 상기 절연층 위에 돌출된 탄소나노튜브들을 제거하는 단계; 및
상기 게이트전극과 상기 게이트홀을 마스크로 하여 상기 게이트홀에서 상기 절연층의 표면을 5μm 이하의 깊이로 식각하는 단계를 더 포함하고,
상기 절연층은 산화 실리콘, 질화 실리콘, 아크릴 중 어느 하나를 포함하고,
상기 캐소드전극의 두께는 1000Å~4000Å 사이의 두께이고,
상기 확산 차단층의 두께는 500Å ~ 4000Å 사이의 두께이고,
상기 씨드 금속층의 두께는 50Å ~ 200Å 사이의 두께이고,
상기 탄소나노튜브들의 높이는 2μm ~ 20μm 사이의 높이이고,
상기 절연층의 두께는 0.2μm ~ 20μm 사이의 두께이며,
상기 게이트전극의 두께는 1000Å~4000Å 사이의 두께인 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 6 항에 있어서,
상기 절연층 위에 1000Å~10μm 사이의 두께로 제2 절연층을 추가로 형성하는 단계를 더 포함하는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 6 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀 아래에만 형성되도록 패터닝되는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 6 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀과 그 주변 영역을 포함한 일정 영역에 형성되도록 패터닝되는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나 이상의 금속을 포함한 캐소드전극을 기판 상에 형성하고 상기 캐소드전극을 패터닝하는 단계;
티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 실리콘(Si), 실리콘 화합물 중 하나 또는 둘 이상의 혼합물을 포함한 확산 차단층과, 니켈(Ni)을 포함한 씨드 금속층을 상기 캐소드전극 상에 적층한 후에, 상기 씨드 금속층 상에 포토레지스트를 도포하고 포토리소그래피 공정을 실시하여 포토레지스트 패턴을 상기 씨드 금속층 상에 형성하고 상기 확산 차단층과 상기 씨드 금속층을 패터닝하는 단계;
상기 포토레지스트 패턴이 잔류한 상태에서 상기 씨드 금속층 상에 탄소나노튜브들을 성장시키는 단계;
상기 캐소드전극, 상기 확산 차단층, 및 상기 씨드 금속층이 형성된 기판 상에 절연층을 형성하여 상기 탄소나노튜브들을 상기 절연층으로 매립하는 단계; 및
몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr) 또는 이들 합금 중에서 하나의 이상의 금속을 포함한 게이트전극을 상기 절연층 상에 형성하고, 상기 게이트전극을 패터닝하여 상기 탄소나노튜브들의 상단이 노출되는 게이트홀을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 11 항에 있어서,
상기 절연층을 형성한 후에 상기 절연층 위에 돌출된 탄소나노튜브들을 제거하는 단계; 및
상기 게이트전극과 상기 게이트홀을 마스크로 하여 상기 게이트홀에서 상기 절연층의 표면을 5μm 이하의 깊이로 식각하는 단계를 더 포함하고,
상기 절연층은 산화 실리콘, 질화 실리콘, 아크릴 중 어느 하나를 포함하고,
상기 캐소드전극의 두께는 1000Å~4000Å 사이의 두께이고,
상기 확산 차단층의 두께는 500Å ~ 4000Å 사이의 두께이고,
상기 씨드 금속층의 두께는 50Å ~ 200Å 사이의 두께이고,
상기 탄소나노튜브들의 높이는 2μm ~ 20μm 사이의 높이이고,
상기 절연층의 두께는 0.2μm ~ 20μm 사이의 두께이며,
상기 게이트전극의 두께는 1000Å~4000Å 사이의 두께인 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 11 항에 있어서,
상기 절연층 위에 1000Å~10μm 사이의 두께로 제2 절연층을 추가로 형성하는 단계를 더 포함하는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 11 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀 아래에만 형성되도록 패터닝되는 것을 특징으로 하는 전계방출 표시장치의 제조방법.
제 11 항에 있어서,
상기 확산 차단층과 상기 씨드 금속층은 상기 게이트홀과 그 주변 영역을 포함한 일정 영역에 형성되도록 패터닝되는 것을 특징으로 하는 전계방출 표시장치의 제조방법.