KR100706767B1 - 전자방출소자의 제조방법, 전자원의 제조방법, 화상표시장치의 제조방법 및 전자방출소자의 구동방법 - Google Patents

Abstract

의도하지 않은 전자방출이 없이 전자방출에 필요한 역치전계가 낮은 전자방출소자의 제조방법은, 제 1도전막, 제 2도전막 및 제 1도전막에 접속된 전자방출부를 구성하는 재료를 준비하는 제 1공정과, 상기 제 2도전막에 인가한 전위보다도 높은 전위를 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 역치전계강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요한 역치전계강도보다도 큰 값으로 설정하는 제 2공정을 포함한다.

Description

전자방출소자의 제조방법, 전자원의 제조방법, 화상표시장치의 제조방법 및 전자방출소자의 구동방법{METHOD OF PRODUCING AN ELECTRON EMISSION DEVICE, METHOD OF PRODUCING AN ELECTRON SOURCE, METHOD OF PRODUCING AN IMAGE DISPLAY DEVICE, AND METHOD OF DRIVING AN ELECTRON EMISSION DEVICE}

도 1A 및 도 1B는 본 발명의 일실시형태에 의한 전자방출소자를 표시한 개략도로, 도 1A는 단면도, 도 1B는 평면도

도 2는 본 발명의 일실시형태에 의한 전자방출소자의 탄소층을 표시한 단면 도

도 3은 전자방출소자의 탄소층안의 도전성 입자의 밀도와 해당 입자의 집합체의 개수 간의 관계를 나타내는 그래프

도 4는 전자방출소자의 탄소층안의 도전성 입자의 밀도와 해당 입자의 집합체의 개수 간의 관계를 나타내는 그래프

도 5는 본 발명에 의한 전자방출소자의 탄소층의 h/r비와 전계 증강 인자 β간의 관계를 나타내는 도면

도 6은 본 발명에 이용할 수 있는 다이폴 층을 가지는 탄소층의 구성을 표시한 개략도

도 7A 및 도 7B는 도 6에 표시한 탄소층으로부터의 전자방출 원리를 표시한 개략도

도 8A 내지 도 8E는 본 발명에 의한 전자방출소자의 제조 공정의 일례를 나타내는 도면

도 9A 내지 도 9C는 본 발명에 의한 특성조정공정과 실제의 동작에 있어서의 전자방출소자에 전압을 인가하는 방식의 예를 표시한 그래프

도 10은 본 발명에 의한 특성조정공정에 있어서의 전자방출소자의 전기 특성의 변화를 표시한 도면

도 11A 및 도 11B는 본 발명에 의한 특성조정공정과 실제의 동작에 있어서의 전자방출소자에 전압을 인가하는 방식의 예를 표시한 그래프

도 12는 본 발명의 일실시형태에 의한 전자방출소자를 이용한 전자원의 일례를 표시한 평면도

도 13은 본 발명의 일실시형태에 의한 전자방출소자를 이용한 화상표시장치를 표시한 사시도

도 14A 및 도 14B는 본 발명에 의한 화상표시장치의 구동의 방식의 일례의 개략도

도 15A는 본 발명의 일실시형태에 의한 전자방출소자의 단면도, 도 15B는 평면도

도 16A 내지 도 16F는 본 발명에 의한 전자방출소자의 제조 공정의 일례의 개략도

도 17은 본 발명에 의한 특성조정공정에 있어서의 전자방출소자의 전기 특성 의 변화를 표시한 그래프

도 18A는 본 발명에 의한 특성조정공정을 거친 전자방출소자의 전기 특성을 표시한 그래프, 도 18B는 본 발명에 의한 전자방출소자의 구동방법을 표시한 개략도

도 19는 본 발명에 의한 화상표시장치를 이용한 정보 표시/재생장치의 일례를 표시한 개략블럭도.

<도면의 주요부분에 대한 부호의 설명>

1: 기판 2: 캐소드 전극

3: 게이트 전극 4: 애노드 전극

5: 탄소층 6: 구동전원

7: 애노드 전원 8: 도전성 입자

9: 집합체 10: 모재

11: 다이폴 층 12: 탄소

13: 수소 23: 인출전극

24: 진공장벽 25: 전자

31: 도전막 32: 마스크

33: 레지스트 패턴 41: 전자원 기판

42: X방향 배선 43: Y방향 배선

44: 전자방출소자 51: 리어 플레이트

52: 지지 프레임 53: 유리 기판

54: 형광막 55: 메탈백

56: 페이스 플레이트 57: 외위기

58: 고압단자 61: 절연층

발명의 분야

본 발명은, 전자방출막을 이용하는 전자방출소자의 제조방법 및 복수의 전자방출소자를 지니는 화상표시장치의 제조방법에 관한 것이다.

전자방출소자는, 전계 방출(FE)형, MlM형 및 표면 전도형의 3종류로 분류할 수 있다. 이들 전자방출소자는, 기본적으로, 어떠한 종류이든지 간에, 전자방출부를 지니는 캐소드 전극과, 전자방출부로부터의 전자의 방출을 제어하거나 전자방출부로부터 방출된 전자를 제어하는 제어전극을 포함한다.

FE형의 전자방출소자는, 또한, 제어전극에 개구부를 형성하고, 그 개구부 내에 금속으로 이루어진 동시에 날카로운 선단을 지닌(원추형상으로 형성됨) 캐소드 전극을 배치한 형태(스핀트형)와, 제어전극의 개구부 내에 비교적 평탄한 형상을 지닌 다이아몬드 박막(전자방출막)을 가지는 캐소드 전극을 배치한 형태의 2종류로 분류할 수 있다. 스핀트형의 전자방출소자의 예는, 일본국 특허 공보 제 3094459호에 개시되어 있다. 또, 최근에는, 스핀트형 전자방출소자의 원추형상의 캐소드 전극 대신에, 카본 나노 튜브 등의 탄소 섬유를 이용한 FE형 전자방출소자가 제안 되어 있다. 또, 표면 전도형 전자방출소자의 예는, 일본국 특허 공보 제 3062987호, 일본국 공개특허 제 2002-367508호 공보, 일본국 공개특허 평 8-162015호 공보 및 일본국 공개특허 제 2000-311596호 공보에서 찾을 수 있다.

전자방출소자의 응용예로서는, 단일의 기판상에 상기 전자방출소자를 다수 배열해서 구성한 플랫 패널 디스플레이를 들 수 있다. 특히, 전자방출소자를 사용한 플랫 패널 디스플레이는, 발광형(광방출형)이므로, 충분히 밝은 환경에서도, 고휘도 및 고콘트라스트를 지닌 고품질의 화상을 표시할 수 있다.

근년, 보다 고해상도를 지닌 화상을 표시가능한 플랫 패널 디스플레이에 대한 요구가 일어나고 있다. 그 때문에, 작은 빔 형태로 전자를 방출가능한 전자방출소자가 요구되고 있다. 일반적으로, 빔 직경을 축소하기 위해서는, 전자방출소자가 구동될 경우(그 동작중에 전자가 방출되는 경우) 형성되는 전계의 강도를 감소시키는 것이 효과적이다. 따라서, 낮은 강도의 전계를 이용해서 전자의 방출이 가능한 전자방출부를 지닌 전자방출소자가 요구되고 있다.

또, 플랫 패널 디스플레이에 대해서는, 고휘도 뿐만 아니라 고품위의 하프톤(중간 계조 화상) 표시도 필요하다. 고품위의 하프톤 표시를 실현하기 위해서는, 큰 전자방출전류와 전자방출의 제어가 필요하다. 이 목적을 위해서, 전자방출소자는, 전자방출에 대한 명확한 역치를 지니는 것이 바람직하다. 즉, 전자방출소자는, 역치 전계 E_th(또는 역치 전압 V_th)보다도 낮은 전계에서 어떠한 전자도 방출되지 않고, 전자방출이 역치전계 E_th에서 시작하는 것이 바람직하다. 이러한 전자 방출소자를 디스플레이지에 이용한 경우, 전계가 E_th(V_th)보다도 낮으면 오프상태 (암상태)가 얻어지고, 전계가 E_th(V_th)보다도 높으면 온상태(명상태)가 얻어진다. 디스플레이의 콘트라스트는, 오프상태(암상태)와 온상태(명상태) 간의 차에 의해 결정된다. 콘트라스트가 높을수록, 하프톤 표시가 양호해지고, 또, 화질도 좋아진다.

또, E_th 미만의 전계 범위에 있어서는, 전자가 방출되지 않고, 또한, 방출 전류에 기여하지 않는 전류(쓸데없는 전류 또는 무효 전류라 불림)를 가능한 한 작게 해야만 하는 것이 바람직한다. 즉, 전자방출소자는 전자방출 효율(=방출 전류/(방출 전류 + 무효 전류))이 가능한 한 높은 것이 바람직하다. 높은 전자방출효율로 함으로써, 소비 전력을 줄일 수 있는 동시에, 전자방출소자의 구동기에 걸리는 부담을 줄일 수도 있다.

게다가, 상기 조건을 만족하는 전자방출소자를, 높은 재현성으로 높은 생산수율로 제작하는 것도 중요하다.

발명의 요약

저강도의 전계에서 전자를 방출 가능한 전자방출재료(혹은 전자방출막)는, 제작 공정동안, 제조 환경에 의한 영향을 받기 쉽다. 그 결과, 제작 공정동안 전자방출막의 어떠한 특성 변동에 의해 기대된 전자방출 성능을 실현하기 곤란하다. 특히, 전자방출막의 표면은, 전자방출 특성에의 영향이 크기 때문에, 표면을 오염 시키는 일 없이 전자방출소자를 제작하는 것이 중요하다.

또, 오염된 표면을 지닌 전자방출소자의 전자방출특성이 불안정하므로, 기판상에 많은 전자방출소자가 배열되어 있을 경우 전자방출소자간의 전자방출특성에 상당한 편차가 종종 일어나게 된다. 따라서, 모든 전자방출소자가 유사한 특성을 지니도록 전자방출소자의 전자방출특성을 조정할 필요가 있다.

전자방출소자를 저렴한 비용으로 제작하는 일도 중요하다. 이 목적을 위해서, 전자방출소자의 구조는 가능한 한 간단하고, 전자방출소자는 소수의 공정을 포함하는 간단한 프로세스를 통해 제작할 수 있는 것이 바람직하다. 특히, 전자방출소자의 간단한 구조를 실현하기 위해서, 제어전극과 해당 제어전극과 동일한 구조를 지닌 캐소드 전극을, 동일 기판상에 형성하는 것은 효과적이다. 또, 도전막과 해당 도전막의 표면상에 형성된 전자방출막으로 이루어진 캐소드전극처럼, 캐소드 전극이 복수의 부재로 구성되는 경우는, 캐소드 전극과 제어전극을 대칭인 구조로 형성함으로써, 패터닝 공정을 간략화할 수 있어, 단순한 구성이 실현된다. 이러한 대칭인 구조에 있어서는, 제어전극과 캐소드 전극의 양쪽이 전자를 방출 가능한 영역(전자방출부)을 지닌다.

저강도의 전계에서 전자를 방출 가능한 전자방출부를 지니는 전자방출소자를 실현하기 위해서는, 이하의 문제를 해결할 필요가 있다.

1) 제어전극으로부터의 전자방출

위에서 설명한 바와 같이, 제어전극과 캐소드 전극이 서로에 대해 대칭이면, 제어전극으로부터의 전자방출을 일으킬 수가 있다. 예를 들면, 복수의 전자방출 소자를 서로 배선을 통해 접속하는 구조에 있어서, 이들 전자방출소자중 특정의 것을 구동시켜 이 특정의 전자방출소자만으로부터 전자를 방출시키고자 할 경우, 구동 전압과는 반대의 전압이 몇몇 전자방출소자에 인가될 수 있다(캐소드 전극의 전위가 제어전극의 전위보다도 높아짐). 제어전극과 캐소드 전극 간의 전압에 따라서는, 제어전극의 특정 부분으로부터 전자가 방출될 수 있다.

제어전극으로부터 방출된 전자는 쓸데없는 전류(무효 전류)로 되어 버린다. 이러한 쓸데없는 전류는, 다수의 전자방출소자를 지닌 전자원에서, 특히 문제를 일으킨다. 그 때문에, 캐소드전극에만 잔자방출부를 형성하고 제어전극에는, 전자방출부를 지니지 않게 하면 제어전극으로부터의 전자방출을 피할 수 있다. 하지만, 이것은, 패터닝공정을 포함한 제조공정의 복잡성의 증가를 초래한다. 또, 그제조공정이 캐소드전극상에만 전자방출부를 형성하고자 하는 경우에도, 전자방출재료가 제어전극상에 뜻하지 않게 남거나 부착될 수가 있으므로, 제어전극으로부터의 전자의 방출을 완전하게 방지하는 것은 곤란하다.

또, 어떤 경우에는, 제조 과정 동안 전자방출소자의 특성의 변동을 최소화하기 위해서, 방출재료의 퇴적을 제작 공정의 후단에서 수행한다. 이 경우에도, 제어전극(전형적으로는, 게이트 전극)상에 전자방출재료가 퇴적되어, 바라지 않는 전자방출부가 제어전극상에 형성될 가능성이 있다.

2) 애노드 전계의 전자방출에의 기여

또, 저강도의 전계에서 전자를 방출 가능한 전자방출부를 이용하는 전자방출소자를, 플랫 패널 디스플레이 등에 이용하는 경우에는, 발광부재(형광부재 등)에 전자를 조사하기 위한 또하나의 전극(애노드 전극)이 필요하다. 이 애노드 전극은, 전자방출소자로부터 방출된 전자를 끌어당겨 애노드 전극 근방에 배치된 형광체 등의 광방출부재(발광부재)에 전자를 충돌시킨다. 이 표시소자에 있어서는, 발광부재에 전자가 충돌할 때 고휘도의 발광이 얻어지도록 충분히 높은 에너지로 전자를 가속시키는 것이 중요하다. 이 목적을 위해서, 애노드전극에 큰 전위를 인가하는 것이 바람직하다. 또, 애노드 전극에는, 일정하게 전위가 인가되는 것이 바람직하다. 이 경우, 전자방출량의 제어 또는 변조는, 제어전극에 의해 수행된다. 저강도의 전계에서 전자를 방출 가능한 전자방출소자에 있어서, 캐소드 전극 또는 제어전극의 전위에 대해서, 애노드 전극에 인가한 전위(전계)가 너무 높다면, 전자방출소자의 역치전계 E_th(혹은, 역치 전압 V_th)가 애매하게 되거나, 전자를 방출하는 데 필요한 역치전계 E_th(혹은, 역치 전압 V_th)가 너무 낮아져 버린다. 이것은, 선택되지 않은(즉, 비선택) 전자방출소자(오프 상태)로부터 전자가 방출되어 버리거나, 선택된 전자방출소자(온 상태)로부터의 의도하지 않는 양의 전자방출이 계속되어 버리는 경우가 있다.

따라서, 전자방출소자가 저강도의 전계에서 전자를 방출 가능한 경우에는, 상기 1) 및 2)에서 설명한 의도하지 않은 전자방출을 억제할 필요가 있다.

이상의 점에 비추어, 본 발명은, 낮은 구동 전압에 구동가능하고, 전자 빔 직경을 잘 제어할 수 있고, 오프상태에서 전자의 방출을 거의 없게 함으로써 양호한 하프톤 표시(계조화상)를 가능하게 할 수 있는 간단한 구조의 고효율의 전자방 출소자를, 간단한 제조공정을 이용해서 제조하는 방법을 제공한다. 또, 본 발명은, 높은 온/오프비를 지닌 전자원을 제조하는 방법을 제공한다. 또한, 본 발명은, 콘트라스트가 높은 고해상도의 화상을 표시가능한 화상표시장치를 제조하는 방법도 제공한다.

제 1측면에 있어서, 본 발명은, 전자방출부를 지니는 제 1도전막과 해당 제 1도전막과는 떨어져서 배치된 제 2도전막을 갖추고, 상기 제 2도전막에 상기 제 1도전막의 전위보다도 높은 전위를 인가함으로써 구동가능한 전자방출소자의 제조방법에 있어서, 제 1도전막과, 제 2도전막과, 상기 제 1도전막에 접속된 전자방출부를 구성하는 재료를 준비하는 제 1공정과, 상기 제 2도전막에 인가한 전위보다도 높은 전위를 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 역치전계강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요한 역치전계강도보다도 큰 값으로 설정하는 제 2공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법을 제공한다.

제 2측면에 있어서, 본 발명은, 전자방출부를 지니는 제 1도전막과 해당 제 1도전막과는 떨어져서 배치된 제 2도전막을 갖추고, 상기 제 2도전막에 상기 제 1도전막의 전위보다도 높은 전위를 인가함으로써 구동가능한 전자방출소자의 제조방법에 있어서, 제 1도전막과, 제 2도전막과, 상기 제 1도전막에 접속된 전자방출부를 구성하는 재료를 준비하는 제 1공정과, 상기 제 2도전막에 인가한 전위보다도 높은 전위를 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 역치전계강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요한 역치전계강도보다도 큰 값으로 되도록 상기 제 1도전막과 제 2도전막과의 사이에 전압을 인가하는 제 2공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법을 제공한다.

전자방출소자의 이들 제조방법에 있어서, 상기 제 2공정은, 상기 제 1도전막에 상기 제 2도전막에 인가한 전위보다 높은 전위를 인가함으로써 전자를 방출시키는 공정을 포함해도 된다.

또, 상기 제 2공정은, 상기 제 1도전막과 상기 제 2도전막과의 사이에 제 1전압을 인가하는 공정과, 상기 제 1도전막과 상기 제 2도전막과의 사이에 제 2전압을 인가하는 공정을 포함하고, 상기 제 1전압은, 상기 제 1도전막의 전위가 상기 제 2도전막의 전위보다도 높도록 인가되고, 상기 제 2전압은, 상기 제 2도전막의 전위가 상기 제 1도전막의 전위보다도 높도록 인가되고, 상기 제 1전압의 절대치는 상기 제 2전압의 절대치보다 크게 해도 된다.

또, 본 발명은, 복수의 전자방출소자를 포함하는 전자원의 제조방법에 있어서, 제 1측면에 있어서의 전자방출소자의 제조방법을 이용해서 복수의 전자방출소자를 제조하는 공정을 포함하는 것을 특징으로 하는 전자원의 제조방법도 제공한다. 본 발명은, 또한, 전자원과 발광재료(형광체 등)를 포함하는 화상표시장치의 제조방법에 있어서, 제 1측면에 있어서의 전자방출소자의 제조방법을 이용해서 상기 전자방출소자를 제조하는 공정을 포함하는 것을 특징으로 하는 화상표시장치의 제조방법을 제공한다.

제 3측면에 있어서, 본 발명은, 행방향으로 뻗은 복수의 배선과, 열방향으로 뻗은 복수의 배선과, 전자방출부를 지닌 제 1도전막 및 해당 제 1도전막과는 떨어져 배치된 제 2도전막을 각각 포함하는 복수의 전자방출소자를 구비한 전자원의 제조방법에 있어서, 각각 제 1 및 제 2도전막의 쌍과, 각각 복수의 상기 제 1도전막에 접속된 행방향으로 뻗은 복수의 배선과, 각각 복수의 제 2도전막에 접속된 열방향으로 뻗은 복수의 배선과, 각 유닛을 구성하는 제 1도전막에 접속된 각 전자방출부를 구성하는 재료를 포함하는 복수의 유닛을 배치하는 제 1공정과, 상기 제 2도전막에 인가한 전위보다도 높은 전위를 상기 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 각 유닛의 역치전계 강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 상기 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 각 유닛의 역치전계 강도보다도 크도록, 상기 제 2도전막의 각각에 상기 제 1도전막의 전위보다도 높은 전위를 인가하는 제 2공정을 구비하고, 상기 제 2공정에 있어서, 상기 제 2도전막에 인가하는 전위는, 상기 전자원이 실제의 동작중에 있는 상황에서, 비선택 전자방출소자의 제 2도전막에 인가되는 전위보다도 높은 것을 특징으로 하는 전자원의 제조방법을 제공한다.

본 발명의 상기 각 측면에 있어서, 1×10⁶V/cm보다도 낮은 전계를 상기 전자방출부에 인가함으로써 전자가 방출되어도 된다.

본 발명의 상기 각 측면에 있어서, 상기 제 1도전막과 제 2도전막은, 0.1㎛이상 떨어져 있다.

본 발명의 상기 각 측면에 있어서, 상기 전자방출부는, 탄소 섬유, 표면에 다이폴 층을 배치한 절연막, 탄소를 주체로 해서 금속 입자를 함유하는 막 및 비결정질 탄소층으로 이루어진 군으로부터 선택된 재료로 이루어져 있어도 된다.

본 발명은, 전자원과 발광재료를 포함하는 화상표시장치의 제조방법에 있어서, 상기 제 2측면에 있어서의 전자소자의 제조방법을 이용해서 상기 전자소자를 제조하는 공정을 포함하는 것을 특징으로 하는 화상표시장치의 제조방법을 제공한다.

또, 본 발명은, 상기 제 1측면 또는 제 2측면에 있어서의 방법을 이용해서 제조된 전자방출소자, 전자원 또는 화상표시장치를 구동하는 방법에 있어서, 상기 전자방출소자에 인가하는 구동 전압이, 제 2전압보다도 낮은 것을 특징으로 하는 전자방출소자의 구동방법을 제공한다.

상기 제 1또는 제 2측면에 있어서의 본 발명에 의한 제조방법에 의하면, 낮은 구동 전압에 구동가능하고, 전자 빔 직경을 잘 제어할 수 있고, 저강도의 전계에서 안정적으로 전자방출이 가능한 간단한 구조를 지닌 고효율의 전자방출소자를 제공하는 것이 가능하다. 상기 전자방출소자는, 간단한 구조를 지니고, 간단한 제조공정을 이용해서 제조할 수 있다. 그 결과 얻어진 전자방출소자는, 높은 온/오프비를 지니고 양호한 하프톤 표시를 실현할 수 있다. 상기 전자방출소자의 제조방법을 이용하면, 양호한 구동 특성을 지닌 전자원 및 화상표시장치를 제작할 수가 있다.

본 발명의 또 다른 특징과 이점은, (첨부도면을 참조한) 이하의 예시적인 실 시형태의 설명으로부터 명백해질 것이다.

이하에 첨부 도면을 참조해서, 본 발명의 실시형태를 설명한다. 단, 이하에 설명한 각 부재의 구체적인 치수, 재질, 형상 및 그 상대 배치, 그리고 하기 설명하는 구체적인 구동 방법과 구체적인 구동 전압은, 본 발명의 범위를 한정하는 취지의 것은 아니다.

도 1A 및 도 1B는 본 발명에 의한 전자방출소자의 일실시형태(제 1실시형태)를 표시한 개략도이다. 도 1A는 전자방출소자의 단면도이다. 단, 도 1A에 있어서, 애노드 전극을 전자방출소자로부터 적당히 떨어진 위치에 배치함으로써 전자방출장치를 형성해서, 해당 전자방출장치를 구동한다. 도 1B는 전자방출소자의 평면도이다. 도 1A 및 도 1B에 있어서, (1)은 기판, (2)는 캐소드 전극, (3)은 제어전극으로서 기능하는 게이트 전극, (4)는 애노드 전극, (5)는 전자방출막, (6)은 구동 전원, (7)은 애노드 전원이다. 이 전자방출장치에 있어서, 캐소드 전극(2)과 게이트 전극(3) 사이에, 게이트 전극(3)의 전위가 캐소드 전극(2)의 전위보다도 높아지도록 구동 전압 Vg(볼트)를 인가하는 동시에, 애노드 전극(4)과 캐소드 전극(2)사이에, Vg보다도 높은 전압 Va(볼트)를 인가하면, 전자방출막(5)으로부터 전자가 방출되어 전자방출 전류 Ie[A]가 애노드(4)에 흐른다.

본 발명에 있어서는, 캐소드 전극(2)과 전자방출막(5)의 조합을 전체로서 전자방출부를 지니는 제 1도전막 또는 단순히 제 1도전막이라 칭할 경우도 있고, 또한, 제어전극(게이트 전극)(3)과 전자방출막(5)의 조합을 전체로서 전자방출부를 지니는 제 2도전막 또는 단순히 제 2도전막이라고 칭할 경우가 있다.

상기 제 1실시형태에 있어서는, 제 1도전막과 제 2도전막은 동일한 구조로 형성되어 있다. 또, 본 구체예에서는, 제 1도전막이 전자방출막(5)과 캐소드 전극(2)을 다른 재료로 형성했지만, 단지 전자방출막(5)에 전자를 공급함으로써 해당 전자방출막(5)으로부터 전자가 방출될 수 있다면, 제 1도전막은 전자방출막(5) 만으로 포함해도 된다.

또, 전자방출막(5)은, 그 자체로 해당 막에 전자가 공급되면 전자를 방출 가능한 막이어도 되고, 또는, 후술하는 도 2 또는 도 6을 참조한 예와 같이, 캐소드 전극의 표면에 해당 막이 접속된 경우 전자방출막으로서의 기능을 발현하는 막이어도 된다. 즉, 그 기능의 관점으로부터, 전자방출막을 캐소드전극과 명확히 구별할 필요는 없고, 제 1도전막은, 조성이 다른 복수의 층(막)으로 이루어진 것이 바람직하고, 또한, 다른 실시형태에 있어서, 오직 하나의 막이 상기와 같이 이용되어야 할 필요가 있다 하더라도, 제 1도전막이 전자방출부를 지니고 있으면 된다.

제 1도전막(예를 들면, 전자방출막(5))은, 저강도의 전계를 인가함으로써 전자를 방출하는 것이 가능하다. 바람직하게는, 역치전계, 즉 전자를 방출하는 데 필요한 최저 크기를 지닌 전계는 1×10⁶V/cm(100V/㎛)보다도 낮다. 이러한 도전막의 구체예는, 탄소섬유로 구성가능한 탄소막이다.

상기 탄소막을 이용하면, 금속막에 비해 구동 전계(전자를 방출도록 인가됨)를 내릴 수가 있다. 특히, 탄소막은, 도 2에 표시한 바와 같이, 탄소기재(10)로 주로 이루어지고, 해당 탄소기재(10)에는 다수의 도전성 입자(8)가 함유되어 있는 것이 바람직하다. 해당 탄소기재(10)의 비저항(즉, 저항률)은, 도전성 입자(8)의 비저항보다도 높게 설정된다. 그 때문에, 일반적으로는, 유전체는 탄소기재(10)로서 이용되고, 도전성 입자(8)는 도전성 재료로 형성된다. 바람직하게는, 저강도의 전계에서 전자방출을 실현하기 위해, 탄소기재(10)의 비저항을 도전성 입자(8)의 비저항보다도 100배 이상으로 설정한다.

바람직하게는, 도 2에 표시한 도전성 입자(8)로서는, 금속 입자가 이용되고, 그 금속으로서는 VIII족 원소를 이용하는 것이 바람직하다. 더욱 바람직하게는, 도전성 입자(8)의 금속은 탄소에 대해 촉매성이 있다. 구체적으로는, 도전성 입자(8)의 재료는, Co, Ni 및 Fe로 이루어진 군으로부터 선택된 적어도 1개의 금속을 포함하는 것이 바람직하다. Co가 가장 바람직하다. Ni, Fe 및 Co는 탄소와 접촉할 때 밴드 장벽이 적기 때문에, 전자 주입에 대한 낮은 장해를 얻을 수 있다. 또, 큰 방출 전류 밀도를 실현하기 위해서는, 도전성 입자(8)의 상기 금속재료는, 단결정의 형태인 것이 바람직하다.

또, 도 2에 표시한 구성에 있어서, 탄소기재(10)의 저항률은, 1×10¹ 내지 1×10¹⁴Ω·㎝의 범위가 바람직하고, 1×10⁷ 내지 1×10¹⁴Ω·㎝의 범위가 한층 더 바람직하다. 또, 탄소기재(10)는 sp²결합을 지니는 것이 바람직하고, 더욱 바람직하게는, 탄소기재(10)는 sp²결합과 sp³결합의 쌍방을 가지는 것이 바람직하다. 특히 탄소층(5)이 그라파이트의 미세 구조(그라펜)와 sp³결합을 포함하는 밴드 구조를 가지면, 저강도의 전계 집중에서도 우수한 전자방출 특성을 얻을 수 있다. 그 때문에, 상기 탄소기재(10)안에 도전성 입자(8)가 배치되어 있으면, 전계 집중을 일으켜, 전자방출 특성을 더욱 향상시키게 된다. 다만, 전술한 것처럼, 탄소층(5)의 저항이 높아, 실질적으로 절연막으로서 기능하는 것이 중요하다. 그 때문에, 상기 탄소기재(10)의 주성분으로서 다이아몬드 라이크 카본(DLC)과 같은 비결정질 탄소를 이용하면, 1×10¹ 내지 1×10¹⁴Ω·㎝범위의 고저항률을 얻을 수 있어, 해당 탄소층(5)이 실질적으로 유전체로서 기능할 수가 있으므로 바람직하다.

도 2의 구성에 있어서, 도전성 입자(8)는, 탄소기재(10)중에 반드시 균일하게 분산되어 있을 필요는 없다. 이에 반해서, 도 2에 표시한 것처럼, 도전성 입자(8)는, 각각 복수의 도전성 입자(8)를 포함하는 집합체(입자군)(9)의 형태인 것이 바람직하다. 각 집합체(9)는 서로 떨어져서 배치되어 있는 것이 바람직하다 (집합체(9)는 탄소층(5)에 이산적으로 배치되어 있다). 또, 집합체간의 거리는 탄소층(5)의 평균 막 두께보다 크게 되어 있는 것이 바람직하다. 탄소층(5)의 평균 두께는, 캐소드 전극(2)의 표면 혹은 기판(1)의 표면에 대해서 정의된다. 바람직하게는, 집합체(9) 간의 거리는, 탄소층(5)의 평균 두께 보다도 크고, 더욱 바람직하게는, 탄소층(5)의 평균 두께보다도 1.5배 내지 1000배 크다. 집합체(9) 간의 거리가 상기 바람직한 범위를 벗어나면, 방출점밀도(emission site density: ESD)가, 화상표시장치에 전자방출소자가 이용될 때 요구되는 전자방출특성을 얻는 데 필요한 범위를 벗어나게 된다.

집합체(9) 간의 거리를 충분히 크게 설정함으로써, 전자방출을 위한 역치 (역치전압)을 저감시키는 것이 가능하다. 이것은, 집합체(9)간의 거리의 증가가 전계집중의 증대를 일으키기 때문이다. 또, 본 발명에 있어서는, 도 2에 표시한 바와 같이, 도전성 입자(8)는, 어떠한 집합체(9)에도 속하는 일없이 독립된 형태로 존재해도 된다.

그리고, 각각의 집합체(9)에 포함되는 복수의 도전성 입자(8)는, 탄소층(5)의 두께 방향(캐소드 전극(2)으로부터 탄소층(5)의 표면으로 향하는 방향 또는 기판(1)의 표면에 실질적으로 수직인 방향)으로 실질적으로 뻗어 있는 방향으로 배향되어, 각 집합체(9)에 대해 전계가 집중되게 된다.

탄소층(5)의 두께를 가로질러 뻗어 있는 방향으로 배열된 도전성 입자(8)의 수에 특히 제한은 없고, 적어도 2개 이상의 도전성 입자(8)가 그 방향으로 배열되어 있으면 된다. 예를 들면, 탄소층(5)의 두께 방향을 가로지르는 방향으로 서로 이웃하는 2개의 입자가 있을 경우, 이들 이웃하는 2개의 입자중 하나가 다른 쪽보다도 캐소드 전극(2)의 표면(혹은 탄소층(5)의 표면)에 가까이 배치되어 있으면, 이들 두 이웃하는 입자는 탄소층(5)의 두께방향으로 배향되어 있는 것으로 간주할 수 있다. 또, 전자방출을 위한 낮은 역치를 얻기 위해서는, 탄소층(5)의 두께 방향으로 3개 이상의 입자가 배치되는 것이 바람직하고, 이들 입자가 캐소드 전극(2)의 표면(탄소층(5)의 표면)에 대해서 실질적으로 수직인 방향으로 배열되어 있는 것이 더욱 바람직하다.

또, 각 집합체(9)내에 있어 서로 이웃하는 도전성 입자(8)는, 서로 5㎚보다도 작은 범위내에 배치되는 것이 바람직하다. 두 이웃하는 입자간의 거리가 이 범위의 상한을 초과하면, 전자방출을 위한 역치전계(E_th)에 급격한 큰 변화가 일어나고, 또한, 충분히 큰 방출전류를 얻는 일도 어려워진다. 또, 각 집합체(9)에 있어서, 이웃하는 입자끼리는 서로 직접 접촉하고 있어도 된다. 이웃하는 입자가 평균 입자직경보다도 큰 거리만큼 떨어져 있으면, 충분한 전계 집중이 일어나지 않게 되기 때문에 바람직하지 않다. 또, 본 발명에 있어서, 탄소층(5)속의 이웃하는 입자가 서로 직접 접촉하고 있다고 해도, 이들은 실질적으로 점에서 접촉하기 때문에, 이들 이웃하는 입자 간에 고저항이 얻어진다. 이것에 의해, 탄소층(5)의 전자방출점에서 방출 전류의 과도한 상승이 억제되어, 안정한 전자방출을 얻을 수 있다.

또, 도전성 입자(8)는 실질적으로 탄소층(5)중에 완전하게 매립되어 있는 것이 바람직하지만, 도전성 입자(8)가 부분적으로 탄소층(5)의 표면에 노출되어 있어도 된다. 그 때문에, 탄소층(5)의 표면 조도(울퉁불퉁함)는, 제곱평균제곱근(rms)으로 계산하여, 탄소층(5)의 평균 막 두께의 1/10보다도 작아, 탄소층(5)의 표면 조도에 기인하는 전자빔의 발산이 억제되므로 바람직하다. 또, 상기 구성에 의하면, 도전성 입자(8)의 표면이 진공중의 잔류 가스의 영향을 받기 쉽지 않으므로, 안정적인 전자방출을 얻을 수 있다.

상기한 구성의 전자방출소자에 있어서는, 탄소기재 유전체(10)중의 분산된 위치에, 도전성 입자(8)에 의해 전도 경로가 형성된다. 따라서, 탄소기재가 부분적 파괴나 손상을 받는 일 없이 고성능의 전자방출을 실현할 수가 있다. 하지만, 탄소층(5) 전체에 걸쳐 균일하게 고밀도로 도전성 입자(8)가 분산되면, 전자방출을 위한 역치 전계(E_th)가 높아지게 된다. 또, 이웃하는 집합체(9) 간의 거리가 너무 크면, 디스플레이에 있어서 전자방출소자의 작동에 필요한 최소한의 전자방출 전류를 얻는 것이 불가능하고, 또한, 안정한 전자방출 전류를 실현하는 데 필요한 최소한의 전자방출점밀도를 얻는 것이 불가능해진다. 그 결과, 안정한 전자방출을 얻는 것이 불가능하므로, 화상을 안정적으로 표시하는 것이 불가능해진다. 이 때문에, 저강도의 전계에서 안정한 전자방출을 실현하기 위해서, 탄소층(5)중의 도전성 입자(8)의 밀도는, 1×10¹⁴개/㎤ 내지 5×10¹⁸개/㎤의 범위, 더욱 바람직하게는, 1×10¹⁵개/㎤ 내지 5×10¹⁷개/㎤의 범위인 것이 바람직하다. 같은 이유로서, 저강도의 전계에서 안정한 전자방출을 실현하기 위해서, 탄소기재(10)의 주원소에 대한 도전성 입자(8)의 주원소의 농도가, 0.001 내지 1.5원자%, 더욱 바람직하게는, 0.05 내지 1원자%의 범위인 것이 바람직하다. 농도가 상기 범위의 상한치를 초과하면, 상술한 것처럼, 전자방출을 위한 역치가 높아져서, 보다 큰 구동전압이 필요해져, 방전 파괴를 일으키거나, 혹은 화상표시장치에 필요한 충분히 큰 방출 전류 밀도를 얻는 데 필요한 충분히 큰 전자방출점밀도를 얻을 수 없게 되어 버린다.

상기 파라미터의 허용가능한 범위에 대해 이하 상세히 설명한다. 도 3 및 도 4는, 제곱 센티미터당 탄소층(5)중에 함유된 집합체(9)의 수를 도전성 입자(8) 의 밀도의 함수로서 표시한 것이다. 이들 도면에 있어서, X는 1개의 집합체(9)에 포함된 도전성 입자(8)의 수를 나타낸다.

탄소층(5)중의 도전성 입자(8)의 밀도를 P(개/㎤)(여기서, P는 1㎤당의 입자(8)의 개수를 나타냄), 탄소층(5)의 막 두께를 h, 도전성 입자(8)의 평균 반경을 r_cp라 하면, 각각 1㎠당 탄소층(5)속에 존재하는 복수의 도전성 입자(8)를 포함하는 집합체(9)의 개수 E는, 2r_cpP(8r_cp ³P)^(h/2r-1)개/㎠이다. 도 3은 r_cp = 2㎚에 대한 도전성 입자(8)의 밀도의 함수로서 집합체의 개수를 나타낸 그래프이고, 도 4는 r_cp = 5㎚에 대한 그래프이다. 도전성 입자(8)의 평균 반경 r은, 자세하게 후술하는 바와 같이, 1㎚ 내지 1O㎚의 범위가 바람직하다.

집합체(9)에 충분히 높은 전계 집중이 일어나는 범위내에 P를 설정함으로써 E의 값을 가능한 한 큰 값으로 얻는 것이 바람직하다. 충분히 높은 전계 집중을 얻기 위해서, 각 집합체(9)는 탄소층(5)의 두께를 가로지르는 방향으로 배열된 2개이상의 도전성 입자(8)를 포함하고, 집합체의 개수 E가 1×10²개/㎠이상, 더욱 바람직하게는 1×10⁴개/㎠ 이상일 필요가 있다. 이 조건을 충족시키기 위해서, P는, r_cp = 2㎚에 대해서 1×10¹⁴개/㎤이상으로 설정할 필요가 있다. 또, r_cp = 5㎚에 대해서 1×10⁴개/㎠이상으로 E를 얻기 위해서는, P는 1×10¹⁴개/㎤이상으로 설정할 필 요가 있다. 한편, P가 5×10¹⁸개/㎤를 넘으면, 도전성 입자(8)의 수가 너무 많아지고, 탄소층(5)이 단순한 도전재료로 되어, 집합체(9)에의 전계 집중이 일어나지 않게 된다. 그 결과, ESD가 줄게 되어 전류 밀도도 감소된다. 따라서, 양호한 전자방출 특성을 얻을 수 없다.

P의 바람직한 범위는, 탄소층(5)의 두께와 도전성 입자(8)의 크기에 의존한다. 도전성 입자(8)의 크기를 수 ㎚의 크기로 제어하고, 탄소층(5)의 두께를 수십 ㎚로 하면, 바람직한 P의 범위는, 1×10¹⁴개/㎤ 내지 5×10¹⁸개/㎤이다. 도전성 입자(8)의 평균 입자직경(2r)이 1 내지 10㎚이고, 해당 도전성 입자(8)의 주원소가 Co인 경우, 탄소층(5)중의 Co의 농도는 0.001 내지 1.5원자%의 범위로 될 때 상기 요구조건을 충족한다. 가장 바람직한 P의 범위는, 1×10¹⁵개/㎤ 내지 5 ×10¹⁷개/㎤이다. 예를 들면 도 3의 예에서 각 집합체(9)가 도전성 입자(8)를 2개 이상 포함할 경우에 상기 가장 바람직한 P를 얻기 위해서, 집합체(9)의 개수 E는, 1×10⁴개/㎤ 내지 1×10¹⁰개/㎤이다.

전계 집중에 대해서 도 5를 참조해서 더욱 설명한다. 전도 경로의 높이를 h, 전자방출부의 반경을 r이라 하면, 전계는, (2+h/r_cp)배만큼 집중한다. 또, 전자방출부의 선두의 미시적인 구조에 좌우해서 β(전계집중증강인자)배만큼의 더 한층의 전계집중이 일어날 수 있다. 따라서, 전체적인 전계집중인자는, (2+h/r_cp)β 로 주어진다. 상기 구조에 있어서 얻어진 이 큰 전계집중인자에 의해, 전자방출막으로부터 용이하게 전자를 방출하는 것이 가능해진다.

전자방출막으로부터 방출된 전자빔의 형상은, 탄소층(5)의 두께, 도전성 입자(8)의 크기와 형상 및 전계에 좌우된다. 탄소층(5)의 두께가 100㎚보다 적을 경우, 전자빔은 바람직한 비발산형상을 지닌다. 또, 탄소층(5)의 두께가 이 범위내에 있을 경우에는, 구조적인 응력도 적어, 이 범위는 박막 프로세스의 관점으로부터도 바람직하다. 도전성 입자(8)의 입자 크기를 크게 하고, 탄소층(5)의 두께를 해당 입자크기에 비례해서 증가시키면, 집합체(9)간의 거리가 커져, 전자방출점밀도가 감소한다. 탄소층(5)의 두께가 100㎚보다도 적으면, 도전성 입자(8)의 바람직한 입자의 크기는 수 ㎚(전형적으로는 1㎚ 내지 10㎚)이고, 각 집합체(9)는, 캐소드 전극(2)측으로부터 탄소층(5)의 표면을 향한 방향으로 배열된 몇 개의 도전성 입자(8)를 포함하는 것이 바람직하다.

또, 탄소층(5)의 응력을 감소시키기 위해서는, 수소를 탄소층(5)에 편입시키는 것이 바람직하다. 일반적으로, DLC막과 같은 탄소를 주성분으로 하는 막은 고경도 및 고응력을 지니므로, 해당 막은 가공하기 용이하지 않다. 막이 전자방출막으로서 우수한 경우에도, 프로세스상 곤란하기 때문에, 이러한 고경도 및 고응력을 지닌 막을 이용해서 전자방출소자 또는 전자원을 형성하는 것은 곤란하다. 따라서, 제조 프로세스상 용이하게 취급할 수 있는 막에 수소를 편입시킴으로써 해당 막의 응력을 감소시키는 것이 바람직하다. 바람직하게는, 응력 및 경도(탄성률)를 감소시키기 위해서, 탄소층(5)에, 탄소의 농도에 대해서 수소를 0.1원자%이상, 더욱 바람직하게는 1원자%이상 편입시킨다. 하지만, 탄소의 농도에 대한 수소의 농도의 비율이 20원자%보다도 많으면, 전자방출 특성의 열화가 일어나므로, 수소의 농도에 대한 실질적인 상한은 20원자%이다.

도 6은 본 발명에 의한 탄소층(5)의 바람직한 예를 표시하고 있다. 이 예에 있어서, 탄소층(5)은 캐소드 전극(2)의 표면에 배치하고, 해당 탄소층(5)의 표면에 다이폴 층(11)을 형성하고 있다. 도 6에 있어서, 부호 (1)은 기판을 나타내고, 부호 (11)은 다이폴 층을 나타낸다. 또, 이 구성에 있어서, 탄소층(5)의 저항률은, 1×10¹ 내지 1×10¹⁴Ω·㎝의 범위가 바람직하고, 1×10⁷ 내지 1×10¹⁴Ω·㎝의 범위가 한층 더 바람직하다.

이 예에 있어서, 탄소층(5)의 표면(진공에 노출됨)이 수소로 종단되어 있다. 해당 수소로 종단된 표면은, 다이폴 층(11)으로서 기능한다. 다이폴 층(11)을 형성하는 재료(표면을 종단하기 위한 재료)는 수소로 한정되는 것은 아니다. 탄소층(5)의 표면을 종단하는 데는, 캐소드 전극(2)과 인출 전극(게이트 전극 및/또는 애노드 전극)과의 사이에 전압을 인가하고 있지 않는 상태에 있어서, 탄소층(5)의 표면의 에너지 준위를 감소시킬 수 있는 재료면 어느 것이라도 이용할 수 있다. 이러한 재료의 바람직한 예가 수소이다. 일반적으로, 수소 원자(13)는 약간 양으로 분극(δ+)되므로, 탄소층(5)의 표면상의 원자(이 경우는 탄소 원자(12))는 약간 음으로 분극(δ-)된다. 그 결과, 다이폴 층(전기 이중층)(11)이 형성된다.

상기 다이폴 층(11)을 가지는 제 1도전막으로부터의 전자방출 원리를, 도 7A 및 도 7B에 표시한 밴드도를 참조해서 이하에 설명한다. 도 7A는, 인출 전극(23)에 전압을 인가하고 있지 않는 상태의 에너지 밴드도를 표시한 것이고, 도 7B는, 인출 전극(23)에 전압을 인가한 상태의 에너지 밴드도이다. 여기서, 인출 전극이란, 게이트 전극이나 애노드 전극, 또는, 이들 게이트전극과 애노드 전극을 조합시킨 것을 의미한다. 도 7A 및 도 7B에 있어서, (2)는 캐소드 전극, (5)는 탄소층(절연층), (23)은 인출 전극, (24)는 진공 장벽, (25)는 전자, (26)은 다이폴 층이 그 표면에 형성된 절연층의 표면과 진공과의 계면이다.

도 7A에 표시한 상태에서 캐소드 전극(2)과 인출 전극(23)과의 사이에 외부구동 전압이 인가되고 있지 않는 상태에서, 다이폴 층의 존재에 의해, 절연층의 표면상의 전위분포에 있어서, 다이폴 전압 δ와 동일한 전압이 외부에서 인가된 때에 얻어진 것과 등가로 된다.

도 7B에 표시한 바와 같이, 캐소드 전극(2)과 인출 전극(23)과의 사이에 구동 전압 V(볼트)를 인가하면, 탄소층(5)의 전위는 강하되고, 그 결과, 진공 장벽(24)도 감소된다. 구동 전압 V(볼트)가 인가될 경우 탄소층(5)을 터널링할 수 있는 적절한 값(바람직하게는, 10㎚미만)으로 탄소층(5)의 두께를 설정하면, 캐소드 전극(2)으로부터 공급된 전자(25)가 상기 탄소층(5)을 터널링할 수 있는 레벨로 탄소층(5)을 가로지르는 공간적인 거리를 줄일 수가 있다. 따라서, 진공에의 전자방출이 실현된다.

또, 탄소층(5)의 표면을 종단하는 재료로서는, 탄소층(5)의 표면상태(에너지 준위)를, 캐소드 전극(2)과 인출 전극(23)과의 사이에 전압을 인가하고 있지 않은 상태에 있어서 0.5eV이상, 바람직하게는 1eV이상 감소하는 재료를 이용하는 것이 바람직하다. 본 발명에 의한 전자방출소자에 있어서는, 캐소드 전극(2)과 인출 전극(23)과의 사이에 구동 전압을 인가하는 지의 여부에 관계없이, 탄소층(5)의 표면상태는 양의 전자 친화력을 나타낼 필요가 있다.

또, 탄소층(5)의 두께는, 구동 전압에 의해서 결정된다. 일반적으로, 탄소층(5)의 두께는, 바람직하게는 20㎚이하, 더욱 바람직하게는 10㎚이하로 설정된다. 또, 탄소층(5)의 두께의 하한은, 전자방출소자가 작동되는 상태에서, 전자가 터널링에 의해 탄소층(5)을 통과할 수 있는 최소 두께로 결정된다. 실제로, 탄소층(절연층)(5)을 형성하는 재현성을 고려하지 않으면 안되므로, 실제의 하한은, 1㎚정도이다.

본 발명에 의한 전자방출소자에 있어서는, 상기 설명한 바와 같이, 탄소층(5)의 양의 전자 친화력에 의해, 전자방출소자가 전자방출량의 관점에서 명확한 온/오프비, 즉, 전자방출소자의 비선택 상태(오프 상태)의 전자방출량에 대한 선택된 상태(온 상태)의 전자방출량의 비를 확보할 수가 있다.

또, 도 6에 표시한 형태의 탄소층(5)은, 도 2를 참조해서 이미 설명한 것처럼, 도전성 입자(8)를 함유해도 된다. 역으로, 도 2에 표시한 탄소층(5)의 표면에 도 6에 표시한 다이폴 층(11)이 형성되어 있어도 된다.

다음에, 도 8A 내지 도 8E를 참조해서, 본 발명에 의한 제조 공정의 일례를 설명한다. 본 발명의 현저한 특징중의 하나는, 제조공정이 특성조정공정을 포함하는 것에 있다.

본 발명에 의한 전자방출소자의 제작 공정은, 기판상에 캐소드 전극과 제어전극을 형성하는 공정과, 전자방출막을 퇴적하는 공정를 포함한다. 이들 두 공정의 순서는 가역적이다.

공정 1

먼저, 석영 유리, Na 등의 불순물 함유량을 감소시킨 유리, 소다석회 유리, 상층이 SiO₂층인 다층기판 또는 세라믹으로 이루어진 절연성 기판(1)을 준비한다. 이 기판(1)의 표면을 충분히 세정한 후, 해당 기판(1)의 표면상에, 도전막(31)(나중에 캐소드 전극(2) 및 제어전극(3)으로 형성될 것임)을 형성한다(도 8A).

도전막(31)은, 증착법 또는 스퍼터링법 등의 일반적인 진공 막형성 기술을 이용해서 형성하면 된다. 도전막(31)의 재료는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd 등의 금속 재료 또는 이들의 합금으로부터 선택하면 된다. 도전막(31)의 두께는, 10㎚ 내지 100㎛의 범위, 더욱 바람직하게는 1OO㎚ 내지 1㎛의 범위내에서 설정한다.

공정 2

다음에, 도 8B에 표시한 바와 같이, 도전막(31)상에 탄소층(5)을 형성한다.

탄소층(5)은, 양호한 평탄성을 지닌 것이 바람직하다. 보다 구체적으로는, 탄소층(5)의 표면조도는, 제곱평균제곱근으로 계산해서, 해당 탄소층(5)의 평균 막 두께의 1/10미만 또는 10㎚미만, 한층 더 바람직하게는, 1㎚미만인 것이 바람직하 다. 하지만, 평탄성이 좋을수록, 첨예한 지점들의 전계 증강 효과가 적기 때문에, 역치 전계가 커지게 된다. 이러한 평탄한 표면을 지닌 탄소층(5)에 대해 충분히 낮은 역치전계를 얻기 위해서는, 도 2 또는 도 6에 표시한 탄소층(5)에 사용된 것과 같은 공간적인 구조를 이용하는 것이 효과적이다. 단, 표면 조도는, rms, 즉, 곡선면의 평균선으로부터의 편차의 제곱평균제곱근(root-mean-square)이다. 표면조도의 이 표현은, JIS 규격에 있어서도 이용되고 있다.

공정 3

포토리소그라피에 의해 캐소드 전극(2)과 제어전극(3)을 형성하기 위한 에칭공정에 있어서 마스크로서 이용되는 포토레지스트 패턴(33)을 형성한다(도 8C).

공정 4

이어서, 도전막(31)과 탄소층(5)을 에칭해서, 캐소드 전극(2)과 제어전극(3)을 형성한다(도 8D). 도전막(31) 및 탄소층(5)은, 평탄한 에칭면이 얻어지도록 에칭하는 것이 바람직하다. 도전막(31) 및 탄소층(5)의 재료에 따라서, 건식 에칭 또는 습식 에칭 등의 적절한 에칭법을 이용하면 된다.

공정 5

패턴(33)를 제거한다. 그 결과, 도 8E에 표시한 구조(도 1A 및 도 1B)가 얻어진다.

캐소드 전극(2)과 제어전극(3)과의 사이의 거리(W)(도 1A 및 도 1B에 표시됨)는, 전자방출소자를 구성하는 재료, 해당 재료의 저항값, 탄소층(5)의 전기적 특성 및 방출될 전자 빔의 형상에 따라 결정된다. 일반적으로, (W)는 1O㎚ 내지 1OO㎛의 범위내에 바람직하게 설정된다.

거리(W)를 작게 하는 것은, 전자방출소자의 구동 전압의 저감에 가장 효과적인 수법이다. 이 점을 고려해서, 거리(W)는 1O㎛미만으로 설정하는 것이 바람직하다. 그렇지만, 거리(W)의 감소가 너무 크면, 전자방출소자의 전자방출효율이 저감될 수 있으며, 그 이유는, 매우 작은 거리(W)에 의해, 캐소드전극(2)으로부터 방출된 전자의 일부가, 애노드 전극에 도달하기 전에, 제어전극(3)(게이트 전극)에 충돌해서, 해당 제어전극(3)에 의해 흡수되기 때문이다.

일반적으로, 전자방출효율의 저감이 시작하는 거리의 값은 구동전압, 전극 및 방출재료의 두께 등의 소자의 형상에 좌우되지만, 거리(W)가 100㎚미만일 때에는, 전자방출효율의 현저한 저하가 일어난다.

따라서, 본 실시형태에서는, 거리(W)가 1OO㎚ 내지 10㎛의 범위내에 설정되는 것이 바람직하다.

필요에 따라, 후처리를 수행해서 전자를 방출하는 능력을 향상시켜도 된다. 그 예로서는, 어닐링 처리 및 플라스마 처리를 들 수 있다. 표면종단층(다이폴 층)이 도 6에 표시한 바와 같이 형성되어 있는 경우에는, 이 단계에서 후처리를 수행하는 것이 바람직하다.

공정 6

이어서, 본 발명의 특징의 하나인 특성조정공정를 수행한다.

특성조정공정에 있어서, 역치전계는, 순방향의 역치 전계강도라 불리는 E_{th_forward}가, 전계가 순방향으로 인가되었을 때 제 1도전막(캐소드 전극)으로부터 전자방출을 일으키는 데 필요한 최소전계강도이고, 역방향의 역치 전계강도라 불리는 E_{th_reverse}가, 전계가 역방향으로 인가되었을 때 제 2도전막(제어전극)으로부터 전자방출을 일으키는 데 필요한 최소전계강도일 때, E_{th_reverse} > E_{th_forward}로 되도록 조정한다.

"순방향"이란, 캐소드 전극(제 1도전막)의 전위가, 캐소드 전극(제 1도전막)으로부터 전자를 인출하기 위한 전계를 만들어 내는 전극(제어전극(제 2도전막) 및/또는 애노드 전극)의 전위보다도 낮게 하는 전계의 방향을 의미한다. 한편, "역방향"이란, 캐소드 전극(제 1도전막)의 전위가, 캐소드 전극(제 1도전막)으로부터 전자를 인출하기 위한 전계를 만들어 내는 전극(제어전극(제 2도전막) 및/또는 애노드 전극)의 전위보다도 높게 하는 전계의 방향을 의미한다.

특성조정공정에 이용가능한 수법의 하나는, 역방향에서만 전계(전압)를 인가하여 역방향에 있어서의 역치 전계(역치 전압)를 상승시킴으로써, E_{th_reverse} > E_{th_forward}를 실현하는 것이다. 다른 수법은, 순방향 및 역방향의 쌍방에 있어서의 역치 전계 E_th(역치 전압 V_th)를 상승시킴으로써, E_{th_reverse} > E_{th_forward}를 실현하는 것이다. 특성조정공정에는, 이들 수법의 어느 것을 이용해도 된다.

상기 두번째 수법을 수행하면, 구동 상태에 있어서의 전자방출 특성(I-V 특성, 즉 전자를 방출시키기 위해서 인가하는 전압 V와 그 결과 얻어진 방출 전류 I 와의 관계)이 제어된다. 이 수법은, 예를 들면, 전자원이나 화상표시장치에 배열된 다수의 전자방출소자의 전자방출특성을 조정해서 이들이 유사한 특성을 지니도록 하는 데 이용할 수 있다. 모든 전자방출소자에 대해서 유사한 특성을 얻기 위한 하나의 구체적인 조정수법은, 모든 전자방출소자중에서 가장 높은 역치 전계를 검출해서, 해당 검출된 가장 높은 역치전계로 다른 전자방출소자의 역치 전계를 조정하는 것이다. 다른 수법은, 특정의 전자방출소자(전형적으로는 모든 전자방출소자)의 역치 전계를 특정의 값으로 상승시키는 것이다. 제조비의 관점으로부터, 상기 두번째 방법은, 첫번째 방법보다도 간편하므로, 바람직하다. 단, 본 발명에 있어서, 상기 I-V특성은, 모든 소자에 대해서 완전하게 동일하게 되도록 조정할 필요는 없고, 실제의 동작에 있어서 인가되는 전압 범위에 대해서 전자방출소자의 I-V특성이 대략 서로 동일하게 되도록 조정하는 것이면 충분하다.

본 발명에 있어서, E_{th_reverse} > E_{th_forward}를 실현하는 방법은, 전자방출소자에 대해서 전압이 인가되는 상기 설명한 것으로 한정되는 것은 아니다.

그리고, 역치 전계를 상승시키기 위한 구체적인 수법의 하나는, 전자방출막(5)(제 1도전막 및/또는 제 2도전막)에 최대 전계 E_max를 인가하는 것이다. 여기서, "최대 전계"란, 이 특성조정공정 이전에 전자방출막(5)(제 1도전막 및/또는 제 2도전막)에 인가된 어떠한 전계보다 높은 전계를 의미한다. 그렇지만, 이것은, 이 특성조정공정 이전에 전자방출막(5)(제 1도전막 및/또는 제 2도전막)에 전계를 인가할 필요가 있다는 것을 전제로 하는 취지의 것은 아니다. 바람직하게는, 본 발명에 있어서, 이 특성조정공정은, 전자방출막(5)(제 1도전막 및/또는 제 2도전막)으로부터 전자가 방출되는 공정을 포함한다.

전자방출소자 또는 전자방출장치를 구동하기 위한 전자방출막(제 1도전막 및/또는 제 2도전막)에 인가되는 (순방향)전계(전자방출소자 또는 전자방출장치의 실제의 동작시 전자방출막에 인가되는 전계)는, 전자방출소자 또는 전자방출장치의 구조와 그 구동 상태 및 구동 전압, 나아가서는, 전자방출막의 위치에 의존해서 결정된다.

3단자 구조(캐소드 전극, 제어전극 및 애노드 전극을 포함하는 구조)를 지니는 전자방출장치를 구동할 때에, 전자방출막(제 1도전막 및/또는 제 2도전막)에 인가되는 (순방향) 전계는, 주로 Ea와 Eg에 의해 결정된다. 전자방출소자와 애노드 전극(4)과의 사이에 인가되는 평균적인 전계 Ea_av(볼트/㎛)는, 애노드 전압을 Va(볼트)(전형적으로는 캐노드 전극(2)의 전위와 애노드 전극(4)의 전위와의 전압차로 정의됨)라 하고, 캐소드 전극(2)(혹은 전자방출막(5))과 애노드 전극(4)과의 사이의 거리를 H(㎛)라 하면, Ea_av=Va/H (볼트/㎛)로 표현할 수가 있다.

또, 캐소드 전극(2)과 제어전극(3)과의 사이에 인가되는 평균적인 전계 Eg_av(볼트/㎛)는, 캐소드 전극(2)과 제어전극(3)과의 사이에 인가되는 전압을 Vg(볼트)라 하고, 캐소드 전극(2)(혹은 탄소층(5))과 제어전극(3)과의 사이의 거리를 W라 하면, Eg_av = Vg/W(볼트/㎛)로 표현될 수가 있다.

실제로, 전자방출소자(전자방출막)의 구조나 위치에 의해서도 상기 Ea 및 Eg 는 변한다. 따라서, Ea 및 Eg의 실제 값은, β_a및 β_g가 1이상인 전계증강인자인 경우, 각각, Ea=β_a×Ea_av, Eg=β_g× Eg_av가 된다. 애노드 전극(4)이 전자방출소자의 기판에 대해 평행인 위치에 배치된 경우, β_a

1이다. 한편, β_g는 전자방출소자의 구조에 의해 크게 변한다. 극단적인 경우, β_g는 전자방출부가 첨예한 점을 지니는 지의 여부에 따라 수천 배로 커질 수도 있다. 비교적 평탄한 면을 지닌 전자방출막을 사용하는 전자소자의 구조에 있어서, β_g는 오히려 작지만, 구조에 따라서 통상의 값보다도 수 배로 될 수도 있다.

스핀트형이나 표면 전도형의 전자방출소자의 경우, 제어전극은 전자를 인출하기 위한 전극으로서 기능하므로, 전자방출소자 또는 전자방출장치가 실제의 구동동작을 수행한 상태에서, Eg_av >> Ea_av가 된다. 즉, 전자방출부에 인가되는 전계는, 제어전극(3)과 캐소드 전극(2)과의 사이에 인가되는 전압에 의해 형성되는 전계(Eg)에 의해 지배적으로 되어, Ea는 실제로 기여하지 않거나 혹은 매우 조금 기여한다.

3단자(트리오드) 구조(캐소드 전극, 제어전극 및 애노드 전극을 포함함)를 지니는 전자방출소자 혹은 전자방출장치에 있어서, 캐소드 전극(제 1도전막)으로부터 전자를 인출하는 데 필요한 전계는, [1] 캐소드 전극(2)(제 1도전막)의 전위와 제어전극(3)(제 2도전막)의 전위와의 차(캐소드 전극측(제 1도전막측)으로부터의 전자방출이 제어전극(제 2도전막)의 전위에 의해 제어됨), [2] 캐소드 전극(2)(제 1도전막)의 전위와 애노드 전극(4)의 전위와의 차(캐소드 전극(제 1도전막)으로부터의 전자방출이 애노드 전극의 전위에 의해 제어되는 한편, 제어전극(제 2도전막)은 전자방출강도를 제어하거나 혹은 멈추기 위해 기능함) 또는 [3] 캐소드 전극(2)(제 1도전막)의 전위와 제어전극(3)(제 2도전막)의 전위와 애노드 전극(4)의 전위간의 관계(캐소드 전극(제 1도전막)으로부터의 전자방출이 애노드 전극의 전위 및 제어전극(제 2도전막)의 전위의 양쪽에 의해 결정됨)에 의해 결정된다. 단, 본 발명은 3 단자 구조(트리오드 구조)로 한정되는 것은 아니다.

본 발명에 의한 특성조정공정에 있어서, 역방향의 전계는, 상기 [1]의 경우, 캐소드 전극의 전위가 제어전극의 전위보다도 높은 상태에 있어서 형성되는 전계에 의해 부여된다. 또, 상기 [2]의 경우, 상기 역방향의 전계는, 캐소드 전극의 전위가 애노드 전극의 전위보다 높은 상태에 있어서 형성되는 전계에 의해 부여된다. 또한, 상기 [3]의 경우에 있어서는, 상기 역방향의 전계는, 캐소드 전극의 전위가, 애노드 전극의 전위 및 제어전극의 전위의 적어도 어느 한 쪽보다도 높은 상태(바람직하게는 애노드 전극의 전위 및 제어전극의 전위의 양쪽보다도 높은 상태)에 있어서 형성되는 전계에 의해 부여된다.

즉, 본 발명에 의한 특성조정공정에 있어서는, 어느 경우에 있어서도, 상기 역방향의 전계는 제어전극(제 2도전막)에 인가된다. 또, 제어전극(제 2도전막)에 상기 역방향에 있어서 전계의 인가는, 특히, 전자방출막(또는 전자방출부를 구성하는 재료)이 제어전극상에 의도적으로 혹은 무심코 형성한 전자방출소자의 전자방출특성을 제어하는데 특히 효과적이다. 가장 간단한 경우, 역방향의 전계는, 전자 방출소자가 구동되고 있는 상태에서 제어전극에 인가된 최대전계(실제 동작시에 인가된 최대전계)의 분포와 상사형이다. 단, 상사형의 요구조건은 매우 엄격하지는 않지만, 대략 상사형이면 충분하다. 즉, 전계벡터에 있어서 다소의 차이는 허용가능하다.

이 공정에서 역방향 전계의 인가에 의해, 제어전극(제 2도전막)으로부터의 전자방출에 필요한 전계 강도(E_{th_reverse})의 상승을 초래한다. 이것에 의해, 실제의 동작동안(구동시) 전자방출소자에 전압을 인가하는 방법의 수가 증가한다. 또, 전자원 혹은 화상표시장치에 있어서, 역방향 전계 강도(E_{th_reverse})의 상승에 의해, 비선택 전자방출소자로부터의 전자방출을 억제할 수 있고, 또한, 선택된 전자방출소자로부터의 전자방출강도를 정밀하게 제어하는 것도 가능해진다. 따라서, 전자방출소자간의 누화를 억제할 수 있고, 고품위의 화상의 표시가 실현된다.

그 때문에, 실제의 동작 동안(구동시) 전계가 역방향으로 인가될 경우, 제어전극(제 2도전막)으로부터 전자가 방출되지 않게 하는 것이 바람직하다. 이것은, 상기 제 2도전막(제어전극)으로부터 전자를 방출시키는 데 필요한 역치전계가, 실제의 동작 동안에 인가되는 최대역전계보다도 큰 값으로 증가시키도록 특성조정공정동안 역전계를 인가함으로써 실현되며, 이것에 의해, 실제의 동작동안 제어전극으로부터 뜻하지 않게 전자가 방출되는 것을 방지할 수 있다.

또, 이 특성조정공정에 있어서는, 상기 E_{th_reverse}를 상승시키는 것에 더해서, 전계를 순방향으로 제 1도전막(캐소드 전극상의 전자방출막)에 인가함으로써, 실제 의 동작중에 제 1도전막으로부터의 전자방출에 필요한 역치 전계(E_{th_forward})를 조정하는 것이 바람직하고, 이와 같이 함으로써, 전자방출소자(전자원) 작성시에 일어나는 역치전계의 소자 대 소자의 편차가 억제된다. 순방향의 전계는, 가장 단순한 경우는, 실제의 작동중에 캐소드 전극(제 1도전막)으로부터 전자를 인출하기 위해서 형성되는 구동전계와 그 분포형상이 상사형이다. 또, 실제의 동작중의 전자방출 특성의 높은 안정성 및 양호한 재현성을 확보하기 위해서, 상기 조정을 위해 인가되는 순방향 전계 E_{th_forward}는, 그 분포형상이 상사형일 뿐만 아니라, 실제의 동작중에 인가되는 구동전계강도보다도 강도가 큰 것이 바람직하다. 단, 상사형의 요구조건은 매우 엄격하지 않고, 대략 상사형이면 충분하다. 즉, 전계 벡터의 약간의 차이는 허용가능하다.

또, 상기 특성조정공정에 있어서, 조정전계가 인가되면, 제 2도전막(제어전극)으로부터의 전자방출 (및 제 1도전막(캐소드 전극)으로부터의 전자방출)이 효율적으로 일어난다. 이 때문에, 상기 특성조정공정은, 최대 방출전류 I_max에 의해 제 2도전막(및 제 1도전막)으로부터 전자를 방출시키는 공정이라고도 말할 수 있다.

상기 특성조정공정은, 실효적으로는, 그 전자방출특성의 조정을 위해서, 제 2도전막(제어전극측)으로부터의 전자방출 (및 제 1도전막(캐소드 전극측)으로부터의 전자방출)을 시키기 위해서, 전자방출소자 또는 전자방출장치의 전극 간에 전압 (최대 전압 V_max)을 인가하는 공정으로 간주할 수도 있다. 제어성의 관점으로부터 는, 전압을 제어함으로써 특성조정공정을 수행하는 것이 가장 간단하므로, 이것이 가장 바람직하다. 인가된 전압치를 제어함으로써 상기 특성조정공정을 제어하는 경우에는, 캐소드 전극과 제 1도전막으로부터 전자를 인출하기 위한 전계를 형성하는 전극(제어전극 및/또는 애노드 전극)간의 상대 위치를, 실제의 동작시의 상대 위치와 같게 하는 것이 바람직하다. 그 때문에, 적어도, 캐소드 전극과 제어전극간의 상대 위치를, 실제의 동작시의 상대 위치와 같게 되도록 전극을 설치하는 것이 바람직하다. 또, 실제의 동작시와 같은 상대 위치에 전극을 설치해서, 인가 전압을 제어함으로써 특성조정공정을 제어하는 경우, 해당 전압에 의해 형성된 순방향 또는 역방향 전계가 소자 또는 장치의 실제의 동작중에 형성된 것과 그 분포형상이 상사형이 되도록 전극간(캐소드 전극과 제어전극(및 애노드 전극)간)에 상기 전압을 인가하는 것이 바람직하다.

전자방출소자가 상기 공정(1) 내지 (5)에 의한 제조의 완료 직후의 단계에서는 대칭 구조와 대칭인 전자방출 특성을 지니지만, 상기 특성조정공정을 단순히 수행함으로써 효율적으로 비대칭 구조(즉, 비대칭 전자방출특성)가 얻어진다. 또, 전자방출소자가, 예를 들면, 패터닝 공정(예를 들면, 전자방출막을 캐소드 전극측에만 형성하게 하는 패터닝공정)을 부가함으로써 비대칭 구조를 지니도록 상기한 공정(1) 내지 (5)에 의해 제작되는 경우, 특성조정공정을 수행하는 것에 의해, 잔사가 뜻하지 않게 제어전극에 잔류해도 전자방출소자가 비대칭성의 전자방출특성을 지니는 것을 확실히 할 수가 있다. 단, 구조상의 약간 또는 보이지 않는 미시적인 변화가, 그의 전자방출특성의 변화를 초래할 수도 있다.

다음에, 도 9A 내지 도 9C 및 도 10을 참조해서, 본 발명에 의한 전자방출소자에 전압을 인가하는 것에 의한 특성조정의 구체적인 예를 설명한다. 단, 특성조정공정은 본 발명의 현저한 특징중의 하나이다.

도 9A 및 도 9B는, 특성조정공정에 있어서의 최대 전압 V_max를 캐소드 전극과 제어전극과의 사이에 인가하는 방법의 예를 표시한 것이다.

또, 도 9C는, 특성조정공정을 끝낸 후 전자방출장치를 구동하는 방법의 일례를 표시한 것이다.

도 9A 및 도 9B에 표시한 예에서는, 애노드 전극(4)에 인가된 애노드 전압을 Va(볼트)로 유지하면서, 캐소드 전극(2)과 제어전극(3)과의 사이에 인가된 순방향의 전압 Vg(볼트)를, Vg₂까지 서서히 상승시킨다. 순방향 전압 Vg(볼트)를 특정기간 유지한 후, 순방향 전압 Vg(볼트)를 0까지 저감시킨다. 이어서, 역방향 전압 -Vg를, -Vg₂를 거쳐서 -Vg₃로 낮추면서 인가한다.

도 9A에 표시한 예에 있어서, 전압을 준 정적(guasi-static)으로 인가한다. 한편, 도 9B에 표시한 예에서는, 전압을 펄스 순의 형태로 인가한다. 도 9A에 표시한 예에 있어서는, 전압을 먼저 순방향으로 인가하고, 순방향으로의 인가를 완료한 후, 역방향으로 전압을 인가한다. 도 9b에 표시한 예에서는, 순방향과 역방향으로 교호로 전압을 인가한다.

도 9C에 표시한 예에서는, 상기 특성 조정을 종료한 후, 전자방출소자를 펄스폭변조신호에 의해 구동한다. 보다 구체적으로는, 애노드 전극(4)의 애노드전 압을 Va로 유지하고, 펄스폭변조하면서 캐소드 전극(2)과 제어전극(3)과의 사이에 펄스 전압 Vg₂를 인가한다. 이 도면도 레벨 Ie2에 가까운 전압 Vg의 인가에 응답해서 생성된 발생 전류 Ie를 표시한 것이다.

펄스 전압을 구동전압으로서 이용하는 경우, 특성조정공정에서 V_max를 제공하는 데 이용되는 펄스폭 혹은 펄스의 듀티보다도 짧은 펄스폭 혹은 듀티(펄스폭/펄스 주기)로 하는 것이 바람직하다. 특성조정공정에 필요로 하는 시간은, 탄소층(5)의 종류에 따라, 수 msec 내지 수 분의 범위에서 결정된다.

상기 설명한 바와 같이, 특성조정공정을 끝낸 전자방출소자 혹은 전자방출장치를 구동하기 위해서, 특성조정공정에서 이용된 최대 전압 이하의 구동전압을 이용하는 것이 바람직하다. 특성조정공정에서 인가한 전압보다도 낮은 구동전압을 이용함으로써, 특성조정공정의 결과로서 얻어진 전자방출 특성(I-V특성)을 유지할 수가 있다. 또한, 상기 설명한 예에서와 같이, 특성조정공정에서 이용된 펄스 폭 혹은 듀티보다도 작은 펄스폭 혹은 듀티(펄스폭/펄스 주기)를 구동에 이용하는 것이 바람직하다.

도 10은, 본 발명에 의한 특성조정공정에서 일어나는 전자방출소자의 전기특성의 변화를 표시한 그래프이다.

즉, 도 10은, 전압 Va를 애노드 전극에 인가한 상태에서 특성조정공정동안에 인가된 최대 전압 V_max가, 방출전류 Ie에 대한 캐소드 전극(2)과 제어전극(3) 간의 전압 Vg의 특성그래프가 어떻게 변화하는 지를 표시한 것이다.

단, "순방향"이란, 제어전극의 전위가 캐소드 전극의 전위에 대해서 양으로 되는 방향을 의미하고, "역방향"이란, 캐소드 전극의 전위가 제어전극의 전위에 대해서 양으로 되는 방향을 의미한다. 캐소드 전극의 전위를 고정하면, 이것은, 제어전극에 정전위를 부여하는 것이 순방향(포워드) 및 음의 전위를 부여하는 것이 역방향(리버스)인 전기적 특성의 도면을 나타내고 있다.

이하에 순방향의 전기특성의 변화의 예를 설명한다.

실선 36은 캐소드 전극(2)과 제어전극(3) 간의 전압을 Vg₁까지 상승시키고 나서, 이 전압을 0(볼트)까지 내리고, 이어서, 이 전압을 재차 Vg₁까지 상승시킴으로써 특성조정공정을 수행한 후에 얻어진 전자방출소자의 전기 특성을 나타내고 있다. 실선 37은 구동 전압을 Vg₂까지 상승시키고 나서, 이 전압을 0(볼트)까지 내리고, 재차 해당 구동전압을 Vg₂까지 상승시킴으로써 특성조정공정동안 전자방출소자를 구동한 후에 얻어진 전자방출소자의 전기특성을 나타내고 있다. 이 특성조정공정의 결과, 전자를 방출하는 데 필요한 역치전압 V_{th_f1}은, V_{th_f2}로 변화해서, Ie에 그 대응하는 변화가 일어난다. 도 10에 있어서의 Ie축의 오른쪽에 표시한 점선은, 인가된 전압을, 특정조정공정동안 전혀 감소시키는 일없이 0(볼트)에서 Vg₂(볼트)로 연속적으로 증가시킨 경우 얻어진 방출전류를 플롯한 것이다.

도 10에 있어서, 인가된 전압을 Vg₂까지 상승시키고 나서, 0(볼트)까지 내린 후(특성조정공정에 있어서)에, 구동 전압을 Vg₂까지 상승시키면서 해당 구동전압을 인가함으로써 전자방출소자가 구동되면, 방출전류 Ie는, Vg₂보다도 낮은 범위에서 실선 37을 따라 변화한다. 그 후, 0(볼트)로부터 Vg₂까지의 범위로 구동전압을 변화시킬 경우, 전자방출특성의 실질적인 변화는 일어나지 않는다.

이러한 특성 조정이 전자방출소자의 전기 특성을 안정화시키고, 역치전계가 높아지는 이유는, 제조 완료 직후의 단계에서 저강도의 전계에서 전자를 방출가능한 불안정한 전자방출점이 있더라도, 이러한 불안정한 전자방출점은 특성조정공정에 의해 제거되므로, 방출전류가 안정화된다. 이 증거는, 실선 37의 전기특성의 측정동안 관찰된 전자방출점의 위치가 실선 36의 것과는 다르고, 일단 특성조정공정을 통해서 실선 37로 표시된 특성이 얻어지면 전자방출점의 위치는 변하지 않는 것에 있다.

상기 설명한 바와 같이, 상기 특성조정공정도 전자방출막의 전기특성을 안정화시키는 공정으로서 기능한다. 즉, 소망의 방출 전류를 얻을 수 있도록 전자방출막의 전기 특성을 일단 조정하면, 전기특성은 안정화되어, 해당 소자가 안정적으로 구동될 수 있도록 조정된 상태라 불린다.

다음에, 역방향의 전자방출막의 전기 특성의 변화에 대해 설명한다.

제 1실시형태에 있어서, 제 2도전막과 제 1도전막은 구조상 대칭이다. 따라서, 역방향의 초기의 전기특성은, 순방향의 것과 유사하고, 전압이 인가된 경우의 역방향의 전기특성에 일어나는 변화는, 순방향에서 일어나는 것과 매우 마찬가지이다.

다만, 캐소드 전극으로부터 전자가 방출되는 순방향과 달리, 역방향에 있어서, 전자는 제어전극으로부터 방출된다. 이것은, 역방향의 방출전류 Ie에 기여하는 전자방출점은, 순방향의 것과는 완전히 다른 것을 의미한다.

따라서, 전자가 상기 두 경우 모두에 있어서 애노드 전극을 향해서 방출되더라도, 그 도달점은 다르다.

도 10에 있어서, 실선 38은 캐소드 전극(2)과 제어전극(3)과의 사이의 전압이 -Vg₁까지 변화한 후에, 0(볼트)로 복귀시키고, 재차 -Vg₁까지 변화시키도록 특성조정공정을 수행한 후에 얻어진 전기특성을 나타낸다. 실선 39는, 구동 전압을 먼저 -Vg₂까지 변화시키고 나서, 이 전압을 0(볼트)까지 복귀시키고, 재차 -Vg₂까지 변화시키도록 전자방출소자를 구동한 후에 얻어진 전기특성을 나타내고 있다. 그 결과, 전자를 방출하는 데 필요한 역치전압 V_th는, V_{th_r1}로부터 V_{th_r2}로 증가하고, Ie에 그 대응하는 변화가 일어난다. 도 10에 있어서의 Ie축의 왼쪽에 표시한 점선은, 인가된 전압을, 특정조정공정동안 0(볼트)로 복귀시키는 일없이 0(볼트)에서 -Vg₂(볼트)로 연속적으로 변화시킨 경우 얻어진 방출전류를 플롯한 것이다.

도 10에 있어서, 인가된 전압을 -Vg₂까지 변화시키고 나서, 0(볼트)까지 복귀시킨 후(특성조정공정에 있어서)에, 구동 전압을 -Vg₂까지 변화시키면서 해당 구동전압을 인가함으로써 전자방출소자가 구동되면, 방출전류 Ie는, -Vg₂보다도 큰 범위에서 실선 39를 따라 변화한다.

보다 큰 역방향 전압을 더욱 인가하면, 역방향의 역치전압이 더욱 상승된다. 예를 들면, -Vg₃의 전압을 인가하고 나서, 인가된 전압을 0(볼트)로 복귀시키고 나서, 재차 인가된 전압을 -Vg₃으로 변화시킴으로써, 역방향 역치전압을 V_{th_r3}까지 상승시키게 된다. 이 경우, 역방향 전기특성은 실선 40으로 부여된다.

이와 같이 해서, 순방향에 인가한 것보다도 큰 최대 전압 V_max를, 전자방출소자를 실제 사용하기 전에 역방향의 전자방출소자에 인가함으로써, 제 2도전막으로부터 전자를 방출하는 데 필요한 역치 전계 E_{th_r}을, 제 1도전막으로부터 전자를 방출하는 데 필요한 역치 전계 E_{th_f}보다도 큰 값으로 상승시킬 수가 있다. 그 결과, 전자방출소자의 전기 특성이 비대칭으로 된다.

이상 설명한 바와 같이, 본 발명에 있어서, 전자방출소자를 간단한 공정을 통해서 대칭구조로서 제작하더라도, 특성조정공정을 수행함으로써 비대칭 전기특성을 얻을 수 있다. 단, 본 발명에 의한 특성조정공정은, 전자방출부에 대한 바람직하지 않은 영향이 없거나 거의 없는 전기적 공정이므로, 안정한 전기특성을 얻을 수 있다.

그리고, 본 발명에 의해서 특성조정공정를 수행한 후에, 전자방출소자를 실제의 동작시 구동(전자를 방출시킴)할 때는, 방출전류가 상기 특성조정공정에 있어서의 최대 방출 전류의 최대치를 초과하지 않도록(실효적으로는, 전계 강도가 상기 특성조정공정동안 전자를 방출시키는 데 이용되는 최대전계 강도를 초과하지 않도 록, 즉, 순방향 인가전압이 특성조정공정에 있어 전자를 방출시기기 위해 순방향으로 인가된 최대전압을 초과하지 않도록) 전자방출소자를 구동하는 것이 바람직하다. 이와 같이 해서 전자방출소자를 구동함으로써, 상기 특성조정공정을 통해 얻어진 I-V특성을 유지할 수가 있다. 단, "특성조정공정을 통해 얻어진 I-V특성의 유지"란, 장기간에 걸쳐 전자방출소자의 I-V특성의 열화를 일으킬 수 없는 것을 의미하는 것은 아니다.

이하, 역방향으로 인가된 최대 전압과 구동 전압과의 관계에 대해 설명한다.

도 10에, 역방향으로 인가된 전압이 -Vg₄까지 상승한 후, 0(볼트)로 복귀하고, 재차 -Vg₄까지 상승한 경우 일어나는 전기특성의 변화를 표시한다. 도 10으로부터 알 수 있는 바와 같이, 역방향의 역치 전압은 V_{th_r4}까지 더욱 상승한다.

도 11A는 특성조정공정에서 전자방출소자에 전압을 인가하는 방법의 일례를 표시한 것이고, 도 11B는, 전자방출소자를 실제의 동작중에 구동시키는 방법의 일례를 표시한 것이다.

도 11A에 있어서, 애노드 전극(4)을 애노드 전압 Va로 유지하면서 캐소드 전극과 제어전극사이에 일련의 가변전압펄스를 인가하고 있다. 순방향의 역치전압을 Vg₂에 설정하고, 역방향의 역치전압을 Vg₁에 설정하기 위해서, 해당 펄스전압을 순방향과 역방향으로 교대로 인가해서 순방향으로는 아래쪽의 Vg₁로부터 Vg₂까지, 역방향으로는 위쪽의 -Vg₁로부터 -Vg₄까지 강도를 증가시킨다. 도 11A에 표시한 특성조정공정후에, 역방향의 역치전압 V_{th_r4}는, 순방향의 구동 전압 Vg₂보다도 커지고 있다. 따라서, 전압 -Vg₂가 인가되면, 즉, 구동전압 Vg₂와 절대치가 동일한 전압이 역방향으로 인가되면, 방출전류는 거의 일어나지 않는다.

이것에 의해, 도 11B에 표시한 바와 같이, 구동전압과 절대치가 같은 전압이 오프기간동안 역방향으로 인가되도록 전자방출소자를 구동하는 것이 가능해진다. 이 구동방법은, 보다 간단한 구동 회로를 필요로 한다.

물론, 도 9C에 표시한 구동방법을 이용해도 된다. 그리고, 도 9C에 표시한 구동방법을 이용하면, 특성조정공정에 있어서 역방향의 큰 최대 전계를 인가함으로서, 역방향의 역치 전계 E_{th_r}을 충분히 크게 해 두는 것은, 역방향에 있어서의 큰 역치 전계 E_{th_r}에 의해 스파이크 형상의 노이즈 등의 영향없이 신뢰성 높게 전자방출소자를 구동시킬 수 있기 때문에 바람직하다.

이하, 최대 전압을 인가하는 방법에 대해 설명한다.

본 발명에 의한 특성조정공정에 있어서는, 전압을 인출 전극(제어전극 및/또는 애노드 전극)에 인가함으로써 전자가 방출된다. 특성조정공정중에는, 순방향으로 인가되는 것보다도 역방향으로 보다 큰 전압이 인가되므로, 소자의 실제의 동작동안에 방출된 전류보다도 특성조정공정에 있어서 제어전극으로부터 보다 큰 전류가 방출된다. 따라서, 특성조정공정은, 해당 특성조정공정중에 일어나는 방출전류에 의해 전자방출소자가 파괴되도록 수행할 필요가 있다.

그 때문에, 특성조정공정중에, 전자 여기에 의한 애노드로부터의 방출 가스 에 의해 초래되는 방전이 일어나는 것을 방지하는 것이 중요하다. 이 목적을 위해서, 충분히 높은 진공도를 유지하는 것은 중요하다.

또, 특성조정공정에 있어서, 고정된 펄스 높이를 지닌 펄스를, 특정의 기간에 걸쳐 인가하도록 하거나 펄스높이를 점진적으로 증가시키도록 하는 전압을 전자방출소자에 인가해도 된다. 전자의 방법도 이용가능하지만, 후자의 방법이 더욱 바람직하다. 후자의 방법에 있어서, 필요에 따라, 진공레벨 및/또는 기타 파라미터는, 특성조정공정동안 감시해도 되고, 또한, 감시된 진공레벨에 따라 전압의 증가를 제어해도 된다.

즉, 역방향의 전압을 지나치게 높게 인가하는 일은 바람직하지 않다. 즉, 상기 설명한 바와 같이, 역방향에 인가된 전압은, 실제의 동작중에 필요한 적절한 온/오프비가 얻어질 수 있도록 역방향으로 인가된 전압을 결정할 필요가 있다.

또, 특성조정공정에 있어서, 애노드 전극에 전압을 인가하는 것은 반드시 필요하지는 않지만, 애노드 전극과 제어전극의 양쪽에 전압을 인가하는 것이 바람직하다. 이것은, 특히 애노드 전극이 전계에 대한 큰 영향을 지닐 경우에 바람직하다.

애노드 전극에 전압을 인가하지 않는 경우(캐소드 전극과 제어전극사이에만 전압을 인가하는 경우), 방출된 전자에 부과된 전계의 분포는, 실제의 동작시 방출된 전자에 부과된 전계의 분포와는 다르다. 방출된 전자의 일부는, 애노드 전극에 전압을 인가하지 않을 때, 대향하는 전극을 향해 이동한다.

역방향으로 전압을 인가했을 경우는, 제어전극측으로부터 방출된 전자는, 캐 소드 전극을 향해 이동한다. 캐소드 전극에 전자가 충돌할 경우, 해당 전자의 일부는, 캐소드전극에 흡수되어, 캐소드 전극이 가열된다. 전자의 충돌 및 가열은, 캐소드전극상의 전자방출막에 부정적인 영향을 지닐 수 있어, 전자방출특성의 열화를 일으킬 수 있다.

따라서, 특성조정공정에 있어서의 전계분포는 실제의 동작시의 전계분포와 마찬가지로 되는 것이 바람직하다.

또, 전자방출소자를 포함하는 전자방출장치가, 3단자(트리오드) 구조(애노드 전극과 캐소드 전극과 게이트 전극의 3개의 전극을 포함함)를 지닐 경우에는, 특성조정공정에 있어서, 상기 3개의 전극은, 그의 상대배치가 실제의 동작시의 것과 마찬가지로 되도록 배치하는 것이 바람직하다. 이것은, 4단자 구조를 지닌 전자방출장치에 대해서도 마찬가지이다.

다음에, 본 발명에 의한 전자방출소자의 응용예에 대해 이하에 설명한다. 본 발명에 의한 전자방출소자의 복수개를 기판상에 배열함으로써, 전자원 및 화상표시장치 등의 전자방출장치를 제작할 수 있다.

전자방출소자는 각종 방법으로 배열할 수가 있다. 예를 들면, 전자방출소자를 X방향 및 Y방향의 양쪽으로 행렬형상으로 복수개 배치하고, 전극을 접속해서, 같은 행에 배치된 각각의 전자방출소자의 캐소드 전극(혹은 제어전극(3))을, X방향으로 뻗은 배선에 모두 접속하고, 같은 열에 배치된 각각의 전자방출소자의 캐소드 전극(2)(혹은 제어전극(3))을, Y방향으로 뻗은 배선에 모두 접속되도록 한다.

이하, 도 12를 참조해서, 본 발명에 의한 전자방출소자를 복수개 매트릭스형 상으로 배치함으로써 제작된 전자원에 대해 설명한다. 도 12에 있어서, (41)은 전자원 기판, (42)는 X방향으로 뻗은 배선의 행, (43)은 Y방향으로 뻗은 배선의 열, (44)는 본 발명에 의한 전자방출소자이다. 캐소드전극(2), 제어전극(3), 각 전극에 부착된 막(5)을 포함하는 매트릭스의 각 정사각형은, 상이한 전자방출소자(44)로 이루어진다. 각 전자방출소자(44)의 캐소드전극(2)은, 배선(42)의 하나의 행에 접속되고, 각 전자방출소자(44)의 제어전극(3)은, 배선(43)의 하나의 열에 접속되어 있다.

(Dx₁), (Dx₂),···(Dx_m)을 포함하는 X방향의 m본의 배선(42)은, 진공 증착법, 스퍼터링법 또는 인쇄법에 의해 금속재료로 형성된다. 배선의 구체적인 재료, 두께 및 폭은 당업계에 공지된 바와 같이 적절하게 결정된다. (Dy₁), (Dy₂),···(Dy_n)의 배선을 포함하는 Y방향의 n본의 배선(43)은, X방향의 배선(42)과 마찬가지 방식으로 형성된다. 이들 X방향의 m본의 배선(42)은, Y방향의 n본의 배선(43)으로부터 층간 절연층(도시생략)에 의해 전기적으로 절연되어 있다. 단, m 및 n는 임의의 정수이다.

층간 절연층(도시생략)은, 진공 증착법, 스퍼터링법 또는 인쇄법에 의해 예를 들면, SiO₂로 형성된다. 예를 들면, X방향의 배선(42)을 기판(41)상에 형성한 후, 기판(41)의 전체표면에 걸쳐 또는 해당 기판의 특정 형상을 지닌 영역에 걸쳐 층간 절연층을 형성한다. 층간 절연층의 재료, 두께 및 제작방법은, X방향의 배선(42)과 Y방향의 배선(43)과의 사이의 어떠한 교차부에서도 전기적 파괴가 일어나 지 않도록 결정된다. 각 X방향의 배선(42)과 각 Y방향의 배선(43)의 단부는, 외부단자로서 기능하도록 연장되어 있다.

각 전자방출소자(44)의 캐소드 전극(2)은, X방향의 배선(42)을 통해서 상기 방법으로 전기적으로 접속되고, 각 전자방출소자(44)의 제어전극(3)은, Y방향의 n본의 배선(43)을 통해 상기 방법으로 전기적으로 접속되어 있다.

캐소드 전극(2)과 제어전극(3)의 재료와 동일한 재료로 배선이 형성된 경우, 배선(42) 및 배선(43)은 각각 캐소드전극배선 및 제어전극배선으로서 간주할 수 있다.

X방향의 배선(42)에는, X방향으로 전자방출소자(44)가 배치되어 있는 행을 선택하기 위한 주사 신호를 인가하는 주사 신호 인가 수단(도시생략)이 접속된다. 한편, Y방향의 배선(43)에는, Y방향으로 뻗은 각각의 열에 배열된 전자방출소자(44)의 각 열을 입력 신호에 응해 변조하기 위한 변조 신호 발생 수단(도시생략)이 접속된다. 각 전자방출소자(44)에 인가되는 구동 전압은, 해당 소자에 인가되는 주사 신호와 변조 신호의 차이 전압으로서 공급된다. 단, 이 구체예에서는, 캐소드 전극(2)에 주사 신호를 인가하고, 제어전극(2)에 변조 신호를 인가하고 있으나, 캐소드 전극(3)에 변조 신호를 인가해도 되고, 제어전극(2)에 주사 신호를 인가해도 된다.

상기와 같이 구성된 전자방출원에 있어서는, 단순한 매트릭스 배선을 통해, 개별의 전자방출소자(44)를 선택해서, 독립적으로 구동할 수가 있다. 도 13을 참조해서 하기에 설명하는 바와 같이, 전자방출소자가 단순 매트릭스의 형태로 배치 되어 있는 이러한 전자방출원을 이용해 화상표시장치를 제작할 수 있다. 도 13은, 본 발명에 의한 화상표시장치의 표시 패널의 일례를 나타내는 개략도이다.

도 13에 있어서, (41)은 전자방출소자를 복수개 배치한 전자원 기판, (51)은 전자원 기판(41)을 고정한 리어 플레이트, (56)은 유리기판으로 이루어져, 해당 유리 기판(53)의 내면에 화상 형성 부재로서 기능하는 발광막(형광막)(54)과 메탈 백(55)이 형성된 페이스 플레이트이다. 또, 이 화상표시장치에 화상을 표시시키려면, 발광막(54)이 스크린으로서 기능하게 된다. (52)는 지지프레임이며, 해당 지지프레임(52)에는, 리어 플레이트(51)와 페이스 플레이트(56)가 프릿 유리 등을 통해 접속되어 있다. 상기 각 구성 부품을 함께 조합해서, 대기중 혹은, 질소중에서, 400 내지 500℃의 온도에서 소성작업을 수행함으로써 밀봉하고, 상기 페이스 플레이트(56), 지지프레임(52) 및 리어 플레이트(51)가 외위기(표시패널)(57)를 구성한다.

리어 플레이트(51)는 주로 기판(41)의 기계적 강도를 보강하기 위해 주로 배치되어 있다. 기판(41)은 충분히 큰 기계적 강도를 지니는 경우에는, 리어 플레이트(51)는 불필요하다. 이 경우, 기판(41)에 직접 지지프레임(52)을 놓고, 페이스 플레이트(56)를 지지프레임(52)상에 놓고, 이들은 함께 접착해서 외위기(57)를 형성한다. 페이스 플레이트(56)와 리어 플레이트(51) 간에, 스페이서라고 불리는 지지부를 배치해서, 해당 외위기(57)는 대기압을 견디도록 충분히 큰 기계적 강도를 지닌다.

그 후, 외위기(57)의 내부를 배기한다.

보다 구체적으로는, 외위기(표시 패널)(57)를 가열하면서, 배기 펌프를 이용해서 배기관(도시생략)을 통해서 외위기(57)의 내부를 배기한다. 외위기(57)의 내부의 압력을 충분히 낮춘 후, 배기관을 밀봉한다. 외위기(57)를 밀봉한 후, 낮은 내압을 실현하기 위해서, 게터링 처리를 수행해도 된다. 게터링은, Ba 등의 게터링재료의 증발에 의해서 수행해도 되고, 또는, 비증발형 게터링수법에 의해 수행해도 된다. 상기 설명한 예에서는, 상기 각 구성부를 외위기의 형태로 조립한 후에 배기를 행하였으나, 진공중에서 조립을 수행하면 배기는 필요하지 않게 된다.

매트릭스 전자원을 이용해서 제작한 화상표시장치에 있어서는, 임의의 전자방출소자를 선택해서, 외부 단자(Dx₁) 내지 (Dx_m) 및 (Dy₁) 내지 (Dy_n)에 전압을 인가해서 구동함으로써 선택된 전자방출소자로부터 전자를 방출시킬 수가 있다. 또, 고압 단자(58)를 개입시켜 메탈 백(55) 또는 투명 전극(도시생략)에 고압 Va를 인가하면, 방출된 전자가 가속된다. 가속된 전자는, 형광막(54)에 충돌해서, 발광을 일으킨다. 그 결과, 화상이 형성된다.

또, 도 13을 참조해서 상기 설명한 본 발명에 의한 표시 패널(57)을 이용해서, 정보 표시/재생장치를 제작할 수가 있다.

정보표시/재생장치는, 텔레비전 신호 등의 방송 신호를 수신하는 수신장치와, 수신한 신호중의 하나를 선택하는 튜너와, 선택한 신호에 포함된 영상 정보, 문자 정보 및 음성 정보 중의 적어도 1개를 표시 또는 재생하는 표시 패널을 포함한다. 이러한 정보 표시/재생장치의 구체예가 텔레비전 수신장치이다. 부호화 된 방송신호가 수신된 경우, 정보 표시/재생장치는 디코더를 포함할 필요가 있다. 단, 음성 신호를 별도로 배치한 스피커 등의 음성 재생 수단에 출력해서, 표시 패널에 표시되는 영상 정보나 문자 정보와 동기시켜 해당 음성신호에 따라 소리/음성을 생성한다.

또, 영상 정보 또는 문자 정보를 표시 패널의 스크린에 표시 또는 재생시키는 방법에 대해 이하에 더욱 상세히 설명한다. 우선, 수신한 영상 정보나 문자 정보로부터, 표시 패널의 각 화소에 대응한 화상 신호를 생성한다. 이어서, 생성된 화상 신호를, 표시 패널(57)의 구동 회로에 입력한다. 그리고, 입력된 화상 신호에 근거해서, 구동 회로는, 표시 패널(57)내의 각 전자방출소자에 인가되는 전압을 제어해서, 해당 표시패널상에 화상을 표시한다.

도 19는, 본 발명에 의한 텔레비전 장치의 블럭도이다. 텔레비전 수신장치는, 본 실시형태에 있어서는, 방송신호를 수신해서 처리하는 셋톱 박스(STB)인 장치와, 방송 신호에 의거해서 화상을 표시하는 표시장치(C10)로 이루어진다. 셋톱 박스(STB)는, 지상파 혹은 위성방송 텔레비전신호 혹은 데이터 방송신호를 수신하는 튜너 및 디코더를 포함하는 수신 회로(C20)로 이루어진다. 수신된 신호는, 변조/복호화되고, 얻어진 화상데이터는, STB의 I/F(인터페이스)부(C30)에 출력된다. I/F부(C30)는, 수신된 화상 데이터를 표시장치(C10)에 의해 사용에 적합한 형식으로 변환하고, 얻어진 화상 데이터를 표시장치(C10)의 제어회로에 출력하고, 또한, 표시장치(C10)는, 본 실시형태에서는 (C11)로 표시되는 표시 패널(57)과, 구동 회로(C12)도 포함한다. 제어 회로(C13)는, 입력된 화상 데이터에 대해서 표시 패널 (C11)에 최적인 데이터로 변환하는 보정 처리 등의 화상 처리를 실시하고, 또한, 해당 제어회로(C13)는, 구동 회로(C12)에 얻어진 화상데이터를 각종 제어 신호와 함께 출력한다. 구동 회로(C12)는, 수신된 화상 데이터에 따라서, 표시 패널(C11)의 각 배선(도 12에 표시한 (Dx₁) 내지 (Dx_m) 및 (Dy₁) 내지 (Dy_n))에 대해 구동 신호를 출력함으로써, 표시패널(C11)상에 화상이 표시된다. 수신 회로(C20)와 I/F부(C30)는, 도 19에 표시한 셋톱 박스(STB)의 경우와 마찬가지로 화상표시장치(C10)와는 별도의 케이스에 배치시키고 있어도 되고, 또는, 화상표시장치와 함께 단일의 케이스에 배치시키고 있어도 된다.

또, I/F부(C30)는, 프린터, 디지털 비디오 카메라, 디지털 카메라, 하드 디스크 드라이브(HDD), 디지털 다용도 디스크(DVD) 등의 화상 기록 장치나 화상 출력장치에 접속하는 능력을 지니도록 형성되어 있어도 된다. 이것에 의하면, 정보표시/재생장치(텔레비전 수신장치)가 화상 기록 장치에 기록된 화상을 표시 패널(57)에 표시시킬 수 있다. 또, 표시 패널(57)에 표시시킨 화상을 필요에 따라서 변형해서, 해당 화상을 화상 출력장치에 출력시키는 것도 가능하다.

단, 상기 설명한 정보 표시 재생장치는 많은 가능한 예중의 하나이며, 여러 가지의 변형이 가능하다. 또, 본 발명에 의한 정보 표시/재생장치를, 영상 회의 시스템이나 컴퓨터 시스템 등의 시스템과 접속함으로써, 여러가지 방법으로 정보 표시/재생장치를 실현하는 것도 가능하다.

또, 본 발명에 의한 화상표시장치에 있어서도, 해당 화상표시장치를 실제로 동작시키기 전에, 상기 설명한 특성조정공정을 수행해도 된다. 이것에 의하면, 안정적이고 신뢰성 높게 화상표시장치를 작동시키는 것이 가능해진다. 특성조정공정은, 전자원 기판 제작 후에, 해당 전자원 기판과 특성조정공정 전용의 애노드 기판 사이에 전계를 형성함으로서 수행해도 되고, 또는, 표시패널(외위기)(57)을 제작한 후에 해당 특성조정공정을 수행해도 된다. 바람직하게는, 외위기를 봉합한 후에 특성조정공정을 수행한다.

상기 설명한 실시형태에 있어서는, 전자방출장치에 있어서의 것과 마찬가지의 상대 위치에 각각의 전극을 설치한 상태에서 특성조정공정를 수행하였지만, 본 발명에 있어서는, 각 전극의 위치는 이러한 위치로 한정되는 것은 아니다. 즉, 필요한 것은, 특성조정공정동안, 전자방출장치가 실제로 동작중일 때 캐소드 전극 (제어전극)에 인가되는 전계보다도 높은 전계를 해당 캐소드전극(제어전극)에 인가하고, 전자방출장치의 각 전극의 상대 위치로부터, 인가할 필요한 전계를 결정한다. 예를 들면, 각 구성부를 표시패널의 형태로 조립하기 전에 상기 특성조정공정을 수행하는 경우에 있어, 애노드 전극을, 모든 구성부를 표시패널내에 조립한 상태에서 애노드전극과 캐소드전극간의 거리보다도 큰 거리만큼 캐소드전극으로부터 떨어진 위치에 애노드전극을 위치시켜도 되고, 전계가 E_max와 동일하게 되도록 애노드 전극에 인가된 전압을 조정해도 된다.

상기 특성조정공정을 이용해서, 전자방출소자의 작성 공정시 일어날 수 있는, 전자방출소자간의 I-V특성의 편차를 저감시켜도 된다.

즉, 특성조정공정을 수행해서, 모든 전자방출소자가 실질적으로 동일한 Ie(전자방출 전류) 및/또는 If(캐소드 전극과 게이트 전극과의 사이를 흐르는 전류)를 지니도록 개개의 전자방출소자의 특성을 변화시킨다. 상기 방법으로 개개의 전자방출소자의 특성을 조정함으로써, 표시장치상에 표시된 화상의 균일성을 향상시킬 수가 있다.

이하, 도 14A 및 도 14B를 참조해서, 단순 매트릭스 전자원을 구동하는 예에 대해 설명한다. 이들 도면에 있어서, 주사신호는, X방향의 행으로 뻗어 있는 (Dox)로 표시된 배선 또는 주사선을 따라 인가하는 한편, 변조신호는, Y방향의 열로 뻗어 있는 (Doy)로 표시된 배선 또는 신호선을 따라 인가한다. 이들 도면에는 2개의 주사선이 표시되어 있고, 그중 하나에는, 2개의 전자방출소자에 전압 Vs를 인가하고, 다른 하나에는, 2개의 전자방출소자에 전압 Vns를 인가한다. 이들 도면에는 2개의 신호선이 표시되어 있고, 그중 하나에는 2개의 전자방출소자에 Vm의 전압을 인가하고, 다른 하나에는, 2개의 전자방출소자에 Vnm의 전압을 인가한다.

여기서는, 선순차 주사를 수행해서 펄스폭변조전압을 인가하는 것으로 가정한다. 설명을 간략하게 하기 위해서, 2개의 주사선중 하나는, 온상태이고, 다른 하나는 오프상태이며, 2개의 신호선중 하나는 온상태이고, 다른 하나는 오프상태인 것으로 표시하고, 전자방출소자의 4개의 가능한 상태가 표시되어 있다.

도 14A에 있어서, 온상태의 주사선에는 Vs의 전압을 인가하는 한편, 오프상태의 주사선에는 Vns의 전압을 인가한다. 한편, 온상태의 신호선에는 Vm의 전압을 인가하고, 오프상태의 신호선에는 V㎚의 전압을 인가한다.

주사선과 신호선의 양쪽 모두가 온상태인 경우, 대응하는 전자방출소자가 선택(온으로 절환)되고, 해당 선택된 전자방출소자에는, (Vm-Vs)과 동일한 전압이 인가된다. 즉, (Vm-Vs)과 동일한 전압이 구동 전압으로서 기능한다. 또, 주사선과 신호선의 양쪽 모두가 오프 상태일 경우에는, 대응하는 전자방출소자가 선택되지 않고(오프상태로 절환), 해당 비선택 전자방출소자에는, (V㎚-Vns)와 동일한 전압이 인가된다. 주사선 또는 신호선의 어느 한쪽이 오프 상태인 경우는, 대응하는 전자방출소자에, (Vm-Vns) 혹은 (V㎚-Vs)와 동일한 전압이 인가된다. 이 상태에서는 어떠한 전자방출소자도 선택되지 않는다(오프상태로 절환). 주사선과 신호선중의 오직 한쪽이 오프 상태인 이 상태는, 비선택 상태와 구별하기 위해서 반선택 상태라 칭한다.

도 14A 및 도 14B는, 전자방출소자가 구동되는 방법의 일례를 표시한 것이다.

도 14A에 표시한 예에서는, 12.5V의 반선택 전압이 25V의 순방향 구동 전압의 약 반과 동일하다. 이 구동방법에 있어서, 실제의 동작중에, 전자방출소자는, 비선택시 상태 또는 반선택 상태인 경우 어떠한 전자방출소자에도, 역방향 전계가 인가되지 않으므로, 본 발명에 의한 제조 공정을 이용하지 않아도 제작한 전자방출소자에 상기 구동방법을 적용하는 것이 가능하다. 하지만, 반선택된 전자방출소자를 오프상태로 유지하기 위해서는, 순방향의 역치 전압 V_{th_f}는, 반선택 전압보다도 클 필요가 있다.

한편, 도 14B에 표시한 예에서는, 반선택된 전자방출소자에 전압(0(볼트))이 인가되지 않고(즉, 전자방출소자는 전압 Vnm 및 Vs를 수신하고, 전압 Vm 및 Vns를 수신하고 있음) 있으므로, 반선택된 전자소자는 용이하게 오프상태로 된다. 하지만, 전자방출소자가 비선택된 때(즉, 전자방출소자가 전압 Vns 및 Vnm을 수신하고 있음)에는, 구동 전압과 같은 양의 전압이 역방향으로 인가된다. 따라서, 본 발명의 제작 방법에 따라 전자방출소자를 제작하지 않는 한, 전자방출소자에 대해서는 이 구동방법을 이용할 수 없다. 이 구동방법을 이용하기 위해서는, 비선택시 전자방출소자를 오프상태로 절환하도록 역방향의 역치전압 V_{th_r}을 구동전압보다도 크게 할 필요가 있다.

이것은, 도 11을 참조해서 이미 설명한 바와 같이, 역방향의 역치전압을 증가시키기 위해 특성조정공정을 수행함으로써 실현할 수 있다.

전자원의 구동시의 온/오프비와, 화상표시장치상에의 하프톤 표시에 대해 이하 설명한다.

하프톤 표시는, 전자원에 인가한 펄스의 전압 진폭 또는 펄스폭을 변조함으로써, 또는, 이들 방법을 조합함으로써 실현된다. 어떤 경우든지, 하프톤 표시는, 펄스에 의해 주어진 전하의 총량을 변화시킴으로써 얻어진다.

온/오프비의 간단한 정의는, 반선택 또는 비선택상태(오프상태)에서 전자방출소자에 인가된 펄스에 의해 생성된 전하량(즉, 캐소드전극으로부터 흐르는 전류)에 대한 전자방출소자(온상태)에 인가된 펄스에 의해 생성된 최대 전하량(즉, 캐소 드전극으로부터 흐르는 최대전류)의 비이다.

화상표시장치의 경우, 온/오프비는, 화상표시장치가 오프상태에서 구동되는 상태에서의 휘도의 강도에 대한 화상표시장치가 온상태에서 구동되는 상태에서의 휘도의 강도의 비(콘트라스트)이다. 온/오프비가 클수록, 화상표시장치의 콘트라스트는 커진다.

콘트라스트가 커질수록, 강도의 전체 범위를 보다 많은 수의 강도레벨로 분리할 수 있으므로, 고품질의 하프톤 표시가 가능하다.

화상표시장치의 콘트라스트는, 바람직하게는, 100:1이상, 더욱 바람직하게는, 1000:1이상이다. 이러한 콘트라스트를 얻기 위해서, 전자원의 온/오프비는, 바람직하게는, 1000:1이상, 더욱 바람직하게는, 10000:1이상이 된다.

도 15A 및 도 15B는 본 발명에 의한 전자방출소자의 실시형태(제 2실시형태)를 표시한 개략도이다.

도 15A는 구동중인 전자방출소자의 단면 개략도이고, 도 15B는 전자방출소자의 평면도이다. 이들 도면중, (1)은 기판, (2)는 캐소드 전극, (3)은 제어전극, (4)는 애노드 전극, (5)는 전자방출막, (6)은 구동 전원, (7)은 애노드 전원, (61)은 절연층, (65)는 개구부이다. 이 전자방출소자에서, 캐소드 전극(2)과 제어전극(3)과의 사이에 구동 전압 Vg(볼트)를 인가하는 것과 동시에, 애노드 전극(4)에 Vg보다도 높은 전압 Va(볼트)를 인가하면, 제 1도전막(전자방출막(5))으로부터 전자가 방출되어, 전자방출 전류 Ie[A]가 흐른다.

본 발명의 제 2실시형태예에서는, 캐소드전극과 제어전극(게이트 전극)을 서 로 비대칭이 되도록 형성하고 있다. 전자방출막(5)의 재료는 제어전극(게이트 전극)상에 의도적으로 혹은 뜻하지 않게 형성되어 있어도 된다.

본 발명의 제 2실시형태에 의한 제조 공정도, 제 1실시형태와 마찬가지로 전자방출소자를 제작하는 공정과 그의 특성조정공정을 포함한다.

제 2실시형태에 있어서, 특성조정공정은, 비대칭성의 확대를 실시하는 것이다.

도 16A 내지 도 16F를 참조해서, 도 15에 표시한 구조를 바람직하게 지닌 전자방출소자의 제작 공정의 일례를 이하에 설명한다.

공정 1

먼저, 석영 유리, Na 등의 저농도의 불순물을 함유하는 유리, 소다석회 유리, 최상층이 SiO₂층인 다층 기판 또는 절연성 세라믹 기판으로 이루어진 기판(1)을 준비한다. 이 기판(1)의 표면을 충분히 세정한 후, 해당 기판(1)상에 캐소드 전극(2), 절연층(61) 및 제어전극(3)을 순차 형성한다(도 16A).

캐소드 전극(2) 및 제어전극(3)은, 증착법 또는 스퍼터링법 등의 통상의 진공 막형성 기술을 이용해서 형성하면 된다. 캐소드 전극(2) 및 제어전극(3)의 재료는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd 등의 금속 재료 또는 이들의 합금으로부터 선택하면 된다. 캐소드 전극(2)의 두께 및 제어전극(3)의 두께는, 바람직하게는, 수십 ㎚ 내지 수 ㎜의 범위, 더욱 바람직하게는 수백 ㎚ 내지 수㎛의 범위로 설정한다.

절연층(61)은, 스퍼터링법 등의 통상의 진공 막형성법, CVD법 또는 진공 증착법을 이용해서 형성된다. 전자방출소자의 전기특성을 결정하는 역치전계는, 캐소드 전극(2)과 게이트 전극(3) 간 거리에 의존하고, 캐소드 전극(2)과 게이트 전극(3) 간 거리는 절연막(즉, 절연층)(61)의 두께에 의해 결정된다. 따라서, 절연막(61)의 두께는, 필요한 전자방출 특성이 얻어지도록 결정된다. 통상, 절연막(61)의 두께는, 수 ㎚ 내지 수백 ㎛의 범위, 더욱 바람직하게는 수백 ㎚ 내지 수 ㎛의 범위에서 선택된다. 절연막(61)의 재료로서는, 바람직하게는, 절연층(61)이 높은 전계에 견딜 수 있는 높은 유전강도를 지닌 재료를 이용한다. 구체적인 예로서는, SiO₂, SiN, Al₂O₃ 및 CaF를 들 수 있다.

공정 2

포토리소그래피법에 의해 개구부(65)를 형성하기 위한 에칭공정에 있어서 마스크로서 이용되는 포토레지스트 패턴(63)을 형성한다(도 16B).

공정 3

이어서, 에칭을 수행해서 개구부(65)를 형성한다(도 16C). 제어전극(3) 및 절연막(61)은, 평활한 에칭면이 얻어지도록 에칭되는 것이 바람직하다. 또, 제어전극(3) 및 절연막(61)의 재료에 따라 건식 에칭 또는 습식 에칭 등의 적절한 에칭방법을 이용하면 된다.

공정 4

마스크(33)를 제거한다. 그 결과, 도 16D에 표시한 구조(도 15)가 얻어진 다.

개구폭(W)(도 15에 표시됨)은 전자방출소자의 재료나 해당 재료의 저항값, 및 방출되는 전자방출 빔의 형상에 의해 결정된다. 일반적으로, (W)는 수백 ㎚ 내지 1OO㎛의 범위내에서 바람직하게 설정된다.

공정 5

이어서, 탄소층(5)을 퇴적한다.

보다 구체적으로는, 도 16F에 표시한 바와 같은 탄소층(5)을 형성하고자 하는 위치에 대응하는 위치에 도 16E에 표시한 바와 같이, 개구부를 지닌 마스크(64)를 통해서 퇴적된다.

탄소층(5)은, 제 1실시형태에서와 마찬가지로, 저강도의 전계에서 전자방출을 허용하는 적절한 구성으로 적절한 재료로 형성하는 것이 바람직하다.

필요에 따라, 전자방출능력을 증강시키기 위해서 후처리를 수행해도 된다. 그 예로서는, 어닐링처리, 플라스마 처리 등을 들 수 있다. 표면종단층(다이폴 층)이 도 6에 표시한 바와 같이 형성되는 경우, 이 단계에서 후처리를 수행하는 것이 바람직하다.

공정 6

이어서, 본 발명의 특징인 특성조정공정을 수행한다.

이 공정에서는, 제 1실시형태에 의한 특성조정공정에 있어서와 마찬가지로, 역방향의 전계를 인가해서, 도 17에 표시한 바와 같은 전기 특성을 변화시킨다.

이 제 2실시형태에서는, 비대칭 구조 때문에, 초기 상태에서 역방향의 역치 전계(V_{th_r1})가 순방향의 역치전계(V_{th_f1})보다도 크다(도 17중 V_{th_r1}에서 시작하는 점선은, 역방향 역치전계가 V_{th_r1}로서 설정된 경우 인가된 전압에 대한 전류 Ie의 의존성을 나타냄). 그렇지만, 초기상태에서의 역방향의 역치전계(V_{th_r1})는, 순방향의 역치전계(V_{th_f1})에 비해서 충분히 크지 않다. 전자방출소자가 도 11B에 표시한 바와 같이 구동되면, 역방향 역치전계의 불충분한 초기 크기는, 비선택 상태(오프 상태)에서 전자의 방출을 초래한다.

이와 같이 해서, 이 특성조정공정에 있어서, 역방향의 역치전계는, 도 11B에 표시한 구동방법을 사용할 수 있도록, 도 17에 있어서 V_{th_r2}로 표시된 바와 같이 구동전압의 절대치보다도 큰 값까지 증가된다. 이것은, 특성조정공정에 있어서 V_{th_r1}을 얻기 위해 전자방출소자에 인가된 것보다도 큰 역방향 전압을 인가함으로써 얻어진다. 도 17에 있어서 V_{th_r2}에서 시작하는 실선은, 역방향 역치전계가 V_{th_r2}로서 설정된 경우 인가된 전압에 대한 전류 Ie의 의존성을 나타낸다. 단, 본 실시형태에 있어서의 각종 순방향 및 역방향 역치전계는, 소자에의 인가전압을 소정의 전압까지 증대시키고, 해당 전압을 0으로 복원시키고 나서, 재차 전압을 그 소정의 전압으로 증대시킴으로써 앞서의 실시형태에서 행해진 바와 같이 설정되는 것이다.

본 발명의 제 2실시형태에 의한 전자방출소자에 있어서는, 게이트전극상에 퇴적된 전자방출재료로부터 전자가 방출되기 때문에, 역방향의 방출전류 Ie가 생길 수 있다. 하지만, 특성조정공정을 일단 수행하면, 정상 조작에 있어서 게이트전 극상의 전자방출재료로부터의 이러한 전자방출이 억제된다.

본 발명의 본 제 2실시형태에 있어서는, 전자방출막이 제조공정의 최종단계에 형성되지만, 전자방출막은, 레지스트박리제와 같은 어떠한 용액과도 접촉되지 않는다. 전자방출막의 재료가 게이트전극 부근의 영역에 퇴적된 경우에도, 양호한 전자방출특성이 얻어진다.

또, 상기 제 2실시형태에 의한 전자방출소자에 있어서도, 제 1실시형태에서 설명한 바와 마찬가지 방식으로 순방향의 특성조정공정을 수행함으로써, 전자방출소자의 전자방출 특성을 제어할 수 있다. 이것에 의하면, 전자원 또는 화상표시장치에 있어서, 전자방출소자들 간의 I-V특성의 편차를 저감시킬 수도 있다. 또한, 앞서 설명한 제 1실시형태에 의한 전자원 또는 화상표시장치에 이용되는 전자방출소자는, 단순히 제 2실시형태에 의한 전자방출소자로 교체하는 것이 가능하다.

실시예

이하, 본 발명을 실시예를 참조해서 상세하게 설명한다.

실시예 1

도 8 및 도 9에 표시한 제작 방법에 의거한 구체예에 대해서 설명한다.

도 6에 표시한 다이폴 층(11)을 가지는 탄소층(5)을 포함하는 전자방출소자를 제작하였다.

공정 1

먼저, 석영 유리로 이루어진 기판(1)을 준비하였다. 이 기판(1)을 충분히 세정한 후, 해당 기판(1)상에 TiN를 두께 100㎚로 스퍼터링함으로써 캐소드전극(2) 및 게이트 전극(3)으로 다시 형성될 도전막(31)을 형성하였다(도 8A).

공정 2

이어서, 표적으로서 그라파이트를 이용해서 아르곤 분위기중에서 스퍼터링에 의해 두께 4㎚의 탄소층(5)을 형성하였다. 얻어진 탄소층(5)의 저항률은 1×10¹¹Ω·cm였다(도 8B).

공정 3

(W)가 1㎛가 되도록, 포토리소그래피법에 의해 두께 1㎛의 레지스트 마스크(33)를 제작하였다(도 8C)

공정 4

다음에, 탄소층과 TiN 전극을 연속해서 건식 에칭하였다. TiN 전극을 완전하게 에칭하기 위해서, 석영 기판이 다소 에칭될 때까지 오버에칭을 수행하였다(도 8D).

공정 5

그 후, 레지스트 마스크(33)를 박리제(remover)를 이용해서 제거하였다(도 8F).

이어서, 탄소층(5)을, 열처리노(도시생략)를 이용해서, 하기 표시한 조건하에, 메탄과 수소와의 혼합 가스 분위기중에서 열처리하였다.

열처리 온도: 600℃

가열 방식: 램프 가열

처리 시간: 60분

가스비: 메탄:수소 = 15:6

열처리시 압력: 6㎪

이 공정에 있어서, 탄소층(5) 표면에, 다이폴 층(11)을 형성하였다. 이 단계에서 탄소층(5)의 표면은, rms=0.2㎚(막만을 Si기판에 퇴적시켜, 열처리를 수행함으로써 제작한 시료에 대해서, 그 표면 조도를 측정하였음)로 평탄하였다.

공정 6

상기 공정을 통해 형성된 도 15A 및 도 15B에 표시한 전자방출소자를, 진공실내에 배치하고, 이때, 형광체로 피복된 ITO(산화 주석인듐)층을 포함하는 애노드 전극(4)은 캐소드전극(2)으로부터 3㎜의 거리(H)만큼 떨어진 위치에 배치하였다.

이 상태에서, 도 9B에 표시한 공정에 따라 순방향, 그리고 이어서 역방향으로 전자방출소자에 최대 전압을 인가하였다.

최대전압을 인가하는 이 공정에 있어서, Va 및 Vg의 양쪽이 인가되었다.

보다 구체적으로는, Va는 5㎸로 설정하고, 펄스폭 1msec, 반복주파수 500㎐, 듀티 50%의 펄스를 이용해서, Vg를 인가하였다. Vg₁은 18V, Vg₂는 25V, Vg₃은 32V로 각각 설정하였다.

그 결과, 전자를 방출하는 데 필요한 역치는, V_{th_f1} = -V_{th_r1} = 8V, V_{th_f2} = -V_{th_r2} = 13V로 상승하고, V_{th_r3} = -16V가 되었다.

즉, 특성조정공정의 종료후에는, 순방향 및 역방향의 역치 전압이 각각 V_{th_f} = 13V로, V_{th_r} = -16V로 되었다.

게다가 진공실내에 위치된 전자방출소자는, 아날로그 변조전압 V=13V 내지 25V에 의해 구동하였다. 휘도는 펄스높이의 변화에 응해서 변조되었다. 또, 25V/13V의 구동전압에 대해서 온/오프비는 500:1로 높아(즉, 순구동전압이 13볼트일 때 생성된 휘도에 대한 순구동전압이 25볼트일 때 생성된 휘도의 비가 500:1임), 고콘트라스트를 얻을 수 있었다.

본 전자방출소자의 역치전계는, 평탄성이 높음에도 불구하고, 낮았다. 보다 구체적으로는, 본 예에서 제작한 탄소층(5)은 15V/㎛의 전계를 인가함으로써 구동(전자를 방출)이 가능하였다.

이상에서 설명한 바와 같이, 제작된 전자방출소자는, 간단하고 대칭 구조라 할지라도, 저전계에서 전자방출이 가능하고 또한 고도로 안정한 방식으로 동작가능하였다.

실시예 2

실시예 2에 있어서, 도 2에 표시한 탄소막을 이용하였다.

공정 1

실시예 1의 공정 1과 마찬가지 방식으로 공정 1을 수행하였다.

공정 2

이어서, 탄소층(5)을 형성하기 위해서, HFCVD(hot-filament chemical vapor deposition)법을 이용해서 두께 30㎚의 DLC막을 퇴적하였다. 얻어진 DLC막의 저 항률은, 1×10¹²Ω·cm로 높았다. 이용한 성장 조건은 다음과 같다:

가스: CH₄

기판 바이어스: -50V

가스압: 267m㎩

기판 온도: 실온

필라멘트: 텅스텐

필라멘트 온도: 2100℃

이어서, 탄소층(5)에 코발트를 에너지 25keV, 도스량 3×10¹⁶㎝^-2로 주입해서 탄소층(5)내에 코발트를 도핑하였다.

공정 3 내지 5

건식 에칭 조건을, 탄소막의 막 두께에 따라 조정한 이외에는, 실시예 1과 마찬가지 방법으로 공정 3 내지 5를 수행하였다.

다음에, 아세틸렌(0.1%)과 수소(99.9%)의 혼합물 분위기 속에서 550℃에서 60분간 램프를 이용해서 열처리를 수행하였다. 그 결과, 완전한 전자방출소자가 얻어졌다.

탄소층(5)의 표면은, rms=0.5㎚(표면조도는, 막만을 Si기판에 퇴적시키고 열처리를 수행함으로써 생성된 시료에 대해서 측정함)로 평탄하였다.

공정 6

실시예 1과 마찬가지로, 상기 공정을 통해 형성된 전자방출소자를 진공실내 에 배치하고, 이때, 형광체를 피복한 ITO층을 포함하는 애노드 전극(4)은 캐소드 전극(2)으로부터 2㎜의 거리(H)만큼 떨어진 위치에 배치하였다.

이 상태에서, 도 9B에 표시한 공정에 의해 전자방출소자에 최대 전압을 인가하였다. 보다 구체적으로는, Va는 10㎸로 설정하고, 펄스폭 5msec, 반복 주파수 40㎐, 듀티 20%인 펄스를 이용해서, Vg를 인가하였다. Vg₁은 20V, Vg₂는 30V, Vg3는 45V로 각각 설정하였다.

그 결과, 전자방출에 필요한 역치는, V_{th_f1} = -V_{th_r1} = 1OV, V_{th_f2} = -V_{th_r2} = 18V로 상승하였고, V_{th_r3}은 -25V가 되었다.

즉, 특성조정공정 종료후에는, 순방향 및 역방향의 역치전압은, 각각, V_{th_f} = 18V, V_{th_r} = -25V로 되었다.

게다가 진공실내에서 전자방출소자를 유지하면서, 도 9C에 표시한 바와 같이 진폭 35V를 지닌 펄스폭변조신호에 의해 전자방출소자를 구동하였다. 형광체로 이루어진 애노드 전극(4)으로부터 방출된 광의 강도는, 펄스폭에 따라 변조하였다. 구동전압 35V/0V에 대해서의 1000: 1의 높은 온/오프비가 얻어져서(즉, 순방향 구동전압이 0볼트일 때 생성된 휘도에 대해서 35볼트인 경우 생성된 휘도의 비가 100:1임), 높은 콘트라스트를 얻을 수 있었다.

탄소층(5)의 평탄성이 높음에도 불구하고, 상기 전자방출소자의 역치 전계는 충분히 낮았다. 전자방출소자를 구동하는데 필요한 전계는, 20V/㎛였다.

따라서, 본 실시예 2의 전자방출소자의 구동성은, 실시예 1과 마찬가지로 양호하였다.

본 실시예에 있어서, DLC막중에 주입한 코발트 입자는, 가스분위기중에서의 어닐링 처리(공정 5)를 통해서 응집되었다. 그 결과, 탄소층(5)내에 결정 형태의 코발트 집합체(9)가 분산되어 있었다. 또, 어닐링을 통해, DLC막중에도 변화가 일어났다. TEM(투과형 전자현미경)을 통한 DLC막의 관찰결과, DLC막은 부분적으로 그라파이트로 된 것을 알 수 있었다.

코발트 집합체는, 부분적으로 도전성이 증가하고 있다. 따라서, 각 코발트 집합체 근방의 전자가 쉽게 표면에 도달할 수 있다. 또, 코발트 집합체와 DLC막간의 유전율의 차이로 인해, 각 집합체의 정점에 전계가 집중해서, 전자방출이 일어나기 보다 쉽게 된다.

본 실시예에 있어서도, 실시예 1과 마찬가지로, 평탄성이 양호한 전자방출막으로부터 안정된 전자방출이 실현되었다.

또, 본 실시예의 탄소층은, 이산적인 전자방출점을 지닌다. 해당 방출점밀도는 코발트의 농도 및 코발트 입자의 크기에 의존한다.

본 실시예에서는, 도전성 입자로서 코발트 입자를 이용하였으만, 다른 금속 입자를 이용하는 것도 가능하다. 또한, 기재도 DLC막으로 한정되는 것은 아니다.

실시예 3

도 15A 및 도 15B에 표시한 구조를 지닌 전자방출소자를 제작하였다.

공정 1

우선, 석영 유리로 이루어진 기판(1)을 준비하였다. 기판(1)을 충분히 세정한 후, 스퍼터링법에 의해 두께 500㎚의 Ta의 막을 퇴적해서 캐소드 전극(2)을 형성하였다.

공정 2

그 후, 두께(h) 1㎛로 SiO₂막을 퇴적함으로써 절연층(61)을 형성하고 나서, 두께 10O㎚로 Ta막을 퇴적함으로써 게이트 전극(3)을 형성하였다.

공정 3

이어서, 포토리소그래피법을 이용해서 마스크 패턴을 형성하였다. 보다 구체적으로는, 포지티브형 포토레지스트(클라리언트사로부터 시판되는 AZ1500)를 스핀 코팅한 후, 포토마스크 패턴을 노광하였다. 이어서, 현상을 수행함으로써, 마스크 패턴을 형성하였다.

공정 4

마스크 패턴을 에칭 마스크로서 이용함으로써, Ta의 게이트 전극(3)을 CF₄가스를 이용해서 건식 에칭하고, 그 다음에 SiO₂막(17)을 버퍼드 불화수소산을 이용해서 에칭함으로써, W = 5㎛의 개구부를 형성하였다.

공정 5

마스크 패턴을 완전하게 제거하였다.

공정 6

그 후, 도 16E에 표시한 바와 같이, 직경 100㎛의 개구를 가진 금속 퇴적마 스크를 통해서, 핫 필라멘트 CVD(HF-CVD)법을 이용해서 비결정질 탄소층을, 100㎚의 막두께로 퇴적하였다.

HF-CVD법을 이용한 비결정질 탄소층의 퇴적은, 이하의 조건하에 수행하였다.

필라멘트: 텅스텐

필라멘트 온도: 1800℃

기판 온도: 실온

가스: 메탄

가스압: 0.1㎩

기판과 필라멘트 간 거리: 50㎜

기판 바이어스: 350V(도전막(31)에 인가됨)

상기 퇴적공정이 실온에서 수행되더라도, 기판의 표면에는 필라멘트로부터 방출된 전자가 조사되어 해당 기판의 표면이 충분히 활성화되므로, 가스가 분해되어 비결정질 탄소층이 퇴적되게 되었다. 제작한 비결정질 탄소층을, TEM을 이용해서 관찰하였다. 관찰결과, 비결정질 탄소층은 전체적으로가 아니라 부분적으로 그라파이트 구조를 지니는 것을 알 수 있었다. 표면에는 미세한 요철이 존재했지만, 그 표면 조도는, Rms=6㎚(막만을 n⁺-Si기판에 퇴적시켰을 경우에 측정)였다.

상기 공정을 통해 형성된 전자방출소자를, 실시예 1 및 실시예 2와 마찬가지로, 진공실내에 배치하고, 이 때, 형광체를 피복한 ITO층을 포함하는 애노드 전극(4)은 캐소드 전극(2)으로부터 2㎜의 거리(H)만큼 떨어진 위치에 배치하였다.

계속해서, 도 17의 전기 특성을 얻도록, 전자방출소자에 최대 전압을 인가하였다. 보다 구체적으로는, Va는 10㎸로 고정하고, Vg는, 도 9B에 표시한 방법에 따라 펄스높이(Vg₂) -85V, 펄스폭 1msec, 반복주파수 500㎐, 듀티 50%의 펄스형태로 인가해서 특성조정공정을 수행하였다.

전압의 인가결과, 역방향의 역치 전압이 초기값 50V(V_{th_r1})로부터 65V(V_{th_r2})로 변화하였다.

게다가, 진공실내에서 전자방출소자를 유지하면서, 도 9C에 표시한 바와 같이 펄스폭변조신호에 의해 전자방출소자를 구동하였다. 도 9C에 있어서, Vg₃ 은 60V로 설정하였다. 형광체로 이루어진 애노드 전극(4)으로부터 방출된 광의 강도는, 펄스폭에 따라 변조하였다. 또, 60/0V의 구동전압에 대해서 1000:1보다도 큰 온/오프비가 얻어졌고(즉, 순방향 구동전압이 0볼트일 때에 생성된 휘도에 대한 순방향 구동전압이 60볼트인 경우에 생성된 휘도의 비가 1000:1), 따라서, 높은 콘트라스트를 얻을 수 있었다.

본 실시예에서 제작된 전자방출소자는, 50V/㎛의 전계를 인가함으로써 구동하는 것이 가능하였다.

캐소드 전극과 제어전극간의 거리에 의해 Eg가 결정된다. 본 실시예 2에 의한 전자방출 소자의 구조에서는, 캐소드 전극과 제어전극간의 거리가 절연층(61)의 두께(h)에 의해 결정된다. 따라서, 본 실시예 2에 있어서의 캐소드전극과 제어전극간의 거리는, 실시예 1에 의한 것보다도 작게 할 수 있다. 이것에 의하면, 보다 작은 구동 전압에 의해 전자방출소자를 구동하는 것이 가능해진다. 전자빔 직경은, 개구부의 직경(W)에 의존하고, 빔 크기는, 개구부의 직경(W)를 감소시킴으로써 감소시킬 수 있다.

또, 각 전자방출소자에 많은 개구부를 형성해도 된다. 각 개구부의 형상은 원으로 한정되지 않고, 각 개구부는, 직사각형과 같은 다른 형상으로 형성해도 된다.

본 실시예의 전자방출소자가 저강도의 전계에서 전자를 방출할 수 있더라도, 장기간 전자방출특성의 변화는 일어나지 않았다.

또, 본 실시예의 제작공정에 있어서는, 전자방출재료를 퇴적한 후, 에칭제나 박리제 등의 약품에 전자방출재료를 노출시키지 않으므로, 특성의 열화가 일어나지 않는다. 본 실시예에서 이용하는 공정은, 직경(W)이 5㎛보다도 작은 개구부를 지니는 구성에 대해서도 이용가능하다.

실시예 4

본 실시예에서는 전자방출소자의 1000×1000개 배열을 지닌 전자원 기판(41)을 제작하였다. 전자방출소자의 배열은, 실시예 1에서 이용한 공정을 이용해서 제작하였다. 다음에, 전자원기판을 사용하여 화상표시장치를 제작하였다.

배선(42), (43)은, X방향으로 뻗은 배선(42)을 각각 대응하는 열에 위치한 전자방출소자(44)의 캐소드 전극(2)에 접속하고, Y방향으로 뻗은 배선(43)을 각각 대응하는 열에 위치한 전자방출소자(44)의 게이트 전극(3)에 접속하도록 생성하였다. 이웃하는 전자방출소자(44)간의 거리는, X방향 및 Y방향의 양쪽에 있어서 300㎛로 설정하였다.

작성한 전자원 기판(41)을 리어 플레이트(51)위에 놓고 고정하였다. 그 위에 프레임(52)을 놓고, 애노드전극(4)으로서 기능하는 형광체막(54)과 메탈 백(55)으로 이루어진 페이스 플레이트(56)를 해당 프레임(52)위에 놓고, 이들은 함께 접착해서 도 13에 표시한 패널을 형성하였다.

전자원 기판(41)과 리어 플레이트(51) 간의 거리(H)는, 3㎜가 되도록 설정하였다.

이 상태에서, 최대 순방향 전압에서의 방출전류 Ie가 모든 전자방출소자에 대해서 대략 동일하게 되도록 특성조정공정을 수행하였다.

보다 구체적으로는, 각 전자방출소자(44)의 캐소드 전극(2)과 게이트 전극(3) 간에 전압 Vg₂ = 25(볼트)를 인가하고, 각 전자방출소자(44)의 얻어진 방출전류 Ie를 메모리에 기억시켰다. 방출 전류가 큰 전자방출소자에 대해서는, 약간 큰 순방향의 전압을 다시 인가해서, 통상의 구동 전압(이 구체예에서는 25V)을 인가한 경우 모든 전자방출소자(44)가 대략 동일한 방출전류를 지니도록 하였다.

이와 같이 해서, 전극 간 거리의 편차에 기인한 필요로 하는 구동전압의 편차를 보정해서, 대략 동일한 전류가 얻어졌다.

그 후, 순방향의 최대 전압보다도 1.5배의 전압, 즉 40V를 역방향으로 인가하였다.

얻어진 화상표시장치를, 도 14A에 표시한 바와 같이 구동하였다.

전압은, Vs=0V, Vns=12.5V, Vm=25V, V㎚=12.5V, Va=5㎸로 되도록 설정하였다.

실시예 1에 있어서와 마찬가지로, 각 전자방출소자에 대해서 E_{th_r} = 13V가 얻어졌다. E_{th_r}이 반선택 상태에서 인가된 12.5V보다도 크기 때문에, 반선택상태에서 양호한 오프상태특성이 얻어졌다. 따라서, 화상표시장치를, 매트릭스구동방법을 이용해서 구동한 경우, 양호한 표시특성이 얻어졌다.

또, 특성조정공정시 화상표시장치에 있어서의 전자방출소자 모두에 대해서 동일한 값으로 Ie를 조정함으로써, 화상표시장치에 대해서 화면전체에 걸쳐 균일한 특성을 지니게 하는 것이 가능하다. 또한, 화상표시장치는, 장기간동안 매우 안정적이고 신뢰성 높게 작동하는 것이 가능하였다.

실시예 5

실시예 4와 마찬가지로 전자원 기판(41)을 제작하고, 해당 전자원 기판(41)을 이용해서 도 13에 표시한 구조를 지닌 패널을 제작하였다. 전자원기판(41)과 페이스 플레이트(56) 간 거리(H)는 1.5㎜가 되도록 설정하였다.

또, 실제의 작동중에 애노드 전압 Va는 10㎸로 설정하였다.

특성 조정을 다음과 같이 수행하였다.

우선, 순방향과 역방향으로 Vg₁=22V를 인가한 경우, 도 18A에 표시한 순방향 역치 전계 V_{th_f1}와 역방향 역치전계 V_{th_r1}이 얻어졌다. 보다 구체적으로는, 순방향 역치전계 V_{th_f1}은, 소자에의 인가전압을 22V의 전압 Vg₁로 상승시키고, 해당 전압을 0으로 복귀시키고 나서, 재차 해당 전압을 22V로 상승시킴으로써 특성조정공정동안 설정하였다. 초기의 역방향 역치전계 V_{th_r1}은, 소자에의 인가전압을 -22V의 전압 -Vg₁로 감소시키고, 해당 전압을 0으로 복귀시키고 나서, 재차 해당 전압을 -22V로 감소시킴으로써 특성조정공정동안 설정하였다.

얻어진 I-V특성을 도 18A에 표시한다. Vg₁ = 22V의 인가결과, V_{th_r1}= 10V가 얻어졌다.

실시예 4에서처럼 동일한 전자원기판을 사용하더라도, 전기 특성은 Ea의 차이 때문에 실시예 4의 것과는 달랐다.

즉, 실시예 4에서는, Ea_av = 5㎸/3㎜ = 1.67V/㎛인 데 대해서, 본 실시예에서는, Ea_av = 10㎸/1.5㎜ = 6.7V/㎛이므로, 본 실시예에서의 Ea_av는 실시예 4의 것보다도 4배 크다

도 11B에 표시한 구동방법에 있어서는, 전자방출소자의 실제의 동작중에 반선택상태에서 11V를 인가하였다. 하지만, 이 전압은, 도 18A에 표시한 V_{th_r1}=10V보다도 커서, 반선택 상태에서 완전한 오프상태는 얻어지지 않는다.

상기 문제를 피하기 위해, 특성조정공정동안 역방향으로 전압 Vb₂=-30V를 인가하였다(즉, -30V의 전압을 전자방출소자에 인가하고, 이어서, 전압을 0볼트로 복귀시키고 나서, 재차 전압을 -30V로 감소시켰다). 그 결과, 도 18A에 있어서의 실선으로 표시된 I-V특성이 얻어졌고, V_{th_r}은 V_{th_r2} = 24V로 변화되었다.

이 전자원을 이용해서 얻어진 화상표시장치를, 도 18B에 표시한 바와 같이 구동하였다. 도 14A 및 도 14B에 표시한 바와 같이, 도 18B에 있어서는, X방향으로 뻗고 있는 (Dox)로 표시된 배선 혹은 주사선을 따라 주사신호가 인가되는 한편, Y방향으로 뻗고 있는 (Doy)로 표시된 배선 혹은 주사선을 따라 변조신호가 인가되었다. 이들 도면에는 두 주사선이 표시되어 있고, 그중 하나에는, 전압 Vs를 2개의 전자방출소자에 인가하고 다른 쪽에는 전압 Vns를 2개의 전자방출소자에 인가한다. 또, 이들 도면에는 2개의 신호선이 표시되어 있고, 그중 하나에는 Vm의 전압을 2개의 전자방출소자에 인가하고, 다른 쪽에는 Vnm의 전압을 2개의 전자방출소자에 인가한다.

전압은 Vs=-11V, Vns=11V, Vm=11V, V㎚=-11V로 되도록 설정하였다.

도 18B에 표시한 구동방법에 있어서 상기 설명한 바와 같이 전압을 설정한 경우, 반선택된 전자방출소자에는 0V를 인가하고, 비선택된 전자방출소자에는 -22V를 인가하므로, 비선택 및 반선택된 전자방출소자에 대해서 양호한 오프상태가 얻어졌다. 이와 같이 해서, 매트릭스구동법을 이용해서 화상표시장치를 구동하면, 양호한 표시특성이 얻어졌다.

이 예에서는, 실시예 4보다도 작은 구동전압이 필요하였다.

또한, 본 실시예에서는, Ea가 크고 구동 전압이 작기 때문에, 실시예 4에서 얻어진 것보다도 작은 빔 크기가 얻어졌다. 그 결과, 인접하는 전자방출소자 간 의 거리를 (X방향 및 Y방향의 양쪽에 있어서 300㎛미만의 값으로) 감소시키는 것이 가능한 것을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 의한 제조방법에 의하면, 낮은 구동 전압에 구동가능하고, 전자 빔 직경을 잘 제어할 수 있고, 저강도의 전계에서 안정적으로 전자방출이 가능한 간단한 구조를 지닌 고효율의 전자방출소자를 제공하는 것이 가능하다. 상기 전자방출소자는, 간단한 구조를 지니고, 간단한 제조공정을 이용해서 제조할 수 있다. 그 결과 얻어진 전자방출소자는, 높은 온/오프비를 지니고 양호한 하프톤 표시를 실현할 수 있다. 상기 전자방출소자의 제조방법을 이용하면, 양호한 구동 특성을 지닌 전자원 및 화상표시장치를 제작할 수가 있다.

이상, 본 발명을 예시적인 실시형태를 참조해서 설명하였으나, 본 발명은, 개시된 실시형태로 한정되는 것은 아니다. 이와 반대로, 본 발명은, 첨부된 특허청구범위의 정신과 범주내에 포함되는 각종 변형이나 등가의 구성도 망라하고자 한다. 이하의 특허청구범위의 범주는, 이러한 모든 변형이나 등가의 구성 및 기능을 망라하도록 최광의의 해석에 따를 필요가 있다.

Claims (15)

1. 전자방출부를 지니는 제 1도전막과 해당 제 1도전막과는 떨어져서 배치된 제 2도전막을 갖추고, 상기 제 2도전막에 상기 제 1도전막의 전위보다도 높은 전위를 인가함으로써 구동가능한 전자방출소자의 제조방법에 있어서,

   제 1도전막과, 제 2도전막과, 상기 제 1도전막에 접속된 전자방출부를 구성하는 재료를 준비하는 제 1공정과,

   상기 제 2도전막에 인가한 전위보다도 높은 전위를 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 역치전계강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요한 역치전계강도보다도 큰 값으로 설정하는 제 2공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법.
2. 전자방출부를 지니는 제 1도전막과 해당 제 1도전막과는 떨어져서 배치된 제 2도전막을 갖추고, 상기 제 2도전막에 상기 제 1도전막의 전위보다도 높은 전위를 인가함으로써 구동가능한 전자방출소자의 제조방법에 있어서,

   제 1도전막과, 제 2도전막과, 상기 제 1도전막에 접속된 전자방출부를 구성하는 재료를 준비하는 제 1공정과,

   상기 제 2도전막에 인가한 전위보다도 높은 전위를 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 역치전계강도를, 상기 제 1도전 막에 인가한 전위보다도 높은 전위를 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요한 역치전계강도보다도 큰 값으로 되도록 상기 제 1도전막과 제 2도전막과의 사이에 전압을 인가하는 제 2공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법.
3. 제 1항 또는 제 2항에 있어서, 상기 제 2공정은, 상기 제 1도전막에 상기 제 2도전막에 인가한 전위보다 높은 전위를 인가함으로써 전자를 방출시키는 공정을 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.
4. 제 1항 또는 제 2항에 있어서, 상기 제 2공정은, 상기 제 1도전막과 상기 제 2도전막과의 사이에 제 1전압을 인가하는 공정과, 상기 제 1도전막과 상기 제 2도전막과의 사이에 제 2전압을 인가하는 공정을 포함하고,

   상기 제 1전압은, 상기 제 1도전막의 전위가 상기 제 2도전막의 전위보다도 높도록 인가되고,

   상기 제 2전압은, 상기 제 2도전막의 전위가 상기 제 1도전막의 전위보다도 높도록 인가되고,

   상기 제 1전압의 절대치는 상기 제 2전압의 절대치보다 큰 것을 특징으로 하는 전자방출소자의 제조방법.
5. 제 1항 또는 제 2항에 있어서, 1×10⁶V/cm보다도 낮은 전계를 상기 전자방출부에 인가함으로써 전자가 방출되는 것을 특징으로 하는 전자방출소자의 제조방법.
6. 삭제
7. 제 1항 또는 제 2항에 있어서, 상기 전자방출부는, 탄소 섬유, 표면에 다이폴 층을 배치한 절연막, 탄소을 주체로 해서 금속 입자를 함유하는 막 및 비결정질 탄소층으로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 전자방출소자의 제조방법.
8. 복수의 전자방출소자를 포함하는 전자원의 제조방법에 있어서,

   제 1항 또는 제 2항에 의한 제조방법을 이용해서 복수의 전자방출소자를 제조하는 공정을 포함하는 것을 특징으로 하는 전자원의 제조방법.
9. 전자원과 발광재료를 포함하는 화상표시장치의 제조방법에 있어서,

   제 8항에 의한 제조방법을 이용해서 상기 전자원을 제조하는 공정을 포함하는 것을 특징으로 하는 화상표시장치의 제조방법.
10. 행방향으로 뻗은 복수의 배선과, 열방향으로 뻗은 복수의 배선과, 전자방출부를 지닌 제 1도전막 및 해당 제 1도전막과는 떨어져 배치된 제 2도전막을 각각 포함하는 복수의 전자방출소자를 구비한 전자원의 제조방법에 있어서,

    각각 제 1 및 제 2도전막의 쌍과, 각각 복수의 상기 제 1도전막에 접속된 행방향으로 뻗은 복수의 배선과, 각각 복수의 제 2도전막에 접속된 열방향으로 뻗은 복수의 배선과, 각 유닛을 구성하는 제 1도전막에 접속된 각 전자방출부를 구성하는 재료를 포함하는 복수의 유닛을 배치하는 제 1공정과,

    상기 제 2도전막에 인가한 전위보다도 높은 전위를 상기 제 1도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 각 유닛의 역치전계 강도를, 상기 제 1도전막에 인가한 전위보다도 높은 전위를 상기 제 2도전막에 인가한 상황에서 전자가 방출되기 시작하는 데 필요로 하는 각 유닛의 역치전계 강도보다도 크도록, 상기 제 2도전막의 각각에 상기 제 1도전막의 전위보다도 높은 전위를 인가하는 제 2공정을 구비하고,

    상기 제 2공정에 있어서, 상기 제 2도전막에 인가하는 전위는, 상기 전자원이 실제의 동작중에 있는 상황에서, 비선택된 전자방출소자의 제 2도전막에 인가되는 전위보다도 높은 것을 특징으로 하는 전자원의 제조방법.
11. 제 10항에 있어서, 1×10⁶V/cm보다도 낮은 전계를 상기 전자방출부에 인가함으로써 전자가 방출되는 것을 특징으로 하는 전자원의 제조방법.
12. 삭제
13. 제 10항에 있어서, 상기 전자방출부는, 탄소 섬유, 표면에 다이폴 층을 배치한 절연막, 탄소를 주체로 해서 금속 입자를 함유하는 막 및 비결정질 탄소층으로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 전자원의 제조방법.
14. 전자원과 발광재료를 포함하는 화상표시장치의 제조방법에 있어서, 제 10항, 제 11항 또는 제 13항 중 어느 한 항에 의한 제조방법을 이용해서 전자원을 제조하는 공정을 포함하는 것을 특징으로 하는 화상표시장치의 제조방법.
15. 제 4항에 기재된 제조방법을 이용해서 제조한 전자방출소자의 구동방법에 있어서, 상기 전자방출소자에 인가하는 구동 전압이, 제 2전압보다도 낮은 것을 특징으로 하는 전자방출소자의 구동방법.

Images