CN106783627A - 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体 - Google Patents

金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体 Download PDF

Info

Publication number
CN106783627A
CN106783627A CN201710061636.0A CN201710061636A CN106783627A CN 106783627 A CN106783627 A CN 106783627A CN 201710061636 A CN201710061636 A CN 201710061636A CN 106783627 A CN106783627 A CN 106783627A
Authority
CN
China
Prior art keywords
layer
dielectric substance
oxide semiconductor
metal oxide
substance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710061636.0A
Other languages
English (en)
Other versions
CN106783627B (zh
Inventor
叶家宏
黄景亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106783627A publication Critical patent/CN106783627A/zh
Application granted granted Critical
Publication of CN106783627B publication Critical patent/CN106783627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

本发明提供金属氧化物半导体层的结晶方法、半导体结构、半导体结构的制作方法、主动阵列基板、及氧化铟镓锌晶体。结晶方法包含以下步骤：形成一非结晶金属氧化物半导体层于一基板上方；形成一氧化物层于非结晶金属氧化物半导体层上；形成一非晶硅层于氧化物层上；以及以一激光照射非晶硅层，以加热非晶硅层，受热的非晶硅层加热非结晶金属氧化物半导体层，使非结晶金属氧化物半导体层转变为一结晶化金属氧化物半导体层。

Description

金属氧化物半导体层的结晶方法、半导体结构、主动阵列基 板、及氧化铟镓锌晶体
技术领域
本发明关于金属氧化物半导体层的结晶方法、半导体结构、半导体结构的制作方法、主动阵列基板、及氧化铟镓锌晶体，特别是关于利用受热的非晶硅层作为热源以结晶化非结晶金属氧化物半导体层的方法，及利用此方法所形成的半导体结构及主动阵列基板。
背景技术
近年来，由于半导体制造技术的进步，薄膜晶体管(Thin-film transistor，TFT)的工艺亦趋于简单及快速，使得TFT被广泛应用于计算机芯片、手机芯片、TFT液晶显示器(Liquid crystal display，LCD)等。其中，一种常用的制作薄膜晶体管的方法为背通道蚀刻(Back channel etch，BCE)，包含下述步骤，先形成金属层覆盖主动层，再图案化金属层以形成源极及漏极，图案化步骤可利用湿蚀刻或是干蚀刻进行。然而，当蚀刻剂移除了主动层上方的金属层后，主动层相当容易因为暴露于蚀刻剂下而受到损伤，而造成薄膜晶体管的良率下降。
有鉴于此，需要一种使主动层能够抵抗蚀刻剂侵蚀的制作薄膜晶体管的方法，及利用此方法所形成的结构。
发明内容
本发明提供一种金属氧化物半导体层的结晶方法，包含以下步骤：形成一非结晶金属氧化物半导体层于一基板上方；形成一第一氧化物层于非结晶金属氧化物半导体层上；形成一非晶硅层于第一氧化物层上；以及以一激光照射非晶硅层，以加热非晶硅层，受热的非晶硅层加热非结晶金属氧化物半导体层，使非结晶金属氧化物半导体层转变为一结晶化金属氧化物半导体层。
在一实施方式中，在形成非结晶金属氧化物半导体层于基板上方之前，进一步包含形成一第二氧化物层于基板上，其中第二氧化物层夹置于基板与非结晶金属氧化物半导体层之间。
在一实施方式中，激光为准分子激光、蓝光激光或绿光激光。
在一实施方式中，激光的脉冲能量为约70mJ/cm2至约600mJ/cm2。
在一实施方式中，以激光照射非晶硅层包含使受热的非晶硅层转变为一多晶硅层。
在一实施方式中，在以激光照射非晶硅层之前，进一步包含以快速加热工艺处理非晶硅层。
本发明提供一种半导体结构，其包含：一基板；一第一栅极，位于基板上；一栅极绝缘层，位于第一栅极上；一结晶化金属氧化物半导体层，位于栅极绝缘层上；以及一第一源极及一第一漏极，位于结晶化金属氧化物半导体层上，其中结晶化金属氧化物半导体层包含多个金属氧化物半导体晶粒，这些金属氧化物半导体晶粒各具有一结晶轴，这些结晶轴约相互平行。
在一实施方式中，结晶轴约垂直于结晶化金属氧化物半导体层的一表面。
在一实施方式中，各金属氧化物半导体晶粒为一层状结构，层状结构的层面约平行于结晶化金属氧化物半导体层的一表面。
在一实施方式中，结晶化金属氧化物半导体层包含氧化铟镓锌、氧化铟锡锌、氧化铪铟锌或氧化铟锌。
在一实施方式中，各金属氧化物半导体晶粒的尺寸介于约1纳米至约5.5纳米。
在一实施方式中，结晶化金属氧化物半导体层为全结晶态。
在一实施方式中，结晶轴与表面的一法线之间的夹角为0～7度。
在一实施方式中，半导体结构进一步包含一氧化物层，位于结晶化金属氧化物半导体层与第一源极及第一漏极之间。
在一实施方式中，半导体结构进一步包含一氧化物层，位于栅极绝缘层及结晶化金属氧化物半导体层上，第一源极及第一漏极贯穿过氧化物层以接触结晶化金属氧化物半导体层。
在一实施方式中，半导体结构进一步包含：一氧化物层，位于栅极绝缘层及结晶化金属氧化物半导体层上；一图案化多晶硅层，位于氧化物层上；一第一介电质层，位于图案化多晶硅层上；一第二栅极，位于第一介电质层上；一第二介电质层，位于第二栅极上；一第二源极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层；以及一第二漏极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层，其中第一源极位于第二介电质层上，贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层，第一漏极贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层，第一源极等电位连接第二源极。
在一实施方式中，半导体结构进一步包含：一氧化物层，位于栅极绝缘层及结晶化金属氧化物半导体层上；一图案化多晶硅层，位于氧化物层上；一第二栅极，位于基板与栅极介电层之间，并重迭于图案化多晶硅层；一第一介电质层，位于图案化多晶硅层上；一第二介电质层，位于第一介电质层上；一第二源极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层；以及一第二漏极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层，其中第一源极位于第二介电质层上，贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层，第一漏极贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层，第一源极等电位连接第二源极。
本发明提供一种半导体结构，其包含：一基板；一结晶化金属氧化物半导体层，位于基板上，包含多个金属氧化物半导体晶粒，这些金属氧化物半导体晶粒各具有一结晶轴，这些结晶轴约相互平行；一氧化物层，位于结晶化金属氧化物半导体层上；一图案化多晶硅层，位于氧化物层上；一第一介电质层，位于图案化多晶硅层上；一第一栅极，位于第一介电质层上；一第二栅极，位于第一介电质层上；一第二介电质层，位于第一栅极及第二栅极上；一第一源极，位于第二介电质层上，贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层；一第一漏极，位于第二介电质层上，贯穿过氧化物层、第一介电质层及第二介电质层以接触结晶化金属氧化物半导体层；一第二源极，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层，第二源极等电位连接第一源极；以及一第二漏极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层。
本发明提供一种主动阵列基板，其包含：一显示区；一外围区，围绕显示区；至少一像素结构，位于显示区内，包含一结晶化金属氧化物半导体的晶体管；以及一栅极驱动电路，位于外围区内，包含一多晶硅的晶体管。
在一实施方式中，结晶化金属氧化物半导体的晶体管包含：一基板；一栅极，位于基板上；一栅极绝缘层，位于栅极上；一结晶化金属氧化物半导体层，位于栅极绝缘层上；以及一源极及一漏极，位于结晶化金属氧化物半导体层上，其中结晶化金属氧化物半导体层包含多个金属氧化物半导体晶粒，这些金属氧化物半导体晶粒各具有一结晶轴，这些结晶轴约相互平行。
在一实施方式中，多晶硅的晶体管包含：一图案化多晶硅层；一第一介电质层，位于图案化多晶硅层上；一栅极，位于第一介电质层上；一第二介电质层，位于栅极上；一源极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层；以及一漏极，位于第二介电质层上，贯穿过第一介电质层及第二介电质层以接触图案化多晶硅层。
本发明提供一种半导体结构的制作方法，其包含：接收一基材；形成一非结晶金属氧化物半导体层于基材上；形成一氧化物层于非结晶金属氧化物半导体层上；形成一非晶硅层于氧化物层上；以一激光照射非晶硅层，以加热非晶硅层，受热的非晶硅层加热非结晶金属氧化物半导体层，使非结晶金属氧化物半导体层转变为一结晶化金属氧化物半导体层，且受热的非晶硅层转变为一多晶硅层；图案化多晶硅层，以形成一图案化多晶硅层；以及形成一共享电极，连接图案化多晶硅层及结晶化金属氧化物半导体层。
在一实施方式中，在形成共享电极之前，进一步包含以下步骤：形成一第一介电质层于图案化多晶硅层上；形成一第一栅极于第一介电质层上；形成一第二介电质层于第一栅极上；以及形成一第一开口、一第二开口、一第三开口及一第四开口，第一及第二开口贯穿过第一介电质层及第二介电质层，以暴露出图案化多晶硅层，第三及第四开口贯穿过氧化物层、第一介电质层及第二介电质层，以暴露出结晶化金属氧化物半导体层。
在一实施方式中，形成共享电极包含：形成一第一源极于第一开口中、一第一漏极于第二开口中、一第二源极于第三开口中以及一第二漏极于第四开口中，其中第一源极等电位连接第二源极，以构成共享电极。
在一实施方式中，基材包含：一基板；一栅极，位于基板上，重迭于结晶化金属氧化物半导体层；以及一栅极绝缘层，位于栅极上。
在一实施方式中，基材包含：一基板；一栅极，位于基板上，重迭于图案化多晶硅层；以及一栅极绝缘层，位于栅极上。
在一实施方式中，在形成第二介电质层于第一介电质层上之前，进一步包含形成一第二栅极于第一介电质层上，第二栅极重迭于结晶化金属氧化物半导体层。
本发明提供一种氧化铟镓锌晶体，氧化铟镓锌晶体的化学式为InGaZnO4；氧化铟镓锌晶体属于三斜晶系，空间群为P1，Z＝1，晶格常数a在至的范围内，晶格常数b在至的范围内，晶格常数c在至的范围内，晶轴夹角α在59.00°至61.00°的范围内，晶轴夹角β在69.84°至71.84°的范围内，晶轴夹角γ在59.51至61.51°的范围内。
参考下面的描述和所附的专利请求范围，本发明的这些和其他特征、方面和优点将变得更好理解。
应该理解的是，前述的一般性描述和下列具体说明仅仅是示例性和解释性的，并旨在提供所要求的本发明的进一步说明。
附图说明
本发明上述和其他态样、特征及其他优点参照说明书内容并配合附加图式得到更清楚的了解，其中：
图1是根据本发明的一实施方式所绘示的金属氧化物半导体层的结晶方法100；
图2A至图2D是根据本发明的一实施方式所绘示的半导体结构200在工艺各个阶段中的剖面示意图；
图3是结晶化金属氧化物半导体层230a的上视扫描式电子显微镜(Scanningelectron microscope，SEM)影像图；
图4是半导体结构200的高分辨率穿透式电子显微镜(High-resolutiontransmission electron microscope，HRTEM)影像图；
图5A、5B、5C分别是结晶化金属氧化物半导体层230a的上层、中层及下层的高分辨率穿透式电子显微镜影像图；
图6A、6B、6C分别是图5A、5B、5C经逆向快速傅立叶变换(Inverse Fast FourierTransform，IFFT)处理后的影像图；
图7A是本发明所提出的氧化铟镓锌的单位晶格的侧视图；
图7B是经由理论计算所得的氧化铟镓锌晶体的侧视图；
图7C是经由理论计算所得的氧化铟镓锌晶体的俯视图；
图8A是图4的结晶化金属氧化物半导体层230a在侧视下的高分辨率穿透式电子显微镜影像图经逆向快速傅立叶变换处理后的影像图；
图8B是图4的结晶化金属氧化物半导体层230a在俯视下的高分辨率穿透式电子显微镜影像图经逆向快速傅立叶变换处理后的影像图；
图9A至图9B是根据本发明的一实施方式所绘示的半导体结构700在工艺各个阶段中的剖面示意图；
图10是根据本发明的一实施方式所绘示的半导体结构800的剖面示意图；
图11A至图11C是根据本发明的一实施方式所绘示的半导体结构900在工艺各个阶段中的剖面示意图；
图12A至图12B是根据本发明的一实施方式所绘示的半导体结构1000在工艺各个阶段中的剖面示意图；
图13是根据本发明的一实施方式所绘示的半导体结构1100的剖面示意图；
图14是根据本发明的一实施方式所绘示的半导体结构1200的剖面示意图；以及
图15是根据本发明的一实施方式所绘示的主动阵列基板。
其中，附图标记：
100：结晶方法
110、120、130、140、150：操作
200：半导体结构
210：基板
220：第一氧化物层
230：非结晶金属氧化物半导体层
230a：结晶化金属氧化物半导体层
232：下表面
234：上表面
240：第二氧化物层
250：非晶硅层
250a：多晶硅层
260：激光
700：半导体结构
710：基板
712：栅极
720：栅极绝缘层
730a：结晶化金属氧化物半导体层
740：氧化物层
750a：多晶硅层
762：源极
764：漏极
770：保护层
780：像素电极
800：半导体结构
900：半导体结构
910：基板
912：栅极
920：栅极绝缘层
930：非结晶金属氧化物半导体层
930a：结晶化金属氧化物半导体层
940：氧化物层
950：非晶硅层
950a：多晶硅层
952a：图案化多晶硅层
960：激光
962：源极
964：漏极
1000：半导体结构
1010：介电质层
1020：栅极
1030：介电质层
1042、1044、1046、1048：开口
1062：源极
1064：漏极
1066：源极
1068：漏极
1120：栅极
1200：半导体结构
1210：显示区
1212：像素结构
1220：外围区
1222：栅极驱动电源
1230：栅极
d1、d2、d3、d4：层间间距
具体实施方式
本发明的目的及优点，借由下列实施方式中伴随图式与元件符号的详细叙述后，将更为显著。
为了使本揭示内容的叙述更加详尽与完备，可参照所附的图式及以下所述各种实施方式，图式中相同的号码代表相同或相似的元件，并且为求清楚说明，元件的大小或厚度可能夸大显示，并未依照原尺寸作图。此外，为简化图式起见，一些结构与元件在图式中将以简单示意的方式绘示之。然而，应了解到所提供的实施方式并非用以限制本发明所涵盖的范围。这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、元件、区域、层与/或区块是可以被理解的。但是这些元件、元件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、元件、区域、层与/或区块。因此，在下文中的一第一元件、元件、区域、层与/或区块也可被称为第二元件、元件、区域、层与/或区块，而不脱离本发明的本意。
本发明提供一种金属氧化物半导体层的结晶方法，请同时参阅图1和图2A至图2D。图1是根据本发明的一实施方式所绘示的金属氧化物半导体层的结晶方法100。结晶方法100包含操作110、操作120、操作130、操作140及操作150。图2A至图2D是根据本发明的一实施方式所绘示的半导体结构200在工艺各个阶段中的剖面示意图。虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的操作、步骤及/或特征才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
在操作110，如图2A所示，形成第一氧化物层220于基板210上，在一实施方式中，基板210为玻璃基板，然而在一些实施方式中，基板210亦可使用塑料基板，例如聚酰亚胺(polyimide，PI)、聚萘二甲酸乙二醇酯(poly(ethylene naphthalate)，PEN)或聚醚(polyester，PES)等。在操作120，如图2A所示，形成非结晶金属氧化物半导体层230于第一氧化物层220上。在操作130，如图2B所示，形成第二氧化物层240于非结晶金属氧化物半导体层230上。在操作140，如图2C所示，形成非晶硅层250于第二氧化物层240上。在一实施方式中，第一氧化物层220及第二氧化物层240独立为氧化硅(SiOX)、五氧化二钽(tantalumpentoxide，Ta2O5)、氧化铝(aluminum oxide，Al2O3)、氧化锆(Zircon，ZrO2)或其组合。
在一实施方式中，第一氧化物层220可借由溅镀(sputtering)、旋转涂布(spin-on)、化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomic layerdeposition，ALD)、低压化学气相沉积(low pressure CVD，LPCVD)或物理气相沉积(physical vapor deposition，PVD)形成于基板210上。请参照上述方式以形成非结晶金属氧化物半导体层230及第二氧化物层240。其中，溅镀能够在较低的温度下进行，且操作较为简易。
在操作150，如图2C所示，以激光260照射非晶硅层250，非晶硅层250吸收激光260后温度升高，受热的非晶硅层250的热能穿过第二氧化物层240，加热非结晶金属氧化物半导体层230，使非结晶金属氧化物半导体层230内原子重新排列而形成结晶，转变为如第2D图所示的结晶化金属氧化物半导体层230a。换而言之，经过激光260照射后，受热的非晶硅层250能够作为加热非结晶金属氧化物半导体层230的热源。并且，以激光260照射非晶硅层250时，受热的非晶硅层250内的原子会进行重排，而转变为多晶硅层250a。特别注意的是，本发明设置第二氧化物层240在非晶硅层250与非结晶金属氧化物半导体层230之间，第二氧化物层240不易因受热而发生剥离(peel)。在一些实施方式中，也可以氮化物层取代第二氧化物层240，但是进行操作150时，氮化物层与非晶硅层250及非结晶金属氧化物半导体层230间的接口需要更小心地处理以避免出现剥离问题。此外，由于本发明利用受热的非晶硅层250加热非结晶金属氧化物半导体层230，基板210并不太会受到影响。
在图2C的实施方式中，非结晶金属氧化物半导体层230是夹设于第一氧化物层220与第二氧化物层240之间，因此当热到达非结晶金属氧化物半导体层230时，第一氧化物层220可作为保温层，使热不易散失，而有利于形成结晶化金属氧化物半导体层230a。
在一实施方式中，可省略操作110，直接形成非结晶金属氧化物半导体层230于基板210上，再进行后续的操作130～150。
在一实施方式中，激光260是准分子激光、蓝光激光或绿光激光，选用波长近似于非晶硅的吸收波长的激光260，能够更有效地加热非晶硅，非晶硅的吸收波长约为350～750nm。若选用准分子激光照射非晶硅层，亦即利用准分子激光退火(Excimer laserannealing，ELA)工艺处理非晶硅层。在一实施方式中，激光260的脉冲能量为约70mJ/cm2至约600mJ/cm2。在一实施方式中，在以激光260照射非晶硅层250之前，进一步包含以快速加热工艺(Rapid thermal processing，RTP)处理非晶硅层250，预防氢爆的发生。
在一实施方式中，非结晶金属氧化物半导体层230可包含氧化铟镓锌、氧化铟锡锌、氧化铪铟锌或氧化铟锌。因此，根据所使用的非结晶金属氧化物半导体层230的不同，结晶化金属氧化物半导体层230a亦包含氧化铟镓锌、氧化铟锡锌、氧化铪铟锌或氧化铟锌。特别注意的是，结晶化金属氧化物半导体层230a具有抗酸蚀刻液的特性，例如具有抗铝酸、氢氟酸或草酸的特性。
在一实施方式中，结晶化金属氧化物半导体层230a包含多个金属氧化物半导体晶粒，这些金属氧化物半导体晶粒各具有一结晶轴，结晶轴约垂直于结晶化金属氧化物半导体层的上表面234，或是结晶轴约垂直于结晶化金属氧化物半导体层的下表面232。在本发明的一实施方式中，激光260以近乎垂直于上表面234或下表面232的方向照射非晶硅层250，因此热量的传导方向由上往下，因此使得金属氧化物半导体亦沿着此传导方向结晶，换句话说，金属氧化物半导体晶粒的结晶轴约平行于激光260的照射方向。因此可知，由于非结晶金属氧化物半导体层各处皆受到同一方向的激光的照射，因此结晶化金属氧化物半导体层内的这些金属氧化物半导体晶粒的结晶轴大致上彼此平行。
此外，由于以多道激光260分次照射非晶硅层250，因此，每次照射时所产生的热会使非结晶金属氧化物半导体层230局部结晶，经过多道激光260不断地照射，而形成多个金属氧化物半导体晶粒。在一实施方式中，提供足够的激光260，能够使所有的非结晶金属氧化物半导体层230结晶化，而形成全结晶态的结晶化金属氧化物半导体层230a。换句话说，全结晶态的结晶化金属氧化物半导体层230a由多个金属氧化物半导体晶粒所构成，可知结晶化金属氧化物半导体层230a为一种多晶。根据本发明一实施方式，结晶化金属氧化物半导体层230a中的多个金属氧化物半导体晶粒各具有一结晶轴，并且，这些结晶轴彼此大致平行。
在图2C中，激光260以近乎垂直于上表面234或下表面232的方向照射非晶硅层250，各金属氧化物半导体晶粒为一层状结构，层状结构的层面约平行于结晶化金属氧化物半导体层的上表面234或下表面232。层状结构的细节请参照后续图6A～6C的描述。
在一实施方式中，激光260以近乎垂直于上表面234的方向照射非晶硅层250，各金属氧化物半导体晶粒的结晶轴与上表面234的一法线之间的夹角为0～7度。在一实施方式中，各金属氧化物半导体晶粒的尺寸介于约1纳米至约5.5纳米。
在一实施方式中，选取非结晶金属氧化物半导体层230的材料为氧化铟镓锌(InGaZnO4)，其中铟：镓：锌：氧的摩尔比为1：1：1：4，利用结晶方法100，形成结晶化金属氧化物半导体层230a，根据结晶化金属氧化物半导体层230a的X光绕射(X-ray diffraction，XRD)图谱(未示出)，可以观察到在散射角2θ为30～40度之间有较强的讯号，代表形成氧化铟镓锌(InGaZnO4)结晶。进一步测试此结晶化金属氧化物半导体层230a对于铝酸、氢氟酸和草酸的抗蚀刻能力，铝酸由硝酸、磷酸和醋酸混合而成。铝酸蚀刻结晶化金属氧化物半导体层230a的蚀刻速率约为7.62埃/秒，然而，铝酸蚀刻非结晶金属氧化物半导体层230的蚀刻速率大于80埃/秒；氢氟酸蚀刻结晶化金属氧化物半导体层230a的蚀刻速率约为9.9埃/秒，氢氟酸蚀刻非结晶金属氧化物半导体层230的蚀刻速率大于120埃/秒；草酸蚀刻结晶化金属氧化物半导体层230a的蚀刻速率约为1.24埃/秒，草酸蚀刻非结晶金属氧化物半导体层230的蚀刻速率约为5.7埃/秒。由以上实验结果可以证实本发明的金属氧化物半导体层的结晶方法，能够产生具有抗铝酸、氢氟酸及草酸侵蚀特性的结晶化金属氧化物半导体层。更详细地说，由于结晶化金属氧化物半导体层中的原子整齐排列，而较少空缺，使得这些蚀刻液不易进入结构的内部，而使得结晶化金属氧化物半导体层具有良好的抗侵蚀特性。
请参照图3，图3是结晶化金属氧化物半导体层230a的上视扫描式电子显微镜影像图。全结晶态的结晶化金属氧化物半导体层230a具有凹凸不平的表面，可以观察到结晶颗粒的生成。请参照图4，图4为半导体结构200的高分辨率穿透式电子显微镜影像图，颜色最深的层为结晶化金属氧化物半导体层230a，其厚度大约为40nm，结晶化金属氧化物半导体层230a的上下两层分别为第一氧化物层220及第二氧化物层240。
图5A、5B、5C分别为图4的结晶化金属氧化物半导体层230a的上层、中层及下层的高分辨率穿透式电子显微镜影像图，经逆向快速傅立叶变换(Inverse Fast FourierTransform，IFFT)处理后为图6A、6B、6C。在图6A、6B、6C中皆可观察到明显的晶界，可知结晶化金属氧化物半导体层230a内部确实包含了多个金属氧化物半导体晶粒，并且，由于激光260以近乎垂直于上表面234的方向照射非晶硅层250，以加热非结晶金属氧化物半导体层230，而形成结晶化金属氧化物半导体层230a，各金属氧化物半导体晶粒为如图6A、6B、6C所示的层状结构，层状结构的层面约平行于结晶化金属氧化物半导体层230a的上表面234。亦可视为这些金属氧化物半导体晶粒各具有一结晶轴，这些结晶轴约相互平行。并且，由于在图6A、6B、6C中均呈现了结晶型态，证明确实能够透过结晶方法100，形成全结晶态的结晶化金属氧化物半导体层230a。此外，结晶化金属氧化物半导体层230a的上层、中层及下层的纳米电子束绕射(nano-beam electron diffraction，NBED)影像图(未示出)皆呈现明显的绕射点，亦可以证实上层、中层及下层皆发生结晶。
接下来，本发明进一步利用理论计算的方式分析金属氧化物半导体晶粒的结构。首先，建立氧化铟镓锌的单位晶格(Unit cell)，图7A是本发明所提出的氧化铟镓锌的单位晶格的侧视图。绘示图7A的单位晶格的软件为VESTA(K.Momma and F.Izumi,"VESTA 3forthree-dimensional visualization of crystal,volumetric and morphology data,"J.Appl.Crystallogr.,44,1272-1276(2011).)。再利用理论计算的方式可得到由此单位晶格所建立的氧化铟镓锌晶体收敛后的仿真结果，最后再与实验结果进行比较。
本发明所提出的氧化铟镓锌晶体的化学式为InGaZnO4，氧化铟镓锌晶体属于三斜晶系(Triclinic crystal system)，空间群(Space group)为P1，单位晶格中所含的分子数Z＝1，晶格常数(lattice constant)a在至的范围内，晶格常数b在至的范围内，晶格常数c在至的范围内。晶格常数b与c之间的晶轴夹角为α，α在59.00°至61.00°的范围内，晶格常数a与c之间的晶轴夹角为β，β在69.84°至71.84°的范围内，晶格常数a与b之间的晶轴夹角为γ，γ在59.51至61.51°的范围内。在一实施方式中，晶格常数a为晶格常数b为晶格常数c为晶格常数b与c之间的晶轴夹角α为60.00°，晶格常数a与c之间的晶轴夹角β为70.84°，晶格常数a与b之间的晶轴夹角γ为60.51°。
利用电子结构计算可得到由本发明的单位晶格所建立的氧化铟镓锌晶体收敛后的结果。电子结构计算运用密度泛函理论、虚位势近似法及投影扩充波法(Projectoraugmented-wave，PAW)。仿真软件为Quantum ESPRESSO(P.Giannozzi,et.al(2009),“QUANTUM ESPRESSO:a modular and open-source software project for quantumsimulations of materials,”Journal of Physics；Condensed Matter,39,395502；www.quantum-espresso.org.)。平面波截止动量(Kinetic cut-off kinetic energycutoff for wavefunctions)为50里德伯(Rydberg)；泛函方法是选用Quantum ESPRESSO所提供的PBE交换-相关泛函(Perdew-Burke-Ernzerhof exchange-correlationfunctional)，再配合投影扩充波法；块材系统计算k-空间格点密度为11×11x11；表面系统计算为1×3×3；在计算体系中，每个原子力收敛条件为小于10-3eV/Ang。模拟结果请参照图7B及图7C。
图7B为由理论计算所得的氧化铟镓锌晶体的侧视图，由图7B可看出晶体中的最小重复单元的侧面形状为如图7B所标示出的斜方形。图7C是由理论计算所得的氧化铟镓锌晶体的俯视图，由图7C可看出晶体中的最小重复单元的俯视形状为如图7C所标示出的斜方形。绘示上述图7B及7C的氧化铟镓锌晶体的软件亦为VESTA。
接下来，将图7B及图7C与图8A及图8B进行比较，图8A是图4的结晶化金属氧化物半导体层230a在侧视下的高分辨率穿透式电子显微镜影像图经逆向快速傅立叶变换处理后的影像图。图8B为图4的结晶化金属氧化物半导体层230a在俯视下的高分辨率穿透式电子显微镜影像图经逆向快速傅立叶变换处理后的影像图。
在图8A中，可以看出在侧视下结晶化金属氧化物半导体层230a中层面之间的间距为及与图7B的模拟结果进行比较，图7B的层间间距d1为层间间距d2为在图8B中，可以看出在俯视下结晶化金属氧化物半导体层230a中层面之间的间距为及与图7C的模拟结果进行比较，层间间距d3为层间间距d4为由以上比较结果可以得知由本发明的单位晶格所建立的氧化铟镓锌晶体与电子显微镜影像图所示的晶体结构几乎完全相同，由此可得知本发明所提出的氧化铟镓锌晶体能够对应图4的金属氧化物半导体晶粒的内部结构，因此，借由图7B及图8B的模拟结果能够得知图4的金属氧化物半导体晶粒在侧视下及俯视下的原子排列。
根据图1～8B，可以得知通过图1所示的的金属氧化物半导体层的结晶方法，经过激光照射后，非结晶金属氧化物半导体层能够转变结晶化金属氧化物半导体层，由于结晶化金属氧化物半导体层中的原子整齐排列，而较少空缺，使得蚀刻液不易进入结构的内部，而使得结晶化金属氧化物半导体层具有抗铝酸、氢氟酸及草酸侵蚀的特性。
因此，本发明利用此结晶方法的优点，提供一种新的半导体结构及其制作方法。图9A至图9B是根据本发明的一实施方式所绘示的半导体结构700在工艺各个阶段中的剖面示意图。
请参照图1和图2A至图2D所述的实施方式，形成如图9A所示的结构。首先，接收基板710，形成栅极712于基板710上，形成栅极绝缘层720于栅极712上，栅极绝缘层720的材料可为氧化物，接下来，依序于栅极绝缘层720上形成非结晶金属氧化物半导体层、氧化物层及非晶硅层的迭层，再以激光照射非晶硅层，形成如图9A所示的结晶化金属氧化物半导体层730a、氧化物层740及多晶硅层750a。
接下来，移除氧化物层740及多晶硅层750a，形成金属层覆盖结晶化金属氧化物半导体层730a，并图案化金属层形成如图9B所示的源极762及漏极764，以形成背通道蚀刻型薄膜晶体管。值得注意的是，由于结晶化金属氧化物半导体层730a具有良好的抗酸侵蚀特性，因此，在对于金属层进行背通道蚀刻工艺时，酸性蚀刻液(例如：铝酸、氢氟酸或草酸蚀刻液)不易对结晶化金属氧化物半导体层730a造成损伤，而维持了作为主动层的结晶化金属氧化物半导体层730a的结构和性质，提高了最终所形成的薄膜晶体管的良率。由于可利用湿蚀刻工艺进行图案化金属层以形成源极及漏极，而使得工艺成本较低。
在一实施方式中，金属层的材料为钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、钛(Ti)、钽(Ta)、锡(Sn)、镍(Ni)、金(Au)、钨(W)、铬(Cr)、铂(Pt)、合金或其组合。在一实施方式中，金属层为单层金属层或是金属迭层。举例来说，金属层为钼/铝/钼的金属迭层，其具有较低的阻值。
接下来，在栅极绝缘层720、结晶化金属氧化物半导体层730a、源极762及漏极764上形成保护层770，保护层770具有一些开口以暴露出漏极764，并形成导电层780于保护层770之上，且通过这些开口接触漏极764，而形成如图9B所示的半导体结构700。换句话说，借由保护层770没有完全覆盖漏极764，导电层780能够通过没有被保护层770覆盖的部分来与漏极764接触。在半导体结构700中，栅极712位于基板710上，栅极绝缘层720位于栅极712上，结晶化金属氧化物半导体层730a位于栅极绝缘层720上，源极762及漏极764位于结晶化金属氧化物半导体层730a上，保护层770位于源极762及漏极764上，导电层780通过保护层770中的开口接触漏极764。
请参照图10，图10是根据本发明的一实施方式所绘示的半导体结构800的剖面示意图。与半导体结构700的差异在于，半导体结构800多了一层在结晶化金属氧化物半导体层730a之上且在源极762及漏极764之下的氧化物层740，半导体结构800的制作过程请参考半导体结构700的实施方式，移除图9A所示的多晶硅层750a，留下结晶化金属氧化物半导体层730a及氧化物层740于栅极绝缘层720上，形成金属层于氧化物层740上，并图案化金属层形成如图10所示的源极762及漏极764，以形成岛型(island)结构的薄膜晶体管，再进行后续形成保护层770及导电层780的步骤，形成半导体结构800。
图11A至图11C是根据本发明的一实施方式所绘示的半导体结构900在工艺各个阶段中的剖面示意图。首先，接收一基材，基材包含基板910、位于基板910上的栅极912、及位于栅极912上的栅极绝缘层920。栅极绝缘层920的材料可为氧化物。依序于基材上形成非结晶金属氧化物半导体层930、氧化物层940及非晶硅层950，再以激光960照射非晶硅层950，以加热非晶硅层950，受热的非晶硅层950加热非结晶金属氧化物半导体层930，使非结晶金属氧化物半导体层930转变为形成如图11B所示的结晶化金属氧化物半导体层930a，且受热的非晶硅950层转变为多晶硅层950a。
接下来，移除多晶硅层950a，蚀刻氧化物层940以形成一些开口暴露出结晶化金属氧化物半导体层930a，再形成源极962和漏极964，源极962及漏极964贯穿过氧化物层940以接触结晶化金属氧化物半导体层930a，形成如图11C所示的半导体结构900。此为另一种岛型结构的薄膜晶体管的实施方式。并且，由于栅极912在结晶化金属氧化物半导体层930a之下，此处为下栅极(Bottom gate)结构。
图12A至图12B是根据本发明的一实施方式所绘示的半导体结构1000在工艺各个阶段中的剖面示意图。在形成如图11B所示的结构之后，对多晶硅层950a进行图案化，以形成如图12A所示的图案化多晶硅层952a。接下来，形成共享电极以连接图案化多晶硅层952a及结晶化金属氧化物半导体层930a。
在一实施方式中，形成共享电极包含以下步骤，形成介电质层1010于图案化多晶硅层952a上，形成栅极1020于介电质层1010上，形成介电质层1030于栅极1020上，以及形成开口1042、开口1044、开口1046及开口1048，开口1046及开口1048贯穿过介电质层1010及介电质层1030，以暴露出图案化多晶硅层952a，开口1042及开口1044贯穿过氧化物层940、介电质层1010及介电质层1030，以暴露出结晶化金属氧化物半导体层930a。
接下来，形成源极1062于开口1042中、漏极1064于开口1044中、源极1066于开口1046中及漏极1068于开口1048中，其中源极1062电位连接源极1066，以构成共享电极。
在半导体结构1000中，栅极912位于基板910上，栅极绝缘层920位于栅极912上，结晶化金属氧化物半导体层930a位于栅极绝缘层920上，氧化物层940位于栅极绝缘层920及结晶化金属氧化物半导体层930a上，图案化多晶硅层952a位于氧化物层940上，介电质层1010位于图案化多晶硅层952a及氧化物层940上，栅极1020位于介电质层1010上，介电质层1030位于栅极1020上，源极1066及漏极1068位于介电质层1030上，贯穿过介电质层1010及介电质层1030以接触图案化多晶硅层952a，源极1062及漏极1064位于介电质层1030上，贯穿过氧化物层940、介电质层1010及介电质层1030以接触结晶化金属氧化物半导体层930a，源极1062等电位连接源极1066。
在图11A～11B及图12A～12B所示的实施方式中，受热的非晶硅层950能够作为热源，以形成具有抗酸蚀刻特性的结晶化金属氧化物半导体层930a，而形成具有抗酸蚀刻特性主动层的晶体管，同时，受热的非晶硅层950转变为多晶硅层950a，多晶硅层950a可被图案化为图案化多晶硅层952a以作为另一晶体管的主动层，换句话说，非晶硅层950具备了上述两种用途。并且，本发明的制作半导体结构的方法有效率地同时制作出两种具有不同特性的晶体管。举例来说，可利用第11A～11B及12A～12B图的实施方式形成互补式金属氧化物半导体(Complementary metal oxide semiconductor，CMOS)结构。
图13是根据本发明的一实施方式所绘示的半导体结构1100的剖面示意图。在一实施方式中，基材包含基板910、及位于基板910上的栅极绝缘层920。并且，在形成介电质层1030于介电质层1010上之前，进一步包含形成栅极1120于介电质层1010上，栅极1120重迭于结晶化金属氧化物半导体层930a。形成半导体结构1100的步骤请参照图12A至图12B的实施方式，在此不再赘述。由于栅极1120在结晶化金属氧化物半导体层930a之上，此处为上栅极(Top gate)结构。
图14是根据本发明的一实施方式所绘示的半导体结构1200的剖面示意图。在一实施方式中，基材包含基板910、栅极912、栅极1230与栅极绝缘层920。并且，栅极912重迭于结晶化金属氧化物半导体层930a，栅极1230重迭于图案化多晶硅层952a。形成半导体结构1200的步骤请参照图12A至图12B的实施方式，在此不再赘述。由于栅极1230在图案化多晶硅层952a之下，此处为下栅极(Bottom gate)结构。
请参照图15，图15是根据本发明的一实施方式所绘示的主动阵列基板。主动阵列基板包含显示区1210及围绕显示区1210的外围区1220，至少一像素结构1212位于显示区1210内，像素结构1212包含结晶化金属氧化物半导体的晶体管，栅极驱动电路1222位于外围区1220内，栅极驱动电路1222包含多晶硅的晶体管。
结晶化金属氧化物半导体的晶体管是指以结晶化金属氧化物半导体层作为主动层的晶体管，其结构细节，举例而言，可参照半导体结构900、半导体结构1000、半导体结构1100或半导体结构1200，结晶化金属氧化物半导体的晶体管可为下栅极结构或上栅极结构。
多晶硅的晶体管是指以多晶硅层作为主动层的晶体管，其结构细节，举例而言，可参照半导体结构1000、半导体结构1100或半导体结构1200。举例来说，如第12B图所示，多晶硅的晶体管包含图案化多晶硅层952a、位于图案化多晶硅层952a上的介电质层1010、位于介电质层1010上的栅极1020，位于栅极1020上的介电质层1030，位于介电质层1030上的源极1066及漏极1068，源极1066及漏极1068贯穿过介电质层1010及介电质层1030以接触图案化多晶硅层952a。并且，根据第11A～11B及12A～12B图所示的实施方式，能够同时形成像素结构1212中的结晶化金属氧化物半导体的晶体管与栅极驱动电路1222中的多晶硅的晶体管，将形成两种晶体管的工艺整合在一起，达到简化工艺的优点。
综上所述，本发明提供了金属氧化物半导体层的结晶方法、半导体结构、半导体结构的制作方法、主动阵列基板、及氧化铟镓锌晶体。利用激光加热非晶硅层，使受热的非晶硅层作为热源以结晶化非结晶金属氧化物半导体层，形成具有抗酸侵蚀特性的结晶化金属氧化物半导体层。并将此结晶方法的优势运用于形成半导体结构及主动阵列基板的过程中，能够避免作为主动层的结晶化金属氧化物半导体层受到酸蚀刻液的损伤。此外，由于在结晶过程中，基板不太会受到高热的影响，因此，在以玻璃材质或塑料为基板的情况下，本发明的结晶方法能够适用于薄膜晶体管的工艺，并提高薄膜晶体管的良率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (13)

1.一种金属氧化物半导体层的结晶方法，其特征在于，包含：
形成一非结晶金属氧化物半导体层于一基板上方；
形成一第一氧化物层于该非结晶金属氧化物半导体层上；
形成一非晶硅层于该第一氧化物层上；以及
以一激光照射该非晶硅层，以加热该非晶硅层，受热的该非晶硅层加热该非结晶金属氧化物半导体层，使该非结晶金属氧化物半导体层转变为一结晶化金属氧化物半导体层。
2.一种半导体结构，其特征在于，包含：
一基板；
一第一栅极，位于该基板上；
一栅极绝缘层，位于该第一栅极上；
一结晶化金属氧化物半导体层，位于该栅极绝缘层上；以及
一第一源极及一第一漏极，位于该结晶化金属氧化物半导体层上，其中该结晶化金属氧化物半导体层包含多个金属氧化物半导体晶粒，该些金属氧化物半导体晶粒各具有一结晶轴，该些结晶轴约相互平行。
3.根据权利要求2所述的半导体结构，其特征在于，该结晶轴约垂直于该结晶化金属氧化物半导体层的一表面。
4.根据权利要求2所述的半导体结构，其特征在于，各该金属氧化物半导体晶粒为一层状结构，该层状结构的一层面约平行于该结晶化金属氧化物半导体层的一表面。
5.根据权利要求2所述的半导体结构，其特征在于，该结晶化金属氧化物半导体层包含氧化铟镓锌、氧化铟锡锌、氧化铪铟锌或氧化铟锌。
6.根据权利要求2所述的半导体结构，其特征在于，各该金属氧化物半导体晶粒的尺寸介于约1纳米至约5.5纳米。
7.根据权利要求2所述的半导体结构，其特征在于，该结晶轴与该表面的一法线之间的夹角为0～7度。
8.根据权利要求2所述的半导体结构，其特征在于，进一步包含：
一氧化物层，位于该栅极绝缘层及该结晶化金属氧化物半导体层上；
一图案化多晶硅层，位于该氧化物层上；
一第一介电质层，位于该图案化多晶硅层上；
一第二栅极，位于该第一介电质层上；
一第二介电质层，位于该第二栅极上；
一第二源极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层；以及
一第二漏极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层，其中该第一源极位于该第二介电质层上，贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层，该第一漏极贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层，该第一源极等电位连接该第二源极。
9.根据权利要求2所述的半导体结构，其特征在于，进一步包含：
一氧化物层，位于该栅极绝缘层及该结晶化金属氧化物半导体层上；
一图案化多晶硅层，位于该氧化物层上；
一第二栅极，位于该基板及该栅极介电层之间，并重迭于该图案化多晶硅层；
一第一介电质层，位于该图案化多晶硅层上；
一第二介电质层，位于该第一介电质层上；
一第二源极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层；以及
一第二漏极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层，其中该第一源极位于该第二介电质层上，贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层，该第一漏极贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层，该第一源极等电位连接该第二源极。
10.一种半导体结构，其特征在于，包含：
一基板；
一结晶化金属氧化物半导体层，位于该基板上，包含多个金属氧化物半导体晶粒，该些金属氧化物半导体晶粒各具有一结晶轴，该些结晶轴约相互平行；
一氧化物层，位于该结晶化金属氧化物半导体层上；
一图案化多晶硅层，位于该氧化物层上；
一第一介电质层，位于该图案化多晶硅层上；
一第一栅极，位于该第一介电质层上；
一第二栅极，位于该第一介电质层上；
一第二介电质层，位于该第一栅极及该第二栅极上；
一第一源极，位于该第二介电质层上，贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层；
一第一漏极，位于该第二介电质层上，贯穿过该氧化物层、该第一介电质层及该第二介电质层以接触该结晶化金属氧化物半导体层；
一第二源极，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层，该第二源极等电位连接该第一源极；以及
一第二漏极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层。
11.一种主动阵列基板，其特征在于，包含：
一显示区；
一外围区，围绕该显示区；
至少一像素结构，位于该显示区内，包含一结晶化金属氧化物半导体的晶体管；以及
一栅极驱动电路，位于该外围区内，包含一多晶硅的晶体管，其中该结晶化金属氧化物半导体的晶体管包含：
一基板；
一栅极，位于该基板上；
一栅极绝缘层，位于该栅极上；
一结晶化金属氧化物半导体层，位于该栅极绝缘层上；以及
一源极及一漏极，位于该结晶化金属氧化物半导体层上，其中该结晶化金属氧化物半导体层包含多个金属氧化物半导体晶粒，该些金属氧化物半导体晶粒各具有一结晶轴，该些结晶轴约相互平行。
12.一种主动阵列基板，其特征在于，包含：
一显示区；
一外围区，围绕该显示区；
至少一像素结构，位于该显示区内，包含一结晶化金属氧化物半导体的晶体管；以及
一栅极驱动电路，位于该外围区内，包含一多晶硅的晶体管，其中该多晶硅的晶体管包含：
一图案化多晶硅层；
一第一介电质层，位于该图案化多晶硅层上；
一栅极，位于该第一介电质层上；
一第二介电质层，位于该栅极上；
一源极，位于该第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层；以及
一漏极，位于第二介电质层上，贯穿过该第一介电质层及该第二介电质层以接触该图案化多晶硅层。
13.一种氧化铟镓锌晶体，其特征在于，该氧化铟镓锌晶体的化学式为InGaZnO4；该氧化铟镓锌晶体属于三斜晶系，空间群为P1，Z＝1，晶格常数a在至范围内，晶格常数b在至范围内，晶格常数c在至的范围内，晶轴夹角α在59.00°至61.00°的范围内，晶轴夹角β在69.84°至71.84°的范围内，晶轴夹角γ在59.51至61.51°的范围内。
CN201710061636.0A 2016-12-13 2017-01-26 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体 Active CN106783627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105141259A TWI651848B (zh) 2016-12-13 2016-12-13 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
TW105141259 2016-12-13

Publications (2)

Publication Number Publication Date
CN106783627A true CN106783627A (zh) 2017-05-31
CN106783627B CN106783627B (zh) 2019-12-03

Family

ID=58955134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061636.0A Active CN106783627B (zh) 2016-12-13 2017-01-26 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体

Country Status (3)

Country Link
US (1) US10566357B2 (zh)
CN (1) CN106783627B (zh)
TW (1) TWI651848B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550590A (zh) * 2018-04-19 2018-09-18 友达光电股份有限公司 主动元件基板及其制法
CN108878456A (zh) * 2018-03-29 2018-11-23 友达光电股份有限公司 结晶金属氧化物层的制造方法、主动元件基板及制造方法
WO2019061289A1 (en) 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
CN110459587A (zh) * 2018-08-24 2019-11-15 友达光电股份有限公司 金属氧化物结晶结构及具有此金属氧化物结晶结构的显示面板的电路结构及薄膜晶体管
EP3654370A4 (en) * 2017-07-12 2021-03-17 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE, METHOD OF MANUFACTURING IT, DISPLAY BOARD AND DISPLAY DEVICE
WO2022032784A1 (zh) * 2020-08-12 2022-02-17 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707046A (zh) * 2019-09-17 2020-01-17 深圳市华星光电技术有限公司 阵列基板及其制备方法
US11646237B2 (en) * 2020-01-19 2023-05-09 Applied Materials, Inc. Methods and apparatuses for depositing amorphous silicon atop metal oxide

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335212A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
CN102484139A (zh) * 2009-10-08 2012-05-30 株式会社半导体能源研究所 氧化物半导体层及半导体装置
US20160086802A1 (en) * 2014-09-24 2016-03-24 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide tft
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317735C (zh) 2003-01-23 2007-05-23 友达光电股份有限公司 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
JP2006019609A (ja) * 2004-07-05 2006-01-19 Hitachi Displays Ltd 画像表示装置
JP5245287B2 (ja) 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
CN103283006A (zh) 2011-11-07 2013-09-04 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置
CN102709160B (zh) 2012-03-01 2018-06-22 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
CN103700665B (zh) 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN103928341A (zh) 2014-04-21 2014-07-16 上海和辉光电有限公司 能提高晶粒尺寸的多晶硅制造方法
CN104078621B (zh) 2014-06-20 2016-09-07 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
TWI593024B (zh) 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335212A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN102484139A (zh) * 2009-10-08 2012-05-30 株式会社半导体能源研究所 氧化物半导体层及半导体装置
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
US20160086802A1 (en) * 2014-09-24 2016-03-24 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide tft

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654370A4 (en) * 2017-07-12 2021-03-17 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE, METHOD OF MANUFACTURING IT, DISPLAY BOARD AND DISPLAY DEVICE
WO2019061289A1 (en) 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
CN108878456A (zh) * 2018-03-29 2018-11-23 友达光电股份有限公司 结晶金属氧化物层的制造方法、主动元件基板及制造方法
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
US11094540B2 (en) 2018-03-29 2021-08-17 Au Optronics Corporation Manufacturing method of a pair of different crystallized metal oxide layers
CN108550590A (zh) * 2018-04-19 2018-09-18 友达光电股份有限公司 主动元件基板及其制法
CN108550590B (zh) * 2018-04-19 2021-02-09 友达光电股份有限公司 主动元件基板及其制法
CN110459587A (zh) * 2018-08-24 2019-11-15 友达光电股份有限公司 金属氧化物结晶结构及具有此金属氧化物结晶结构的显示面板的电路结构及薄膜晶体管
WO2022032784A1 (zh) * 2020-08-12 2022-02-17 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel

Also Published As

Publication number Publication date
US20180166474A1 (en) 2018-06-14
CN106783627B (zh) 2019-12-03
TWI651848B (zh) 2019-02-21
US10566357B2 (en) 2020-02-18
TW201822354A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
CN106783627B (zh) 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体
CN103579310B (zh) 晶体管及其制造方法
WO2017107274A1 (zh) 一种低温多晶硅薄膜晶体管及其制备方法
CN102379027A (zh) 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
WO2013127220A1 (zh) 阵列基板、阵列基板的制备方法及显示装置
JP2006128665A5 (zh)
CN106252395B (zh) 一种薄膜晶体管及其制备方法
TWI662330B (zh) 主動元件基板及其製法
JP2006128666A5 (zh)
JP2008066678A5 (zh)
JP2006019697A (ja) 半導体素子及びその製造方法
CN103903987B (zh) 基于自对准的悬浮石墨烯晶体管制造方法
CN103943512B (zh) 一种降低石墨烯与电极接触电阻的方法
WO2020113771A1 (zh) 阵列基板及其制作方法、显示面板
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
TW202109882A (zh) 半導體元件
CN106252203B (zh) 金属氧化物半导体层的结晶方法及半导体结构
TW201044106A (en) Method for fabricating polysilicon hard mask using metal catalyst and semiconductor device using the same
CN103700670B (zh) 阵列基板及其制作方法、显示装置
TWI308779B (zh)
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
US20160104804A1 (en) Self-aligned thin film transistor and fabrication method thereof
KR20120088037A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW200423259A (en) Silicide with fine line width and method for producing the same
JP5814712B2 (ja) 薄膜デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant