CN102484139A - 氧化物半导体层及半导体装置 - Google Patents

氧化物半导体层及半导体装置 Download PDF

Info

Publication number
CN102484139A
CN102484139A CN201080039662XA CN201080039662A CN102484139A CN 102484139 A CN102484139 A CN 102484139A CN 201080039662X A CN201080039662X A CN 201080039662XA CN 201080039662 A CN201080039662 A CN 201080039662A CN 102484139 A CN102484139 A CN 102484139A
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor layer
semiconductor device
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080039662XA
Other languages
English (en)
Other versions
CN102484139B (zh
Inventor
山崎舜平
坂仓真之
宫永昭治
高桥正弘
广桥拓也
岛津贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102484139A publication Critical patent/CN102484139A/zh
Application granted granted Critical
Publication of CN102484139B publication Critical patent/CN102484139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)

Abstract

本发明的目的之一是提供一种具有适合用于半导体装置的新的结构的氧化物半导体层。此外，本发明的目的之一是提供一种使用具有新的结构的氧化物半导体层的半导体装置。本发明是一种氧化物半导体层，包括：以非晶为主要结构的非晶区域以及表面的附近的包含In2Ga2ZnO7的晶粒的结晶区域，其中，晶粒被取向为其c轴成为大体上垂直于表面的方向。此外，本发明是一种使用这种氧化物半导体层的半导体装置。

Description

氧化物半导体层及半导体装置
技术领域
所公开的发明的技术领域涉及包括氧化物半导体的半导体层。此外，所公开的发明的技术领域涉及使用该半导体层的半导体装置。
背景技术
场效应晶体管是最被广泛使用的半导体元件之一。各种材料根据它们的用途而用于场效应晶体管，尤其是经常使用包含硅的半导体材料。
使用硅的场效应晶体管具有满足很多用途的要求的特性。例如，对需要高速工作的集成电路等使用单晶硅，由此满足集成电路的要求。而且，对要求大面积的物体、例如显示装置使用非晶硅，由此可以满足该物体的要求。
如上所述，硅的通用性高并且可以将它用于各种各样的用途，但是，近年来半导体材料趋向于被期望具有通用性和更高的性能。例如，在改善大面积显示器件的性能方面，为了实现开关元件的高速工作，需求促进显示器件的面积的增加和具有比非晶硅的性能高的半导体材料。
在这种情况下，与使用氧化物半导体的场效应晶体管(也称为FET)有关的技术引人注目。例如，专利文件1公开有使用同系化合物InMO3(ZnO)m(M为In、Fe、Ga或者Al，且m为大于或等于1且小于50的整数)的透明薄膜场效应晶体管。
此外，专利文件2公开有其中使用非晶氧化物半导体的场效应晶体管，所述非晶氧化物半导体的电子载流子浓度低于1018/cm3且含有In、Ga和Zn。注意，在专利文件2中，在非晶氧化物半导体中In∶Ga∶Zn的比例等于1∶1∶m(m＜6)。
而且，专利文件3公开有其中将包含微晶的非晶氧化物半导体用于有源层的场效应晶体管。
参考文件
专利文件
[专利文件1]日本专利申请公开第2004-103957号公报
[专利文件2]国际专利申请公开第05/088726号公报
[专利文件3]日本专利申请公开第2006-165529号公报
专利文件3中给出了在结晶状态下的组合物为InGaO3(ZnO)m(m为小于6的整数)的公开内容。而且，专利文件3的实施例1公开有InGaO3(ZnO)4的情况。然而，在实际条件中即使在使用这种氧化物半导体时也不能得到足够的特性。
发明内容
鉴于上述问题，目的是提供优选用于半导体装置的具有新的结构的氧化物半导体层。此外，另一目的是提供一种使用具有新的结构的氧化物半导体层的半导体装置。
在所公开的发明中，提供在表面的附近具有预定的结晶结构的氧化物半导体层。此外，提供包括该氧化物半导体层的半导体装置。作为预定的结晶结构的例子，举出具有电各向异性的结晶结构。此外，举出具有抑制杂质的进入的功能的结晶结构。
优选的是，在氧化物半导体层中，除了上述结晶结构以外的区域主要为非晶的。注意，“表面的附近(表面附近)”例如是指离表面的距离(深度)为20nm或更小的区域。此外，“主要”例如是指占50％或更多的状态。作为解决问题的方式的例子，可以举出如下内容。
所公开的发明的一种实施方式是氧化物半导体层，其包括非晶区域和结晶区域，所述非晶区域主要含有非晶氧化物半导体，所述非晶氧化物半导体含有In、Ga、Zn，所述结晶区域在氧化物半导体层的表面的附近含有In2Ga2ZnO7的晶粒。晶粒被取向为使得c轴大体上垂直于表面。注意，大体上垂直是指垂直方向的±10°以内的状态。
在上述中，In2Ga2ZnO7的晶粒优选具有叠层结构，所述叠层结构为含有I n的第一层、不包含In的第二层、不包含In的第三层、含有In的第四层、不包含In的第五层的叠层结构。而且，优选在含有In的第一层或含有In的第四层中，一个In的5s轨道与相邻的In的5s轨道重叠。
在上述非晶区域中，Zn的含量(原子％)优选少于I n的含量或Ga的含量(原子％)。另外，晶粒在c轴方向上的长度(大小)优选小于其在a轴方向或b轴方向上的长度(大小)的5倍。
所公开的发明的另一种实施方式是半导体装置，其包括栅电极层、栅电极层上的栅极绝缘层、栅极绝缘层上的半导体层、和电连接到半导体层的一部分的源电极层及漏电极层，以上氧化物半导体层应用于半导体层。
所公开的发明的另一种实施方式是半导体装置，其包括半导体层、半导体层上的栅极绝缘层、栅极绝缘层上的栅电极层、和电连接到半导体层的一部分的源电极层及漏电极层，以上氧化物半导体层应用于物半导体层。
以上半导体装置优选包括覆盖半导体层的绝缘层。此外，源电极层或漏电极层与半导体层在半导体层的上表面或下表面相互电连接。
注意，在本说明书等中，诸如“上”、“下”的用语不限于正上或正下。例如，“栅电极层上的栅极绝缘层”的表述不排除在栅电极层与栅极绝缘层之间插入其他组件的情况。此外，“上”、“下”只不过是为了描述方便而使用，除了特别说明的情况以外，还包括其位置掉换的情况。
使用在表面的附近具有电各向异性的结晶结构的氧化物半导体层，与不使用结晶结构的氧化物半导体层相比，电特性被改变。例如，前者在平行于氧化物半导体层的表面的方向上的导电性得到提高，并且，在垂直于氧化物半导体层的表面的方向上的绝缘性得到提高。
此外，具有抑制杂质进入到表面的附近的功能的使用结晶结构的氧化物半导体层，与不使用结晶结构的氧化物半导体层相比，抑制杂质的进入。例如，抑制对氧化物半导体带来不良影响的水、氢等的进入。
因此，根据所公开的发明的一种实施方式，提供具有优越的电特性的氧化物半导体层。此外，提供高度可靠的氧化物半导体层。
根据所公开的发明的另一种实施方式，提供具有优越的特性的半导体装置。此外，提供一种高度可靠的半导体装置。
附图说明
在附图中：
图1A和1B是示出氧化物半导体层的结构的截面图；
图2是示出In2Ga2ZnO7的结晶结构的图；
图3A至3C是示出氧化物半导体层的制造方法的截面图；
图4A和4B是表面的附近的Bright-field-TEM图像；
图5A-1至5A-6和5B是表面的附近的电子线衍射图案以及显示测量点的截面TEM图像；
图6A-1至6A-3和6B-1至6B-3是比较电子线衍射图案的实际测量的数据和模拟结果的图；
图7A和7B是比较InGaZnO4的结晶结构和In2Ga2ZnO7的结晶结构的图；
图8A-1、8A-2、8B-1和8B-2示出HAADF-STEM图像的模拟结果；
图9是In2Ga2ZnO7的晶粒的截面的HAADF-STEM图像；
图10是In2Ga2ZnO7的晶粒的截面的HAADF-STEM图像；
图11A至11D是示出用于表面能量计算的结晶结构及表面结构的图；
图12示出计算条件的详细情况；
图13示出表面能量的计算结果；
图14A至14C是示出In2Ga2ZnO7的晶粒的形成机理及生长机理的图；
图15A至15D是示出半导体装置的制造工序的截面图；
图16A至16D是示出半导体装置的制造工序的截面图；
图17A至17D是示出半导体装置的制造工序的截面图；
图18A至18D是示出半导体装置的制造工序的截面图；
图19A至19D是示出半导体装置的制造工序的截面图；
图20A至20D是示出半导体装置的制造工序的截面图；
图21A至21D是示出半导体装置的制造工序的截面图；
图22A至22D是示出半导体装置的制造工序的截面图；
图23A和23B是示出显示装置的例子的图；
图24A至24D是各示出显示装置的应用的图。
具体实施方式
下面，使用附图而详细说明实施方式。注意，本发明不限于以下的实施方式的描述，本领域的技术人员清楚地是，可以在不脱离本说明书等所公开的发明的宗旨的情况下以各种方式对方式和详细内容进行修改。可以以适当地组合实施不同的实施方式的结构。注意，在以下说明的发明的结构中，相同部分或具有类似功能的部分通过相同的附图标记来表示，而省略其说明。
(实施方式1)
在本实施方式中，参照图1A和图1B、图2、图3A至3C、图4A和4B、图5A-1至5A-6和5B、图6A-1至6A-3和6B-1至6B-3、图7A和7B、图8A-1、8A-2、8B-1、和8B-2、图9、图10、图11A至11D、图12、图13、和图14A至图14C而说明根据所公开的发明的一种实施方式的氧化物半导体层、其制造方法等。
<氧化物半导体层的结构>
首先，参照图1A和图1B和图2而说明氧化物半导体层的结构。
图1A和1B示出其中其上要形成基材110的表面上提供有氧化物半导体层100的实例。注意，任何基材都可用于基材110，只要其能够支撑氧化物半导体层100。氧化物半导体层100不限于被提供在其上要形成基材110的表面上，也可以为自支撑层。
氧化物半导体层100包括主要用非晶氧化物半导体形成的非晶区域120和在氧化物半导体层100的表面的附近的包括晶粒130的结晶区域140(参见图1A)。晶粒130被取向为使得c轴大体上垂直于氧化物半导体层100的表面。在此，“大体上垂直”是指垂直方向的±10°以内的状态。
作为形成氧化物半导体层100的氧化物半导体材料的实例，举出In-Ga-Zn-O类的氧化物半导体材料、In-Sn-Zn-O类的氧化物半导体材料、In-Al-Zn-O类的氧化物半导体材料、Sn-Ga-Zn-O类的氧化物半导体材料、Al-Ga-Zn-O类的氧化物半导体材料、Sn-A l-Zn-O类的氧化物半导体材料、In-Zn-O类的氧化物半导体材料、Sn-Zn-O类的氧化物半导体材料、Al-Zn-O类的氧化物半导体材料、In-O类的氧化物半导体材料、Sn-O类的氧化物半导体材料和Zn-O类的氧化物半导体材料。
尤其是，In-Ga-Zn-O类的氧化物半导体材料在无电场时具有充分高的电阻而由此可以充分降低截止电流。此外，由于高的电场效应迁移率，所以In-Ga-Zn-O类的氧化物半导体材料适合于半导体装置。
作为In-Ga-Zn-O类的氧化物半导体材料的典型例子，给出表示为InGaO3(ZnO)m(m＞0)的氧化物半导体材料。注意，根据该表示的组成以结晶结构为基础，而不限于上述组成作为氧化物半导体的全部材料。此外，在以上中，也可以使用M代替Ga，而表示为InMO3(ZnO)m(m＞0)的氧化物半导体材料。在此，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)、钴(Co)等中的一种或者多种金属元素。在In-Ga-Zn-O类的氧化物半导体材料中，作为M而选择Ga，且包括选择除了Ga外的上述金属元素、诸如Ga和Ni的组合或Ga和Fe的组合的情况，以及仅使用Ga的情况。在一些情况下，In-Ga-Zn-O类的氧化物半导体除了作为M而含有的金属元素以外，还可以含有诸如过渡金属元素和其的氧化物的杂质。
非晶区域120主要含有非晶氧化物半导体。注意，“主要”例如是指占有50％或更多的状态，在此情况下，其为非晶氧化物半导体占有体积％(或者wt％)的50％或更多的状态。也就是说，有时，除了非晶氧化物半导体以外，在一些情况下非晶区域120包括氧化物半导体的结晶，但是，其含量的百分率优选低于50体积％(或者wt％)。注意，可以说所公开的发明的本质是结晶区域140的结构；只要可以得到被要求的特性，非晶区域120的结构就不需要限于上述结构。
在使用In-Ga-Zn-O类的氧化物半导体材料的情况下，优选将上述非晶区域120的组成设定为如下：Zn的含量(原子％)低于In或Ga的含量(原子％)。使用这种组成，容易将预定的组成的晶粒130形成在结晶区域140中。
表面的附近的结晶区域140包括其中c轴以大体上垂直于氧化物半导体层100的表面的方向被取向的晶粒130(参见图1B)。例如，在使用In-Ga-Zn-O类的氧化物半导体材料的情况下，在结晶区域140中，In2Ga2ZnO7的晶粒的c轴以大体上垂直于氧化物半导体层100的表面的方向被取向。注意，“表面的附近(表面附近)”例如是指离表面的距离(深度)为20nm或更小的区域。注意，氧化物半导体层100的厚度大的情况不限于此。例如，在氧化物半导体层100具有200nm或更大的情况下，“表面的附近(表面附近)”是指离表面的距离(深度)为氧化物半导体层的厚度的10％或更小的区域。
In2Ga2ZnO7的晶粒包含In、Ga、Zn中的任意，并且，可以认为它具有平行于a轴及b轴的层的叠层结构(参见图2)。也就是说，In2Ga2ZnO7的结晶具有其中在c轴方向上层叠有含有In的第一层、不包含In的第二层(含有Ga或者Zn)、不包含In的第三层(含有Ga或者Zn)、含有In的第四层和不包含I n的第五层(含有Ga或者Zn)的结构。
由于In2Ga2ZnO7的结晶的导电主要由In控制，所以含有In的第一层和含有In的第四层的在平行于a轴及b轴的方向上的电特性良好。这是因为：在含有In的第一层或含有In的第四层中，一个In的5s轨道与相邻的In的5s轨道重叠，以使得形成载流子路径(carrier path)。另一方面，可以说，提高了垂直于上述层的方向(即c轴方向)上的绝缘性。
当对这种具有电各向异性的晶粒取向时，也给氧化物半导体层100的电特性带来影响。具体地说，例如，提高了平行于氧化物半导体层100的表面的方向上的电特性。这是因为：In2Ga2ZnO7的晶粒的c轴以大体上垂直于氧化物半导体层100的表面的方向被取向，以及在In2Ga2ZnO7的结晶中，电流在平行于a轴及b轴的方向上流过。
注意，结晶区域140可以包括晶粒130以外的晶粒。晶粒的结晶结构也不限于上述的结构，且结晶区域140可以包括其他结构的晶粒。例如，在使用In-Ga-Zn-O类的氧化物半导体材料的情况下，除了包括In2Ga2ZnO7的晶粒以外，还可以包括InGaZnO4的晶粒等。当然，In2Ga2ZnO7的晶粒存在于结晶区域140全体的情况是更有效的且更优选的。
晶粒在c轴方向上的长度(大小)优选小于在a轴方向或者b轴方向上的长度(大小)的5倍，更优选小于3倍。这是因为：当结晶区域140的厚度过大(也就是说，晶粒130的长度在c轴方向上过长)时，可能氧化物半导体层100的特性仅依赖于结晶区域140而得不到所希望的特性。
如上所述，当氧化物半导体层100在表面的附近具有结晶区域140时，可以实现有利的电特性。尤其是，当将结晶区域140形成为包括其c轴以大体上垂直于氧化物半导体层100的表面的方向被取向的In2Ga2ZnO7的晶粒时，通过In2Ga2ZnO7的晶粒的电特性的各向异性，可实现优越的电特性。
而且，结晶区域140与非晶区域120相比更稳定；所以当在氧化物半导体层100的表面的附近包括该结晶区域140时，可以抑制杂质(例如水分等)进入到非晶区域120中。由此，可以提高氧化物半导体层100的可靠性。
<氧化物半导体层的制造方法>
接着，参照图3A至3C而说明氧化物半导体层100的制造方法。
作为氧化物半导体层100的前身的氧化物半导体层200使用上述<氧化物半导体层的结构>中所述的氧化物半导体材料来形成。氧化物半导体层200通过在诸如氩的稀有气体气氛下、氧气氛下、或稀有气体和氧的混合气氛下的溅射法等来形成(参见图3A)。当在溅射法中使用包括2wt％至10wt％的SiO2的靶材时，氧化物半导体层200中包括SiOx(x＞0)，以使得可以抑制氧化物半导体层200的结晶化。该方法在想要得到非晶的氧化物半导体层200的情况下是特别有效的。
例如，可通过使用含有In、Ga及Zn的金属氧化物靶材(诸如具有In∶Ga∶Zn＝1∶1∶0.5[原子％]、In∶Ga∶Zn＝1∶1∶1[原子％]、In∶Ga∶Zn＝1∶1∶2[原子％]的组成比的靶材)、在以下条件下而得到In-Ga-Zn-O类的非晶氧化物半导体层作为氧化物半导体层200：衬底和靶材之间的距离为100mm；压力为0.6Pa；将直流电力为0.5kW；且气氛为氧气氛(氧流量的比率为100％)。注意，作为电源使用脉冲直流电源的情况是优选的，因为可以减少在成膜时产生的粉状物质(也称为颗粒或尘屑)、并且可以使膜厚度分布均匀。
氧化物半导体层200的厚度可以根据目标用途或目标特性而适当地进行设定。例如，其可以为20nm至10μm左右。
结晶区域140通过形成氧化物半导体层200之后的热处理来形成(参见图3B)。注意，由于通过该热处理，氧化物半导体层200中的H2、H、OH等被除去，所以也可以将该热处理称为脱水化处理或脱氢化处理。
作为上述热处理，可以应用其中使用高温的惰性气体(氮或稀有气体等)的快速热退火(RTA)处理。此时，优选热处理的温度为500℃或更高。注意，从本发明的本质部分上讲，对热处理温度的上限没有要求；然而，在作为支撑体使用基材110时，需要将热处理温度的上限设定为可允许的温度范围内。优选将热处理的时间为大于或等于1分钟且少于或等于10分钟。例如，优选在650℃下进行3分钟至6分钟左右的RTA处理。通过应用RTA处理，可以在短时间内进行热处理；所以可以降低热对基材110的不良影响。即，与长时间进行热处理的情况相比，在该情况下可以升高热处理温度的上限。而且，可以在表面的附近选择性地形成具有预定的结构的晶粒。
注意，上述热处理只要是形成氧化物半导体层200后就可以在任何时机下进行。然而，为了促进脱水化或脱氢化，优选在氧化物半导体层200的表面上设置其他结构构件之前进行。另外，上述热处理不限于一次，而也可以进行多次。
另外，在上述热处理中，优选在处理气氛中不含有氢(包括水)等。例如，将引入热处理装置的惰性气体的纯度设定为6N(99.9999％，即，杂质浓度为1ppm或更低)或更高，优选为7N(99.99999％，即，杂质浓度为0.1ppm或更低)或更高。
通过上述热处理，形成包括非晶区域120和结晶区域140的氧化物半导体层100，所述非晶区域120主要为非晶，所述结晶区域140包括被取向为使得c轴大体上垂直于氧化物半导体层的表面的方向的晶粒130(参见图3C)。
注意，上述结晶区域140具有抑制杂质进入到膜中的功能，然而，在存在大量的杂质时，难以完全抑制进入。因此，在上述热处理后，尽可能不使氧化物半导体层100接触于水、氢等是重要的。这可以以在热处理及其后的降温工序中使衬底不暴露于大气的方式来实现。例如，可以在一个气氛下进行热处理及其后的降温工序。当然，可以使降温工序的气氛不同于热处理气氛。在此情况下，降温工序的气氛例如为氧气体气氛、N2O气体气氛、超干燥空气(具有-40℃或更低、优选-60℃或更低的露点)等。
<关于晶粒的生长机理>
下面，参照图4A和4B、图5A-1至5A-6和5B、图6A-1至6A-3和6B-1至6B-3、图7A和7B、图8A-1、8A-2、8B-1、和8B-2、图9、图10、图11A至11D、图12、图13、和图14A至14C而说明In-Ga-Zn-O类非晶氧化物半导体层中的晶粒的生长机理。
首先，将在In-Ga-Zn-O类非晶氧化物半导体层的表面的附近对In2Ga2ZnO7的晶粒进行c轴取向的状况与实验观察的结果一起示出。
作为In-Ga-Zn-O类非晶氧化物半导体层，使用通过DC溅射法在玻璃衬底上以50nm的厚度形成的膜。此外，作为溅射靶材，使用具有In∶Ga∶Zn＝1∶1∶0.5[原子％]的组成比的靶材。其他沉积条件为如下：直流电力为0.5kW；成膜压力为0.6Pa；沉积气氛为氧的气氛(氧流量比率为100％)；并且衬底的温度为室温。
使In-Ga-Zn-O类的非晶氧化物半导体层经受RTA处理以使得在表面的附近将In2Ga2ZnO7的晶粒进行c轴取向。热处理的条件为如下：气氛为大气压的氮气氛；温度为650℃；并且时间设定为6分钟。
为了观察以该方式形成的样品的截面而在进行机械抛光后进行利用Ar离子减薄(ion milling)法(加速电压：5kV)的厚度减少或者利用FIB减薄法(FIB milling)(照射离子：Ga，加速电压：以40kV进行处理后以5kV进行处理)的厚度减少。注意，在Ar离子减薄法中使用Gatan公司制造的PIPS，并且，在FIB减薄法中使用日立公司制造的NB-5000及FB-2100。
图4A和4B为样品的表面的附近的Bright-field-TEM图像。注意，该TEM图像是使用日立公司制造的H-9000NAR在在加速电压为300kV的条件观察到的图像。在图4A和4B中，可以观察到：在厚度为50nm的In-Ga-Zn-O类氧化物半导体层的表面的附近形成有宽度为1nm至3nm并且深度为2nm至4nm的包括晶粒的结晶区域。
图5A-1为样品的表面的附近的截面TEM图像。图5A-2为对应于截面TEM图像中的附图标记1的电子线衍射图案，5A-3为对应于截面TEM图像中的附图标记2的电子线衍射图案，图5A-4为对应于截面TEM图像中的附图标记3的电子线衍射图案，图5A-5为对应于截面TEM图像中的附图标记4的电子线衍射图案示出于，并且，图5A-6为对应于截面TEM图像中的附图标记5的电子线衍射图案。在各电子线衍射图案中，示出其中d值为0.29nm至0.30nm的明确的点。该点的方向对应于结晶的c轴方向。
图5B是示出c轴方向和表面的关系的截面TEM图像。附图中的箭头表示在各点上的晶粒的c轴方向。由图5B，发现：c轴(<001>方向)大体上垂直于表面。此外，还发现：c轴方向反映表面的平坦性。
接着，为了决定晶粒的结晶结构而进行对电子线衍射图案的详细的分析。图6A-1至图6A-3示出电子线衍射图案的典型的实际测量的数据，并且，图6B-1至图6B-3示出对应于实际测量的数据的模拟结果(设想为In2Ga2ZnO7结晶)。通过实际测量的数据和模拟结果的比较，可以确认到晶粒的结晶结构为In2Ga2ZnO7。
在图7A和7B中，示出InGaO3(ZnO)m(m为自然数)的同系结构中的m为1的结晶结构(InGaZnO4)(参见图7A)和In2Ga2ZnO7的结晶结构(参见图7B)的比较。
在InGaZnO4的结构中，在垂直于c轴(<001>方向)的In和O的层(InO层)之间存在有两个GaO或ZnO的层，另一方面，在In2Ga2ZnO7的结构中，在InO层之间交替反复存在GaO或ZnO的一个层或两个层。InGaZnO4的c轴方向上的晶格常数为2.61nm，而In2Ga2ZnO7的为2.95nm。
接着，说明InGaZnO4的结晶结构和In2Ga2ZnO7的结晶结构中的HAADF(high-angle annular dark field)-STEM图像的观察。图8A-1示出InGaZnO4的结晶结构的模拟结果且图8A-2是InGaZnO4的结晶结构的HAADF-STEM图像。此外，图8B-1示出In2Ga2ZnO7的结晶结构的模拟结果且图8B-2是In2Ga2ZnO7的结晶结构的HAADF-STEM图像。注意，图8A-1、图8B-1各示出从(100)的面看到的结晶结构。
在HAADF-STEM图像中，得到与原子序数的平方成比例的对比度，所以越明亮的点表示越重的原子。就是说，在上述四元系统中，明亮的点表示In原子，并且，昏暗的点表示Ga或者Zn原子。此外，O原子因为与上述原子相比其质量小，所以不作为图像而出现。如此，从容易直接想象出原子级的结构这一点来看，HAADF-STEM图像是创新性的观察方法。
图9及图10示出样品的表面的附近的In2Ga2ZnO7的晶粒的截面的HAADF-STEM图像。为了观察，使用具有球面像差校正功能的肖特基型场透射STEM(日立公司制造的HD-2700，球面像差Cs：5μm或更小)。将加速电压设定为200kV，并且，将检测角度设定为大于或等于40mrad且小于或等于210mrad。在图9及图10中，In原子和Ga原子或者Zn原子之间的强度差不如图8A-1、8A-2、8B-1、和8B-2那样明显。这认为是由于以下事实：因为晶粒微小，所以不能得到足够的信号强度。
当详细地观察图9时，可以确认到：其中在含有In的层之间存在有两个含有Ga或Zn的层的结构(含有In的层之间的距离：0.89nm)；其中在含有In的层之间存在有一个含有Ga或Zn的层的结构(含有In的层之间的距离：0.62nm)。在图10中，可以确认更特征性的结构。在很多区域中，最表面的层不是含有In的层。这表示最表面是含有Ga或者Zn的层。这在理解晶粒的生成机理上是颇有意义的事实。
接着，根据上述观察结果，利用计算机计算，确认在氧化物半导体层的表面的附近的晶核的生成及结晶生长的机理。
为了调查与结晶生长相关的晶种的平面取向，利用第一原理计算而得到In2Ga2ZnO7(结晶：P63/MMC的对称性)、In2O3(结晶：R-3C的对称性)、Ga2O3(结晶：R-3C的对称性)、ZnO(结晶：P63MC的对称性)的表面能量。在此，表面能量是指从块状结晶切割出结晶面所需要的每单位面积的能量。也就是说，可以说表面能量越大，表面结构在能量上越不稳定、且难以产生晶种。
对于上述计算，使用作为根据密度泛函论的第一原理计算软件的CASTEP。在上述计算中，由下面的式(1)得到表面能量。
[式1]
Figure BDA0000141145200000131
Ga和Zn在周期表中彼此相邻，且其原子半径大体相同，所以双方的配置没有规律。也就是说，在一些情况下在配置Ga的部分配置Zn和在配置Zn的部分配置Ga。为了应对这种没有规律的配置，在计算中使用虚晶体近似法(virtual crystal approximation)。也就是说，在配置Ga或者Zn的部分使Ga和Zn的组成比为2∶1并且配置其中Ga为66.7％且Zn为33.3％的虚原子。更具体地说，以上述比例混合原子的赝势并分配于虚原子。
图11A示出用于In2Ga2ZnO7的(001)面的表面能量计算的结晶结构，并且，图11B至11D示出用于表面能量计算的表面结构。图11B示出其中在(001)面中O存在于最表面的结构(记为“(001)：(Ga、Zn)O”)，图11C示出其中在(001)面中In存在于最表面的结构(记为“(001)：In”)，并且，图11D示出其中在(001)面中Ga或Zn存在于最表面的结构(记为“(001)：Ga、Zn”)。将图11B至11D的晶格设定为成为面内方向上的周期结构的最小单位。由此，取决于表面结构，晶格在(001)面的面内方向中的大小不同。注意，在图11B至11D中示出利用第一原理计算的结构最适化后的结构。在结构最适化前的(001)：Ga、Zn中，Ga或Zn存在于最表面；然而，通过结构最适化O存在于最表面的结构。
计算通过如下方式进行：在得到包括晶格的结晶的最稳定结构后，切割出晶面，并在固定晶格的情况下仅对原子配置进行结构最适化。注意，将不存在原子的真空区域的厚度设定为1nm。图12示出详细的计算条件。考虑到在垂直于表面的方向上没有周期性，将k点的数目为1。也对In2Ga2ZnO7的(100)面、In2O3、Ga2O3、ZnO进行同样的计算。
图13示出表面能量的计算结果。由图13，发现：在In2Ga2ZnO7的表面结构中，(001)：(Ga、Zn)O的表面能量最小。In、Ga、Zn具有金属性，并且由于表面电荷的存在而在能量上变得不稳定另一方面，在利用O终结结合的情况下，可以降低表面能量。
由表面能量的计算结果，可以容易理解难以形成(001)：In。这也可以得到图10等的观察结果的支持。
通过比较(001)：(Ga、Zn)O的表面能量和ZnO的(001)面的表面能量，可以理解In2Ga2ZnO7的晶粒的形成机理及生长机理。参照图14A至14C简单地说明In2Ga2ZnO7的晶粒的形成机理及生长机理。
ZnO的蒸气压大并且容易蒸发。因此，当进行热处理时，在In-Ga-Zn-O类的非晶氧化物半导体层的表面的附近，Zn的组成比变小，而Ga的组成比变大(参见图14A)。当比较(001)：(Ga、Zn)O的表面能量和ZnO的(001)面的表面能量时，(001)：(Ga、Zn)O的表面能量小。在表面上形成含有ZnO及GaO的层而且在其表面上ZnO的量小；因此，稳定性地形成含有GaO的层(参见图14B)。因此，使In2Ga2ZnO7的晶粒从上述含有GaO的层生长(参见图14C)。在图10中，当认为最表面是含有Ga的层并且第二层是含有In的层时，这是可容易理解的。
注意，In2Ga2ZnO7的(001)：(Ga、Zn)O的表面能量小于In2O3、Ga2O3、ZnO的主要面的表面能量。由此可以说，当根据表面能量而进行判断时，在氧化物半导体层的表面上In2O3、Ga2O3、ZnO彼此不分离。
在结晶生长中，在具有小的表面能量的面上，与在具有大的表面能量的面上相比，晶粒倾向于容易形成，并且，结晶倾向于容易生长。因此，In2Ga2ZnO7的(001)：(Ga、Zn)O与In2O3、Ga2O3、ZnO等相比，容易进行结晶化。此外，In2Ga2ZnO7的(001)：(Ga、Zn)O的表面能量小于In2Ga2ZnO7的(100)面、(001)：In和(001)：Ga、Zn的表面能量。由此，最表面容易为(001)：(Ga、Zn)O且c轴取向。
如上所述，可以看到：通过对氧化物半导体层的表面加热，进行了c轴取向的In2Ga2ZnO7的晶粒在表面的附近形成并且生长。该氧化物半导体层具有优越的电特性，其适用于半导体装置。此外，该氧化物半导体层具有高的可靠性，其适用于半导体装置。
本实施方式中所述的方法、结构等可以与其他实施方式中所述的方法、结构等适当地组合来使用。
(实施方式2)
在本实施方式中，参照图15A至15D和图16A至图16D而说明作为半导体装置的晶体管及其制造方法的一例。
首先，在衬底300上形成导电层302(参见图15A)。
任何衬底可用于衬底300，只要其为具有绝缘表面的衬底，例如玻璃衬底。优选该玻璃衬底为无碱玻璃衬底。作为无碱玻璃衬底的材料，例如使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃的玻璃材料。而且，作为衬底300，可以使用诸如陶瓷衬底、石英衬底或蓝宝石衬底的使用绝缘体形成的绝缘衬底；使用诸如硅的半导体形成的且使用绝缘材料覆盖其表面的半导体衬底；或使用诸如金属或不锈钢的导电材料构成的且用绝缘材料覆盖其表面的导电衬底。也可以使用塑料衬底，只要其能够承受制造工序中的热处理。
导电层302优选使用诸如铝(Al)、铜(Cu)、钼(Mo)、钨(W)或钛(Ti)的导电材料形成。作为形成方法，可以举出溅射法、真空蒸镀法、CVD法等。另外，在将铝(或铜)用于导电层302的情况下，因为铝本身(或铜本身)具有诸如低的耐热性和被腐蚀的倾向的缺陷，所以优选与具有耐热性的导电材料组合。
作为具有耐热性的导电材料，可以使用含有选自以下的元素的：钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)；含有这些元素的任意作为其组分的合金；含有这些元素的任意的组合的合金；含有这些元素的任意作为其组分的氮化物等。可通过层叠这些具有耐热性的导电材料和铝(或铜)来形成导电层302。
虽然未图示，但是也可以向衬底300提供基底层。基底层具有防止来自衬底300的碱金属(Li、Cs、Na等)、碱土金属(Ca、Mg等)或其他杂质的扩散的功能。换言之，基底层的提供可以实现半导体装置的可靠性的提高。基底层可以使用诸如氮化硅或氧化硅的各种绝缘材料而形成为具有单层结构或叠层结构。具体而言，例如，其中在衬底300上将氮化硅和氧化硅以该顺序层叠的结构是有利的。这是因为氮化硅具有高的阻挡杂质的效果。同时，在氮化硅与半导体接触的情况下，有可能会在半导体元件中产生问题；因此，优选应用氧化硅作为与半导体接触的材料。
接下来，在导电层302上选择性地形成抗蚀剂掩模304和使用该抗蚀剂掩模304选择性地蚀刻导电层302，由此形成用作栅电极的导电层306(参见图15B)。
抗蚀剂掩模304通过诸如抗蚀剂材料的施用、使用光掩模的曝光及显影的步骤而形成。对于抗蚀剂材料的施用，可以使用诸如旋涂法的方法。作为替换，抗蚀剂掩模304也可以通过液滴喷射法、丝网印刷法等而选择性地形成。在此情况下，不需要使用光掩模的曝光及显影等的步骤，所以可以实现生产率的提高。注意，抗蚀剂掩模304在通过对导电层302进行蚀刻而形成导电层306之后被去除。
可以使用多级灰度掩模来形成抗蚀剂掩模304。在此，多级灰度掩模是能够以多阶段的光量进行曝光的掩模。通过使用该多级灰度掩模，一次的曝光及显影工序可以形成具有多种(典型为两种厚度)的厚度的抗蚀剂掩模。通过使用多级灰度掩模，可以抑制步骤数的增加。
作为上述蚀刻处理时，可使用干蚀刻，或可使用湿蚀刻。为了提高后面要形成的栅极绝缘层等的覆盖性并防止断开，优选进行蚀刻以使得导电层306的端部呈锥形。例如，优选使该端部以20°或更大且小于90°的锥角呈锥形。在此，“锥角”是指当从截面方向观察具有锥形形状的层时由该层的侧面和底面形成的角。
接下来，形成用作栅极绝缘层的绝缘层308以使得覆盖导电层306(参见图15C)。绝缘层308可以使用诸如氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝或氧化钽的材料来形成。也可以通过层叠由这些材料形成的膜来形成绝缘层308。这些膜优选通过溅射法等形成为5nm或更大且250nm或更小的厚度。例如，作为绝缘层308，氧化硅膜可以通过溅射法形成为100nm厚度。
此外，也可以组合溅射法和CVD法(等离子体CVD法等)而形成具有叠层结构的绝缘层308。例如，通过等离子体CVD法形成绝缘层308的下层(与导电层306接触的区域)，并且通过溅射法形成绝缘层308的上层。由于通过等离子体CVD法很容易形成具有有利的台阶覆盖性的膜，因此它适合用于形成导电层306的正上方的膜的方法。在使用溅射法的情况下，由于其与使用等离子体CVD法相比，容易降低膜中的氢浓度，因此通过在与半导体层接触的区域中通过溅射法提供膜，可以防止绝缘层308中的氢扩散到半导体层中。特别地，在氧化物半导体层中，由于氢对特性具有极大的影响，因此采用这种结构是有效的。
另外，在本说明书等中，氧氮化物是指含有氧(原子)比比氮(原子)多的物质，例如，氧氮化硅是包括50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、0.1原子％至10原子％的氢的物质。而且，氮氧化物是指含有氮(原子)比氧(原子)多的物质，例如，氮氧化硅是包括5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至25原子％的氢的物质。注意，上述范围是通过使用卢瑟福背散射光谱学法(Rutherford Backscattering Spectrometry)(RBS)、或氢前方散射法(Hydrogen Forward Scattering)(HFS)的测量而得到的。而且，构成元素的含量比率的总计不超过100原子％。
接下来，形成半导体层310以使得覆盖绝缘层308(参见图15D)。在本实施方式中，将在前面的实施方式中说明的氧化物半导体层应用于半导体层310。关于氧化物半导体层的详细结构，可以参考前面的实施方式。
注意，在本实施方式中描述了使用单层形成半导体层310的情况；然而，半导体层310可以使用叠层结构而形成。例如，可以通过在绝缘层308上层叠相互具有不同的组成的两个或更多的氧化物半导体层来形成半导体层310。此外，可以通过层叠相互具有不同的结晶性的两个或更多的氧化物半导体层来形成半导体层310。
接下来，在半导体层310上选择性地形成抗蚀剂掩模312和使用该抗蚀剂掩模312对半导体层310进行选择性的蚀刻，由此形成半导体层314(参见图16A)。在此，抗蚀剂掩模312可以以与抗蚀剂掩模304类似的方式来形成。注意，抗蚀剂掩模312在通过对半导体层310进行蚀刻而形成半导体层314之后被去除。
作为用于半导体层310的蚀刻的蚀刻方法，可以使用湿蚀刻或干蚀刻。例如，通过使用醋酸、硝酸和磷酸的混合液的湿蚀刻，去除半导体层310的不需要的部分，从而可以形成半导体层314。注意，用于上述湿蚀刻的蚀刻剂(蚀刻液)可以是能够蚀刻半导体层310的任何溶液，而不限于上述的容易。
当进行干蚀刻时，例如，优选使用包括氯的气体或添加有氧的包括氯的气体。这是因为通过使用包括氯的气体，可以容易得到半导体层310相对于导电层或基底层与的蚀刻选择比。
作为用于干蚀刻的蚀刻装置，可以使用如下装置：使用反应性离子蚀刻法(RIE法)的蚀刻装置或使用诸如电子回旋共振(ECR))或感应耦合等离子体(ICP))的高密度等离子体源的干蚀刻装置。还可以使用如下蚀刻装置，即与ICP蚀刻装置相比，可以得到在广的面积上的均匀的放电的增大电容耦合等离子体(Enhanced CapacitivelyCoupled Plasma)(ECCP)模式的蚀刻装置。即使在使用第十代或以后的衬底时也可使用该ECCP模式的蚀刻装置。
接下来，形成导电层316以使得覆盖绝缘层308及半导体层314(参见图16B)。导电层316可以使用与导电层302的材料类似的材料和方法来形成。例如，导电层316可以形成为具有钼层或钛层的单层结构。此外，导电层316可以形成为具有叠层结构和例如可以具有铝层和钛层的叠层结构。可以采用其中依次层叠有钛层、铝层、钛层的三层结构。可以采用其中依次层叠有钼层、铝层和钼层的三层结构。此外，作为用于这些叠层结构的铝层，也可以使用含有钕的铝层(Al-Nd层)。此外，导电层316可以具有含有硅的铝层的单层结构。
接下来，在导电层316上选择性地形成抗蚀剂掩模318及抗蚀剂掩模320和使用该抗蚀剂掩模对导电层316进行选择性的蚀刻，以使得形成用作源电极和漏电极中的一方的导电层322及用作源电极和漏电极中的另一方的导电层324(参见图16C)。在此，抗蚀剂掩模318及320可以以与抗蚀剂掩模304类似的方式来形成。注意，抗蚀剂掩模318及320在通过对导电层316进行蚀刻而形成导电层322及324之后被去除。
注意，作为对导电层316进行蚀刻的方法，可以使用湿蚀刻和干蚀刻中的任一方。
接下来，形成绝缘层326以使得覆盖导电层322、导电层324、半导体层314等(参见图16D)。在此，绝缘层326充当所谓的层间绝缘层。绝缘层326可以使用诸如氧化硅、氧化铝或氧化钽的材料来形成。也可以通过层叠由这些材料形成的膜来形成绝缘层326。通过上述步骤，完成使用氧化物半导体层的晶体管350(参见图16D)。
如本实施方式所述，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以抑制杂质(例如，水分等)进入到氧化物半导体层中。因此，可以提高半导体装置的可靠性。
而且，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以提供具有有利的电特性的半导体装置。
本实施方式中所述的方法、结构等可以与其他实施方式中所述的方法、结构等的任意进行适当地组合。
(实施方式3)
在本实施方式中，参照图17A至图17D和18A至图18D而说明作为半导体装置的晶体管及其制造方法的另一个例子。注意，本实施方式中的制造半导体装置的方法的很多部分与前面的实施方式相同；因此，以下省略对重复部分的说明，而详细说明不同的部分。
首先，在衬底400上形成导电层402(参见图17A)。关于衬底400、导电层402等的详细情况，可以参考前面的实施方式(参照图4A的说明等)。可以在衬底400上设置基底层。关于基底层的详细情况，也可以参考前面的实施方式。
接下来，在导电层402上选择性地形成抗蚀剂掩模404和使用该抗蚀剂掩模404对导电层402进行选择性的蚀刻，由此形成用作栅电极的导电层406(参见图17B)。关于抗蚀剂掩模404、导电层406、蚀刻等的详细情况，可以参照前面的实施方式(参照图15B的说明等)。
接下来，形成用作栅极绝缘层的绝缘层408以使得覆盖导电层406(参见图17C)。关于绝缘层408等的详细情况，可以参照前面的实施方式(参照图15C的说明等)。
接下来，形成导电层410以使得覆盖绝缘层408(参见图17D)。导电层410可以使用与导电层402类似的材料、方法来形成。也就是说，关于详细情况，可以参照前面的实施方式(参照图15A、图16B的说明等)。
接下来，在导电层410上选择性地形成抗蚀剂掩模412及抗蚀剂掩模414和使用该抗蚀剂掩模对导电层410进行选择性的蚀刻，由此形成用作源电极和漏电极中的一方的导电层416及用作源电极和漏电极中的另一方的导电层418(参见图18A)。抗蚀剂掩模412及414可以以与抗蚀剂掩模404类似的方式形成。作为用于对导电层410进行蚀刻的方法，可以使用湿蚀刻和干蚀刻中的任一方。也就是说，关于抗蚀剂掩模及蚀刻的详细情况，可以参照前面的实施方式(参照图15B、图16C的说明等)。
接下来，形成半导体层420以使得覆盖绝缘层408、导电层416、导电层418等(参见图18B)。在本实施方式中，将在前面的实施方式中说明的氧化物半导体层应用于半导体层420。关于氧化物半导体层的详细情况，可以参照前面的实施方式。
接下来，在半导体层420上选择性地形成抗蚀剂掩模422和使用该抗蚀剂掩模422对半导体层420进行选择性的蚀刻，以使得形成半导体层424(参见图18C)。关于抗蚀剂掩模及蚀刻的详细情况，可以参考前面的实施方式(参照图15B、图16A的说明等)。
然后，形成绝缘层426以使得覆盖导电层416、导电层418、半导体层424等(参见图18D)。在此，绝缘层426充当所谓的层间绝缘层。绝缘层426可以使用诸如氧化硅、氧化铝或氧化钽的材料来形成。也可以通过层叠由上述材料形成的膜来形成绝缘层426。通过以上步骤，完成使用氧化物半导体层的晶体管450(参见图18D)。
如本实施方式中所述，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以抑制杂质(例如，水分等)进入到氧化物半导体层中。因此，可以提高半导体装置的可靠性。
而且，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以提供具有有利的电特性的半导体装置。
本实施方式中所述的方法、结构等可以与其他实施方式中所述的方法、结构等适当地组合。
(实施方式4)
在本实施方式中，参照图19A至图19D和图20A至图20D而说明作为半导体装置的晶体管及其制造方法的另一个例子。注意，因为本实施方式中的制造半导体装置的很多部分与前面的实施方式相同，所以以下省略对重复部分的说明，而详细说明不同的部分。
首先，在衬底500上形成半导体层502(参见图19A)，在半导体层502上选择性地形成抗蚀剂掩模504，使用该抗蚀剂掩模504对半导体层502进行选择性的蚀刻，由此形成半导体层506(参见图19B)。在本实施方式中，将在前面的实施方式中说明的氧化物半导体层应用于半导体层502。关于氧化物半导体层的详细情况，可以参考前面的实施方式。此外，关于其他详细情况，可以参考前面的实施方式。
接下来，形成导电层508以使得覆盖半导体层506(参见图19C)，在导电层508上选择性地形成抗蚀剂掩模510及抗蚀剂掩模512，使用该抗蚀剂掩模对导电层508进行选择性的蚀刻，使得形成用作源电极和漏电极中的一方的导电层514及用作源电极和漏电极中的另一方的导电层516(参见图19D)。关于详细情况，可以参考前面的实施方式。
接下来，形成充当栅极绝缘层的绝缘层518以使得覆盖半导体层506、导电层514和导电层516(参见图20A)。然后，在绝缘层518上形成导电层520(参见图20B)，在导电层520上选择性地形成抗蚀剂掩模522，使用该抗蚀剂掩模522对导电层520进行选择性的蚀刻，由此形成充当栅电极的导电层524(参见图20C)。关于详细情况，可以参考前面的实施方式。通过上述步骤，完成使用氧化物半导体层的晶体管550(参见图20D)。
如本实施方式所述，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以抑制杂质(例如，水分等)进入到氧化物半导体层中。因此，可以提高半导体装置的可靠性。
而且，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以提供具有有利的电特性的半导体装置。
本实施方式中所述所示的方法、结构等可以与其他实施方式中所述的方法、结构、等适当地组合。
(实施方式5)
在本实施方式中，参照图21A至图21D和图22A至图22D而说明作为半导体装置的晶体管及其制造方法的另一个例子。注意，因为本实施方式中的制造半导体装置的方法的很多部分与前面的实施方式相同，所以以下省略对重复部分的说明，而详细说明不同的部分。
首先，在衬底600上形成导电层602(参见图21A)，在导电层602上选择性地形成抗蚀剂掩模604及抗蚀剂掩模606，然后使用该抗蚀剂掩模对导电层602进行选择性的蚀刻，以使得形成用作源电极和漏电极中的一方的导电层608及用作源电极和漏电极中的另一方的导电层610(参见图21B)。关于详细情况，可以参考前面的实施方式。
接下来，形成接触于导电层608及导电层610的半导体层612(参见图21C)，在半导体层612上选择性地形成抗蚀剂掩模614，然后使用该抗蚀剂掩模614对半导体层612进行选择性的蚀刻，以使得形成半导体层616(参见图21D)。在本实施方式中，将在前面的实施方式中说明的氧化物半导体层应用于半导体层612。关于氧化物半导体层的详细情况，可以参考前面的实施方式。此外，关于其他详细情况，可以参考前面的实施方式。
接下来，形成充当栅极绝缘层的绝缘层618以使得覆盖半导体层616、导电层608、导电层610(参见图22A)。因此，在绝缘层618上形成导电层620(参见图22B)，在导电层620上选择性地形成抗蚀剂掩模622，然后使用该抗蚀剂掩模622对导电层620进行选择性的蚀刻，由此形成充当栅电极的导电层624(参见图22C)。关于详细情况，可以参考前面的实施方式。通过以上步骤，完成使用氧化物半导体层的晶体管650(参见图22D)。
如本实施方式中所述，通过使用在前面的实施方式中所示的氧化物半导体层来制造半导体装置，可以抑制杂质(例如，水分等)进入到氧化物半导体层中。因此，可以提高半导体装置的可靠性。
而且，通过使用在前面的实施方式中所述的氧化物半导体层来制造半导体装置，可以提供具有有利的电特性的半导体装置。
本实施方式中所述所示的方法、结构等可以与其他实施方式中所述的方法、结构等适当地组合。
(实施方式6)
在本实施方式中，作为使用在前面的实施方式的任何中说明的半导体装置的实例，参照图23A和23B而说明包括电泳元件的显示装置的结构。注意，在本实施方式中，将说明包括电泳元件的显示装置的实例，然而，可以使用所公开的发明的一种实施方式的半导体装置的显示装置不限于此。可以将所公开的发明的一种实施方式的半导体装置应用于包括诸如液晶显示元件、电致发光元件的各种显示元件的显示装置。
图23A示出显示装置的像素的平面图，并且图23B示出图23A中沿着线A-B的截面图。图23A和23B所示的显示装置包括衬底700、衬底700上形成的晶体管702及电容元件704、晶体管702及电容元件704上形成的电泳元件706、电泳元件706上形成的透光性的衬底708。注意，在图23A中，因为简化而没有示出电泳元件706。
晶体管702包括导电层710、覆盖导电层710的绝缘层712、绝缘层712上形成的半导体层714、与半导体层714接触的导电层716及导电层718。在此，导电层710用作晶体管的栅电极，绝缘层712用作晶体管的栅极绝缘层，导电层716用作晶体管的第一端子(源端子和漏端子中的一方)，并且导电层718用作晶体管的第二端子(源端子和漏端子中的另一方)。关于详细情况，可以参考前面的实施方式。
此外，在上述中，导电层710与栅极线720电连接，并且导电层716与源极线722电连接。导电层710可以与栅极线720形成为一体，并且导电层716也可以与源极线722形成为一体。
电容元件704包括导电层718、绝缘层712和导电层724。电容元件704具有保持输入到像素的信号的作用。可以与晶体管的构成构件一起形成电容元件704的上述构成构件可。
在上述中，导电层724与电容布线726电连接。导电层718用作电容元件的端子，绝缘层712用作电介质，并且导电层724用作电容元件的另一个端子。导电层724可以与电容布线726形成为一体。
电泳元件706包括像素电极728、公共电极730(可以称为对置电极)、设置在像素电极728和公共电极730之间的包含带电粒子的层732。作为含有带电粒子的层732中所含有的带电粒子，可以使用氧化钛等作为带正电的粒子，并可以使用炭黑等作为带负电的粒子。另外，还可以使用选自导电体、绝缘体、半导体、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或者这些材料的任意所形成的复合材料。
在上述中，像素电极728通过设置在覆盖晶体管702和电容元件704的绝缘层734和绝缘层736中的开口部而与导电层718电连接。公共电极730与其他像素的公共电极电连接。
上述结构使得可以控制施加到含有带电粒子的层732的电场，并且控制含有带电粒子的层732中的带电粒子的配置。由此，可以实现显示。上述结构不过是一个例子，使用根据所公开的发明的一种实施方式的半导体装置的显示装置不限于上述结构。
本实施方式中所述的方法、结构、等可以与其他实施方式中所述的方法、结构等适当地组合。
(实施方式7)
在本实施方式中，参照图24A至24D而具体说明在前面的实施方式中所述的显示装置的应用。
图24A示出便携式信息终端，其包括框体801、显示部802、操作按钮803等。在前面的实施方式中说明的显示装置可以被应用于显示部802。
图24B是装载有在前面的实施方式中说明的显示装置的电子书阅读器的实例。第一框体811包括第一显示部812和操作按钮813，并且第二框体814包括第二显示部815。在前面的实施方式中说明的显示装置可以被应用于第一显示部812或第二显示部815。另外，第一框体811及第二框体814可以通过支撑部816进行打开和关闭。用这种结构，可以进行如纸的书籍那样的工作。
图24C示出交通工具中广告用显示装置820。在广告媒体是纸印刷物的情况下用人工替换广告，但通过使用显示装置，可在短时间内用较少的人工来改变广告显示。此外，可以稳定地显示图像而没有显示恶化。
图24D示出室外广告用显示装置830。使用柔性衬底制造该显示装置，并通过使它摇动可以提高广告效果。
本实施方式中所述的结构、方法等可以与其他实施方式中所述的结构、方法等适当地组合。
本申请基于2009年10月8日向日本专利局申请的日本专利申请编号2009-234507，在此通过引用将其全部内容并入本文。

Claims (16)

1.一种半导体装置，包含：
衬底；
所述衬底上的栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层；以及
电连接到所述氧化物半导体层的源电极层及漏电极层，
其中所述氧化物半导体层包括非晶区域及结晶区域，
其中所述非晶区域包含含In、Ga和Zn的非晶氧化物半导体，
其中所述结晶区域在所述氧化物半导体层的表面的附近含有In2Ga2ZnO7的晶粒，以及
其中所述晶粒被取向为使得c轴大体上垂直于所述表面。
2.根据权利要求1所述的半导体装置，其中，所述In2Ga2ZnO7的晶粒具有叠层结构，所述叠层结构为含有In的第一层、不包含In的第二层、不包含In的第三层、含有In的第四层、和不包含In的第五层的叠层结构。
3.根据权利要求2所述的半导体装置，其中，在所述含有In的第一层或所述含有In的第四层中，In的5s轨道中的一个与相邻的In的5s轨道重叠。
4.根据权利要求1所述的半导体装置，其中，在所述非晶区域中，Zn的含量低于In的含量或Ga的含量。
5.根据权利要求1所述的半导体装置，其中，所述晶粒在c轴方向上的长度小于所述晶粒在a轴方向或b轴方向上的长度的5倍。
6.根据权利要求1所述的半导体装置，还包含覆盖所述氧化物半导体层的绝缘层。
7.根据权利要求1所述的半导体装置，其中，所述源电极层或所述漏电极层与所述氧化物半导体层在所述氧化物半导体层的上表面或下表面彼此电连接。
8.根据权利要求6所述的半导体装置，其中，所述源电极层或所述漏电极层与所述氧化物半导体层在所述氧化物半导体层的上表面或下表面彼此电连接。
9.一种半导体装置，包括：
衬底；
所述衬底上的氧化物半导体层；
所述氧化物半导体层上的栅极绝缘层；
所述栅极绝缘层上的栅电极层；以及
电连接到所述氧化物半导体层的源电极层及漏电极层，
其中所述氧化物半导体层包括非晶区域及结晶区域，
其中所述非晶区域包含含In、Ga和Zn的非晶氧化物半导体，
其中所述结晶区域在所述氧化物半导体层的表面的附近含有In2Ga2ZnO7的晶粒，
其中所述晶粒被取向为使得c轴大体上垂直于所述表面。
10.根据权利要求9所述的半导体装置，其中，所述In2Ga2ZnO7的晶粒具有叠层结构，所述叠层结构为含有In的第一层、不包含In的第二层、不包含In的第三层、含有In的第四层、和不包含In的第五层的叠层结构。
11.根据权利要求10所述的半导体装置，其中，在所述含有In的第一层或所述含有In的第四层中，In的5s轨道中的一个与相邻的In的5s轨道重叠。
12.根据权利要求9所述的半导体装置，其中，在所述非晶区域中，Zn的含量低于In的含量或Ga的含量。
13.根据权利要求9所述的半导体装置，其中，所述晶粒在c轴方向上的长度小于所述晶粒在a轴方向或b轴方向上的长度的5倍。
14.根据权利要求9所述的半导体装置，还包含覆盖所述氧化物半导体层的绝缘层。
15.根据权利要求9所述的半导体装置，其中，所述源电极层或所述漏电极层与所述氧化物半导体层在所述氧化物半导体层的上表面或下表面彼此电连接。
16.根据权利要求14所述的半导体装置，其中，所述源电极层或所述漏电极层与所述氧化物半导体层在所述氧化物半导体层的上表面或下表面彼此电连接。
CN201080039662.XA 2009-10-08 2010-09-13 氧化物半导体层及半导体装置 Active CN102484139B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009234507 2009-10-08
JP2009-234507 2009-10-08
PCT/JP2010/066118 WO2011043176A1 (en) 2009-10-08 2010-09-13 Oxide semiconductor layer and semiconductor device

Publications (2)

Publication Number Publication Date
CN102484139A true CN102484139A (zh) 2012-05-30
CN102484139B CN102484139B (zh) 2016-07-06

Family

ID=43854112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080039662.XA Active CN102484139B (zh) 2009-10-08 2010-09-13 氧化物半导体层及半导体装置

Country Status (8)

Country Link
US (2) US8319218B2 (zh)
EP (2) EP2486594B1 (zh)
JP (9) JP2011100979A (zh)
KR (4) KR101376461B1 (zh)
CN (1) CN102484139B (zh)
SG (1) SG178056A1 (zh)
TW (3) TWI607571B (zh)
WO (1) WO2011043176A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779421A (zh) * 2012-10-19 2014-05-07 元太科技工业股份有限公司 薄膜晶体管结构及其制作方法
CN106783627A (zh) * 2016-12-13 2017-05-31 友达光电股份有限公司 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体
US9824888B2 (en) 2013-05-21 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
CN111081753A (zh) * 2019-12-03 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
US11075075B2 (en) 2016-12-02 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide with multiple regions

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
EP2486594B1 (en) * 2009-10-08 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598249B (zh) * 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
CN105070717B (zh) 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6013682B2 (ja) * 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
DE112012002394T5 (de) 2011-06-08 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Sputtertarget, Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Bilden eines Dünnfilmes
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
JP2013011474A (ja) * 2011-06-28 2013-01-17 Akita Univ Ｍｇ−Ｌｉ系合金の微細組織・構造の評価方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
JP5946624B2 (ja) * 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US8878177B2 (en) * 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20130235093A1 (en) * 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device, display device, and electronic device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
WO2013180040A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
IN2015DN01663A (zh) * 2012-08-03 2015-07-03 Semiconductor Energy Lab
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
TWI555068B (zh) 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6199581B2 (ja) * 2013-03-08 2017-09-20 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US10766641B2 (en) 2014-12-23 2020-09-08 Frito-Lay North America, Inc. Method and apparatus for a product settler
EP3275792A1 (en) * 2014-12-23 2018-01-31 Frito-Lay North America, Inc. Method and apparatus for a product settler
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
US10942408B2 (en) * 2016-04-01 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor, semiconductor device using the composite oxide semiconductor, and display device including the semiconductor device
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
KR102403389B1 (ko) * 2016-09-12 2022-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
EP4243550A1 (en) 2017-01-09 2023-09-13 Wilus Institute of Standards and Technology Inc. Wireless communication method using txop and wireless communication terminal using same
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6992213B2 (ja) 2020-02-03 2022-02-07 日東電工株式会社 積層体、タッチセンサ、調光素子、光電変換素子、熱線制御部材、アンテナ、電磁波シールド部材および画像表示装置
JP6999754B2 (ja) * 2020-07-08 2022-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2022038209A (ja) * 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置
US11984508B2 (en) * 2021-02-24 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same
KR20230123128A (ko) 2022-02-16 2023-08-23 광주과학기술원 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220820A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタアレイ及びその製法
WO2008126884A1 (en) * 2007-04-05 2008-10-23 Fujifilm Corporation Organic electroluminescent display device
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009041544A1 (en) * 2007-09-28 2009-04-02 Canon Kabushiki Kaisha Thin film transistor, manufacturing method therefor, and display apparatus using the same
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN102498553A (zh) * 2009-09-16 2012-06-13 株式会社半导体能源研究所 晶体管及显示设备

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273400A (ja) 2002-03-14 2003-09-26 Japan Science & Technology Corp 半導体発光素子
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102149626B1 (ko) 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2486594B1 (en) * 2009-10-08 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220820A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタアレイ及びその製法
WO2008126884A1 (en) * 2007-04-05 2008-10-23 Fujifilm Corporation Organic electroluminescent display device
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009041544A1 (en) * 2007-09-28 2009-04-02 Canon Kabushiki Kaisha Thin film transistor, manufacturing method therefor, and display apparatus using the same
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN102498553A (zh) * 2009-09-16 2012-06-13 株式会社半导体能源研究所 晶体管及显示设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779421A (zh) * 2012-10-19 2014-05-07 元太科技工业股份有限公司 薄膜晶体管结构及其制作方法
CN103779421B (zh) * 2012-10-19 2016-12-28 元太科技工业股份有限公司 薄膜晶体管结构及其制作方法
US9824888B2 (en) 2013-05-21 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US11075075B2 (en) 2016-12-02 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide with multiple regions
US11688602B2 (en) 2016-12-02 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with electrodes over oxide semiconductor
CN106783627A (zh) * 2016-12-13 2017-05-31 友达光电股份有限公司 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体
CN106783627B (zh) * 2016-12-13 2019-12-03 友达光电股份有限公司 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体
US10566357B2 (en) 2016-12-13 2020-02-18 Au Optronics Corporation Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
CN111081753A (zh) * 2019-12-03 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制备方法

Also Published As

Publication number Publication date
JP2020170856A (ja) 2020-10-15
KR20120093398A (ko) 2012-08-22
EP2486594A4 (en) 2013-07-10
SG178056A1 (en) 2012-03-29
JP2019096916A (ja) 2019-06-20
JP6989656B2 (ja) 2022-01-05
JP2016167608A (ja) 2016-09-15
JP6503045B2 (ja) 2019-04-17
JP2017092504A (ja) 2017-05-25
JP2015005767A (ja) 2015-01-08
JP5916817B2 (ja) 2016-05-11
EP3249698A1 (en) 2017-11-29
JP2023138636A (ja) 2023-10-02
TWI607571B (zh) 2017-12-01
JP7329581B2 (ja) 2023-08-18
TW201521207A (zh) 2015-06-01
US20130062601A1 (en) 2013-03-14
KR101980505B1 (ko) 2019-05-20
JP2022019923A (ja) 2022-01-27
US8319218B2 (en) 2012-11-27
JP6268314B2 (ja) 2018-01-24
JP2011100979A (ja) 2011-05-19
TW201131776A (en) 2011-09-16
US9306072B2 (en) 2016-04-05
KR20120090982A (ko) 2012-08-17
TWI484640B (zh) 2015-05-11
KR101877149B1 (ko) 2018-07-10
KR101623619B1 (ko) 2016-05-23
KR20160063404A (ko) 2016-06-03
WO2011043176A1 (en) 2011-04-14
JP2018037685A (ja) 2018-03-08
JP6724207B2 (ja) 2020-07-15
TWI464874B (zh) 2014-12-11
JP6158980B2 (ja) 2017-07-05
US20110084264A1 (en) 2011-04-14
EP2486594B1 (en) 2017-10-25
KR101376461B1 (ko) 2014-03-19
KR20180063355A (ko) 2018-06-11
EP2486594A1 (en) 2012-08-15
CN102484139B (zh) 2016-07-06
TW201244084A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN102484139B (zh) 氧化物半导体层及半导体装置
TWI545756B (zh) 半導體裝置及其製造方法
US9093543B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant