TWI545756B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI545756B
TWI545756B TW098138245A TW98138245A TWI545756B TW I545756 B TWI545756 B TW I545756B TW 098138245 A TW098138245 A TW 098138245A TW 98138245 A TW98138245 A TW 98138245A TW I545756 B TWI545756 B TW I545756B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
represented
content
ingazno
Prior art date
Application number
TW098138245A
Other languages
English (en)
Other versions
TW201036160A (en
Inventor
秋元健吾
坂田淳一郎
廣橋拓也
高橋正弘
岸田英幸
宮永昭治
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201036160A publication Critical patent/TW201036160A/zh
Application granted granted Critical
Publication of TWI545756B publication Critical patent/TWI545756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Description

半導體裝置及其製造方法
本發明係有關使用氧化物半導體的半導體裝置以及製造半導體裝置的方法。
場效電晶體(也稱為FET)是目前使用最為廣泛的半導體元件。根據場效電晶體的用途，使用多種材料進行其製造。特別是經常使用包括矽的半導體材料。
使用矽的場效電晶體具有滿足多種用途需要的特性。例如，使用單晶矽製造需要在以高速運行的積體電路等，由此滿足積體電路的需要。此外，使用非晶矽用於需要大面積的目的，例如顯示裝置，由此可以滿足該目的的需要。
如上所述，矽是高度多功能化的並且可用於多種目的。然而，近年來，半導體材料趨向於希望具有更高的性能以及多功能性。例如，在提高大面積顯示裝置的性能方面，為了實現切換元件的高速操作，需要有助於增加顯示裝置面積和具有高於非晶矽的性能的半導體材料。
在這樣的條件下，關於使用氧化物半導體的場效電晶體的技術引起了人們的注意。例如，在專利文獻1中，揭示了一種使用同系化合物InMO3(ZnO)m(M為In、Fe、Ga或Al，且m為大於或等於1並小於50的整數)的透明薄膜場效電晶體。
此外，在專利文獻2中揭示了一種場效電晶體，其中，使用電子載體濃度小於1018/cm3並且含有In、Ga和Zn的非晶氧化物半導體。需要注意的是，在專利文獻2中，非晶氧化物半導體中In:Ga:Zn等於1:1:m(m<6)。
進一步地，在專利文獻3中揭示了一種場效電晶體，其中使用含有微晶的非晶氧化物半導體作為活性層。
[參考文獻]
[專利文獻1]日本揭示專利申請JP2004-103957
[專利文獻2]PCT國際揭示文獻WO05/088726
[專利文獻3]日本揭示專利申請JP2006-165529
在專利文獻3揭示的內容中，其中，一種結晶態的組成為InGaO3(ZnO)m(m為小於6的整數)。此外，在專利文獻3的實例1中，揭示了InGaO3(ZnO)4的例子。然而，實際上，即使使用這些氧化物半導體也沒有獲得滿足要求的特性。
鑒於前述問題，本發明之目的在於提供一種適用於半導體裝置的氧化物半導體。或者，本發明之另一個目的在於提供一種使用氧化物半導體的半導體裝置。
在即將被揭示的發明中，所製造的半導體裝置中由InGaO3(ZnO)m(m>0)表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)表示的晶粒。具體描述如下。
即將被揭示的本發明的一個實施例是一種半導體裝置，其包括用於電晶體通道形成區域之以In-Ga-Zn-O為基的氧化物半導體層。在所述半導體裝置中，以In-Ga-Zn-O為基的氧化物半導體層具有這樣的結構，其中，由InGaO3(ZnO)m(m>0)表示的非晶形結構中包含有由InGaO3(ZnO)m(m=1)所表示的晶粒。
在上述實施例中，以In-Ga-Zn-O為基之氧化物半導體層中的Zn含量(原子%)較佳小於In的含量(原子%)並且小於Ga的含量(原子%)。此外，氧化物半導體層較佳使用Zn含量(原子%)小於或等於In的含量(原子%)並且小於或等於Ga的含量(原子%)的靶材，藉由濺射法而被形成。此外，在上文中，較佳使用具有由InGaO3(ZnO)m(m=1)所表示的結構的晶粒。然而，在晶粒中由InGaO3(ZnO)m(m=1)所表示的結構的比例為80體積%或更高的條件下，可以獲得給定的特性。
在即將被揭示的本發明的另一個實施例是一種半導體裝置的製造方法，其包括以下步驟：藉由濺射法在基板上形成具有非晶形結構的以In-Ga-Zn-O為基之氧化物半導體層；對氧化物半導體層進行熱處理形成在由InGaO3(ZnO)m(m>0)所表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)所表示的晶粒的氧化物半導體層。在半導體裝置的製造方法中，含有晶粒的氧化物半導體層係使用於電晶體通道形成區域。
在上述實施例中，較佳形成具有非晶形結構的以In-Ga-Zn-O為基之氧化物半導體層，從而Zn的含量(原子%)小於In的含量(原子%)並且小於Ga的含量(原子%)。此外，所述具有非晶形結構的以In-Ga-Zn-O為基之氧化物半導體層較佳使用Zn含量(原子%)小於或等於In的含量(原子%)並且小於或等於Ga的含量(原子%)的靶材，藉由濺射法而被形成。此外，熱處理較佳在350℃或更高的溫度下進行。
需要注意，在本說明書中，半導體裝置意指任意可藉由利用半導體特性而作用的裝置；顯示裝置，半導體電路和電子裝置都包括在半導體裝置中。
由InGaO3(ZnO)m(m>0)所表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)所表示的晶粒，從而可以改善氧化物半導體的電特性。此外，藉由使用氧化物半導體可以提供優異的半導體裝置。
參考附圖對實施例來加以具體描述。然而，本發明不局限於下文對於實施例的描述，並且很明顯對於本領域技術人員來說，在不違離本發明之目的的情況下可以對其方式和細節進行各種改變和調整。此外，可以將涉及不同實施例的結構適宜地組合使用。需要注意在下述本發明的結構中，相同部分或具有相同功能的部分使用相同的標記數字表示，並且省略對其重複性的解釋。
(實施例1)
在此實施例中，參考附圖描述了一種氧化物半導體層(氧化物半導體層指以In-Ga-Zn-O為基的氧化物半導體層)的製造方法，其中由InGaO3(ZnO)m(m>0)所表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)所表示的晶粒。
首先，在形成表面(這裏為基板100)上形成以In-Ga-Zn-O為基的非單晶半導體層102(參見圖1A)。例如，可以使用包含銦(In)、鎵(Ga)和鋅(Zn)的氧化物半導體靶材利用濺射法形成非單晶半導體層102。例如，可以採用下述濺射條件：基板100和氧化物半導體靶材之間的距離為30mm-500mm；壓力為0.1Pa-2.0Pa；DC電源為0.2kW-5.0kW(使用直徑為8英寸的靶材時)；氛圍為氬氣氛圍、氧氣氛圍或氬和氧的混合氛圍。
此處，在下述條件下形成非單晶半導體層102：氧化物半導體靶材的組成設為In2O3:Ga2O3:ZnO等於1:1:1；基板100和氧化物半導體靶材的距離為170mm；壓力為0.4Pa；DC電源為0.5kW；氬氣流量為10sccm；氧氣流量為5sccm。
然後，藉由電感耦合電漿質譜法(ICP-MS)來分析由上述方法所製造的樣品的組成。在氬氣流量為10sccm、氧氣流量為5sccm的條件下形成的非單晶半導體層102的組成為InGa0.94Zn0.40O3.31。圖2顯示了上述分析結果以及在氬氣流量為40sccm、氧氣流量為0sccm時的條件下形成的非單晶半導體層的分析結果。
進一步地，圖3顯示使用盧瑟福反向散射能譜法(RBS)作為分析方法的分析結果。
圖2和圖3顯示了非單晶半導體層中的Ga和Zn的含量趨向於低於其在靶材組成中的含量。此外，非單晶半導體層的分析結果取決於製造條件和分析方法等因素是不同的。
其次，在350℃-800℃(較佳為500℃-750℃)的溫度下對非單晶半導體層進行熱處理約10分鐘-200分鐘，藉此，獲得在非晶形結構中含有晶粒104的氧化物半導體層106(參見圖1B)。使用氧化物半導體層106所製造的薄膜電晶體具有優良的電特性：在閘極壓為±20V時，開關比(on/off ratio)為109或更高，遷移率為10cm2/Vs或更高。需要注意這裏的熱處理在700℃的溫度下進行一小時。
進行熱處理後，分析氧化物半導體層106的結構。具體上，利用掃描透射式電子顯微鏡(STEM)影像來觀察樣品的剖面。
圖4A和4B是樣品的明視場STEM影像。圖4A為使用In2O3:Ga2O3:ZnO等於1:1:1(In:Ga:Zn=1:1:0.5)的靶材(下文中稱為靶材A)所製造的樣品的STEM影像。圖4B為使用In2O3:Ga2O3:ZnO等於1:1:2(1n:Ga:Zn=1:1:1)的靶材(下文中稱為靶材B)代替靶材A所製造的樣品的STEM影像，用以與上述樣品進行比較。
圖4A顯示藉由上述方法所製造的氧化物半導體層106具有在非晶形結構中包含晶粒104的結構。
需要注意藉由比較圖4A和圖4B可見，在靶材中鋅含量低的情況下，晶體生長速度低於靶材中鋅含量高的情況。基於該事實，可以改善晶體生長的可控性。例如，使非單晶半導體層102中的Zn含量(原子%)低於In含量(原子%)並低於Ga含量(原子%)，從而可以以優良的可控性形成具有優良性能的氧化物半導體層106。當晶體生長速度比較重要時，可以使非單晶半導體層102中的鋅含量較高。
接下來，藉由STEM來觀察樣品的更微細區域。圖5A和5B為使用靶材A所製造的樣品的STEM影像。圖5A為明視場STEM影像，圖5B為高角度環形暗視場(HAADF)STEM影像。圖5A中，可以看見規律的結構；然而難以定位每一個原子，此外，無法偵測晶體配向。另一方面，在圖5B中，可以精確偵測到相應於每個原子的白點的位置。進一步地，如從圖5B中可以看出非晶形結構係留在於圖5B的下右側區域。
在HAADF-STEM影像中，獲得與原子數的平方成比例的對比；因此，較亮的點表示較重的原子。在圖5B中，較亮的點表示In，較暗的點表示Ga或Zn。
接下來，參考圖6A和圖6B來研究上述晶體結構。這裏，圖6A為圖5B的放大視圖(放大影像)。圖6B是從[100]方向看到的InGaZnO4(相應於InGaO3(ZnO)m，m等於1)的晶體結構模型圖。圖6A和圖6B的比較顯示使用靶材A所製造的樣品中的晶粒具有InGaO3(ZnO)1的晶體結構。需要注意In和Ga可能有助於以In-Ga-Zn-O為基之氧化物半導體的導電性。因此，為了保持良好的電特性，具有高比例In和Ga的晶體結構的比例越高，換句話說，InGaO3(ZnO)m(m=1)晶體結構的比例越高，越為較佳。
圖7A和7B是使用靶材B所製造的樣品的HAADF-STEM影像。在圖7A和圖7B中，亮點係規律地出現以便形成線。亮點的線之間的距離分別為約0.9nm，約1.15nm，及約1.4nm，其對應於m分別為1、2以及3時，晶體結構InGaO3(ZnO)m中的In原子之間的距離。也可以說，使用靶材B所製造的樣品含有具有多個組成的晶體，亦即，晶體InGaO3(ZnO)m，m為至少1-3。
如上所述，在以In-Ga-Zn-O為基的氧化物半導體中，In和Ga有助於導電性。因此，在In和Ga的比例低的條件下(即在m大的條件下)，電特性惡化。因此，藉由使InGaO3(ZnO)m(m=1)結構的比例變高，電特性可以保持優良狀態。特別是，整個晶體結構中晶體結構InGaO3(ZnO)m(m=1)的比例較佳為80體積%或更高，更較佳90體積%或更高。
作為一種使晶體結構InGaO3(ZnO)m(m=1)比例變高的方法，使用具有低Zn含量的靶材形成具有低Zn含量的非單晶半導體層102。例如，非單晶半導體層102中的Zn含量(原子%)可低於非單晶半導體層102中的In含量(原子%)並低於Ga含量(原子%)。使非單晶半導體層102中的Zn含量變低可以獲得具有良好電特性的晶體結構。
以In-Ga-Zn-O為基之氧化物半導體的電子結構沒有被充分地闡明，對電子結構的闡明可以理解氧化物半導體的電特性。因此，下文描述了藉由基本原理計算的以In-Ga-Zn-O為基之氧化物半導體的計算結果以及研究。需要注意儘管下面給出的結果是藉由計算晶體結構所獲得的，但是結果同樣適用於含有晶粒的非晶形結構。
圖8描述了藉由計算獲得的以In-Ga-Zn-O為基之氧化物半導體(InGaZnO4)的晶體結構。晶體結構InGaZnO4的單位晶格包括21個原子。然而，此處為了檢驗Ga原子的分佈，利用包括84個原子(2×2×1)的放大單元進行計算。
使用CASTEP來進行計算。CASTEP是基於密度泛函數理論(DFT)和平面波假電位法的基本原理計算程式。為了交換相關函數，此處選擇使用廣義梯度近似(GGA)和Perdew-Burke-Ernzerhof(PBE)。截止能量被設定為500eV，並使用3×3×1的K-點柵格。
圖8顯示了包括兩個(Ga,Zn)O2層和一個InO2層的單位晶格。需要注意此處為簡化起見，假定晶體結構具有含有特定原子分佈的重複單位晶格。
圖9A和9B顯示了在單位晶格中兩個(Ga,Zn)O2層中Ga原子和Zn原子的分佈。圖9A和9B顯示了2×2倍單位晶格的結構，亦即每一個結構包括4個單位晶格。此外，圖9A和9B中的粗線表示單位晶格。圖9A顯示了在每一個上層和下層都存在兩個Ga原子的情況，圖9B顯示了在上層存在一個Ga原子、在下層存在三個Ga原子的情況。
在圖9A所示情況中，每一層中的Ga原子以條狀分佈。也就是說，每一層中的Ga原子以平行線的形式分佈。
考慮到上層和下層的結合，Ga原子的分佈歸類為兩種模式：平行分佈和交叉分佈。平行分佈是指在分佈中上層中的Ga線平行於下層中中的Ga線，交叉分佈是指分佈中上層中的Ga線於下層中的Ga線交叉。對於平行分佈，有兩種可能的組合，例如U1+L1和U1+L4。對於交叉分佈，分佈具有旋轉對稱關係；因此，只考慮如U1+L2的一種組合。即在圖9A所述情況中總共有三種組合。
在圖9B所示情況中，由於上層和下層的結合，由兩種可能的組合，例如U7+L7和U7+L10。需要注意對於所有Ga原子進入上層或下層的情況，有一種上層和下層的組合方式(U11+L11，未圖示出)。因此，對於Ga分佈，總共可考慮六種組合。
圖10顯示了六種分佈方式的能量比較結果。當在每一個上層和下層中存在兩個Ga原子時，更具體地，對於U1+L1結構，InGaZnO4具有最低的能量。
更詳細地計算該結構(具有最低能量的結構)的電子結構。圖11顯示了在上述結構中電子的態密度(DOS)和投影態密度(PDOS)的計算結果。根據圖11，Ga原子是最佔優勢的，其次是In原子。
然後，由導帶底部的軌道函數ψ計算導帶底部的電子的存在概率|ψ|2。圖12A和12B顯示了其分佈圖。這裏，圖12A顯示了在In平面(在InO2層)的電子的存在概率，圖12B顯示了在(Ga,Zn)O2層的電子的存在概率。令人感興趣的是In軌道是分離的。
圖12B顯示了Ga原子周圍的電子存在概率高並且Zn原子周圍的電子存在概率低。此外，導電通路不僅存在於In平面，還存在於(Ga,Zn)O2層。由此，很可能Ga在很大程度上影響InGaZnO4的導電性。似乎Ga軌道影響In軌道並且影響(Ga,Zn)O2層的導電性。
InGaZnO4的一個特性是電導率的寬範圍。由於電導率取決於在方法中添加氧氣的量而在很大範圍內變化，這可能是歸因於氧空位(缺陷)的形成概率。因此，為了弄清該機制，計算氧空位的形成能量。
基於密度泛函數理論(DFT)所計算的氧空位缺陷能階仍處於爭論之中。例如，使用例如局部密度近似法(LDA)或GGA的函數獲得的帶隙趨向於小於實際測定值。由於比例法仍處於討論之中，這裏使用不包括比例法的簡單GGA函數。使用該方法可以消除人為現象並掌握現象的本質。
氧空位的形成能量(Evo)定義如下：Evo=E(AmOn-1)+E(O)-E(AmOn)。這裏，Evo為氧分子能量的一半，E(AmOn-1)表示具有氧空位的AmOn-1的能量，其中A表示可選元素。
圖13顯示在具有氧空位的結構中Evo的幾何最佳值的計算結果。這裏，作為晶格常數，使用理想晶體的晶格常數。高能階的Evo指熱平衡中的氧空位的密度低。需要注意在圖13中也給出了In2O3、ZnO和Ga2O3的Evo。In2O3、ZnO和Ga2O3的晶體結構分別為方鐵錳礦、纖鋅礦，β-Ga(gallia)。
InGaZnO4的Evo取決於氧空位周圍的元素而變化。具體地，有如下三種可能的結構模型。在模型1中，氧空位被一個Zn原子和三個In原子環繞。在模型2中，氧空位被一個Ga原子和三個In原子環繞。在模型3中，氧空位被兩個Zn原子和兩個Ga原子環繞。圖13顯示隨著氧空位周圍Ga原子數的增加，InGaZnO4的Evo的能階變高。並且，在圖13中，Ga2O3具有最高的Evo能階；因此，可以說Ga原子與O原子緊密鍵合。
當InGaZnO4為非晶形狀態時，除了上述三種模型還具有多種可能的結構，這些結構的Evo能階彼此稍有不同。隨著InGaZnO4中Ga原子的比例增加，氧空位的密度減小。隨著InGaZnO4中Ga原子的比例減小，氧空位的密度增加。
因此，使非單晶半導體層102中Ga原子比例變高能使氧空位密度減小。即可以獲得具有優良電子性能的以In-Ga-Zn-O為基之氧化物半導體。考慮到In的存在影響導電性，不較佳降低In的比例。因此，較佳使非單晶半導體層102中的Zn的比例降低。例如，非單晶半導體層102中的Zn含量(原子%)可低於In含量(原子%)並低於Ga含量(原子%)。藉由以該方式降低非單晶半導體層102中的Zn含量，可以獲得具有優良電子性能的氧化物半導體層。
根據該實施例，提供一種高性能氧化物半導體層。如果合適可以結合任意其他實施例來實施本實施例。
(實施例2)
在此實施例中，參考附圖描述了提升實施例1中以In-Ga-Zn-O為基之氧化物半導體層的研究的結果。
實施例1中解釋了在晶體結構InGaZnO4的單位晶格中包括兩個(Ga,Zn)O2層和一個InO2層。與此相應，在本實施例中更詳細地研究了Ga原子和Zn原子的分佈。具體地，圖9A和9B中顯示了上層和下層的一些結合，計算並研究了在兩個(Ga,Zn)O2層中Ga原子和Zn原子分佈的關係以及能量。
圖14A-14D圖示了進行計算的具體組合(原子的分佈)。在該實施例中，關注最鄰近的相同種類的原子數量來選擇這些組合。例如，在圖14A所示的組合中，Ga原子和Zn原子分別分佈於上層和下層，從而使Ga原子和Zn原子彼此分離，由此最鄰近的相同種類的原子的數量為零。在圖14B所示的組合中，在最鄰近的位置存在兩個相同種類的原子。在圖14C所示的組合中，在最鄰近的位置存在一個半相同種類的原子。在圖14D所示的組合中，在最鄰近的位置存在一個相同種類的原子。在與實施例1相同的條件下進行計算。
圖15顯示計算結果。在圖15中，具有最低能量的結構被認為是顯示每個結構能量的原點(能量為0eV)。
儘管在該實施例中觀察到的分佈僅僅是許多分佈中的一部分，從圖15中可以看出Ga原子和Zn原子的分佈趨勢。圖15中所示結果顯示隨著相同種類原子的聚集程度變低，從能量的角度來說，結構變得穩定。因此，可以得出，在InGaZnO4的晶體結構中，Ga原子和Zn原子並不作為GaO或ZnO以聚集狀態存在，而是以原子狀態彼此混合分佈。圖116顯示最可能分佈的模型圖(相應於圖15中的分佈(d))。
如果合適可以結合任意其他實施例來實施本實施例。
(實施例3)
在此實施方案中，參考附圖17A-17E來描述使用藉由實施例1或類似方法所製造的氧化物半導體層來製造半導體裝置的方法的實例。需要注意在該實施例中，省略了與實施例1相同或基本相同的內容的詳細描述。
首先，在具有絕緣表面的基板200上形成閘極電極202，在閘極電極202上形成閘極絕緣層204；然後，堆疊氧化物半導體層206和氧化物半導體層207(參見圖17A)。
作為具有絕緣表面的基板200，例如，可以使用用於液晶顯示裝置或類似物的具有可見光透射性能的玻璃基板。玻璃基板較佳為無鹼玻璃基板。作為無鹼玻璃基板，例如，使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃的玻璃材料。此外，作為具有絕緣表面的基板200，還可以使用利用絕緣體形成的絕緣基板，例如樹脂基板、陶瓷基板、石英基板或藍寶石基板；利用例如矽的且其表面被覆絕緣材料的半導體材料形成的半導體基板；利用例如金屬或不銹鋼的導體形成的且其表面被覆絕緣材料的導體基板；或類似物。從增加半導體裝置的面積角度出發，特別較佳使用玻璃基板。進一步地，具有絕緣表面的基板200較佳具有規定的耐熱性。
導電層在基板200的整個表面上形成，然後使用藉由微影法形成的抗蝕劑掩罩選擇性地蝕刻導電層，從而能形成閘極電極202。此時，為了促進用隨後形成的閘極絕緣層204覆蓋閘極電極202並防止斷路，較佳蝕刻閘極電極，從而其末端部分具有錐形。需要注意閘極電極202包括電極和配線，例如閘極配線，係使用導電層來予以形成。
希望使用低電阻導電材料形成閘極電極202，例如鋁(Al)或銅(Cu)。需要注意當使用鋁作為配線和電極時，鋁具有以下缺點，例如低耐熱性並且單獨使用鋁時其易於被腐蝕；因此較佳結合耐熱導電材料使用鋁。
作為耐熱導電材料，可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)的元素，包含任意上述元素作為其組分的合金，包括這些元素任意組合的合金，包含任意上述元素作為其組分的氮化物，或其類似物。堆疊使用該耐熱導電材料和鋁(或銅)形成的薄膜，從而能形成配線和電極。
可以使用氧化矽薄膜、氧氮化矽薄膜、氮化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氧化鉭薄膜或類似物形成閘極絕緣層204。或者，可以使用這些薄膜的疊層形成閘極絕緣層204。可以藉由濺射法或類似方法形成厚度為20nm-250nm的薄膜。例如，藉由濺射法形成厚度為100nm的氧化矽薄膜作為閘極絕緣層204。需要注意閘極絕緣層204可解釋為限制於體管的閘極絕緣層，閘極絕緣層204的製造方法、厚度和類似因素不作為對上述數值範圍。
需要注意在閘極絕緣層204之上形成氧化物半導體層206之前，可對閘極絕緣層204表面進行電漿處理。藉由電漿處理能除去附著於閘極絕緣層204之上的灰塵。
將例如氬氣(Ar)的惰性氣體引入到真空室中，對處理物體(這裏指其上形成有閘極絕緣層204的基板200)施加偏壓，從而產生電漿狀態，由此進行上述電漿處理。在該情況下，Ar的電子和陽離子存在於電漿中，並且Ar的陽離子在陰極方向(向著基板200側)被加速。加速的Ar陽離子與閘極絕緣層204的表面相撞，藉此，藉由濺射蝕刻閘極絕緣層204的表面，從而進行重組。可以使用氦氣替換使用氬氣。或者可以在添加有氧氣、氫氣、氮氣和/或類似物的氬氣氛圍中進行電漿處理。進一步可選擇地，可以在添加有氯氣(Cl2)、四氟化碳(CF4)和/或類似物的氬氣氛圍中進行電漿處理。上述電漿處理還稱為“反向濺射”。
可以使用以In-Ga-Zn-O為基的非單晶半導體層來形成氧化物半導體層206。例如，使用包括銦(In)、鎵(Ga)和鋅(Zn)的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)利用濺射法形成氧化物半導體層206，使得可以防止灰塵或水分附著到閘極絕緣層204和氧化物半導體層206之間的介面上。對於濺射條件，可以參考實施例1或類似方法。
需要注意，在濺射中較佳使用脈衝DC電源，因為可以減少灰塵並使厚度均勻。此外，進行上述電漿處理，然後在不暴露於空氣的情況下形成氧化物半導體層206，使得能夠防止灰塵或水分附著於閘極絕緣層204與氧化物半導體層206之間的介面。氧化物半導體層206的厚度可為約5nm至500nm。
可以使用以In-Ga-Zn-O為基之非單晶半導體層以類似於氧化物半導體層206的方式來形成氧化物半導體層207。例如，可使用包括In、Ga和Zn的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)利用濺射法在氧化物半導體層206上形成氧化物半導體層207。此時，較佳在氧化物半導體層206不暴露於空氣的情況下連續地形成氧化物半導體層207。例如，可以採用下述濺射條件：溫度為20-100℃；壓力為0.1-2.0Pa；DC電源為250W-3kW(使用直徑為8英寸的靶材時)。此外，可以向氛圍中引入氬氣。
較佳在不同的膜形成條件下形成氧化物半導體層206和氧化物半導體層207。例如，在氧化物半導體層206的膜形成條件下，氧氣與氬氣的流量比要高於氧化物半導體層207的膜形成條件下的該值。具體上，氧化物半導體層207在惰性氣體(例如氬氣或氦氣)氛圍(或含有10%或更少的氧氣和90%或更多的惰性氣體的氛圍)中形成，氧化物半導體層206在氧氣氛圍或氧氣流量等於或高於惰性氣體流量的氛圍中形成。因此，可形成導電性高於氧化物半導體層206的氧化物半導體層207。
作為形成氧化物半導體層206和氧化物半導體層207的上述濺射法，可以採用使用高頻電源作為濺射電源的RF濺射法，DC濺射法，以脈衝施加直流偏壓的脈衝DC濺射法，或類似方法。
或者，可以使用具有多個使用不同材料形成的靶材的多靶材濺射裝置。在多靶材濺射裝置中，在一個腔室中可形成不同薄膜的疊層，或者可在一個腔室中同時使用多種材料藉由濺射形成一種薄膜。或者，可以採用使用在室內部裝有磁場發生系統的磁控管濺射裝置的方法(磁控管濺射法)，使用微波產生電漿的ECR濺射法，或類似方法。進一步可選擇地，可以採用反應濺射法，其中靶材基板和濺射氣體組分彼此化學反應從而在膜形成時形成化合物，偏壓濺射法，其中在膜形成時也向基板施加電壓，或類似方法。
需要注意在該實施例中，描述了氧化物半導體層206和氧化物半導體層207堆疊的實例的情況；然而，所揭示的發明不局限於此。例如，可以使用不含有氧化物半導體層207的結構(僅形成氧化物半導體層206的結構)。
接下來，在氧化物半導體層207上形成抗蝕劑掩罩208。然後，使用抗蝕劑掩罩208選擇性地蝕刻氧化物半導體層206和氧化物半導體層207，從而形成島狀氧化物半導體層210和島狀氧化物半導體層211(參見圖17B)。
作為上述蝕刻，較佳使用濕式蝕刻。此處，使用ITO07N(Kanto Chemical Co.,Inc.製造)或乙酸、硝酸和磷酸的混合溶液利用濕式蝕刻藉由去除氧化物半導體層206和氧化物半導體層207的不必要部分形成島狀氧化物半導體層210和島狀氧化物半導體層211。需要注意在上述蝕刻之後，移除抗蝕劑掩罩208。此外，濕式蝕刻的蝕刻劑不局限於上述溶液，只要使用該蝕刻劑可以蝕刻氧化物半導體層206和氧化物半導體層207即可。當然對於上述蝕刻也可以使用乾式蝕刻。
接下來，在島狀氧化物半導體層211上形成導電層212(參見圖17C)。
可以使用包括選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)的元素的金屬，包含任意上述元素作為其組分的合金，包括這些元素任意組合的合金，或包含任意上述元素作為其組分的氮化物，藉由濺射法、真空蒸鍍法或類似方法形成導電層212。需要注意在該實施例中，在形成導電層212之後進行熱處理(例如，在350℃-800℃(較佳500℃-750℃)下進行熱處理)；因此，導電層212較佳具有規定的耐熱性。
例如，可以以單層結構鈦薄膜的形式來形成導電層212。或者以疊層結構的形式來形成導電層212。例如，可以以鋁薄膜和鈦薄膜的疊層結構的形式來形成導電層212。進一步可選地，可以採用鈦薄膜、包含釹的鋁薄膜(Al-Nd)和鈦薄膜的三層結構。進一步可選地，可以以單層結構的包含矽的鋁薄膜的形式來形成導電層212。
接下來，在導電層212上形成抗蝕劑掩罩214a、抗蝕劑掩罩214b和抗蝕劑掩罩214c，並且選擇性地蝕刻導電層212，從而形成導電層216a、導電層216b和導電層218。此外，蝕刻島狀氧化物半導體層211，從而形成具有高導電率地半導體區域215a和具有高導電率的半導體區域215b。進一步地，移除(通道蝕刻)部分島狀氧化物半導體210(靠近其表面的部分)(參見圖17D)。
藉由移除部分島狀氧化物半導體層210和部分島狀氧化物半導體層211形成的凹部220對應於導電層216a和導電層216b之間的區域，也對應於具有高導電率的半導體區域215a和具有高導電率的半導體區域215b之間的區域。因此，導電層216a用作為電晶體的源極電極和汲極電極的其中之一，而導電層216b用作為另一個源極電極和汲極電極。如圖17D所示，藉由移除部分島狀氧化物半導體層210和部分島狀氧化物半導體層211形成凹部220，從而導電層216a和導電層216b之間彼此無誤地電絕緣。此外，導電層218用作為電連接電晶體和類似物的配線。
作為上述蝕刻，較佳使用乾式蝕刻。使用乾式蝕刻與使用濕式蝕刻相比，配線結構或類似物可以小型化。此外，藉由使用乾式蝕刻，可以在高可控性下進行蝕刻；因此，可以在高可控性下移除部分島狀氧化物半導體層210(形成凹部220)。對於可用於乾式蝕刻的氣體，可以使用以氯為基的氣體，例如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)；氟基氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)；溴化氫(HBr)；氧氣(O2)；其中加入例如氦氣(He)或氬氣(Ar)的惰性氣體的任意這些氣體；或類似物。當然，上述蝕刻也可使用濕式蝕刻。
此外，作為導電層212的材料，較佳使用蝕刻率高於島狀氧化物半導體層210或島狀氧化物半導體層211的材料。這是因為當同時蝕刻導電層212、島狀氧化物半導體層210和島狀氧化物半導體層211時，島狀氧化物半導體層210和島狀氧化物半導體層211的蝕刻速率小於導電層212的蝕刻速率，從而可以避免島狀氧化物半導體層210的過度蝕刻。
需要注意在上述蝕刻後移除抗蝕劑掩罩214a、抗蝕劑掩罩214b和抗蝕劑掩罩214c。
之後，在設定溫度下(例如，350℃-800℃(較佳500℃-750℃))進行熱處理。需要注意對於使用玻璃基板作為具有絕緣表面的基板200的情況，需要在低於或等於玻璃基板應變點的溫度下進行熱處理。可以在空氣氛圍或氮氣氛圍中進行熱處理。藉由熱處理，氧化物半導體的晶粒在島狀氧化物半導體層210中生長。因此，可以獲得在由InGaO3(ZnO)m(m>0)表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)所表示的晶粒的氧化物半導體層(以In-Ga-Zn-O為基的半導體層)。
在熱量等因素作用下，具有非晶形結構的氧化物半導體易於變為具有晶體結構的氧化物半導體。因此，當非晶形結構比例高時，電晶體的可靠性降低。從增加可靠性的角度出發，應進行熱處理，從而非晶形結構的比例為90體積%或更低(較佳80體積%或更低，更較佳60體積%或更低)。
可以根據熱處理溫度適宜地改變熱處理的時間，例如在700℃的溫度下，熱處理時間可為約0.5小時-2小時。進一步地，由於適於熱處理的溫度取決於目標氧化物半導體的組成，只要可以獲得所需氧化物半導體層，對於熱處理溫度沒有特別限制。
需要注意，對於上述熱處理，可以使用擴散爐，加熱爐、例如電阻加熱爐，快速退火(RTA)裝置，微波加熱裝置或類似裝置。可以用波長可被氧化物半導體吸收的光(電磁波)來進行照射，以替代熱處理。亦即，可以藉由光(電磁波)照射實現在非晶形結構中包含晶粒的結構。在這種情況下，能夠振盪具有短波長的光的雷射，紫外線燈或類似物可用作光源。
如上所述，在由InGaO3(ZnO)m(m>0)所表示的非晶形結構中包含由InGaO3(ZnO)m(m=1)所表示的晶粒的氧化物半導體層係使用於電晶體的通道形成區域，由此可以提供高性能半導體裝置。
此處，為了獲得具有優良電特性的氧化物半導體層，氧化物半導體中的Zn含量(原子%)較佳設定低於In含量(原子%)並低於Ga含量(原子%)。以這樣的組成，可以獲得具有優良電特性的氧化物半導體層。
需要注意，可使用組成接近於目標組成的靶材利用濺射法形成如上所述的Zn含量(原子%)低於In含量(原子%)並低於Ga含量(原子%)的氧化物半導體層。在該情況下，考慮圖2和3，在形成的氧化物半導體層中的Zn的比例與靶材組成中Zn的比例相比，其降低程度要大於In和Ga。因此，可使用Zn含量(原子%)等於In或Ga含量(原子%)的靶材，以形成Zn含量(原子%)低於In或Ga含量(原子%)的氧化物半導體層。亦即，可以使用Zn含量(原子%)低於或等於In或Ga含量(原子%)的靶材。
這裏，在該實施例中，給出了在島狀半導體層210形成之後進行熱處理的實例的情況。然而，只要熱處理在島狀半導體層206形成之後進行，則對於實施熱處理的時間無特別限制。此外，如果在膜形成階段獲得在非晶性結構中包含多個晶粒的結構(多個晶粒分散於非晶形結構)，則無需進行熱處理。
需要注意對島狀氧化物半導體層210的暴露部分的凹部220進行氧自由基處理。藉由實施氧自由基處理，其中，島狀氧化物半導體層210為通道形成區域的薄膜電晶體可以容易地正常關閉。此外，藉由氧自由基處理，可以修補由於蝕刻產生的對於島狀氧化物半導體層210的損壞。自由基處理較佳在氧氣氛圍；N2O氛圍、含氧的N2、He或Ar氛圍；下進行；或在類似條件下進行。此外，可以在向上述氛圍中添加Cl2和/或CF4的氛圍下進行自由基處理。需要注意自由基處理較佳在不向基板200側施加偏壓的情況下進行。
接下來，形成保護性絕緣層222以覆蓋包括閘極電極202、島狀氧化物半導體層210、具有高導電性的半導體區域215a、具有高導電性的半導體區域215b、導電層216a、導電層216b和類似部件的薄膜電晶體250(參見圖17E)。可以使用包括氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鉭或類似物的材料藉由濺射法或類似方法形成保護性絕緣層222。
之後，形成各種電極和配線。從而完成半導體裝置。
根據本實施例，可以提供高性能半導體裝置。需要注意本實施例可以與任意其他實施例適宜地組合實施。
本申請案係基於2008年11約20日向日本專利局提交的日本專利申請案JP2008-296901，其整體藉由參考而被併入本文。
100．．．基板
102．．．非單晶半導體層
104．．．晶粒
106．．．氧化物半導體層
200．．．基板
202．．．閘極電極
204．．．閘極絕緣層
206．．．氧化物半導體層
207．．．氧化物半導體層
208．．．抗蝕劑掩罩
210．．．島狀氧化物半導體層
211．．．島狀氧化物半導體層
212．．．導電層
214a,214b,214c．．．抗蝕劑掩罩
215a,215b,215c．．．半導體區域
216a,216b,216c．．．導電層
218．．．導電層
220．．．凹部
222．．．保護性絕緣層
250．．．薄膜電晶體
圖1A和1B是關於實施例1的氧化物半導體層的製造方法的說明性視圖。
圖2中的表顯示非單晶半導體層的組成分析結果。
圖3中的表顯示非單晶半導體層的組成分析結果。
圖4A和4B是氧化物半導體層的明視場STEM影像。
圖5A和5B分別為明視場STEM影像和HAADF-STEM影像。
圖6A和6B分別為晶體結構的放大影像和晶體結構的模型圖。
圖7A和7B是氧化物半導體層(靶材B)的HAADF-STEM影像。
圖8圖示氧化物半導體(InGaZnO4)的晶體結構。
圖9A和9B圖示了(Ga,Zn)O2層中Ga原子和Zn原子的分佈。
圖10中的表顯示元素分佈模式的能量比較結果。
圖11圖示電子的DOS和PDOS的計算結果。
圖12A和12B是在導帶之底部處的電子分佈圖。
圖13中的表顯示Evo的幾何最佳值的計算結果。
圖14A-14D圖示與計算相關的特定組合(原子的分佈)。
圖15中的表顯示每一種組合的能量。
圖16是最有可能的分佈的模型圖。
圖17A-17E是關於實施例2的半導體裝置的製造方法的說明性視圖。

Claims (10)

  1. 一種半導體裝置，其包括：包含通道形成區域的電晶體，其中，該通道形成區域包含以In-Ga-Zn-O為基的氧化物半導體層，其中，該以In-Ga-Zn-O為基的氧化物半導體層具有一結構，在該結構中，在包含In、Ga、Zn和O的非晶形結構中包含有由InGaZnO4所表示的晶粒，其中由InGaZnO4所表示之該晶粒比上全部晶粒的比例為80體積%或更多，及其中該非晶形結構在該以In-Ga-Zn-O為基的氧化物半導體層中之比例為90體積%或更少。
  2. 一種半導體裝置，其包括：包含通道形成區域的電晶體，其中，該通道形成區域包含以In-Ga-Zn-O為基的氧化物半導體層，其中，該以In-Ga-Zn-O為基的氧化物半導體層具有一結構，在該結構中，在包含In、Ga、Zn和O的非晶形結構中包含有由InGaZnO4所表示的晶粒，其中該以In-Ga-Zn-O為基的氧化物半導體層中之由原子百分比所表示的Zn含量係低於由原子百分比所表示的In含量，其中該以In-Ga-Zn-O為基的氧化物半導體層中之該由原子百分比所表示的該Zn含量係低於由原子百分比所 表示的Ga含量，其中由InGaZnO4所表示之該晶粒比上全部晶粒的比例為80體積%或更多，及其中該非晶形結構在該以In-Ga-Zn-O為基的氧化物半導體層中之比例為90體積%或更少。
  3. 如申請專利範圍第1或2項的半導體裝置，其中，使用其中之由原子百分比所表示的Zn含量係低於或等於由原子百分比所表示的In含量且由原子百子比所表示的該Zn含量係低於或等於由原子百分比所表示的Ga含量的靶材，藉由濺射法來形成該以In-Ga-Zn-O為基的氧化物半導體層。
  4. 一種半導體裝置的製造方法，其包括以下步驟：藉由濺射法而在基板之上形成具有非晶形結構之以In-Ga-Zn-O為基的氧化物半導體層；加熱該以In-Ga-Zn-O為基的氧化物半導體層以形成包含由InGaZnO4所表示之晶粒於該非晶形結構中的氧化物半導體層；以及使用包含由InGaZnO4所表示之該晶粒的該氧化物半導體層以形成電晶體的通道形成區域，其中由InGaZnO4所表示之該晶粒比上全部晶粒的比例為80體積%或更多，及其中該非晶形結構在該以In-Ga-Zn-O為基的氧化物半導體層中之比例為90體積%或更少。
  5. 一種半導體裝置的製造方法，其包括以下步驟： 藉由濺射法而在基板之上形成具有非晶形結構之以In-Ga-Zn-O為基的氧化物半導體層；加熱該以In-Ga-Zn-O為基的氧化物半導體層以形成包含由InGaZnO4所表示之晶粒於該非晶形結構中的氧化物半導體層；使用包含由InGaZnO4所表示之該晶粒的該氧化物半導體層以形成電晶體的通道形成區域，其中該以In-Ga-Zn-O為基的氧化物半導體層中之由原子百分比所表示的Zn含量係低於由原子百分比所表示的In含量，其中該以In-Ga-Zn-O為基的氧化物半導體層中之該由原子百分比所表示的該Zn含量係低於由原子百分比所表示的Ga含量，其中由InGaZnO4所表示之該晶粒比上全部晶粒的比例為80體積%或更多，及其中該非晶形結構在該以In-Ga-Zn-O為基的氧化物半導體層中之比例為90體積%或更少。
  6. 如申請專利範圍第4或5項的半導體裝置的製造方法，其中，使用其中之由原子百分比所表示的Zn含量係低於或等於由原子百分比所表示的In含量且由原子百子比所表示的該Zn含量係低於或等於由原子百分比所表示的Ga含量的靶材來形成具有該非晶形結構之該以In-Ga-Zn-O為基的氧化物半導體層。
  7. 如申請專利範圍第4或5項的半導體裝置的製造 方法，其中，該加熱係在350℃或更高的溫度下進行。
  8. 如申請專利範圍第4或5項的半導體裝置的製造方法，其中，該加熱係在350至800℃的溫度下進行。
  9. 如申請專利範圍第4或5項的半導體裝置的製造方法，其另包括對該電晶體的該通道形成區域進行氧自由基處理。
  10. 如申請專利範圍第9項的半導體裝置的製造方法，其中，該氧自由基處理係在N2O氛圍下進行。
TW098138245A 2008-11-20 2009-11-11 半導體裝置及其製造方法 TWI545756B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008296901 2008-11-20

Publications (2)

Publication Number Publication Date
TW201036160A TW201036160A (en) 2010-10-01
TWI545756B true TWI545756B (zh) 2016-08-11

Family

ID=42171261

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105138427A TWI623038B (zh) 2008-11-20 2009-11-11 半導體裝置的製造方法
TW107104366A TWI656576B (zh) 2008-11-20 2009-11-11 半導體裝置
TW105106316A TWI585856B (zh) 2008-11-20 2009-11-11 半導體裝置的製造方法
TW098138245A TWI545756B (zh) 2008-11-20 2009-11-11 半導體裝置及其製造方法
TW104107019A TWI535025B (zh) 2008-11-20 2009-11-11 半導體裝置及其製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105138427A TWI623038B (zh) 2008-11-20 2009-11-11 半導體裝置的製造方法
TW107104366A TWI656576B (zh) 2008-11-20 2009-11-11 半導體裝置
TW105106316A TWI585856B (zh) 2008-11-20 2009-11-11 半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104107019A TWI535025B (zh) 2008-11-20 2009-11-11 半導體裝置及其製造方法

Country Status (5)

Country Link
US (5) US8329506B2 (zh)
JP (8) JP2010153802A (zh)
KR (6) KR20100056970A (zh)
CN (2) CN101740637B (zh)
TW (5) TWI623038B (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101959370B1 (ko) 2009-11-06 2019-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102480055B1 (ko) 2010-02-26 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI621184B (zh) 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102455591A (zh) 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
WO2012056933A1 (ja) * 2010-10-25 2012-05-03 株式会社日立製作所 酸化物半導体装置およびその製造方法
TWI541981B (zh) 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8514626B2 (en) 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP6006572B2 (ja) * 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI527230B (zh) * 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
TWI555068B (zh) 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
WO2015125042A1 (en) * 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
WO2016084636A1 (ja) * 2014-11-25 2016-06-02 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
US10546960B2 (en) * 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
KR102492209B1 (ko) * 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
WO2017208119A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
WO2017208109A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
JP6553266B2 (ja) * 2018-08-23 2019-07-31 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6999754B2 (ja) * 2020-07-08 2022-01-19 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6323317B1 (en) * 1996-11-01 2001-11-27 The Walter And Eliza Hall Institute Of Medical Research Therapeutic and diagnostics proteins comprising a SOCS box
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US20060228898A1 (en) 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP2007148601A (ja) 2005-11-25 2007-06-14 Fuji Xerox Co Ltd メッセージ公開制御プログラム、装置、方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7968884B2 (en) 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) * 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP2009033004A (ja) * 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010070409A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032638A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
TWI447073B (zh) * 2011-11-23 2014-08-01 Ind Tech Res Inst 銦鎵鋅氧化物（ｉｇｚｏ）奈米粉體及其製備方法與濺鍍用靶材

Also Published As

Publication number Publication date
US20130069060A1 (en) 2013-03-21
US9893200B2 (en) 2018-02-13
CN101740637B (zh) 2014-12-10
US9252288B2 (en) 2016-02-02
TWI585856B (zh) 2017-06-01
KR20140142193A (ko) 2014-12-11
US20140110709A1 (en) 2014-04-24
CN104409511A (zh) 2015-03-11
JP2018191013A (ja) 2018-11-29
JP2020036020A (ja) 2020-03-05
US20180166581A1 (en) 2018-06-14
TW201631661A (zh) 2016-09-01
US20160111282A1 (en) 2016-04-21
JP7143461B2 (ja) 2022-09-28
JP6602929B2 (ja) 2019-11-06
TWI623038B (zh) 2018-05-01
CN104409511B (zh) 2018-02-23
KR20170099396A (ko) 2017-08-31
JP2021073746A (ja) 2021-05-13
TWI656576B (zh) 2019-04-11
KR101717188B1 (ko) 2017-03-16
JP6840816B2 (ja) 2021-03-10
US20100123130A1 (en) 2010-05-20
JP2017076824A (ja) 2017-04-20
KR20160052478A (ko) 2016-05-12
TW201523887A (zh) 2015-06-16
KR101772410B1 (ko) 2017-08-29
JP2010153802A (ja) 2010-07-08
JP6423463B2 (ja) 2018-11-14
KR20100056970A (ko) 2010-05-28
JP5788942B2 (ja) 2015-10-07
CN101740637A (zh) 2010-06-16
US8643011B2 (en) 2014-02-04
TW201832291A (zh) 2018-09-01
JP2015188118A (ja) 2015-10-29
KR20180074634A (ko) 2018-07-03
JP6088599B2 (ja) 2017-03-01
JP2022172389A (ja) 2022-11-15
KR101840641B1 (ko) 2018-03-21
US8329506B2 (en) 2012-12-11
KR20160064059A (ko) 2016-06-07
TW201036160A (en) 2010-10-01
TW201709329A (zh) 2017-03-01
US10403763B2 (en) 2019-09-03
JP2014039047A (ja) 2014-02-27
TWI535025B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
TWI545756B (zh) 半導體裝置及其製造方法
JP6989656B2 (ja) 半導体装置