JP2021073746A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2021073746A
JP2021073746A JP2021023311A JP2021023311A JP2021073746A JP 2021073746 A JP2021073746 A JP 2021073746A JP 2021023311 A JP2021023311 A JP 2021023311A JP 2021023311 A JP2021023311 A JP 2021023311A JP 2021073746 A JP2021073746 A JP 2021073746A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
content
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021023311A
Other languages
English (en)
Other versions
JP7143461B2 (ja
Inventor
秋元　健吾
Kengo Akimoto
健吾 秋元
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
拓也 廣橋
Takuya Hirohashi
拓也 廣橋
高橋　正弘
Masahiro Takahashi
正弘 高橋
英幸 岸田
Hideyuki Kishida
英幸 岸田
宮永　昭治
Shoji Miyanaga
昭治 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021073746A publication Critical patent/JP2021073746A/ja
Priority to JP2022145742A priority Critical patent/JP2022172389A/ja
Application granted granted Critical
Publication of JP7143461B2 publication Critical patent/JP7143461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

【課題】半導体デバイスに用いるのに好適な酸化物半導を作製する。それを用いた半導体装置の作製方法や半導体装置を提供する。【解決手段】Ｉｎと、Ｇａと、Ｚｎとを有する酸化物半導体ターゲットを用いて、スパッタリング法で酸化物半導体層を形成する作製方法であって、酸化物半導体層は、ターゲットのＧａよりも少ない含有量のＧａを有し、酸化物半導体層は、ターゲットのＺｎよりも少ない含有量のＺｎを有する。当該Ｉｎと、Ｇａと、Ｚｎとを有する酸化物半導体層は、Ｚｎの含有量は、Ｇａの含有量未満であり、Ｚｎの含有量は、Ｉｎの含有量未満であり、非晶質構造が９０体積％以下となる。【選択図】なし

Description

酸化物半導体を用いた半導体装置及びその作製方法に関する。
電界効果型トランジスタは、現在、最も広く用いられている半導体素子である。電界効果
型トランジスタに用いられる材料は、その用途に応じて様々であるが、特に、シリコンを
含む半導体材料が多く用いられている。
上記シリコンを用いた電界効果型トランジスタは、多くの用途に対して要求される特性を
満たす。例えば、高速動作が必要な集積回路などの用途には単結晶シリコンを用いること
で、その要求が満たされる。また、表示装置などの大面積用途に対しては、非晶質シリコ
ンを用いることで、その要求を満たすことができる。
このように、シリコンは汎用性が高く、様々な用途に用いることが可能であるが、近年で
は半導体材料に対して、汎用性と共に一層の性能を求める傾向にある。例えば、大面積表
示装置の高性能化という観点からは、スイッチング素子の高速動作を実現するために、大
面積化が容易で、且つ非晶質シリコンを超える性能を有する半導体材料が求められている
。
このような状況において、酸化物半導体を用いた電界効果型トランジスタ（ＦＥＴとも呼
ぶ）に関する技術が注目されている。例えば、特許文献１には、ホモロガス化合物ＩｎＭ
Ｏ３（ＺｎＯ）ｍ（Ｍ＝Ｉｎ、Ｆｅ、Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）を用
いた透明薄膜電界効果型トランジスタが開示されている。
また、特許文献２には、Ｉｎ、Ｇａ、Ｚｎを含む非晶質酸化物半導体であって電子キャリ
ア濃度が１０１８／ｃｍ３未満であるものを用いた電界効果型トランジスタが開示されて
いる。なお、当該文献において、非晶質酸化物半導体の原子数の比は、Ｉｎ：Ｇａ：Ｚｎ
＝１：１：ｍ（ｍ＜６）である。
さらに、特許文献３には、微結晶を含む非晶質酸化物半導体を活性層とする電界効果型ト
ランジスタが開示されている。
特開２００４−１０３９５７号公報 国際公開第０５／０８８７２６号 特開２００６−１６５５２９号公報
特許文献３においては、結晶状態における組成をＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＝６未満
の整数）とする旨の開示がある。また、特許文献３の実施例１においては、ＩｎＧａＯ３
（ＺｎＯ）４の場合について開示されている。しかしながら、このような酸化物半導体を
用いる場合であっても、十分な特性が得られていないというのが実情であった。
上記問題点に鑑み、半導体デバイスに用いるのに好適な酸化物半導体の提供を目的の一と
する。又は、それを用いた半導体装置の提供を目的の一とする。
開示する発明においては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中
に、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＝１）で表される結晶粒を含ませて半導体装置を作製
する。より具体的には、以下の通りである。
開示する発明の一は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層をトランジスタのチャネル
形成領域に用いた半導体装置であって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層は、Ｉｎ
ＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中に、ＩｎＧａＯ３（ＺｎＯ）ｍ
（ｍ＝１）で表される結晶粒を含む構造を有することを特徴としている。
上記において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層中のＺｎの含有量（原子％）を、
Ｉｎの含有量（原子％）未満かつＧａの含有量（原子％）未満とすることが好ましい。ま
た、酸化物半導体層は、Ｚｎの含有量（原子％）がＩｎの含有量（原子％）以下かつＧａ
の含有量（原子％）以下のターゲットを用いたスパッタリング法により形成されたもので
あることが好ましい。また、上記において、結晶粒はｍ＝１に係る構造のみで形成されて
いることが好ましいが、ｍ＝１に係る構造が結晶粒の８０体積％以上を占める状況では、
所定の特性を得ることが可能である。
開示する発明の他の一は、スパッタリング法を用いて、基板上に非晶質構造を有するＩｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層を形成し、酸化物半導体層に熱処理を施すことで、Ｉ
ｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中に、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＝１）で表される結晶粒を含む酸化物半導体層を形成し、結晶粒を含む酸化物半導
体層をトランジスタのチャネル形成領域として用いることを特徴とする半導体装置の作製
方法である。
上記において、非晶質構造を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層中のＺｎの含
有量（原子％）が、Ｉｎの含有量（原子％）未満かつＧａの含有量（原子％）未満となる
ように形成されることが好ましい。また、非晶質構造を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体層は、Ｚｎの含有量（原子％）がＩｎの含有量（原子％）以下かつＧａの含有
量（原子％）以下のターゲットを用いたスパッタリング法により形成されることが好まし
い。また、熱処理は、３５０℃以上の温度で行われることが好ましい。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中に、ＩｎＧａＯ３（ＺｎＯ
）ｍ（ｍ＝１）で表される結晶粒を含ませることで、酸化物半導体の電気的特性を向上さ
せることができる。また、当該酸化物半導体を用いることで、優れた半導体装置を提供す
ることができる。
実施の形態１に係る酸化物半導体層の作製工程を説明する図である。 非単結晶半導体層の組成分析結果を示す図である。 非単結晶半導体層の組成分析結果を示す図である。 酸化物半導体層のＢｒｉｇｈｔ−ｆｉｅｌｄ−ＳＴＥＭ像である。 酸化物半導体層のＢｒｉｇｈｔ−ｆｉｅｌｄ−ＳＴＥＭ像とＨＡＡＤＦ−ＳＴＥＭ像である。 結晶構造の拡大写真とモデル図である。 酸化物半導体層（ターゲットＢ）のＨＡＡＤＦ−ＳＴＥＭ像である。 酸化物半導体（ＩｎＧａＺｎＯ４）の結晶構造を示す図である。 （Ｇａ、Ｚｎ）Ｏ２レイヤーにおけるＧａ及びＺｎの配置を示す図である。 元素の配置に関するエネルギーの比較結果を示す図である。 電子のＤＯＳとＰＤＯＳの計算結果を示す図である。 伝導帯の底における電子の分布図である。 ＥＶＯの幾何学的最適値の計算結果を示す図である。 計算に係る具体的な組み合わせ（原子の配置）を示す図である。 各組み合わせのエネルギーを示す図である。 最も可能性が高い配置のモデル図である。 実施の形態２に係る半導体装置の作製工程を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形
態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更
し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組
み合わせて用いることができる。なお、以下に説明する発明の構成において、同一部分又
は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中に、Ｉ
ｎＧａＯ３（ＺｎＯ）ｍ（ｍ＝１）で表される結晶粒を含む酸化物半導体層（Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体層）を作製する方法について、図面を参照して説明する。
はじめに、被形成面上（ここでは基板１００上）にＩｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶半
導体層１０２を形成する（図１（ａ）参照）。例えば、インジウム（Ｉｎ）、ガリウム（
Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体ターゲットを用いたスパッタ法により、非
単結晶半導体層１０２を形成することができる。スパッタの条件は、例えば、基板１００
と酸化物半導体ターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０
Ｐａ、直流（ＤＣ）電源を０．２ｋＷ〜５．０ｋＷ（直径８インチのターゲット使用時）
、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素の混合雰囲気とすればよい
。
ここでは、酸化物半導体ターゲットの組成比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１、基板１００と酸化物半導体ターゲットとの距離が１７０ｍｍ、圧力が０．４Ｐａ、
直流（ＤＣ）電源が０．５ｋＷ、アルゴンガスの流量が１０ｓｃｃｍ、酸素ガスの流量が
５ｓｃｃｍの条件で非単結晶半導体層１０２を形成した。
その後、上記の方法で作製した試料につき、誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔ
ｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：Ｉ
ＣＰ−ＭＳ分析法）を用いて組成分析を行った。アルゴンガスの流量が１０ｓｃｃｍ、酸
素ガスの流量が５ｓｃｃｍの条件で得られる非単結晶半導体層１０２の組成は、ＩｎＧａ
０．９４Ｚｎ０．４０Ｏ３．３１であった。上記分析結果と併せて、アルゴンガスの流量
が４０ｓｃｃｍ、酸素ガスの流量が０ｓｃｃｍの条件で作製した非単結晶半導体層の分析
結果を図２に示す。
また、分析方法としてラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）を用いた場合の結果を
図３に示す。
図２及び図３から、非単結晶半導体層では、ターゲットの組成と比較して、Ｇａ及びＺｎ
の含有量が小さくなる傾向にあることが分かる。また、作製条件や分析方法等によって、
非単結晶半導体層の分析結果が異なっている。
次に、上記非単結晶半導体層に対して、３５０℃〜８００℃（好ましくは５００〜７５０
℃）で１０分〜２００分程度の熱処理を施す。これにより、非晶質構造中に、結晶粒１０
４を含む酸化物半導体層１０６が得られる（図１（ｂ）参照）。上記酸化物半導体層１０
６を用いて作製される薄膜トランジスタの電気特性は、ゲート電圧±２０Ｖにおいて、オ
ンオフ比が１０９以上、移動度が１０ｃｍ２／Ｖｓ以上と良好である。なお、ここでは、
７００℃、１時間の条件で熱処理を行っている。
上記熱処理の後、酸化物半導体層１０６の構造を分析した。具体的には上記試料の断面に
つき、ＳＴＥＭ（ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍ
ｉｃｒｏｓｃｏｐｅ）像の観察を行った。
図４に、上記試料のＢｒｉｇｈｔ−ｆｉｅｌｄ−ＳＴＥＭ像を示す。図４（ａ）は、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）のター
ゲット（以下、ターゲットＡ）を用いて作製した試料のＳＴＥＭ像であり、図４（ｂ）は
、上記試料との比較のため、ターゲットのみをＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：２（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）（以下、ターゲットＢ）に変更して作製した試料
のＳＴＥＭ像である。
図４から、上記の方法で作製した酸化物半導体層１０６は、非晶質構造中に結晶粒１０４
を含む構造を有していることが分かる。
なお、図４（ａ）と図４（ｂ）との比較から分かるように、ターゲット中のＺｎの含有量
が少ない場合には、ターゲット中のＺｎの含有量が多い場合と比較して結晶成長の速度が
緩やかである。これを利用することにより、結晶成長の制御性を向上させることができる
。例えば、非単結晶半導体層１０２中のＺｎの含有量（原子％）を、Ｉｎの含有量（原子
％）未満かつＧａの含有量（原子％）未満としてやれば、良好な酸化物半導体層１０６を
制御性良く形成することができる。一方で、結晶成長速度を重視する場合には、非単結晶
半導体層１０２中の亜鉛の含有量を増加させてやればよい。
次に、より微細な領域のＳＴＥＭ像観察を行った。図５に、ターゲットＡを用いて作製し
た試料のＳＴＥＭ像を示す。図５（ａ）がＢｒｉｇｈｔ−ｆｉｅｌｄ−ＳＴＥＭ像、図５
（ｂ）がＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ）
−ＳＴＥＭ像である。図５（ａ）からは規則的な構造が読み取れるが、各原子の位置を特
定する事は困難であり、結晶方位も判別できない。一方、図５（ｂ）では、各原子に対応
する白い点の位置が明確に判別できる。また、図５（ｂ）中の右下の領域には、非晶質構
造が残存していることが分かる。
ＨＡＡＤＦ−ＳＴＥＭ像においては、原子番号の２乗に比例したコントラストが得られる
ため、明るい点ほど重い原子を示すことになる。図５（ｂ）においては明るい点がＩｎ、
暗い点がＧａ又はＺｎである。
次に、図６を参照して、上記結晶構造についての考察を行う。ここで、図６中の左図（写
真）は、図５（ｂ）の拡大図（拡大写真）である。また、図６中の右図は、ＩｎＧａＺｎ
Ｏ４（ＩｎＧａＯ３（ＺｎＯ）ｍにおけるｍ＝１に対応）を［１００］方向から見た結晶
構造のモデル図である。図６中の左図と右図との対比により、ターゲットＡを用いて作製
した試料における結晶粒は、ＩｎＧａＯ３（ＺｎＯ）１の結晶構造を有していることが分
かる。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体においては、Ｉｎ及びＧａが電気伝導
に寄与していると考えられるため、電気的特性を良好に保つためには、Ｉｎ及びＧａの比
率が高い結晶構造、すなわち、ＩｎＧａＯ３（ＺｎＯ）ｍにおいてｍ＝１である結晶構造
の比率が高いほど好ましいといえる。
図７に、ターゲットＢを用いて作製した試料のＨＡＡＤＦ−ＳＴＥＭ像を示す。明るい点
が規則的に配列され、線状になっている様子が分かる。該明るい点によって形成される線
と線との間隔は、約０．９ｎｍ、約１．１５ｎｍ、約１．４ｎｍである。これは、それぞ
れ、ｍ＝１、ｍ＝２、ｍ＝３の結晶構造におけるインジウムの間隔に相当する。すなわち
、ターゲットＢを用いて作製した試料においては、少なくともｍ＝１〜３までの複数の組
成の結晶を有しているといえる。
上述したように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体においてはＩｎ及びＧａが電気伝
導に寄与しているため、Ｉｎ及びＧａの比率が低い状況（すなわち、ｍが大きい状況）で
は、その電気的特性は悪化する。そこで、ｍ＝１に係る構造の割合を高めておくことで、
電気的特性を良好に保つことが可能である。具体的には、ｍ＝１である結晶構造が、結晶
構造全体の８０体積％以上を占めることが好ましい。より好ましくは９０体積％以上であ
る。
ｍ＝１である結晶構造の割合を高める方法の一としては、Ｚｎの含有量が小さいターゲッ
トを用いて、Ｚｎの含有量が小さい非単結晶半導体層１０２を形成する方法がある。例え
ば、非単結晶半導体層１０２中のＺｎの含有量（原子％）を、Ｉｎの含有量（原子％）未
満かつＧａの含有量（原子％）未満としてやれば良い。このように、非単結晶半導体層１
０２中のＺｎの含有量を低減しておくことで、電気的に良好な特性の結晶構造を得ること
ができる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の電子状態は十分に解明されておらず、この電子状
態の解明が酸化物半導体の電気特性の理解へとつながるものと考えられる。そこで、以下
においては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体について行った第一原理計算の計算結
果及び考察を示す。なお、以下の計算結果は結晶構造に基づいて行ったものであるが、非
晶質構造中に結晶粒が含まれる構造においても同様に理解することができる。
図８に、計算によるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（ＩｎＧａＺｎＯ４）の結晶構
造を示す。ＩｎＧａＺｎＯ４結晶構造の単位格子は２１個の原子によって構成されるが、
ここではＧａの配置を調べるため、８４個の原子で構成される単位（２×２×１）にまで
拡張して計算を行った。
計算は、ＣＡＳＴＥＰを用いて行っている。ＣＡＳＴＥＰは、密度汎関数理論（ＤＦＴ）
と平面波−擬ポテンシャル法に基づいた第一原理計算プログラムである。ここでは交換相
関汎関数として、ＧＧＡ（一般化勾配近似（ｇｅｎｅｒａｌｉｚｅｄ−ｇｒａｄｉｅｎｔ
ａｐｐｒｏｘｉｍａｔｉｏｎ）及びＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒ
ｈｏｆ）を選択した。また、カットオフエネルギー（ｃｕｔ−ｏｆｆ ｅｎｅｒｇｙ）を
５００ｅＶ、ｋ−ｐｏｉｎｔを３×３×１とした。
図８から、単位格子は、２つの（Ｇａ、Ｚｎ）Ｏ２レイヤーと１つのＩｎＯ２レイヤーか
ら構成されていることが分かる。なお、ここでは簡単のため、所定の原子配置を有する単
位格子の繰り返しによる結晶構造を想定した。
図９に、単位格子中の２つの（Ｇａ、Ｚｎ）Ｏ２レイヤーにおけるＧａ及びＺｎの配置を
示す。図９では、単位格子を２×２倍に拡張した構造を示している。また、図中の太線は
単位格子を示す。図９（ａ）は上部レイヤー（Ｕｐｐｅｒ Ｌａｙｅｒ）及び下部レイヤ
ー（Ｌｏｗｅｒ Ｌａｙｅｒ）にそれぞれ２つのＧａが配置された場合を示しており、図
９（ｂ）は上部レイヤーに一つのＧａが配置され、下部レイヤーに３つのＧａが配置され
た場合を示している。
図９（ａ）に示す場合には、各レイヤー内におけるＧａの配置は縞状となる。つまり、各
レイヤー内においてＧａは互いに平行な線状の配置をとる。
また、上部レイヤーと下部レイヤーの組み合わせを考えると、Ｇａの配置は平行配置と交
差配置の２つのパターンに分けられる。平行配置とは、上部レイヤーと下部レイヤーのＧ
ａによるラインが互いに平行となる場合をいい、交差配置とは、上部レイヤーと下部レイ
ヤーのＧａによるラインが交差する場合をいう。平行配置の場合には、例えば、Ｕ１＋Ｌ
１やＵ１＋Ｌ４のような２通りの組み合わせが考えられる。一方で、交差配置の場合には
、回転対称となるため、例えばＵ１＋Ｌ２のような１通りの組み合わせが存在するに過ぎ
ない。つまり、図９（ａ）に示す場合には、計３通りの組み合わせがあるということにな
る。
図９（ｂ）に示す場合、上部レイヤーと下部レイヤーの組み合わせとしては、例えばＵ７
＋Ｌ７やＵ７＋Ｌ１０のような２通りが考えられる。なお、全てのＧａが上部レイヤー又
は下部レイヤーのいずれか一方に入る場合、その組み合わせは１通りである（Ｕ１１＋Ｌ
１１：図示せず）。よって、Ｇａの配置については計６通りの組み合わせを考えればよい
。
次に、上記の６通りの配置に関するエネルギーの比較結果を図１０に示す。ＩｎＧａＺｎ
Ｏ４の最低エネルギーは、上部レイヤー及び下部レイヤーにそれぞれ２つのＧａが配置さ
れる場合に現れる。より具体的には、Ｕ１＋Ｌ１のような構造である。
この構造（最低エネルギーとなる構造）に係る電子状態に関して、より詳細な計算を行っ
た。図１１に、上記構造における電子のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）と
ＰＤＯＳ（ｐｒｏｊｅｃｔｅｄ ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）の計算結果を示す
。図１１より、Ｇａが最も支配的であり、次いでＩｎの影響が大きいことが分かる。
次に、伝導帯の底の軌道関数Ψから、伝導帯の底における電子の存在確率｜Ψ｜２を計算
した。図１２にその分布図を示す。ここで、図１２（ａ）はＩｎ面（ＩｎＯ２レイヤー中
）における電子の存在確率を表し、図１２（ｂ）は（Ｇａ、Ｚｎ）Ｏ２レイヤーにおける
電子の存在確率を表している。Ｉｎの軌道が分離している点が興味深い。
図１２（ｂ）から、Ｇａ周辺では電子の存在確率が高く、Ｚｎ周辺では電子の存在確率が
低くなっていることが分かる。また、電気伝導のパスはＩｎ面のみでなく、（Ｇａ、Ｚｎ
）Ｏ２レイヤー中にも存在しているように見える。このことから、ＩｎＧａＺｎＯ４の電
気伝導にはＧａが大きく寄与しているものと考察される。Ｇａの軌道は、Ｉｎの軌道に作
用し、また、（Ｇａ、Ｚｎ）Ｏ２レイヤーに係る電気伝導に寄与するようである。
ＩｎＧａＺｎＯ４の特徴の一として、電気伝導率の許容度の高さが挙げられる。これは、
酸素空孔（欠陥）の発生確率に起因するものと思われる。プロセスにおいて加えられる酸
素の量によって電気伝導度が様々に変化するためである。そこで、このメカニズムを解明
すべく、酸素空孔の生成エネルギーを計算した。
なお、密度汎関数理論（ＤＦＴ）に基づく計算においては、酸素空孔欠陥のエネルギー準
位は未だ議論の対象となっている。例えば、ＬＤＡ（局所密度近似（Ｌｏｃａｌ ｄｅｎ
ｓｉｔｙ ａｐｐｒｏｘｉｍａｔｉｏｎ））やＧＧＡのような関数によって得られるバン
ドギャップは、実測値より小さくなる傾向にある。このように、スケーリング法について
は未だ議論がなされているため、ここでは単純にスケーリング法無しのＧＧＡ関数を用い
ることとした。これにより、人為的な現象が除去されて、現象の本質を把握し得ると考え
られる。
酸素空孔のエネルギー（ＥＶＯ）は次のように定義される。
ＥＶＯ＝Ｅ（ＡｍＯｎ―１）＋Ｅ（Ｏ）−Ｅ（ＡｍＯｎ）
ここで、ＥＶＯは酸素分子のエネルギーの１／２であり、Ｅ（ＡｍＯｎ―１）は酸素空孔
を有するＡｍＯｎ―１のエネルギーを意味する。Ａは任意の元素を表している。
図１３に、酸素空孔を有する構造におけるＥＶＯの幾何学的最適値の計算結果を示す。こ
こで、格子定数は理想的な結晶のものを用いた。ＥＶＯが高いということは、すなわち、
熱平衡状態における酸素空孔の密度が低いことを意味する。なお、図１３においては、Ｉ
ｎ２Ｏ３、ＺｎＯ、Ｇａ２Ｏ３のＥＶＯについても併せて示している。Ｉｎ２Ｏ３、Ｚｎ
Ｏ、Ｇａ２Ｏ３の結晶構造はそれぞれ、ビックスバイト（ｂｉｘｂｙｔｅ）型、ウルツ鉱
（ｗｕｒｔｚｉｔｅ）型、β−Ｇａ型である。
ＩｎＧａＺｎＯ４におけるＥＶＯは酸素空孔周辺の元素によって変化する。具体的には、
以下の３通りの構造モデルが考えられる。モデル１は、ある酸素空孔が、１個のＺｎと３
個のＩｎ原子によって囲まれているモデルである。モデル２は、ある酸素空孔が、１個の
Ｇａと３個のＩｎ原子によって囲まれているモデルである。モデル３は、ある酸素空孔が
、２個のＺｎと２個のＧａ原子によって囲まれているモデルである。図１３からは、Ｉｎ
ＧａＺｎＯ４におけるＥＶＯが、酸素空孔周辺のＧａ数の増加と共に増大することが読み
取れる。また、Ｇａ２Ｏ３のＥＶＯが最も大きくなっており、ＧａとＯとは強固に結合し
ていると言える。
ＩｎＧａＺｎＯ４が非晶質の状態にある場合には、上記３通りのモデルに加え、より可能
性の高い構造が存在する。そして、各構造におけるＥＶＯはわずかに異なる。ＩｎＧａＺ
ｎＯ４中のＧａの割合が増大することにより、酸素空孔の密度は低下し、ＩｎＧａＺｎＯ
４中のＧａの割合が低下することにより、酸素空孔の密度は増大する。
このように、非単結晶半導体層１０２中のＧａの割合を高めることにより、酸素空孔の密
度を低減することができる。つまり、電気的特性の良好なＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体を得ることができる。電気伝導に寄与するＩｎの存在を考えると、Ｉｎの割合を低
減することは好ましくないから、非単結晶半導体層１０２中のＺｎの割合を低くしてやる
ことが好ましい。例えば、非単結晶半導体層１０２中のＺｎの含有量（原子％）を、Ｉｎ
の含有量（原子％）未満かつＧａの含有量（原子％）未満としてやれば良い。このように
、非単結晶半導体層１０２中のＺｎの含有量を低減しておくことで、電気的に良好な特性
の酸化物半導体層を得ることができる。
本実施の形態により、高性能な酸化物半導体層を提供することができる。なお、本実施の
形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１において行ったＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層
に関する考察をさらに進めた結果について、図面を参照して説明する。
実施の形態１において、ＩｎＧａＺｎＯ４結晶構造の単位格子は、２つの（Ｇａ、Ｚｎ）
Ｏ２レイヤーと１つのＩｎＯ２レイヤーから構成されていることが示された。これを受け
、本実施の形態では、Ｇａ及びＺｎの配置についてのより詳細な検討を行った。具体的に
は、図９に示したように上部レイヤーと下部レイヤーの組み合わせをいくつか考え、２つ
の（Ｇａ、Ｚｎ）Ｏ２レイヤーにおけるＧａ及びＺｎの配置と、エネルギーとの関係につ
いて、計算及び考察を行った。
計算を行った具体的な組み合わせ（原子の配置）を図１４に示す。本実施の形態において
は、最近接に係る同種原子の数に着目してこれらの組み合わせを選択した。例えば、図１
４（ａ）の組み合わせは、上部レイヤーと下部レイヤーにそれぞれＧａとＺｎが分離して
配置されることにより、最近接に係る同種原子の数をゼロとしたものである。また、図１
４（ｂ）の組み合わせは、最近接位置に同種原子が２個存在する場合であり、図１４（ｃ
）の組み合わせは、最近接位置に同種原子が１．５個存在する場合であり、図１４（ｄ）
の組み合わせは、最近接位置に同種原子が１個存在する場合である。計算条件は実施の形
態１において示したものと同じとした。
計算結果を図１５に示す。図１５では、最もエネルギーの低い構造を原点（エネルギーが
０ｅＶ）として、各構造のエネルギーを示している。
本実施の形態において調査した配置は、多数の配置のうちのごく一部であるが、図１５の
結果から、ＧａとＺｎの配置の傾向を読み取ることができる。図１５の結果は、同種元素
の凝集度合が小さくなるに従って、エネルギー的に安定になる事を示すものと考えられる
。つまり、ＩｎＧａＺｎＯ４結晶構造において、ＧａやＺｎは、ＧａＯやＺｎＯとして凝
集するのではなく、ＧａとＺｎが互いに混ざり合った配置を取ると結論できる。図１６に
は、最も可能性が高い配置（図１５（ｄ）に対応）のモデル図を示す。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１などに示す方法を用いて作製した酸化物半導体層を用い
た半導体装置の作製工程の一例について、図１７を参照して説明する。なお、本実施の形
態において、実施の形態１などと同様の内容についての詳細な説明は省略する。
はじめに、絶縁表面を有する基板２００上にゲート電極２０２を形成し、続いて当該ゲー
ト電極２０２上にゲート絶縁層２０４を形成した後、酸化物半導体層２０６と酸化物半導
体層２０７を積層して形成する（図１７（ａ）参照）。
絶縁表面を有する基板２００としては、例えば、液晶表示装置などに使用される可視光透
過性を有するガラス基板を用いることができる。上記のガラス基板は無アルカリガラス基
板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられ
ている。他にも、絶縁表面を有する基板２００として、樹脂基板、セラミックス基板、石
英基板やサファイア基板などの絶縁体でなる絶縁性基板、珪素などの半導体材料でなる半
導体基板の表面を絶縁材料で被覆したもの、金属やステンレスなどの導電体でなる導電性
基板の表面を絶縁材料で被覆したもの、などを用いることができる。半導体装置の大面積
化という観点からは、特に、ガラス基板を用いることが好ましい。また、所定の耐熱性を
有していることが好ましい。
ゲート電極２０２は、導電層を基板２００全面に形成した後、フォトリソグラフィ法によ
り形成されたレジストマスクを用いて、該導電層を選択的にエッチングすることにより形
成することができる。この際、後に形成されるゲート絶縁層２０４の被覆性を向上し、段
切れを防止するために、ゲート電極２０２の端部がテーパー形状となるようエッチングす
ることが好ましい。なお、ゲート電極２０２にはゲート配線等、上記導電層によって形成
される電極や配線が含まれるものとする。
ゲート電極２０２は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成
することが望ましい。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウ
ム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み
合わせて形成することが好ましい。
上記の耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（
Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）
から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせ
た合金、または上述した元素を成分とする窒化物などを用いることができる。これらの耐
熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成す
ることができる。
ゲート絶縁層２０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜、酸化タンタル膜等で形成することができる。また、
これらの膜を積層させて設けてもよい。これらの膜は、スパッタ法等を用いて２０ｎｍ以
上２５０ｎｍ以下の膜厚で形成することができる。例えば、ゲート絶縁層２０４として、
スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成する。なお、ゲート絶縁層２
０４はトランジスタのゲート絶縁層として機能すればよく、作製方法や膜厚などについて
も上記の数値範囲に限定して解釈されるものではない。
なお、ゲート絶縁層２０４上に酸化物半導体層２０６を形成する前に、ゲート絶縁層２０
４の表面にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、ゲート絶縁層
２０４の表面に付着しているゴミを除去することができる。
上記のプラズマ処理は、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを
導入し、被処理物（ここでは、ゲート絶縁層２０４が形成された基板２００）にバイアス
電圧を印加してプラズマ状態を形成することにより行うことができる。この場合、プラズ
マ中には電子とＡｒの陽イオンが存在し、陰極方向（基板２００側）にＡｒの陽イオンが
加速される。加速されたＡｒの陽イオンがゲート絶縁層２０４の表面に衝突することによ
って、当該ゲート絶縁層２０４の表面がスパッタエッチングされ、その表面を改質するこ
とができる。なお、アルゴンガスに代えて、ヘリウムガスを用いてもよい。また、アルゴ
ン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気に
塩素（Ｃｌ２）や四弗化炭素（ＣＦ４）などを加えた雰囲気で行ってもよい。このような
プラズマ処理を「逆スパッタ」と呼ぶこともある。
酸化物半導体層２０６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶半導体層で形成することがで
きる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物
半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法
で、酸化物半導体層２０６を形成する。スパッタの条件等については実施の形態１などを
参照すればよい。
なお、上記スパッタにおいてパルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚
分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すこ
となく酸化物半導体層２０６を形成することにより、ゲート絶縁層２０４と酸化物半導体
層２０６の界面にゴミや水分が付着することを抑制することができる。酸化物半導体層２
０６の膜厚は、５ｎｍ〜５００ｎｍ程度とすればよい。
酸化物半導体層２０７は、酸化物半導体層２０６と同様にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶半導体層で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸
化物半導体層２０６上に酸化物半導体層２０７を形成することができる。この際に、酸化
物半導体層２０６を大気に曝すことなく酸化物半導体層２０７を連続して形成することが
好ましい。スパッタの条件は、例えば、温度を２０℃〜１００℃、圧力を０．１Ｐａ〜２
．０Ｐａ、電力を２５０Ｗ〜３ｋＷ（８インチφ時）とすることができる。また、雰囲気
中にアルゴンガスを導入すると良い。
酸化物半導体層２０６と酸化物半導体層２０７の成膜条件は異ならせることが好ましい。
例えば、酸化物半導体層２０６の成膜条件においては、酸化物半導体層２０７の成膜条件
より、アルゴンガスの流量に対する酸素ガスの流量の比を大きくする。具体的には、酸化
物半導体層２０７の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下、また
は、酸素ガス１０％以下、希ガス９０％以上の雰囲気下とし、酸化物半導体層２０６の成
膜条件は、酸素雰囲気下、または、希ガスに対する酸素ガスの流量比が１以上の雰囲気下
とする。このようにすることで、酸化物半導体層２０６より電気伝導の高い酸化物半導体
層２０７を形成することができる。
酸化物半導体層２０６や酸化物半導体層２０７を形成する際のスパッタ法としては、スパ
ッタ用電源に高周波電源を用いるＲＦスパッタ法や、ＤＣスパッタ法、パルス的に直流バ
イアスを加えるパルスＤＣスパッタ法などを用いることができる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置では、同一チャンバーで異なる膜を積層形成することも、同一チャンバーで
複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバ
ー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンス
パッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用
いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれ
らの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイア
ススパッタ法等を用いてもよい。
なお、本実施の形態では、酸化物半導体層２０６と酸化物半導体層２０７を積層させる場
合の一例について説明しているが、開示する発明はこれに限定されない。例えば、酸化物
半導体層２０７を設けない構成（酸化物半導体層２０６のみを形成する構成）としても良
い。
次に、酸化物半導体層２０７上にレジストマスク２０８を形成し、当該レジストマスク２
０８を用いて酸化物半導体層２０６及び酸化物半導体層２０７を選択的にエッチングして
島状の酸化物半導体層２１０及び島状の酸化物半導体層２１１を形成する（図１７（ｂ）
参照）。
上記のエッチングとしては、ウエットエッチングを用いると良い。例えば、ＩＴＯ０７Ｎ
（関東化学社製）、又は酢酸と硝酸と燐酸との混合液を用いたウエットエッチングにより
、酸化物半導体層２０６及び酸化物半導体層２０７の不要な部分を除去して、島状の酸化
物半導体層２１０及び島状の酸化物半導体層２１１を形成する。なお、上記エッチングの
後にはレジストマスク２０８は除去する。また、ウエットエッチングに用いるエッチャン
トは酸化物半導体層２０６及び酸化物半導体層２０７をエッチングできるものであればよ
く、上述したものに限られない。もちろん、上記のエッチングとしてドライエッチングを
用いても良い。
次に、島状の酸化物半導体層２１１上に導電層２１２を形成する（図１７（ｃ）参照）。
導電層２１２は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ
）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、
上述の元素を成分とする合金、上述した元素を組み合わせた合金、または、上述の元素を
成分とする窒化物等からなる材料で形成することができる。なお、本実施の形態において
は、導電層２１２の形成後に熱処理（例えば、３５０℃〜８００℃（好ましくは５００〜
７５０℃））を行うから、導電層２１２に所定の耐熱性を持たせることが好ましい。
例えば、上記導電層２１２をチタン膜の単層構造で形成することができる。また、導電層
２１２を積層構造としても良く、例えば、アルミニウム膜とチタン膜との積層構造とする
ことができる。また、チタン膜と、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜と、チ
タン膜の３層構造としてもよい。さらに、導電層２１２を、シリコンを含むアルミニウム
膜の単層構造としてもよい。
次に、導電層２１２上にレジストマスク２１４ａ、レジストマスク２１４ｂ、レジストマ
スク２１４ｃを形成し、導電層２１２を選択的にエッチングして、導電層２１６ａ、導電
層２１６ｂ、導電層２１８を形成すると共に、島状の酸化物半導体層２１１をエッチング
して導電率の高い半導体領域２１５ａ、導電率の高い半導体領域２１５ｂを形成し、島状
の酸化物半導体層２１０の一部（表面付近の一部）を除去（チャネルエッチ）する（図１
７（ｄ）参照）。
島状の酸化物半導体層２１０の一部、及び島状の酸化物半導体層２１１の一部が除去され
て形成される凹部２２０は、導電層２１６ａと導電層２１６ｂの間、及び導電率の高い半
導体領域２１５ａと導電率の高い半導体領域２１５ｂの間の領域にあたる。そのため、導
電層２１６ａはトランジスタのソース電極又はドレイン電極の一方として機能し、導電層
２１６ｂはトランジスタのソース電極又はドレイン電極の他方として機能する。図１７（
ｄ）に示すように、酸化物半導体層２１０の一部、及び島状の酸化物半導体層２１１の一
部を除去して凹部２２０を形成することにより、導電層２１６ａと導電層２１６ｂとの絶
縁を確実なものとすることができる。また、導電層２１８は、トランジスタ等を電気的に
接続する配線として機能する。
上記のエッチングとしては、ドライエッチングを用いると良い。ドライエッチングを用い
ることで、ウエットエッチングを用いる場合と比較して配線構造などの微細化が可能とな
る。また、ドライエッチングを用いることにより、エッチングの制御性が良いため、島状
の酸化物半導体層２１０の除去（凹部２２０の形成）を制御性良く行うことができる。ド
ライエッチングに用いることができるガスとしては、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ
３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などの塩素系ガスや、四弗化炭
素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ
３）などのフッ素系ガス、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム
（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などがある。もちろん、上記
エッチングとしてウエットエッチングを用いても良い。
また、導電層２１２の材料として、島状の酸化物半導体層２１０、又は島状の酸化物半導
体層２１１よりエッチングレートが高い材料を用いることが好ましい。これは、導電層２
１２、島状の酸化物半導体層２１０、及び島状の酸化物半導体層２１１を一回でエッチン
グする場合、島状の酸化物半導体層２１０、又は島状の酸化物半導体層２１１のエッチン
グレートを導電層２１２のエッチングレートより小さくすることで、島状の酸化物半導体
層２１０が過度にエッチングされることを抑制することができるためである。
なお、上記エッチングの後にはレジストマスク２１４ａ、レジストマスク２１４ｂ、レジ
ストマスク２１４ｃは除去する。
その後、所定の温度条件（例えば、３５０℃〜８００℃（好ましくは５００〜７５０℃）
）で熱処理を行う。なお、絶縁表面を有する基板２００としてガラス基板を用いる場合に
は、ガラス基板の歪み点以下の温度条件で熱処理を行う必要がある。熱処理の雰囲気は、
大気雰囲気や窒素雰囲気とすれば良い。この熱処理により、島状の酸化物半導体層２１０
中に酸化物半導体の結晶粒が成長し、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非
晶質構造中に、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＝１）で表される結晶粒を含む酸化物半導
体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層）を得ることができる。
なお、非晶質構造の酸化物半導体は熱などによって容易に結晶構造の酸化物半導体へと変
化するため、非晶質構造の比率が高い場合には、トランジスタの信頼性が低下する傾向に
ある。信頼性向上の観点からは、非晶質構造が９０体積％以下（好ましくは８０体積％以
下、より好ましくは６０体積％以下）となるように熱処理を行う。
熱処理の時間は熱処理の温度との関係で適宜変更することができるが、例えば、７００℃
の温度条件においては、０．５〜２時間程度とすればよい。また、熱処理に適した温度条
件は目的とする酸化物半導体の組成によって異なるから、所望の酸化物半導体層が得られ
る条件であれば特に限定されない。
上記の熱処理は、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いて行うことができる。酸化物半
導体に吸収される波長の光（電磁波）を照射することで熱処理に代えても良い。つまり、
光（電磁波）の照射によって、非晶質構造中に結晶粒を含む構造を実現しても良い。この
場合、光源としては、短波長を発振できるレーザー発振器や、紫外線ランプ等を用いれば
よい。
このように、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される非晶質構造中に、ＩｎＧａ
Ｏ３（ＺｎＯ）ｍ（ｍ＝１）で表される結晶粒を含む酸化物半導体層をトランジスタのチ
ャネル形成領域として用いることで、高性能な半導体装置を提供することができる。
ここで、電気的に良好な特性の酸化物半導体層を実現するためには、例えば、酸化物半導
体中のＺｎの含有量（原子％）を、Ｉｎの含有量（原子％）未満かつＧａの含有量（原子
％）未満としてやることが好ましい。このような組成とすることにより、良好な特性を有
する酸化物半導体層を得ることができる。
なお、上述のような、Ｚｎの含有量（原子％）がＩｎの含有量（原子％）未満かつＧａの
含有量（原子％）未満である酸化物半導体層は、目的とする組成に近いターゲットを用い
たスパッタリング法によって形成することができる。この場合、図２及び図３を考慮する
と、ターゲットの組成と比較して、形成された酸化物半導体層中におけるＺｎが低下する
割合はＩｎ及びＧａよりも大きいから、例えば、Ｚｎの含有量（原子％）が、Ｉｎの含有
量（原子％）未満かつＧａの含有量（原子％）未満である酸化物半導体層を形成するため
には、Ｚｎの含有量（原子％）とＩｎ又はＧａの含有量（原子％）が等しいターゲットを
用いてもよい。つまり、ターゲットとしては、Ｚｎの含有量（原子％）がＩｎの含有量（
原子％）以下かつＧａの含有量（原子％）以下のものを用いればよい。
ここで、本実施の形態においては、上記熱処理を島状の酸化物半導体層２１０の形成後に
行う場合の一例について示しているが、熱処理を行うタイミングは、酸化物半導体層２０
６の形成後であれば特に限定する必要はない。また、成膜の段階で非晶質構造中に複数の
結晶粒を含む構造（非晶質構造中に複数の結晶粒が分散された構造）が得られるのであれ
ば、熱処理は不要である。
なお、露出している島状の酸化物半導体層２１０の凹部２２０に対しては、酸素ラジカル
処理を行ってもよい。酸素ラジカル処理を行うことにより島状の酸化物半導体層２１０を
チャネル形成領域とする薄膜トランジスタをノーマリーオフとすることが容易になる。ま
た、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダ
メージを回復することができる。ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ
、Ａｒなどの雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加え
た雰囲気下で行ってもよい。なお、ラジカル処理は、基板２００側にバイアス電圧を印加
せずに行うことが好ましい。
次に、ゲート電極２０２、島状の酸化物半導体層２１０、導電率の高い半導体領域２１５
ａ、導電率の高い半導体領域２１５ｂ、導電層２１６ａ、導電層２１６ｂ等を含む薄膜ト
ランジスタ２５０を覆うように、保護絶縁層２２２を形成する（図１７（ｅ）参照）。保
護絶縁層２２２としては、スパッタ法などを用いて、窒化シリコン、酸化シリコン、窒化
酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタルなどの材料を含む層
を形成すればよい。
その後、各種電極や配線を形成することで半導体装置が完成する。
本実施の形態により、高性能な半導体装置を提供することができる。なお、本実施の形態
は、他の実施の形態と適宜組み合わせて用いることができる。
１００ 基板
１０２ 非単結晶半導体層
１０４ 結晶粒
１０６ 酸化物半導体層
２００ 基板
２０２ ゲート電極
２０４ ゲート絶縁層
２０６ 酸化物半導体層
２０７ 酸化物半導体層
２０８ レジストマスク
２１０ 酸化物半導体層
２１１ 酸化物半導体層
２１２ 導電層
２１４ａ レジストマスク
２１４ｂ レジストマスク
２１４ｃ レジストマスク
２１５ａ 半導体領域
２１５ｂ 半導体領域
２１６ａ 導電層
２１６ｂ 導電層
２１８ 導電層
２２０ 凹部
２２２ 保護絶縁層
２５０ 薄膜トランジスタ

Claims (4)

  1. 酸化物半導体層を有するボトムゲート型のトランジスタであって、
    前記酸化物半導体層と電気的に接続され、ソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記トランジスタの断面視において、前記酸化物半導体層と前記第１の導電層との間に位置する第１の層と、を有し、
    前記第１の層は、前記酸化物半導体層の上面と接する領域を有し、且つ前記酸化物半導体層の側面と接せず、
    前記酸化物半導体層及び前記第１の層は、それぞれＺｎを有し、
    前記第１の層のＺｎの含有量は、前記酸化物半導体層のＺｎの含有量よりも大きいトランジスタ。
  2. 酸化物半導体層を有するボトムゲート型のトランジスタであって、
    前記酸化物半導体層と電気的に接続され、ソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記トランジスタの断面視において、前記酸化物半導体層と前記第１の導電層との間に位置する第１の層と、を有し、
    前記第１の層は、前記酸化物半導体層の上面と接する領域を有し、且つ前記酸化物半導体層の側面と接せず、
    前記酸化物半導体層及び前記第１の層は、それぞれＺｎを有し、
    前記第１の層のＺｎの含有量は、前記酸化物半導体層のＺｎの含有量よりも大きく、
    前記第１の層の電気伝導度は、前記酸化物半導体層の電気伝導度よりも高いトランジスタ。
  3. 酸化物半導体層を有するボトムゲート型のトランジスタであって、
    前記酸化物半導体層と電気的に接続され、ソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記トランジスタの断面視において、前記酸化物半導体層と前記第１の導電層との間に位置する第１の層と、を有し、
    前記第１の層は、前記酸化物半導体層の上面と接する領域を有し、且つ前記酸化物半導体層の側面と接せず、
    前記酸化物半導体層及び前記第１の層は、それぞれＺｎを有し、
    前記第１の層におけるＺｎの組成（原子％）は、前記酸化物半導体層におけるＺｎの組成（原子％）よりも大きいトランジスタ。
  4. 酸化物半導体層を有するボトムゲート型のトランジスタであって、
    前記酸化物半導体層と電気的に接続され、ソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記トランジスタの断面視において、前記酸化物半導体層と前記第１の導電層との間に位置する第１の層と、を有し、
    前記第１の層は、前記酸化物半導体層の上面と接する領域を有し、且つ前記酸化物半導体層の側面と接せず、
    前記酸化物半導体層及び前記第１の層は、それぞれＺｎを有し、
    前記第１の層におけるＺｎの組成（原子％）は、前記酸化物半導体層におけるＺｎの組成（原子％）よりも大きく、
    前記第１の層の電気伝導度は、前記酸化物半導体層の電気伝導度よりも高いトランジスタ。
JP2021023311A 2008-11-20 2021-02-17 半導体装置 Active JP7143461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022145742A JP2022172389A (ja) 2008-11-20 2022-09-14 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008296901 2008-11-20
JP2008296901 2008-11-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019185631A Division JP6840816B2 (ja) 2008-11-20 2019-10-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022145742A Division JP2022172389A (ja) 2008-11-20 2022-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2021073746A true JP2021073746A (ja) 2021-05-13
JP7143461B2 JP7143461B2 (ja) 2022-09-28

Family

ID=42171261

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2009251725A Withdrawn JP2010153802A (ja) 2008-11-20 2009-11-02 半導体装置及び半導体装置の作製方法
JP2013192626A Expired - Fee Related JP5788942B2 (ja) 2008-11-20 2013-09-18 半導体装置の作製方法
JP2015150837A Active JP6088599B2 (ja) 2008-11-20 2015-07-30 半導体装置
JP2017018212A Expired - Fee Related JP6423463B2 (ja) 2008-11-20 2017-02-03 トランジスタの作製方法
JP2018167698A Active JP6602929B2 (ja) 2008-11-20 2018-09-07 トランジスタ
JP2019185631A Active JP6840816B2 (ja) 2008-11-20 2019-10-09 半導体装置
JP2021023311A Active JP7143461B2 (ja) 2008-11-20 2021-02-17 半導体装置
JP2022145742A Pending JP2022172389A (ja) 2008-11-20 2022-09-14 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2009251725A Withdrawn JP2010153802A (ja) 2008-11-20 2009-11-02 半導体装置及び半導体装置の作製方法
JP2013192626A Expired - Fee Related JP5788942B2 (ja) 2008-11-20 2013-09-18 半導体装置の作製方法
JP2015150837A Active JP6088599B2 (ja) 2008-11-20 2015-07-30 半導体装置
JP2017018212A Expired - Fee Related JP6423463B2 (ja) 2008-11-20 2017-02-03 トランジスタの作製方法
JP2018167698A Active JP6602929B2 (ja) 2008-11-20 2018-09-07 トランジスタ
JP2019185631A Active JP6840816B2 (ja) 2008-11-20 2019-10-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022145742A Pending JP2022172389A (ja) 2008-11-20 2022-09-14 半導体装置

Country Status (5)

Country Link
US (5) US8329506B2 (ja)
JP (8) JP2010153802A (ja)
KR (6) KR20100056970A (ja)
CN (2) CN101740637B (ja)
TW (5) TWI656576B (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102106460B1 (ko) 2009-07-03 2020-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101836532B1 (ko) 2009-09-04 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101301461B1 (ko) * 2009-09-16 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 산화물 반도체층
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
KR101376461B1 (ko) 2009-10-08 2014-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011068016A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI559409B (zh) 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
CN102455591A (zh) 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
TWI541981B (zh) 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8514626B2 (en) * 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP6006572B2 (ja) * 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
IN2014DN03274A (ja) 2011-10-14 2015-05-22 Semiconductor Energy Lab
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI527230B (zh) * 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
KR20220150439A (ko) 2012-11-08 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
WO2015125042A1 (en) * 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10128108B2 (en) * 2014-11-25 2018-11-13 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR102358829B1 (ko) * 2016-05-19 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
JP6553266B2 (ja) * 2018-08-23 2019-07-31 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6999754B2 (ja) * 2020-07-08 2022-01-19 株式会社半導体エネルギー研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285890A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 亜鉛酸化物の加工方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6323317B1 (en) * 1996-11-01 2001-11-27 The Walter And Eliza Hall Institute Of Medical Research Therapeutic and diagnostics proteins comprising a SOCS box
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2369940C2 (ru) * 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US20060228898A1 (en) 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007148601A (ja) 2005-11-25 2007-06-14 Fuji Xerox Co Ltd メッセージ公開制御プログラム、装置、方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7968884B2 (en) 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
JP2009033004A (ja) * 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010070409A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160102B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101376461B1 (ko) * 2009-10-08 2014-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
TWI447073B (zh) * 2011-11-23 2014-08-01 Ind Tech Res Inst 銦鎵鋅氧化物（ｉｇｚｏ）奈米粉體及其製備方法與濺鍍用靶材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285890A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 亜鉛酸化物の加工方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法

Also Published As

Publication number Publication date
TWI585856B (zh) 2017-06-01
KR101840641B1 (ko) 2018-03-21
JP7143461B2 (ja) 2022-09-28
TW201631661A (zh) 2016-09-01
JP6840816B2 (ja) 2021-03-10
KR20170099396A (ko) 2017-08-31
TWI656576B (zh) 2019-04-11
US9252288B2 (en) 2016-02-02
CN104409511A (zh) 2015-03-11
TWI535025B (zh) 2016-05-21
JP2015188118A (ja) 2015-10-29
TWI545756B (zh) 2016-08-11
KR101772410B1 (ko) 2017-08-29
JP2010153802A (ja) 2010-07-08
US20100123130A1 (en) 2010-05-20
KR20100056970A (ko) 2010-05-28
JP2018191013A (ja) 2018-11-29
JP6423463B2 (ja) 2018-11-14
US20130069060A1 (en) 2013-03-21
CN101740637A (zh) 2010-06-16
US20160111282A1 (en) 2016-04-21
US20180166581A1 (en) 2018-06-14
US10403763B2 (en) 2019-09-03
TW201832291A (zh) 2018-09-01
JP2022172389A (ja) 2022-11-15
KR20160064059A (ko) 2016-06-07
JP2014039047A (ja) 2014-02-27
CN101740637B (zh) 2014-12-10
KR20140142193A (ko) 2014-12-11
TW201709329A (zh) 2017-03-01
CN104409511B (zh) 2018-02-23
KR101717188B1 (ko) 2017-03-16
JP2020036020A (ja) 2020-03-05
JP5788942B2 (ja) 2015-10-07
JP6088599B2 (ja) 2017-03-01
JP2017076824A (ja) 2017-04-20
KR20160052478A (ko) 2016-05-12
KR20180074634A (ko) 2018-07-03
TW201523887A (zh) 2015-06-16
JP6602929B2 (ja) 2019-11-06
TWI623038B (zh) 2018-05-01
US8643011B2 (en) 2014-02-04
US8329506B2 (en) 2012-12-11
US20140110709A1 (en) 2014-04-24
TW201036160A (en) 2010-10-01
US9893200B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
JP6840816B2 (ja) 半導体装置
JP6989656B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220914

R150 Certificate of patent or registration of utility model

Ref document number: 7143461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150