TW201521207A - 氧化物半導體層和半導體裝置 - Google Patents

氧化物半導體層和半導體裝置 Download PDF

Info

Publication number
TW201521207A
TW201521207A TW104106029A TW104106029A TW201521207A TW 201521207 A TW201521207 A TW 201521207A TW 104106029 A TW104106029 A TW 104106029A TW 104106029 A TW104106029 A TW 104106029A TW 201521207 A TW201521207 A TW 201521207A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide semiconductor
layer
crystal
conductive layer
Prior art date
Application number
TW104106029A
Other languages
English (en)
Other versions
TWI607571B (zh
Inventor
Shunpei Yamazaki
Masayuki Sakakura
Akiharu Miyanaga
Masahiro Takahashi
Takuya Hirohashi
Takashi Shimazu
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201521207A publication Critical patent/TW201521207A/zh
Application granted granted Critical
Publication of TWI607571B publication Critical patent/TWI607571B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本發明的目的之一是提供一種具有適合用於半導體裝置的新的結構的氧化物半導體層。此外，本發明的目的之一是提供一種使用具有新的結構的氧化物半導體層的半導體裝置。本發明是一種氧化物半導體層，包括：以非晶為主要結構的非晶區域以及表面附近的包含In2Ga2ZnO7的晶粒的結晶區域，其中，晶粒被取向為其c軸成為大體上垂直於表面的方向。此外，本發明是一種使用這種氧化物半導體層的半導體裝置。

Description

氧化物半導體層和半導體裝置
本發明所公開的發明的技術領域係關於一種包括氧化物半導體的半導體層。此外，所公開的發明的技術領域係關於一種使用該半導體層的半導體裝置。
場效應電晶體是最被廣泛使用的半導體元件之一。用於場效應電晶體的材料根據用途而有各種各樣，在很多情況下尤其使用包含矽的半導體材料。
使用矽的場效應電晶體滿足很多用途所要求的特性。例如，藉由對需要高速工作的積體電路等使用單晶矽，能夠滿足積體電路的要求。此外，藉由對顯示裝置等大面積用途使用非晶矽，可以滿足顯示裝置的要求。
如此，矽的通用性高並且可以將它用於各種各樣的用途，但是，近年來有不但要求半導體材料具有高通用性，還要求其具有其他更高的性能的趨勢。例如，從大面積顯示裝置的高性能化的觀點來看，為了實現切換元件的高速工作，需求不但容易實現大面積化而且具有超越非晶矽的 性能的半導體材料。
在這種情況下，與使用氧化物半導體的場效應電晶體(也稱為FET)有關的技術引人注目。例如，專利檔案1公開有使用同系化合物InMO3(ZnO)m(M=In、Fe、Ga或者Al，m=1以上且小於50的整數)的透明薄膜場效應電晶體。
此外，專利檔案2公開有使用其電子載子濃度為低於1018/cm3的包含In、Ga、Zn的非晶氧化物半導體的場效應電晶體。注意，在該文件中，非晶氧化物半導體的原子數的比例為In：Ga：Zn=1：1：m(m<6)。
再者，專利檔案3公開有以包含微晶的非晶氧化物半導體為主動層的場效應電晶體。
[專利檔案1]日本專利申請公開第2004-103957號公報
[專利檔案2]國際專利申請公開第05/088726號公報
[專利檔案3]日本專利申請公開第2006-165529號公報
專利檔案3公開有以InGaO3(ZnO)m(m=小於6的整數)為在結晶狀態下的組成的情況。此外，專利檔案3的實施例1公開有以InGaO3(ZnO)4為在結晶狀態下的組成的情況。然而，實際上當使用這種氧化物半導體時也不能得到足夠的特性。
鑒於上述問題，本發明的目的之一是提供一種具有適合用於半導體裝置的新的結構的氧化物半導體層。此外，本發明的目的之一是提供一種使用具有新的結構的氧化物半導體層的半導體裝置。
在所公開的發明中，提供一種在表面的附近具有指定的結晶結構的氧化物半導體層。此外，提供一種具有該氧化物半導體層的半導體裝置。上述指定的結晶結構例如是具有電各向異性的結晶結構。此外，上述指定的結晶結構例如是具有抑制雜質的侵入的功能的結晶結構。
氧化物半導體層的除了上述結晶結構以外的區域較佳以非晶為主要結構。注意，“表面的附近(表面附近)”例如是指離表面的距離(深度)為20nm以下的區域。此外，“主要”例如是指占50%以上的狀態。作為解決課題的方法的實例，可以舉出如下方法。
所公開的發明的一種實施例是一種氧化物半導體層，包括以包含In、Ga、Zn的非晶氧化物半導體為主要結構的非晶區域和表面附近的包含In2Ga2ZnO7的晶粒的結晶區域，其中，晶粒被取向為其c軸為大體上垂直於表面的方向。注意，大體上垂直是指垂直方向的±10°以內的狀態。
在上述中，In2Ga2ZnO7的晶粒較佳包括由包含In的第一層、不包含In的第二層、不包含In的第三層、包含In的第四層、不包含In的第五層構成的疊層結構。再者，較佳在包含In的第一層或包含In的第四層中，一個 In的5s軌道與相鄰的In的5s軌道重疊。
此外，在上述非晶區域中，Zn的含量(原子%)較佳低於In或Ga的含量(原子%)。另外，對晶粒來說，c軸方向上的長度(大小)較佳小於a軸方向或b軸方向上的長度(大小)的5倍。
此外，所公開的發明的另一種實施例是一種半導體裝置，包括閘極電極層、閘極電極層上的閘極絕緣層、閘極絕緣層上的半導體層、電連接到半導體層的一部分的源極電極層及汲極電極層，其中，作為半導體層應用上述氧化物半導體層。
此外，所公開的發明的另一種實施例是一種半導體裝置，包括半導體層、半導體層上的閘極絕緣層、閘極絕緣層上的閘極電極層、電連接到半導體層的一部分的源極電極層及汲極電極層，其中，作為半導體層應用上述氧化物半導體層。
在上述半導體裝置中，較佳具有覆蓋半導體層的絕緣層。此外，源極電極層或汲極電極層與半導體層較佳在半導體層的表面或底面電連接。
注意，在本說明書等中，“上”、“下”的用語不用於限定正上面或正下面。例如，“閘極電極層上的閘極絕緣層”所表達的意思不排除在閘極電極層與閘極絕緣層之間包括其他結構構件的情況。此外，“上”、“下”的用語只不過是為了方便起見而使用的表達方式，所以除了特別說明的情況以外，其還包括將上下掉換的情況。
在表面附近具有電各向異性的結晶結構的氧化物半導體層與不具有該結晶結構的氧化物半導體層相比，氧化物半導體層的電特性有變化。例如，前者在平行於氧化物半導體層的表面的方向上使導電性提高，並且，在垂直於氧化物半導體層的表面的方向上使絕緣性提高。
此外，具有抑制雜質侵入到表面附近的功能的結晶結構的氧化物半導體層與不具有該結晶結構的氧化物半導體層相比，可以抑制雜質侵入到氧化物半導體層中。例如，抑制給氧化物半導體帶來不良影響的水以及氫等的侵入。
由此，根據所公開的發明的一種實施例，提供一種具有優越的電特性的氧化物半導體層。此外，提供一種可靠性高的氧化物半導體層。
此外，根據所公開的發明的另一種實施例，提供一種具有優越的特性的半導體裝置。此外，提供一種可靠性高的半導體裝置。
100‧‧‧氧化物半導體層
110‧‧‧基材
120‧‧‧非晶區域
130‧‧‧晶粒
140‧‧‧結晶區域
200‧‧‧氧化物半導體層
300‧‧‧基板
302‧‧‧導電層
304‧‧‧抗蝕劑光罩
306‧‧‧導電層
308‧‧‧絕緣層
310‧‧‧半導體層
312‧‧‧抗蝕劑光罩
314‧‧‧半導體層
316‧‧‧導電層
318‧‧‧抗蝕劑光罩
320‧‧‧抗蝕劑光罩
322‧‧‧導電層
324‧‧‧導電層
326‧‧‧絕緣層
350‧‧‧電晶體
400‧‧‧基板
402‧‧‧導電層
404‧‧‧抗蝕劑光罩
406‧‧‧導電層
408‧‧‧絕緣層
410‧‧‧導電層
412‧‧‧抗蝕劑光罩
414‧‧‧抗蝕劑光罩
416‧‧‧導電層
418‧‧‧導電層
420‧‧‧半導體層
422‧‧‧抗蝕劑光罩
424‧‧‧半導體層
426‧‧‧絕緣層
450‧‧‧電晶體
500‧‧‧基板
502‧‧‧半導體層
504‧‧‧抗蝕劑光罩
506‧‧‧半導體層
508‧‧‧導電層
510‧‧‧抗蝕劑光罩
512‧‧‧抗蝕劑光罩
514‧‧‧導電層
516‧‧‧導電層
518‧‧‧絕緣層
520‧‧‧導電層
522‧‧‧抗蝕劑光罩
524‧‧‧導電層
550‧‧‧電晶體
600‧‧‧基板
602‧‧‧導電層
604‧‧‧抗蝕劑光罩
606‧‧‧抗蝕劑光罩
608‧‧‧導電層
610‧‧‧導電層
612‧‧‧半導體層
614‧‧‧抗蝕劑光罩
616‧‧‧半導體層
618‧‧‧絕緣層
620‧‧‧導電層
622‧‧‧抗蝕劑光罩
624‧‧‧導電層
650‧‧‧電晶體
700‧‧‧基板
702‧‧‧電晶體
704‧‧‧電容元件
706‧‧‧電泳元件
708‧‧‧基板
710‧‧‧導電層
712‧‧‧絕緣層
714‧‧‧半導體層
716‧‧‧導電層
718‧‧‧導電層
720‧‧‧閘極線
722‧‧‧源極電極線
724‧‧‧導電層
726‧‧‧電容佈線
728‧‧‧像素電極
730‧‧‧公共電極
732‧‧‧包含帶電粒子的層
734‧‧‧絕緣層
736‧‧‧絕緣層
801‧‧‧框體
802‧‧‧顯示部
803‧‧‧操作按鈕
811‧‧‧框體
812‧‧‧顯示部
813‧‧‧操作按鈕
814‧‧‧框體
815‧‧‧顯示部
816‧‧‧支撐部
820‧‧‧顯示裝置
830‧‧‧顯示裝置
在附圖中：圖1A和1B是示出氧化物半導體層的結構的截面圖；圖2是示出In2Ga2ZnO7的結晶結構的圖；圖3A至3C是示出氧化物半導體層的製造方法的截面圖；圖4A和4B是表面附近的亮場TEM(Bright-field- TEM)圖像；圖5A1至5B是示出表面附近的電子線衍射圖案以及測量點的截面TEM圖像；圖6A1至6B3是比較電子線衍射圖案的實際測量的資料和模擬實驗結果的圖；圖7A和7B是比較InGaZnO4結晶結構和In2Ga2ZnO7結晶結構的圖；圖8A1至8B2是HAADF-STEM圖像的模擬實驗結果；圖9是根據In2Ga2ZnO7晶粒的截面的HAADF-STEM像；圖10是根據In2Ga2ZnO7晶粒的截面的HAADF-STEM圖像；圖11A至11D是示出用於表面能量算術的結晶結構及表面結構的圖；圖12是示出詳細的算術條件的圖；圖13是示出表面能量的算術結果的圖；圖14A至14C是示出In2Ga2ZnO7晶粒的形成機理及生長機理的圖；圖15A至15D是示出半導體裝置的製造製程的截面圖；圖16A至16D是示出半導體裝置的製造製程的截面圖；圖17A至17D是示出半導體裝置的製造製程的截面 圖；圖18A至18D是示出半導體裝置的製造製程的截面圖；圖19A至19D是示出半導體裝置的製造製程的截面圖；圖20A至20D是示出半導體裝置的製造製程的截面圖；圖21A至21D是示出半導體裝置的製造製程的截面圖；圖22A至22D是示出半導體裝置的製造製程的截面圖；圖23A和23B是示出顯示裝置的一例的圖；以及圖24A至24D是示出顯示裝置的應用方式的圖。
下面，參照附圖而詳細說明實施例模式。但是，發明不侷限於以下所示的實施例模式的記載內容，而其方式及詳細內容可以不脫離本說明書等所公開的發明的宗旨地受到改變。此外，可以適當地組合根據不同的實施例模式的結構來實施。注意，在以下說明的發明的結構中，共同使用同一附圖標記來表示同一部分或具有同一功能的部分，而省略其重複說明。
實施例模式1
在本實施例模式中，參照圖1A至圖14C而說明根據所公開的發明的一種實施例的氧化物半導體層、該氧化物半導體層的詳細的製造方法。
<氧化物半導體層的結構>
首先，參照圖1A至圖2而說明氧化物半導體層的結構。
圖1A和1B示出在基材110的被形成表面上設置氧化物半導體層100的結構的實例。注意，作為基材110，只要是能夠支撐氧化物半導體層100的基材，就可以使用任何基材。此外，不侷限於將氧化物半導體層100設置在基材110的被形成表面上的情況，而也可以將氧化物半導體層100形成為自支撐膜。
上述氧化物半導體層100包括以非晶氧化物半導體為主要結構的非晶區域120和表面附近的包含晶粒130的結晶區域140(參照圖1A)。此外，晶粒130被取向為其c軸成為大體上垂直於氧化物半導體層100的表面的方向。在此，大體上垂直是指垂直方向的±10°以內的狀態。
作為構成氧化物半導體層100的氧化物半導體材料的實例，例如有In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體材料等。
尤其是In-Ga-Zn-O類的氧化物半導體材料，因為其 在無電場時的電阻充分高而可以使截止電流成為足夠小，並且，其電場效應遷移率也高，所以In-Ga-Zn-O類的氧化物半導體材料適合用作用於半導體裝置的半導體材料。
作為In-Ga-Zn-O類的氧化物半導體材料的典型例子，有表示為InGaO3(ZnO)m(m>0)的氧化物半導體材料。注意，以此表示的組成以結晶結構為基礎，而不侷限於該組成是氧化物半導體的全部材料。此外，在上述中，也可以使用M代替Ga，而表示為InMO3(ZnO)m(m>0)。在此，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等中的一種金屬元素或者多種金屬元素。在In-Ga-Zn-O類的氧化物半導體材料中，作為M而選擇Ga，但是，除了有僅包括Ga的情況以外，還有諸如包括Ga和Ni、Ga和Fe的情況等包括Ga以外的上述金屬元素的情況。此外，有時，，除了包括作為M的金屬元素以外，還包括作為雜質的過渡金屬元素或該過渡金屬元素的氧化物等。
在非晶區域120中，以非晶氧化物半導體為主要結構。此外，“主要”例如是指佔有50%以上的狀態，而在此情況下，是指非晶氧化物半導體佔有體積%(或者wt%)的50%以上的狀態。就是說，有時，除了非晶氧化物半導體以外，還包括氧化物半導體的結晶等，但是，其含有率較佳低於體積%(或者wt%)的50%。注意，所公開的發明的本質是結晶區域140的結構，所以也可以說，只要可以確保被要求的特性，非晶區域120的結構就不需要侷限 於上述結構。
在使用In-Ga-Zn-O類的氧化物半導體材料的情況下，較佳將上述非晶區域120的組成設定為如下：Zn的含量(原子%)低於In或Ga的含量(原子%)。這是因為如下緣故：藉由採用這種組成，容易將指定的組成的晶粒130形成在結晶區域140中。
表面附近的結晶區域140具有其c軸(c-axis)被取向為大體上垂直於氧化物半導體層100的表面的方向的晶粒130(參照圖1B)。例如，當使用In-Ga-Zn-O類的氧化物半導體材料時，結晶區域140所包含的In2Ga2ZnO7的晶粒的c軸被取向為大體上垂直於氧化物半導體層100的表面的方向。注意，“表面的附近(表面附近)”例如是指離表面的距離(深度)為20nm以下的區域。但是，在氧化物半導體層100的厚度厚時，不侷限於此。例如，在氧化物半導體層100的厚度為200nm以上時，“表面的附近(表面附近)”是指離表面的距離(深度)為氧化物半導體層的厚度的10%以下的區域。
上述In2Ga2ZnO7的晶粒包含In、Ga、Zn中的任一種，並且，可以認為它具有由平行於a軸(a-axis)及b軸(b-axis)的層構成的疊層結構(參照圖2)。就是說，In2Ga2ZnO7的結晶具有在c軸方向上層疊有包含In的第一層、不包含In的第二層(包含Ga或者Zn)、不包含In的第三層(包含Ga或者Zn)、包含In的第四層、不包含In的第五層(包含Ga或者Zn)的結構。
In2Ga2ZnO7結晶的導電主要由In控制，所以包含In的第一層或包含In的第四層的在平行於a軸及b軸的方向上的電特性良好。這是因為如下緣故：在包含In的第一層或包含In的第四層中，一個In的5s軌道與相鄰的In的5s軌道重疊，從而形成載子路徑(carrier path)。另一方面，可以說，提高了垂直於上述層的方向(即c軸方向)上的絕緣性。
藉由對這種具有電各向異性的晶粒取向，也給氧化物半導體層100的電特性帶來影響。明確地說，例如，提高了平行於氧化物半導體層100的表面的方向上的電特性。這是因為如下緣故：In2Ga2ZnO7晶粒的c軸被取向為大體上垂直於氧化物半導體層100的表面的方向，所以，在In2Ga2ZnO7結晶中，電流在平行於a軸及b軸的方向上流過。
此外，結晶區域140也可以包括晶粒130以外的物質。此外，晶粒的結晶結構也不侷限於上述的結構，而也可以包括其他結晶結構的晶粒。例如，在使用In-Ga-Zn-O類的氧化物半導體材料的情況下，除了包括In2Ga2ZnO7的晶粒以外，還可以包括InGaZnO4的晶粒等。當然，當In2Ga2ZnO7的晶粒存在於結晶區域140全體時，是更有效且較佳的。
此外，對晶粒來說，其在c軸方向上的長度(大小)較佳小於其在a軸方向或者b軸方向上的長度(大小)的5倍，更佳小於3倍。這是因為如下緣故：當結晶區域 140的厚度過大(就是說，晶粒130在c軸方向上過長)時，氧化物半導體層100的特性僅依賴於結晶區域140，而有時得不到所希望的特性。
如上所述，在氧化物半導體層100中，在表面附近有結晶區域140，所以可以實現良好的電特性。尤其是，當結晶區域140所包括的In2Ga2ZnO7晶粒的c軸被取向為大體上垂直於氧化物半導體層100的表面的方向時，根據In2Ga2ZnO7晶粒的電特性的各向異性，實現優越的電特性。
此外，因為結晶區域140與非晶區域120相比很穩定，所以藉由在氧化物半導體層100的表面附近具有該結晶區域140，可以抑制雜質(例如水分等)侵入到非晶區域120中。由此，可以提高氧化物半導體層100的可靠性。
<氧化物半導體層的製造方法>
接著，參照圖3A至3C而說明上述氧化物半導體層100的製造方法。
作為氧化物半導體層100的前身的氧化物半導體層200使用上述<氧化物半導體層的結構>的項目所示的氧化物半導體材料來形成。此外，氧化物半導體層200藉由在諸如氬的稀有氣體氣圍下、氧氣圍下、稀有氣體和氧的混合氣圍下的濺射法等來形成(參照圖3A)。藉由在濺射法中使用包括2wt%以上且10wt%以下的SiO2的靶材，來 使氧化物半導體層200包括SiOx(x>0)，從而可以抑制氧化物半導體層200的結晶化。該方法在想要得到非晶氧化物半導體層200的情況下是特別有效的。
例如，藉由使用包含In、Ga及Zn的金屬氧化物靶材(具有組成比為In：Ga：Zn=1：1：0.5[atom%]、In：Ga：Zn=1：1：1[atom%]、In：Ga：Zn=1：1：2[atom%]的靶材等)，將基板和靶材之間的距離設定為100mm，將壓力設定為0.6Pa，將直流電力設定為0.5kW，並在氧氣圍(氧流量比率為100%)下，可以形成In-Ga-Zn-O類的非晶氧化物半導體層作為氧化物半導體層200。另外，當作為電源使用脈衝直流電源時，可以減少在膜形成期間產生的粉狀物質(也稱為微粒、塵屑)，並且可以使膜厚度分佈均勻，所以是較佳的。
至於氧化物半導體層200的厚度，可以根據使用用途以及特性而適當地進行設定。例如，可以設定為20nm至10μm左右。
結晶區域140藉由形成氧化物半導體層200之後的熱處理來形成(參照圖3B)。另外，藉由該熱處理，氧化物半導體層200中的H2、H、OH等脫離，所以也可以將該熱處理稱為脫水化處理或脫氫化處理。
作為上述熱處理，可以應用使用高溫的惰性氣體(氮或稀有氣體等)的RTA(快速熱退火)處理。此時，較佳將熱處理的溫度設定為500℃以上。注意，雖然從所公開發明的本質部分上講，對熱處理溫度的上限沒有要求，但 是在作為支撐體使用基材110時，需要將熱處理溫度的上限設定為其耐熱溫度範圍內。較佳將熱處理的時間設定為1分鐘以上且10分鐘以下。例如，可以在650℃下進行3分鐘至6分鐘左右的RTA處理。藉由應用上述那樣的RTA處理，可以在短時間內進行熱處理，所以可以降低對基材110的熱的影響。即，與長時間進行熱處理的情況相比，可以升高熱處理溫度的上限。另外，可以在表面附近選擇性地形成具有指定結構的晶粒。
注意，上述熱處理只要是形成氧化物半導體層200後就可以在任何時序下進行。但是，為了促進脫水化或脫氫化而較佳在氧化物半導體層200的表面上設置其他結構構件之前進行。另外，上述熱處理不限於一次，而也可以進行多次。
另外，在上述熱處理中，較佳在處理氣圍中不包含氫(包括水)等。例如，將引入熱處理裝置的惰性氣體的純度設定為6N(99.9999%，即，雜質濃度為1ppm以下)以上，較佳為7N(99.99999%，即，雜質濃度為0.1ppm以下)以上。
藉由上述熱處理，形成包括其c軸被取向為大體上垂直於氧化物半導體層的表面的方向的晶粒130的結晶區域140和以非晶為主要結構的非晶區域120的氧化物半導體層100(參照圖3C)。
注意，上述結晶區域140具有抑制雜質侵入到膜中的功能，但是，在存在有大量的雜質的情況下，不能完全抑 制該雜質的侵入。因此，在上述熱處理後，盡可能不使氧化物半導體層100接觸於水、氫等是重要的。這可以藉由在熱處理及其後的降溫製程中不暴露於大氣來實現。例如，在同一氣圍下進行熱處理及其後的降溫製程，即可。當然，也可以使降溫製程的氣圍不同於熱處理氣圍。在此情況下，可以將降溫製程的氣圍例如設定為氧氣體、N2O氣體、超乾燥空氣(露點為-40℃以下，較佳為-60℃以下)等氣圍。
<晶粒的生長機理>
下面，作為一例，參照圖4A至圖14C而說明In-Ga-Zn-O類非晶氧化物半導體層中的晶粒的生長機理。
首先，將在In-Ga-Zn-O類非晶氧化物半導體層的表面附近對In2Ga2ZnO7晶粒進行c軸取向的狀況與實驗觀察的結果一起示出。
作為In-Ga-Zn-O類非晶氧化物半導體層，使用藉由DC濺射法在玻璃基板上以50nm的厚度形成的膜。此外，作為濺射靶材，使用具有In：Ga：Zn=1：1：0.5[atom%]的組成比的靶材。其他成膜條件為如下：直流電力為0.5kW，成膜壓力為0.6Pa，成膜氣圍為氧(氧流量比率為100%)的氣圍，並且基板的溫度為室溫。
為了在表面附近使In2Ga2ZnO7晶粒進行c軸取向，而對上述In-Ga-Zn-O類非晶氧化物半導體層應用RTA處理。熱處理的條件為如下：氣圍為大氣壓的氮氣圍，溫度 為650℃，並且時間為6分鐘。
為了觀察如此製造的樣品的截面而在進行機械拋光後進行利用Ar離子減薄(ion milling)法(加速電壓：5kV)的薄片化或者利用FIB減薄法(FIB milling)(照射離子：Ga，加速電壓：以40kV進行處理後以5kV進行處理)的薄片化。注意，在Ar離子減薄法中使用Gatan公司製造的PIPS，並且，在FIB減薄法中使用日立公司製造的NB-5000及FB-2100。
圖4A和4B示出上述樣品的表面附近的Bright-field-TEM圖像。注意，該TEM圖像是在如下條件下觀察到的：使用日立公司製造的H-9000NAR，並且，加速電壓為300kV。根據圖4A和4B，可以確認如下情況：在厚度為50nm的In-Ga-Zn-O類氧化物半導體層的表面附近形成有寬度為1nm以上且3nm以下並且深度為2nm以上且4nm以下的包括晶粒的結晶區域。
圖5A-1示出上述樣品的表面附近的截面TEM圖像。此外，將對應於截面TEM圖像中的1的電子線衍射圖案示出於圖5A-2，將對應於截面TEM圖像中的2的電子線衍射圖案示出於圖5A-3，將對應於截面TEM圖像中的3的電子線衍射圖案示出於圖5A-4，將對應於截面TEM圖像中的4的電子線衍射圖案示出於圖5A-5，並且，將對應於截面TEM圖像中的5的電子線衍射圖案示出於圖5A-6。在各電子線衍射圖案中顯現出d值為0.29nm以上且0.30nm以下的明確的點。該點的方向相當於結晶的c 軸的方向。
圖5B是示出c軸方向和表面的關係的截面TEM圖像。附圖中的箭頭示出在其點上的晶粒的c軸方向。根據圖5B，可知：c軸(<001>方向)大體上垂直於表面。此外，還可知：c軸的方向反映表面的平坦性。
接著，為了決定上述晶粒的結晶結構而進行對電子線衍射圖案的詳細的分析。圖6A-1至圖6A-3示出電子線衍射圖案的典型的實際測量的資料，並且，圖6B-1至圖6B-3示出對應於實際測量的資料的模擬實驗結果(設想為In2Ga2ZnO7結晶)。藉由對實際測量的資料和模擬實驗結果進行比較，可以確認到晶粒的結晶結構為In2Ga2ZnO7。
圖7A和7B示出同系結構InGaO3(ZnO)m(m：自然數)中的m=1的結晶結構(InGaZnO4)(參照圖7A)和In2Ga2ZnO7結晶結構(參照圖7B)的比較。
在InGaZnO4結構中，在垂直於c軸(<001>方向)的由In和O構成的層(InO層)之間存在有兩個由GaO或ZnO構成的層，然而，在In2Ga2ZnO7結構中，在InO層之間交替反復出現具有一個由GaO或ZnO構成的層的結構和具有兩個由GaO或ZnO構成的層的結構。此外，至於c軸方向上的晶格常數，InGaZnO4為2.61nm，而In2Ga2ZnO7為2.95nm。
接著，說明InGaZnO4結晶結構和In2Ga2ZnO7結晶結構中的HAADF(high-angle annular dark field)-STEM圖 像的觀察。圖8A-1是InGaZnO4結晶結構的模擬實驗結果，圖8A-2是InGaZnO4結晶結構的HAADF-STEM圖像。此外，圖8B-1是In2Ga2ZnO7結晶結構的模擬實驗結果，圖8A-2是In2Ga2ZnO7結晶結構的HAADF-STEM圖像。注意，圖8A-1、圖8B-1示出從(100)的面看到的結晶結構。
因為在HAADF-STEM圖像中，可以得到與原子序數的平方成比例的對比度，所以越明亮的點表示越重的原子。就是說，在上述四元系統中，明亮的點表示In原子，並且，昏暗的點表示Ga原子或者Zn原子。此外，O原子與上述原子相比其質量小，所以不作為圖像而出現。如此，從容易直接想像出原子級的結構這一點來看，可以說HAADF-STEM圖像是創新性的觀察方法。
圖9及圖10示出樣品的表面附近的In2Ga2ZnO7晶粒的截面的HAADF-STEM圖像。當進行觀察時，使用具有球面像差校正功能的肖特基型場透射STEM(日立公司製造的HD-2700，球面像差Cs：5μm以下)。此外，將加速電壓設定為200kV，並且，將檢測角度設定為40mrad以上且210mrad以下。在圖9及圖10中，In原子和Ga原子或者Zn原子的強度差不如圖8那樣明確。可以認為，這是因為晶粒微小，所以不能得到足夠的信號強度的緣故。
當詳細地觀察圖9時，可以確認到：在包含In的層之間存在有兩個包含Ga或Zn的層的結構(包含In的層 之間的距離：0.89nm)；在包含In的層之間存在有一個包含Ga或Zn的層的結構(包含In的層之間的距離：0.62nm)。此外，在圖10中可以進一步確認到特徵性的結構。在很多區域中，最表面的層不是包含In的層。由此，示意出最表面是包含Ga或者Zn的層。這在理解晶粒的生成機理上是頗有意義的事實。
接著，根據上述觀察結果，利用電腦模擬實驗，確認到在氧化物半導體層的表面附近的晶核的生成及結晶生長的機理。
為了調查根據結晶生長的晶種的平面取向，利用第一原理計算出In2Ga2ZnO7(結晶的對稱性：P63/MMC)、In2O3(結晶的對稱性：R-3C)、Ga2O3(結晶的對稱性：R-3C)、ZnO(結晶的對稱性：P63MC)的表面能量。在此，表面能量是指當從塊狀結晶切割出結晶面時需要的每單位面積的能量。就是說，可以說，表面能量越大，表面結構在能量上越不穩定，而不容易成為晶種。
在上述算術中，使用根據密度泛函論的第一原理算術軟體的CASTEP。此外，在上述算術中，利用下面的算式(1)計算出表面能量。
Ga和Zn在週期表中彼此相鄰，且其原子半徑大體相 同，所以兩者的配置沒有規律。就是說，有時在配置Ga的部分配置Zn，並且，在配置Zn的部分配置Ga。因為利用這種沒有規律的配置，所以在算術中使用虛晶體近似法(virtual crystal approximation)。就是說，在配置Ga或者Zn的部分使Ga和Zn的組成比為2：1地配置Ga為66.7%且Zn為33.3%的虛原子。更明確地說，以上述比例混合各原子的虛擬電位並分配於虛原子。
圖11A示出用於In2Ga2ZnO7的(001)面的表面能量算術的結晶結構，並且，圖11B至11D分別示出用於表面能量算術的表面結構。在此，圖11B示出在(001)面中O存在於最表面的結構(記為「(001)：(Ga、Zn)O」)，圖11C示出在(001)面中In存在於最表面的結構(記為「(001)：In」)，並且，圖11D示出在(001)面中Ga或Zn存在於最表面的結構(記為「(001)：Ga、Zn」)。在圖11B至11D中，將晶格設定為成為面內方向上的週期結構的最小單位。由此，依據表面結構的晶格在(001)面內方向上的大小不同。注意，在圖11B至11D中，示出利用第一原理算術的結構最適化後的結構。雖然在結構最適化前的(001)：Ga、Zn中，Ga或Zn存在於最表面，但是藉由結構最適化而變化為O存在於最表面的結構。
算術藉由如下次序進行：在算出包括晶格的結晶的最穩定結構後，切割出晶面，並在固定晶格的情況下，僅對原子配置進行結構最適化。注意，將不存在原子的真空區 域的厚度設定為1nm。圖12示出詳細的算術條件。注意，考慮到在垂直於表面的方向上沒有週期性，而將k點的數目設定為1。此外，也對In2Ga2ZnO7的(100)面、In2O3、Ga2O3、ZnO進行同樣的算術。
圖13示出表面能量的算術結果。根據圖13，可知：在In2Ga2ZnO7的表面結構中(001)：(Ga、Zn)O的表面能量最小。In、Ga、Zn具有金屬性，並且，它們由於表面電荷的存在而在能量上變得不穩定。對此，在利用O終結結合的情況下，可以降低表面能量。
根據表面能量的算術結果，可以容易理解難以形成(001)：In。這也可以根據圖10等的觀察結果而知。
此外，藉由比較(001)：(Ga、Zn)O的表面能量和ZnO的(001)面的表面能量，可以理解In2Ga2ZnO7晶粒的形成機理及生長機理。下面，參照圖14A至14C而簡單地說明In2Ga2ZnO7晶粒的形成機理及生長機理。
ZnO的蒸氣壓大並且容易蒸發。因此，當進行熱處理時，在In-Ga-Zn-O類的非晶氧化物半導體層的表面附近，Zn的組成比變小，而Ga的組成比變大(參照圖14A)。當比較(001)：(Ga、Zn)O的表面能量和ZnO的(001)面的表面能量時，(001)：(Ga、Zn)O的表面能量小，而在表面上形成由ZnO及GaO構成的層，但是，在表面上ZnO很少，因此，穩定性地形成由GaO構成的層(參照圖14B)。並且，使In2Ga2ZnO7晶粒從上述由GaO構成的層生長(參照圖14C)。在圖10 中，可以認為最表面是包含Ga的層，並且，第二層是包含In的層，這樣容易理解。
注意，In2Ga2ZnO7的(001)：(Ga、Zn)O的表面能量小於In2O3、Ga2O3、ZnO的主要面的表面能量。由此，當根據表面能量而進行判斷時，可以說，在氧化物半導體層的表面上In2O3、Ga2O3、ZnO彼此不分離。
在結晶生長中，表面能量小的表面，與表面能量大的表面相比，容易形成晶粒，並且，容易進行結晶生長。因此，In2Ga2ZnO7的(001)：(Ga、Zn)O與In2O3、Ga2O3、ZnO等相比，容易進行結晶化。此外，當將In2Ga2ZnO7的(001)：(Ga、Zn)O與In2Ga2ZnO7的(100)面以及(001)：In、(001)：Ga、Zn進行比較時，也是In2Ga2ZnO7的(001)：(Ga、Zn)O的表面能量小。因此，最表面容易成為(001)：(Ga、Zn)O，並且，容易進行c軸取向。
根據上述，可以理解如下情況：藉由對表面的加熱，在氧化物半導體層的表面附近形成進行了c軸取向的In2Ga2ZnO7晶粒並且該晶粒進行生長。該氧化物半導體層具有優越的電特性，並且它適用於半導體裝置。此外，該氧化物半導體層可靠性高，並且它適用於半導體裝置。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式2
在本實施例模式中，參照圖15A至圖16D而說明作為半導體裝置的電晶體及該電晶體的製造方法的一例。
首先，在基板300上形成導電層302(參照圖15A)。
作為基板300，只要採用具有絕緣表面的基板即可，例如可以採用玻璃基板。玻璃基板較佳為無鹼玻璃基板。作為無鹼玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，作為基板300，還可以採用：陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板；利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板；利用絕緣材料覆蓋由金屬或不鏽鋼等導電體構成的導電基板的表面而成的基板。此外，只要能夠承受製造製程的熱處理，就也可以採用塑膠基板。
導電層302較佳由鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。作為形成方法，可以舉出濺射法、真空蒸鍍法、CVD法等。另外，在將鋁(或銅)用於導電層302的情況下，因為鋁單質(或銅單質)有耐熱性低並且容易腐蝕等的問題，所以較佳將鋁和耐熱導電材料組合而形成導電層302。
耐熱導電材料可以使用如下材料：包含選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬；以上述元素為成分的合金；組合上述元素而成的合金；或者以上述元素為成分 的氮化物；等。層疊這些耐熱導電材料和鋁(或銅)來形成導電層302即可。
雖然未圖示，但是也可以在基板300上設置基底層。基底層具有防止來自基板300的鹼金屬(Li、Cs、Na等)、鹼土金屬(Ca、Mg等)、其他雜質擴散的功能。換言之，藉由設置基底層，可以解決半導體裝置的可靠性提高的課題。基底層藉由使用氮化矽、氧化矽等各種絕緣材料以單層結構或疊層結構形成即可。明確而言，例如，較佳採用從基板300一側按順序層疊氮化矽和氧化矽的結構。這是因為氮化矽的阻擋雜質的效果高的緣故。另一方面，當氮化矽與半導體接觸時，有可能會在半導體元件中產生缺陷，所以作為與半導體接觸的材料，較佳應用氧化矽。
接下來，在導電層302上選擇性地形成抗蝕劑光罩304，使用該抗蝕劑光罩304選擇性地蝕刻導電層302，來形成用作閘極電極的導電層306(參照圖15B)。
抗蝕劑光罩304藉由抗蝕劑材料的塗敷、利用光光罩的曝光及顯影等步驟而形成。當塗敷抗蝕劑材料時，可以使用旋塗法等方法。另外，抗蝕劑光罩304也可以藉由液滴噴射法、絲網印刷法等選擇性地形成。在此情況下，由於不需要利用光光罩的曝光及顯影等步驟，所以可以解決生產率的提高的課題。另外，抗蝕劑光罩304在藉由對導電層302進行蝕刻形成導電層306之後被去除。
也可以利用多色調光罩來形成抗蝕劑光罩304。在 此，多色調光罩是指能夠以多步驟的光量進行曝光的光罩。藉由使用該多色調光罩，可以利用一次的曝光及顯影製程來形成具有多種(典型為兩種)的厚度的抗蝕劑光罩。因此，藉由使用多色調光罩，可以抑制製程數的增加。
當進行上述蝕刻時，既可使用乾蝕刻，又可使用濕蝕刻。此外，為了提高後面要形成的閘極絕緣層等的覆蓋性並防止斷開，也可以進行使導電層306的端部呈錐形的蝕刻。例如，該錐角較佳是20°以上且小於90°的錐形形狀。在此，“錐角”是指當從截面方向觀察具有錐形形狀的層時由該層的側面和底面形成的角。
接下來，以覆蓋導電層306的方式形成用作閘極絕緣層的絕緣層308(參照圖15C)。絕緣層308可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭等材料來形成。此外，也可以層疊由上述材料構成的膜來形成。這些膜較佳藉由濺射法等形成為5nm以上且250nm以下的厚度。例如，作為絕緣層308，可以藉由濺射法形成100nm厚的氧化矽膜。
此外，也可以組合濺射法和CVD法(電漿CVD法等)而形成疊層結構的絕緣層308。例如，可以藉由電漿CVD法形成絕緣層308的下層(與導電層306接觸的區域)，並且藉由濺射法形成絕緣層308的上層。由於藉由電漿CVD法很容易形成具有良好臺階覆蓋性的膜，因此它適合用作形成導電層306的正上方的膜的方法。此外， 與電漿CVD法相比，藉由濺射法很容易降低膜中的氫濃度，因此藉由在與半導體層接觸的區域中設置用濺射法形成的膜，可以防止絕緣層308中的氫擴散到半導體層中。特別地，在氧化物半導體層中，由於氫對特性具有極大的影響，因此採用這種結構是很有效的。
另外，在本說明書等中，氧氮化物是指在其組成方面上氧的含量(原子數)比氮的含量多的物質，例如，氧氮化矽是指包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽、0.1原子%以上且10原子%以下的氫的物質。另外，氮氧化物是指在其組成方面上氮的含量(原子數)比氧的含量多的物質，例如，氮氧化矽是指包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽、10原子%以上且25原子%以下的氫的物質。注意，上述範圍是使用盧瑟福背散射光譜學法(RBS，即Rutherford Backscattering Spectrometry)、氫前方散射法(HFS，即Hydrogen Forward Scattering)測量而得到的。此外，構成元素的含有比率的總計不超過100原子%。
接下來，以覆蓋絕緣層308的方式形成半導體層310(參照圖15D)。在本實施例模式中，將在前面的實施例模式中說明的氧化物半導體層應用於半導體層310。關於氧化物半導體層的詳細結構，可以參考前面的實施例模式。
注意，雖然在本實施例模式中示出以單層形成半導體層310的情況，但是半導體層310也可以具有疊層結構。例如，也可以在絕緣層308上層疊其組成不同的兩個以上的氧化物半導體層，以得到半導體層310。此外，也可以層疊其結晶性不同的兩個以上的氧化物半導體層，以得到半導體層310。
接下來，在半導體層310上選擇性地形成抗蝕劑光罩312，利用該抗蝕劑光罩312對半導體層310進行選擇性的蝕刻，形成半導體層314(參照圖16A)。在此，抗蝕劑光罩312可以利用與抗蝕劑光罩304相同的方法來形成。此外，抗蝕劑光罩312在藉由對半導體層310進行蝕刻形成半導體層314之後被去除。
作為對半導體層310的蝕刻的方法，可以使用濕蝕刻或乾蝕刻。例如，藉由使用醋酸、硝酸和磷酸的混合液的濕蝕刻，去除半導體層310的不需要的部分，從而可以形成半導體層314。注意，作為可用於上述濕蝕刻的蝕刻劑(蝕刻液)，只要是能夠蝕刻半導體層310的蝕刻劑(蝕刻液)即可，而不侷限於上述的蝕刻劑(蝕刻液)。
當進行乾蝕刻時，例如可以使用包含氯的氣體、對包含氯的氣體添加有氧的氣體。這是因為如下緣故：藉由使用包含氯的氣體，可以容易得到導電層或基底層與半導體層310之間的蝕刻選擇比。
當進行乾蝕刻時，可以使用如下裝置：使用反應性離子蝕刻法(RIE法)的蝕刻裝置、使用ECR(Electron Cyclotron Resonance，即電子迴旋共振)或ICP(Inductively Coupled Plasma，即感應耦合電漿)等高密度電漿源的乾蝕刻裝置。此外，還可以使用如下蝕刻裝置，即與ICP蝕刻裝置相比，可以得到在較廣的面積上的均勻的放電的ECCP(Enhanced Capacitively Coupled Plasma，即增大電容耦合電漿)模式的蝕刻裝置。若採用ECCP模式的蝕刻裝置，還容易對應使用第十代或以後的基板作為基板的情況。
接下來，以覆蓋絕緣層308及半導體層314的方式形成導電層316(參照圖16B)。導電層316可以利用與導電層302相同的材料、方法來形成。例如，導電層316可以利用鉬層或鈦層的單層結構來形成。此外，也可以利用疊層結構來形成導電層316，例如，可以採用由鋁層和鈦層構成的疊層結構。此外，也可以採用依次層疊有鈦層、鋁層、鈦層的三層結構。此外，也可以採用依次層疊有鉬層、鋁層、鉬層的三層結構。此外，作為用於這些疊層結構的鋁層，也可以使用包含釹的鋁(Al-Nd)層。此外，導電層316也可以採用包含矽的鋁層的單層結構。
接下來，在導電層316上選擇性地形成抗蝕劑光罩318及抗蝕劑光罩320，利用該抗蝕劑光罩對導電層316進行選擇性的蝕刻，形成用作源極電極和汲極電極中的一方的導電層322及用作源極電極和汲極電極中的另一方的導電層324(參照圖16C)。在此，抗蝕劑光罩318及抗蝕劑光罩320可以利用與抗蝕劑光罩304相同的方法來形 成。此外，抗蝕劑光罩318及抗蝕劑光罩320在藉由對導電層316進行蝕刻形成導電層322及導電層324之後被去除。
注意，作為對導電層316的蝕刻的方法，可以使用濕蝕刻和乾蝕刻中的任一方。
接下來，以覆蓋導電層322、導電層324、半導體層314等的方式形成絕緣層326(參照圖16D)。在此，絕緣層326相當於所謂的層間絕緣層。絕緣層326可以使用氧化矽、氧化鋁、氧化鉭等材料來形成。此外，也可以層疊由上述材料構成的膜來形成。由此，完成使用氧化物半導體層的電晶體350(參照圖16D)。
如本實施例模式所示，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以抑制雜質(例如，水分等)侵入到氧化物半導體層中。因此，可以提高半導體裝置的可靠性。
此外，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以提供具有良好的電特性的半導體裝置。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式3
在本實施例模式中，參照圖17A至圖18D而說明作為半導體裝置的電晶體及該電晶體的製造方法的另一個例 子。注意，因為本實施例模式中的半導體裝置的製造製程在很多部分與前面的實施例模式相同，所以在下面的說明中省略對重複部分的說明，而詳細說明不同的部分。
首先，在基板400上形成導電層402(參照圖17A)。關於基板400、導電層402、其他詳細情況，可以參考前面的實施例模式(圖4A的說明部分等)。此外，也可以在基板400上設置基底層。關於基底層的詳細情況，可以參考前面的實施例模式。
接下來，在導電層402上選擇性地形成抗蝕劑光罩404，利用該抗蝕劑光罩404對導電層402進行選擇性的蝕刻，形成用作閘極電極的導電層406(參照圖17B)。關於抗蝕劑光罩404、導電層406、蝕刻、其他詳細情況，可以參考前面的實施例模式(圖15B的說明部分等)。
接下來，以覆蓋導電層406的方式形成用作閘極絕緣層的絕緣層408(參照圖17C)。關於絕緣層408、其他詳細情況，可以參考前面的實施例模式(圖15C的說明部分等)。
接下來，以覆蓋絕緣層408的方式形成導電層410(參照圖17D)。導電層410可以利用與導電層402相同的材料、方法來形成。就是說，關於詳細情況，可以參考前面的實施例模式(圖15A、圖16B的說明部分等)。
接下來，在導電層410上選擇性地形成抗蝕劑光罩412及抗蝕劑光罩414，利用該抗蝕劑光罩對導電層410 進行選擇性的蝕刻，形成用作源極電極和汲極電極中的一方的導電層416及用作源極電極和汲極電極中的另一方的導電層418(參照圖18A)。抗蝕劑光罩412及抗蝕劑光罩414可以與抗蝕劑光罩404同樣地形成。此外，作為對導電層410的蝕刻的方法，可以使用濕蝕刻和乾蝕刻中的任一方。就是說，關於抗蝕劑光罩及蝕刻的詳細情況，可以參考前面的實施例模式(圖15B、圖16C的說明部分等)。
接下來，以覆蓋絕緣層408、導電層416、導電層418等的方式形成半導體層420(參照圖18B)。在本實施例模式中，將在前面的實施例模式中說明的氧化物半導體層應用於半導體層420。關於氧化物半導體層的詳細情況，可以參考前面的實施例模式。
接下來，在半導體層420上選擇性地形成抗蝕劑光罩422，利用該抗蝕劑光罩422對半導體層420進行選擇性的蝕刻，形成半導體層424(參照圖18C)。關於抗蝕劑光罩及蝕刻的詳細情況，可以參考前面的實施例模式(圖15B、圖16A的說明部分等)。
接下來，以覆蓋導電層416、導電層418、半導體層424等的方式形成絕緣層426(參照圖18D)。在此，絕緣層426相當於所謂的層間絕緣層。絕緣層426可以使用氧化矽、氧化鋁、氧化鉭等材料來形成。此外，也可以層疊由上述材料構成的膜來形成。由此，完成使用氧化物半導體層的電晶體450(參照圖18D)。
如本實施例模式所示，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以抑制雜質(例如，水分等)侵入到氧化物半導體層中。因此，可以提高半導體裝置的可靠性。
此外，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以提供具有良好的電特性的半導體裝置。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式4
在本實施例模式中，參照圖19A至圖20D而說明作為半導體裝置的電晶體及該電晶體的製造方法的另一個例子。注意，因為本實施例模式中的半導體裝置的製造製程在很多部分與前面的實施例模式相同，所以在下面的說明中省略對重複部分的說明，而詳細說明不同的部分。
首先，在基板500上形成半導體層502(參照圖19A)，在半導體層502上選擇性地形成抗蝕劑光罩504，然後利用該抗蝕劑光罩504對半導體層502進行選擇性的蝕刻，形成半導體層506(參照圖19B)。在本實施例模式中，將在前面的實施例模式中說明的氧化物半導體層應用於半導體層502。關於氧化物半導體層的詳細情況，可以參考前面的實施例模式。此外，關於其他詳細情況，可以參考前面的實施例模式。
接下來，以覆蓋半導體層506的方式形成導電層508(參照圖19C)，在導電層508上選擇性地形成抗蝕劑光罩510及抗蝕劑光罩512，然後利用該抗蝕劑光罩對導電層508進行選擇性的蝕刻，形成用作源極電極和汲極電極中的一方的導電層514及用作源極電極和汲極電極中的另一方的導電層516(參照圖19D)。關於詳細情況，可以參考前面的實施例模式。
接下來，以覆蓋半導體層506、導電層514、導電層516的方式形成用作閘極絕緣層的絕緣層518(參照圖20A)。並且，在絕緣層518上形成導電層520(參照圖20B)，在導電層520上選擇性地形成抗蝕劑光罩522，然後利用該抗蝕劑光罩522對導電層520進行選擇性的蝕刻，形成用作閘極電極的導電層524(參照圖20C)。關於詳細情況，可以參考前面的實施例模式。由此，完成使用氧化物半導體層的電晶體550(參照圖20D)。
如本實施例模式所示，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以抑制雜質(例如，水分等)侵入到氧化物半導體層中。因此，可以提高半導體裝置的可靠性。
此外，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以提供具有良好的電特性的半導體裝置。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式5
在本實施例模式中，參照圖21A至圖22D而說明作為半導體裝置的電晶體及該電晶體的製造方法的另一個例子。注意，因為本實施例模式中的半導體裝置的製造製程在很多部分與前面的實施例模式相同，所以在下面的說明中省略對重複部分的說明，而詳細說明不同的部分。
首先，在基板600上形成導電層602(參照圖21A)，在導電層602上選擇性地形成抗蝕劑光罩604及抗蝕劑光罩606，然後利用該抗蝕劑光罩對導電層602進行選擇性的蝕刻，形成用作源極電極和汲極電極中的一方的導電層608及用作源極電極和汲極電極中的另一方的導電層610(參照圖21B)。關於詳細情況，可以參考前面的實施例模式。
接下來，形成接觸於導電層608及導電層610的半導體層612(參照圖21C)，在半導體層612上選擇性地形成抗蝕劑光罩614，然後利用該抗蝕劑光罩614對半導體層612進行選擇性的蝕刻，形成半導體層616(參照圖21D)。在本實施例模式中，將在前面的實施例模式中說明的氧化物半導體層應用於半導體層612。關於氧化物半導體層的詳細情況，可以參考前面的實施例模式。此外，關於其他詳細情況，可以參考前面的實施例模式。
接下來，以覆蓋半導體層616、導電層608、導電層610的方式形成用作閘極絕緣層的絕緣層618(參照圖 22A)。並且，在絕緣層618上形成導電層620(參照圖22B)，在導電層620上選擇性地形成抗蝕劑光罩622，然後利用該抗蝕劑光罩622對導電層620進行選擇性的蝕刻，形成用作閘極電極的導電層624(參照圖22C)。關於詳細情況，可以參考前面的實施例模式。由此，完成使用氧化物半導體層的電晶體650(參照圖22D)。
如本實施例模式所示，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以抑制雜質(例如，水分等)侵入到氧化物半導體層中。因此，可以提高半導體裝置的可靠性。
此外，藉由使用在前面的實施例模式中示出的氧化物半導體層來製造半導體裝置，可以提供具有良好的電特性的半導體裝置。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式6
在本實施例模式中，作為使用在前面的實施例模式中說明的半導體裝置的實例，參照圖23A和23B而說明使用電泳元件的顯示裝置的結構。注意，雖然在本實施例模式中說明使用電泳元件的顯示裝置的實例，但是可以使用所公開的發明的一種實施例的半導體裝置的顯示裝置不侷限於此。可以將所公開的發明的一種實施例的半導體裝置應用於使用液晶顯示元件、電致發光元件等各種顯示元件 的顯示裝置。
圖23A示出顯示裝置的像素的平面圖，並且圖23B示出對應於圖23A的A-B的截面圖。圖23A和23B所示的顯示裝置包括基板700、基板700上的電晶體702及電容元件704、電晶體702及電容元件704上的電泳元件706、電泳元件706上的具有透光性的基板708。注意，在圖23A中，因為簡化而省略電泳元件706。
電晶體702包括導電層710、覆蓋導電層710的絕緣層712、絕緣層712上的半導體層714、與半導體層714接觸的導電層716及導電層718。在此，導電層710用作電晶體的閘極電極，絕緣層712用作電晶體的閘極絕緣層，導電層716用作電晶體的第一端子(源極端子和汲極端子中的一方)，並且導電層718用作電晶體的第二端子(源極端子和汲極端子中的另一方)。關於詳細情況，可以參考前面的實施例模式。
此外，在上述結構中，導電層710與閘極線720電連接，並且導電層716與源極電極線722電連接。導電層710也可以與閘極線720形成為一體，並且導電層716也可以與源極電極線722形成為一體。
電容元件704由導電層718、絕緣層712、導電層724構成。電容元件704具有保持輸入到像素的信號的作用。構成電容元件704的上述構成構件可以當形成電晶體的構成構件時一起形成。
在上述結構中，導電層724與電容佈線726電連接。 導電層718用作電容元件的一個端子，絕緣層712用作電介質，並且導電層724用作電容元件的另一個端子。導電層724也可以與電容佈線726形成為一體。
電泳元件706由像素電極728、公共電極730(也可以稱為對置電極)、設置在像素電極728和公共電極730之間的包含帶電粒子的層732構成。注意，作為包含帶電粒子的層732所包含的帶電粒子，可以應用氧化鈦等作為帶正電的粒子，並可以應用炭黑等作為帶負電的粒子。另外，還可以應用選自導電體、絕緣體、半導體、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或者這些材料的組合材料。
在上述結構中，像素電極728藉由設置在覆蓋電晶體702、電容元件704的絕緣層734、絕緣層736中的開口部與導電層718電連接，並且公共電極730與其他像素的公共電極電連接。
藉由採用上述結構，可以控制施加到包含帶電粒子的層732的電場，並且可以控制包含帶電粒子的層732中的帶電粒子的配置。由此，可以實現顯示。注意，上述結構不過是一個例子，使用根據所公開的發明的一種實施例的半導體裝置的顯示裝置不必侷限於上述結構。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
實施例模式7
在本實施例模式中，參照圖24A至24D而具體說明在前面的實施例模式中示出的顯示裝置的應用方式。
圖24A是可攜式資訊終端，包括框體801、顯示部802、操作按鈕803等。在前面的實施例模式中說明的顯示裝置可以被應用於顯示部802。
圖24B是裝載有在前面的實施例模式中說明的顯示裝置的電子書閱讀器的實例。第一框體811具有第一顯示部812，第一框體811具有操作按鈕813，並且第二框體814具有第二顯示部815。在前面的實施例模式中說明的顯示裝置可以被應用於第一顯示部812或第二顯示部815。另外，第一框體811及第二框體814可以藉由支撐部816進行開閉動作。藉由這種結構，可以進行如紙的書籍那樣的工作。
圖24C示出交通工具廣告用顯示裝置820。在廣告媒體是紙印刷物的情況下用人工替換廣告，但藉由利用顯示裝置，可在短時間內改變廣告顯示而不需要人工。此外，顯示可以得到穩定的圖像而不會劣化。
圖24D示出室外廣告用顯示裝置830。藉由採用使用撓性基板製造的顯示裝置，並使它搖動，可以提高廣告效果。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合來使用。
100‧‧‧氧化物半導體層
110‧‧‧基材
120‧‧‧非晶區域
130‧‧‧晶粒
140‧‧‧結晶區域

Claims (8)

  1. 一種半導體裝置的製造方法，包括如下步驟：形成包含In、Ga和Zn的氧化物半導體層；以及在沒有氫的氣圍下對該氧化物半導體層進行加熱處理，以便在該氧化物半導體層的表面中形成包括結晶的結晶區域，其中，該結晶的c軸大體上垂直於該氧化物半導體層的該表面。
  2. 一種半導體裝置的製造方法，包括如下步驟：形成包含In、Ga和Zn的氧化物半導體層；以及在稀有氣體氣圍下對該氧化物半導體層進行加熱處理，以便在該氧化物半導體層的表面中形成包括結晶的結晶區域，其中，該結晶的c軸大體上垂直於該氧化物半導體層的該表面。
  3. 一種半導體裝置的製造方法，包括如下步驟：形成包含In、Ga和Zn的氧化物半導體層；以及在氮氣圍下對該氧化物半導體層進行加熱處理，以便在該氧化物半導體層的表面中形成包括結晶的結晶區域，其中，該結晶的c軸大體上垂直於該氧化物半導體層的該表面。
  4. 如申請專利範圍第1至3中任一項之半導體裝置的製造方法，其中該結晶的結晶結構係由電子束衍射所界定。
  5. 如申請專利範圍第1至3中任一項之半導體裝置的製造方法，其中該結晶的結晶結構為In2Ga2ZnO7。
  6. 如申請專利範圍第1至3中任一項之半導體裝置的製造方法，其中該結晶的結晶結構為InGaZnO4。
  7. 如申請專利範圍第1至3中任一項之半導體裝置的製造方法，其中該氧化物半導體層包括其中Zn含量小於In含量或Ga含量的區域。
  8. 如申請專利範圍第1至3中任一項之半導體裝置的製造方法，更包括形成覆蓋該氧化物半導體層的絕緣層的步驟。
TW104106029A 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置 TWI607571B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009234507 2009-10-08

Publications (2)

Publication Number Publication Date
TW201521207A true TW201521207A (zh) 2015-06-01
TWI607571B TWI607571B (zh) 2017-12-01

Family

ID=43854112

Family Applications (3)

Application Number Title Priority Date Filing Date
TW101126265A TWI464874B (zh) 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置
TW104106029A TWI607571B (zh) 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置
TW099133701A TWI484640B (zh) 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101126265A TWI464874B (zh) 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099133701A TWI484640B (zh) 2009-10-08 2010-10-04 氧化物半導體層和半導體裝置

Country Status (8)

Country Link
US (2) US8319218B2 (zh)
EP (2) EP2486594B1 (zh)
JP (9) JP2011100979A (zh)
KR (4) KR101877149B1 (zh)
CN (1) CN102484139B (zh)
SG (1) SG178056A1 (zh)
TW (3) TWI464874B (zh)
WO (1) WO2011043176A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN102576737B (zh) * 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) * 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
CN102612714B (zh) * 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6013682B2 (ja) * 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
JP2013011474A (ja) * 2011-06-28 2013-01-17 Akita Univ Ｍｇ−Ｌｉ系合金の微細組織・構造の評価方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
JP5946624B2 (ja) * 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US8878177B2 (en) * 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20130235093A1 (en) * 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device, display device, and electronic device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
TWI527230B (zh) 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6199581B2 (ja) * 2013-03-08 2017-09-20 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US10766641B2 (en) 2014-12-23 2020-09-08 Frito-Lay North America, Inc. Method and apparatus for a product settler
WO2016106025A1 (en) * 2014-12-23 2016-06-30 Frito-Lay North America, Inc. Method and apparatus for a product settler
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
JP6668455B2 (ja) * 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
WO2017208109A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
KR102455711B1 (ko) * 2016-12-02 2022-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI651848B (zh) * 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
KR102173425B1 (ko) 2017-01-09 2020-11-03 주식회사 윌러스표준기술연구소 Txop를 사용하는 무선 통신 방법 및 이를 사용하는 무선 통신 단말
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
CN111081753A (zh) * 2019-12-03 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
KR102503909B1 (ko) * 2020-02-03 2023-02-24 닛토덴코 가부시키가이샤 투명 도전층, 투명 도전성 시트, 터치 센서, 조광 소자, 광전 변환 소자, 열선 제어 부재, 안테나, 전자파 실드 부재 및 화상 표시 장치
JP6999754B2 (ja) * 2020-07-08 2022-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2022038209A (ja) * 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置
KR20230123128A (ko) 2022-02-16 2023-08-23 광주과학기술원 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273400A (ja) 2002-03-14 2003-09-26 Japan Science & Technology Corp 半導体発光素子
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101659925B1 (ko) 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device

Also Published As

Publication number Publication date
JP2017092504A (ja) 2017-05-25
JP2020170856A (ja) 2020-10-15
KR20180063355A (ko) 2018-06-11
TW201244084A (en) 2012-11-01
JP2023138636A (ja) 2023-10-02
KR101376461B1 (ko) 2014-03-19
KR101623619B1 (ko) 2016-05-23
KR20120093398A (ko) 2012-08-22
US9306072B2 (en) 2016-04-05
TWI464874B (zh) 2014-12-11
JP6503045B2 (ja) 2019-04-17
EP3249698A1 (en) 2017-11-29
EP2486594A1 (en) 2012-08-15
KR101877149B1 (ko) 2018-07-10
JP2018037685A (ja) 2018-03-08
TWI484640B (zh) 2015-05-11
JP2011100979A (ja) 2011-05-19
JP2016167608A (ja) 2016-09-15
JP2015005767A (ja) 2015-01-08
CN102484139B (zh) 2016-07-06
KR101980505B1 (ko) 2019-05-20
JP2022019923A (ja) 2022-01-27
JP6989656B2 (ja) 2022-01-05
US20130062601A1 (en) 2013-03-14
JP2019096916A (ja) 2019-06-20
JP6158980B2 (ja) 2017-07-05
KR20160063404A (ko) 2016-06-03
JP7329581B2 (ja) 2023-08-18
TW201131776A (en) 2011-09-16
TWI607571B (zh) 2017-12-01
JP5916817B2 (ja) 2016-05-11
JP6724207B2 (ja) 2020-07-15
CN102484139A (zh) 2012-05-30
KR20120090982A (ko) 2012-08-17
SG178056A1 (en) 2012-03-29
EP2486594A4 (en) 2013-07-10
US20110084264A1 (en) 2011-04-14
JP6268314B2 (ja) 2018-01-24
EP2486594B1 (en) 2017-10-25
US8319218B2 (en) 2012-11-27
WO2011043176A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
TWI607571B (zh) 氧化物半導體層和半導體裝置
JP7202436B2 (ja) 液晶表示装置
TWI585856B (zh) 半導體裝置的製造方法
JP6426942B2 (ja) 半導体装置
CN105793994B (zh) 半导体装置