KR20230123128A - 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법 - Google Patents

비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20230123128A
KR20230123128A KR1020220019900A KR20220019900A KR20230123128A KR 20230123128 A KR20230123128 A KR 20230123128A KR 1020220019900 A KR1020220019900 A KR 1020220019900A KR 20220019900 A KR20220019900 A KR 20220019900A KR 20230123128 A KR20230123128 A KR 20230123128A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
indium
thin film
aluminum
Prior art date
Application number
KR1020220019900A
Other languages
English (en)
Inventor
윤명한
최준규
이원준
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020220019900A priority Critical patent/KR20230123128A/ko
Publication of KR20230123128A publication Critical patent/KR20230123128A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 비탄소 소재를 이용하여 결정화 특성을 향상하여 소자의 신뢰성을 개선한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법에 관한 것이다. 본 발명에 따르면, 산화물 반도체 전구체 용액에 비탄소 소재인 질산암모늄을 첨가하여 용액공정으로 산화물 반도체 박막을 형성하고, 심자외선을 조사하여 결정화를 시킴으로써 종래에 350 ℃ 이상의 고온 열처리를 필요로 하는 용액공정용 산화물 반도체에 비하여 결정화 온도를 200 ℃의 저온 공정이 가능한 용액공정으로 진행할 수 있으므로, 유연 기판에도 적용이 가능하고, 질산암모늄 첨가 및 심자외선 조사의 조합으로 인해 제조된 산화물 반도체 박막의 결정성이 향상되어, 이를 포함하는 반도체 장치의 전기적 성능 또한 향상되는 장점이 있다.

Description

비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법{Crystallization method for oxide semiconductor layer at low temperature using non-carbon material, semiconductor device and preparation method thereof, applying the same}
본 발명은 산화물 반도체의 제조방법에 관한 것으로, 더욱 상세하게는 비탄소 소재를 이용하여 결정화 특성을 향상하여 소자의 신뢰성을 개선한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 증가하고 있다. 이에 부응하여 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 표시 장치가 연구되어 왔으며, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
상기와 같은 표시 장치는 화소 영역마다 형성된 스위칭 소자인 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이 기판을 포함한다. 박막 트랜지스터는 게이트 라인과 데이터 라인이 교차하여 정의된 화소 영역마다 형성되며, 채널 영역을 형성하는 활성층, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 형성한다.
종래 상기 활성층은 실리콘(silicon)으로 이루어졌는데, 충분한 전하이동도 및 안정적인 정전 특성을 위해 결정질의 실리콘이 요구되었다. 그러나, 이러한 결정화를 위해 500 ℃ 이상의 고온이 요구되며, 이러한 고온 공정을 견디려면 활성층이 형성되는 지지 기판의 제한이 있어, 플렉서블한 기판에 이용하기 힘든 문제가 있었다.
한편, 최근에는 재료적으로 투명한 산화물 반도체가 각광되어, 이를 활성층으로 적용하려는 시도가 있었다.
또한, 산화물 반도체를 반도체 장치의 활성층으로 적용시 상부의 소오스/드레인 전극과의 접촉 특성을 향상시키고, 표면에서의 수분 투습을 방지하기 위해, 그 표면을 결정화하고자 하는 점에 대해, 공개번호 JP 2011-100979호에 기재되었고, 또는 산화물 반도체층을 증착 후 650 ℃ 이상의 수회의 열처리를 거쳐 상기 산화물 반도체를 결정화하는 점에 대해, 공개번호 JP 2011-146697호에 제시되어 있다. 각각 전자는 산화물 반도체층의 표면만을 결정화하는 점에 언급되어 있고, 후자는 이중층으로 산화물 반도체층을 형성하여, 제1층의 반도체층을 결정 형성의 씨드로 이용하는 점에 대해 언급하고 있다.
그런데, 상술한 산화물 반도체의 결정 방법에는, 위에 언급된 실리콘 결정화 방법 적용시의 열처리 온도인 500 ℃ 이상의 고온이 요구되어, 결정화 과정에서 열에 취약한 지지 기판이 안정하게 유지되기 힘들고, 또한, 결과적으로 대면적을 지향하는 표시 장치에 이용하기 힘들다는 문제가 있다.
이에, 저온 공정이 가능한 용액 공정용 산화물 반도체를 제조하기 위한 연구가 계속되었으며, 이를 위하여는 저온에서 결정상을 가지는 산화물 반도체를 제조하는 것이 필수적이다. 기존의 저온 결정화 방법들은 열에너지가 아닌 빛 에너지를 조사하거나, 결정화 반응을 촉진시키기 위한 촉매를 반도체 물질 내부로 함입하는 방법이 있었다. 하지만 레이저와 같은 빛 에너지를 조사하는 경우, 대면적 적용 시, 반도체 소재의 불균일성으로 인한 소자 특성의 불균일성을 야기하는 문제점이 있다. 또한, 촉매를 함입하는 경우, 제조된 반도체 소재에 불순물로 작용하여 전기적 특성에서 영향을 미칠 수 있는 한계점을 지닌다. 따라서 저온에서 결정화를 꾀할 수 있는 새로운 방법적인 접근에 대한 개발이 요구되는 실정이다.
1. JP 2011-100979호 2. JP 2011-146697호
본 발명이 해결하고자 하는 제1 과제는 상기한 바와 같이 종래 기술의 단점 및 문제점을 개선하기 위한 것으로서, 산화물 반도체층의 신규한 저온 결정화 방법을 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 제2 과제는 상기 저온 결정화 방법을 이용하여 결정화된 산화물 반도체층을 포함하는 반도체 장치를 제공하는 데 있다.
나아가, 본 발명이 해결하고자 하는 제3 과제는 상기 반도체 장치의 제조방법을 제공하는 데 있다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 제1 과제를 이루기 위하여, 본 발명은 산화물 반도체층의 저온 결정화 방법을 제공한다. 상기 산화물 반도체층의 저온 결정화 방법은 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 제조하는 단계(S10); 기판 상에 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하는 단계(S20); 및 상기 기판 상에 코팅된 산화물 반도체 박막에 심자외선을 조사하여 상기 산화물 반도체 박막을 결정화시킴으로써, 결정화된 산화물 반도체층을 형성하는 단계(S30)를 포함한다.
상기 금속 산화물 전구체는 인듐 아세테이트 (indium acetate), 인듐 아세테이트 하이드레이트 (indium acetate hydrate), 인듐 아세틸아세토네이트 (indium acetylacetonate), 인듐 부톡사이드 (indium butoxide), 인듐 클로라이드 (indium chloride), 인듐 클로라이드 하이드레이트 (indium chloride hydrate), 인듐 클로라이드 테트라하이드레이트 (indium chloride tetrahydrate), 인듐 플로라이드 (indium fluoride), 인듐 하이드록사이드 (indium hydroxide), 인듐 아이오다이드 (indium iodide), 인듐 나이트레이트 (indium nitrate), 인듐 나이트레이트 하이드레이트 (indium nitrate hydrate), 인듐 설페이트 (indium sulfate), 인듐 설페이트 하이드레이트 (indium sulfate hydrate), 인듐 옥사이드 (indium oxide), 갈륨 아세틸아세토네이트 (gallium acetylacetonate), 갈륨 클로라이드 (gallium chloride), 갈륨 플로라이드 (gallium fluoride), 갈륨 나이트레이트 하이드레이트 (gallium nitrate hydrate), 갈륨 옥사이드 (gallium oxide), 갈륨 설페이트 (gallium sulfate), 갈륨 설페이트 하이드레이트 (gallium sulfate hydrate), 징크 아세테이트 (zinc acetate), 징크 아세테이트 다이하이드레이트 (zinc acetate dihydrate), 징크 아세틸아세토네이트 하이드레이트 (zinc acetylacetonate hydrate), 징크 클로라이드 (zinc chloride), 징크 플로라이드 (zinc fluoride), 틴 아세테이트 (tin acetate), 틴 아세틸아세토네이트 (tin acetylacetonate), 틴 부톡사이드 (tin tert-butoxide), 틴 클로라이드 (tin chloride), 틴 클로라이드 다이하이드레이트 (tin chloride dihydrate), 틴 클로라이드 펜타하이드레이트 (tin chloride pentahydrate), 틴 플로라이드 (tin fluoride), 틴 아이오다이드 (tin iodide), 틴 옥사이드 (tin oxide), 틴 설페이트 (tin sulfate), 알루미늄 아세테이트 (aluminium acetate), 알루미늄 아세틸아세토네이트 (aluminium acetylacetonate), 알루미늄 부톡사이드 (aluminium tert-butoxide), 알루미늄 클로라이드 (aluminium chloride), 알루미늄 클로라이드 하이드레이트 (aluminium chloride hydrate), 알루미늄 클로라이드 헥사하이드레이트 (aluminium chloride hexahydrate), 알루미늄 에톡사이드 (aluminium ethoxide), 알루미늄 플로라이드 (aluminium fluoride), 알루미늄 하이드록사이드 (aluminium hydroxide), 알루미늄 아이오다이드 (aluminium iodide), 알루미늄 이소프로폭사이드 (aluminium isopropoxide), 알루미늄 락테이트 (aluminium lactate), 알루미늄 나이트레이트 모노하이드레이트 (aluminium nitrate monohydrate) 및 알루미늄 포스페이트 (aluminium phosphate)로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
상기 산화물 반도체층은 인듐 나이트레이트 전구체로부터 제조되는 In2O3 반도체를 포함한다.
상기 산화물 반도체 전구체 용액은 금속 산화물 전구체가 0.01 ~ 0.99 M이 포함되도록 제조될 수 있다.
상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가될 수 있다.
상기 코팅은 스핀 코팅, 딥 코팅, 바 코팅, 스크린 프린팅(screen printing), 슬라이드 코팅, 롤 코팅, 슬릿 코팅, 스프레이 코팅, 침지(dipping), 딥 펜(dip-pen), 잉크젯 인쇄(inkjet printing), 임프린팅(imprinting) 및 나노 디스펜싱 방법으로 이루어지는 군으로부터 적어도 어느 하나의 방법을 사용할 수 있다.
상기 코팅 후에 200 ℃ 이하의 저온에서 가열하여 용매를 제거할 수 있다.
상기 심자외선 처리는 200 ℃ 이하의 온도에서 수행될 수 있다.
또한, 상기 제2 과제를 이루기 위하여, 본 발명은 상기 저온 결정화 방법을 이용하여 결정화된 산화물 반도체층을 포함하는 반도체 장치를 제공한다. 상기 반도체 장치는 본 발명에 따른 결정화 방법으로 결정화된 산화물 반도체층; 상기 산화물 반도체층 하부에 위치한 게이트 절연막; 상기 게이트 절연막 하부에 상기 산화물 반도체층과 중첩하는 게이트 전극; 및 상기 산화물 반도체층 상의 양측에 각각 접한 소스 전극 및 드레인 전극을 포함하여 이루어질 수 있다.
상기 결정화된 산화물 반도체층은 (222)면 뿐만 아니라, (112)면, (004)면 배향에 대해서도 결정이 형성된 In2O3 반도체층일 수 있다.
상기 반도체 장치는 박막 트랜지스터일 수 있다.
나아가, 상기 제3 과제를 이루기 위하여, 본 발명은 상기 반도체 장치의 제조방법을 제공한다. 상기 반도체 장치의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮도록 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에, 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하고, 심자외선을 조사하여 산화물 반도체 박막을 결정화시킴으로써 결정화된 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층을 식각하여 상기 게이트 전극과 중첩하는 단계; 및 상기 산화물 반도체층 상에 소스 전극과 드레인 전극을 증착시키는 단계를 포함한다.
상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가될 수 있다.
상기 산화물 반도체층을 형성하는 단계는, 상기 기판 상에 코팅된 산화물 반도체 박막을 가열함으로써, 용매를 제거한 후 심자외선을 조사하는 단계를 포함할 수 있다.
본 발명에 따르면, 산화물 반도체 전구체 용액에 비탄소 소재인 질산암모늄을 첨가하여 용액공정으로 산화물 반도체 박막을 형성하고, 심자외선을 조사하여 결정화를 시킴으로써 종래에 350 ℃ 이상의 고온 열처리를 필요로 하는 용액공정용 산화물 반도체에 비하여 결정화 온도를 200 ℃의 저온 공정이 가능한 용액공정으로 진행할 수 있으므로, 유연 기판에도 적용이 가능하다.
또한, 질산암모늄 첨가 및 심자외선 조사의 조합으로 인해 제조된 산화물 반도체 박막의 결정성이 향상되어, 이를 포함하는 반도체 장치의 전기적 성능 또한 향상되는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체의 저온 결정화 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 산화물 반도체의 저온 결정화 방법을 나타내는 모식도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 모식도이다.
도 4는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른 흡광도의 변화를 나타내는 UV-vis 스펙트럼이다.
도 5는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 열적 거동의 변화를 나타내는 그래프이다.
도 6은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정성을 측정한 XRD 그래프이다.
도 7은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정 온도를 측정한 HR-TEM 이미지이다.
도 8은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정성을 측정한 HR-TEM 이미지이다.
도 9는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소의 결합에너지를 나타내는 그래프 및 이미지이다.
도 10은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소의 결합 분율을 나타내는 그래프이다.
도 11은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소 공공(oxygen vacancy)의 결합 분율을 나타내는 그래프이다.
도 12는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 박막 형성 후 심자외선 조사 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 하부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 13은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 박막 형성 후 심자외선 조사 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 상부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 14는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 스트레스 시간에 따른 문턱 전압의 변화를 나타내는 그래프이다.
도 15는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 하부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 16은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 성능 특성을 나타내는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 산화물 반도체층의 저온 결정화 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체층의 저온 결정화 방법을 나타내는 흐름도이고, 도 2는 본 발명의 일 실시예에 따른 산화물 반도체층의 저온 결정화 방법을 나타내는 모식도이다.
도 1 및 도 2를 참조하면, 본 발명의 산화물 반도체층의 저온 결정화 방법은
금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 제조하는 단계(S10);
기판 상에 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하는 단계(S20); 및
상기 기판 상에 코팅된 산화물 반도체 박막에 심자외선을 조사하여 상기 산화물 반도체 박막을 결정화시킴으로써, 결정화된 산화물 반도체층을 형성하는 단계(S30)를 포함한다.
이하, 본 발명에 따른 산화물 반도체층의 저온 결정화 방법을 단계별로 상세하게 설명한다.
먼제, S10 단계는 산화물 반도체 전구체 용액을 제조하는 단계이다.
본 발명에서 상기 산화물 반도체 전구체 용액은 산소를 제외한 금속 산화물 전구체가 용해된 용액으로서, 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 것을 특징으로 한다.
상기 산화물 반도체 전구체 용액은 금속 산화물 전구체가 0.01 ~ 0.99 M이 포함되도록 제조하는 것이 바람직하며, 상기 범위에서 박막의 두께를 조절하여 초박막 반도체 층을 형성할 수 있다.
상기 금속 산화물 전구체는 크게 제한 받지 않으며, 인듐 아세테이트 (indium acetate), 인듐 아세테이트 하이드레이트 (indium acetate hydrate), 인듐 아세틸아세토네이트 (indium acetylacetonate), 인듐 부톡사이드 (indium butoxide), 인듐 클로라이드 (indium chloride), 인듐 클로라이드 하이드레이트 (indium chloride hydrate), 인듐 클로라이드 테트라하이드레이트 (indium chloride tetrahydrate), 인듐 플로라이드 (indium fluoride), 인듐 하이드록사이드 (indium hydroxide), 인듐 아이오다이드 (indium iodide), 인듐 나이트레이트 (indium nitrate), 인듐 나이트레이트 하이드레이트 (indium nitrate hydrate), 인듐 설페이트 (indium sulfate), 인듐 설페이트 하이드레이트 (indium sulfate hydrate), 인듐 옥사이드 (indium oxide), 갈륨 아세틸아세토네이트 (gallium acetylacetonate), 갈륨 클로라이드 (gallium chloride), 갈륨 플로라이드 (gallium fluoride), 갈륨 나이트레이트 하이드레이트 (gallium nitrate hydrate), 갈륨 옥사이드 (gallium oxide), 갈륨 설페이트 (gallium sulfate), 갈륨 설페이트 하이드레이트 (gallium sulfate hydrate), 징크 아세테이트 (zinc acetate), 징크 아세테이트 다이하이드레이트 (zinc acetate dihydrate), 징크 아세틸아세토네이트 하이드레이트 (zinc acetylacetonate hydrate), 징크 클로라이드 (zinc chloride), 징크 플로라이드 (zinc fluoride), 틴 아세테이트 (tin acetate), 틴 아세틸아세토네이트 (tin acetylacetonate), 틴 부톡사이드 (tin tert-butoxide), 틴 클로라이드 (tin chloride), 틴 클로라이드 다이하이드레이트 (tin chloride dihydrate), 틴 클로라이드 펜타하이드레이트 (tin chloride pentahydrate), 틴 플로라이드 (tin fluoride), 틴 아이오다이드 (tin iodide), 틴 옥사이드 (tin oxide), 틴 설페이트 (tin sulfate), 알루미늄 아세테이트 (aluminium acetate), 알루미늄 아세틸아세토네이트 (aluminium acetylacetonate), 알루미늄 부톡사이드 (aluminium tert-butoxide), 알루미늄 클로라이드 (aluminium chloride), 알루미늄 클로라이드 하이드레이트 (aluminium chloride hydrate), 알루미늄 클로라이드 헥사하이드레이트 (aluminium chloride hexahydrate), 알루미늄 에톡사이드 (aluminium ethoxide), 알루미늄 플로라이드 (aluminium fluoride), 알루미늄 하이드록사이드 (aluminium hydroxide), 알루미늄 아이오다이드 (aluminium iodide), 알루미늄 이소프로폭사이드 (aluminium isopropoxide), 알루미늄 락테이트 (aluminium lactate), 알루미늄 나이트레이트 모노하이드레이트 (aluminium nitrate monohydrate), 알루미늄 포스페이트 (aluminium phosphate)로부터 선택되는 1종 이상을 사용할 수 있으며, 보다 바람직하게는 인듐 나이트레이트 (indium nitrate)를 사용할 수 있다. 따라서 본 발명은 보다 구체적으로 상기 저온 결정성 산화물 반도체가 인듐 나이트레이트 전구체로부터 제조되는 In2O3 반도체인 것을 특징으로 한다.
용매로는 바람직하게 금속 산화물 전구체의 용해를 위한 용매면 제한받지 않고 사용할 수 있으며 메탄올 (methanol), 에탄올 (ethanol), 이소프로필 알코올 (iso-propyl alcohol), 1-프로판올 (1-propanol), 메톡시에탄올(2-methoxyethanol), 아세토나이트릴 (acetonitrile), 다이메틸 설폭사이드 (dimethyl sulfoxide), 테트라하이드로퓨란 (tetrahydrofuran)으로부터 선택되는 1종 이상을 사용할 수 있다. 바람직하게는 메톡시에탄올을 사용할 수 있다.
상기 질산암모늄 첨가제는 비탄소 소재로서 상기 금속 산화물 전구체에 질산이온을 공급하는 중요한 역할을 한다. 첨가된 질산암모늄의 용해로 인해 생성된 질산이온이 후술되는 심자외선(DUV)을 흡수하여 질산이온의 일부가 HONO로 광분해 되며, 이러한 HONO는 질산이온보다 산화력이 높으므로 금속-산소-금속(M-O-M) 결합 형성을 위한 활성화 장벽을 낮추어서, 금속 산화물 전구체를 종래 심자외선 처리 전의 축합 온도(약 200 ℃)보다 더 낮은 온도(약 130 ℃)에서 금속 산화물로 축합반응이 일어나게 하고, 이에 따라 비정질　산화물　박막을　형성하기에　필요한　온도와　더불어　이후　결정질　산화물　박막을　형성하기에　필요한　온도를　절감시켜 저온　결정화를　유도할 수 있다.
또한, 상기 질산암모늄 첨가제는 비탄소 소재이므로 반응시 탄소계 부산물이 생성되지 않으므로 400 ℃ 이상의 고온 열처리를 추가로 진행할 필요가 없다.
다만, 상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가되는 것이 바람직한 바, 상기 범위를 초과하면 오히려 불순물로 작용하여 후속 코팅 공정에서 문제가 발생할 수 있다.
다음으로, S20 단계는 기판 상에 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하는 단계이다.
상기 기판은 예를 들어, 실리콘 웨이퍼, 유리기판, 스테인레스 스틸(SUS), 금속호일(metal foil) 및 플라스틱과 같은 유연기판 중 어느 하나를 사용할 수 있다. 본 발명에 따른 결정화 방법은 200 ℃ 이하의 저온 공정으로 수행이 가능하므로, 플라스틱과 같은 유연 기판에서도 수행할 수 있다는 이점이 있다.
상기 코팅은 공정비용이 저렴하고, 증착공정이 비교적 간단한 용액공정기법을 사용할 수 있다. 상기 용액공정기법은 예를 들어, 스핀 코팅, 딥 코팅, 바 코팅, 스크린 프린팅(screen printing), 슬라이드 코팅, 롤 코팅, 슬릿 코팅, 스프레이 코팅, 침지(dipping), 딥 펜(dip-pen), 잉크젯 인쇄(inkjet printing), 임프린팅(imprinting) 및 나노 디스펜싱 방법 중 적어도 어느 하나의 방법을 이용할 수 있으나, 이에 제한되는 것은 아니고, 바람직하게는 스핀 코팅을 사용할 수 있다. 특히, 스크린 프린팅, 잉크젯 인쇄, 임프린팅과 같은 용액공정기법을 사용할 경우, 공정 과정 중에 즉각적인 패턴을 만들 수 있다. 또한, 상기 용액공정기법은 진공 분위기뿐만 아니라 상압에서도 증착이 가능하며, 200 ℃ 이하의 저온 공정이 가능해 투명전자소자에 사용되는 플라스틱 기판상에서도 공정이 가능하다.
이후, 형성된 박막은 저온에서 코팅한 후 200 ℃ 이하의 저온에서 가열(soft bake)하여 용매를 제거할 수 있다.
다음으로, S30 단계는 상기 기판 상에 코팅된 산화물 반도체 박막에 심자외선을 조사하여 상기 산화물 반도체 박막을 결정화시키는 단계이다.
상기 심자외선(DUV)은 180~280 ㎚의 짧은 파장의 자외선으로서, 저압 수은 램프 등의 광원을 통해 발생시킬 수 있다. 본 발명의 일 실시예에서 상기 심자외선의 광원으로 사용된 저압 수은 램프는 90%의 254 nm와 10%의 185 nm의 혼합 조성의 파장을 갖는다. 상기 심자외선은 전술한 질산암모늄 첨가제의 첨가로 인해 산화물 반도체 박막 내 포함된 질산이온을 광분해를 유도하는 역할을 한다.
상기 심자외선에 의해 질산이온이 광분해되어 생성된 HONO는 질산이온보다 산화력이 높으므로 금속-산소-금속(M-O-M) 결합 형성을 위한 활성화 장벽을 낮추어서, 금속 산화물 전구체를 종래 심자외선 처리 전의 축합 온도(약 200 ℃)보다 더 낮은 온도(약 130 ℃)에서 금속 산화물로 축합반응이 일어나게 하고, 이에 따라 비정질　산화물　박막을　형성하기에　필요한　온도와　더불어　이후　결정질　산화물　박막을　형성하기에　필요한　온도를　종래 350 ℃에서 200 ℃로 절감시켜 저온　결정화를　유도할 수 있다.
이러한 결정화로 인해 상기 산화물 반도체 박막은 (222)면 뿐만 아니라, (112)면, (004)면 배향에 대해서도 결정이 형성되었음을 XPS의 고리 패턴을 통해 확인할 수 있다.
상기 심자외선 처리는 100 mW/cm2 이하, 구체적으로는 45 mW/㎠ 내지 55 mW/㎠ 범위의 주사율(scanning rate)을 사용할 수 있으며, 심자외선 광원의 스팟 크기(spot size)는 적절하게 조절할 수 있다. 상기 주사율의 범위는 상기 스팟 크기, 기판의 크기 등을 고려하여 공정 조건에 맞도록 제어될 수 있다.
본 발명에 따르면, 산화물 반도체 전구체 용액에 특정 농도의 질산암모늄을 첨가하여 용액공정으로 산화물 반도체 박막을 형성하고, 심자외선을 조사하여 결정화를 시킴으로써 종래에 350 ℃ 이상의 고온 열처리를 필요로 하는 용액공정용 산화물 반도체에 비하여 결정화 온도를 200 ℃의 저온 공정이 가능한 용액공정으로 진행할 수 있으므로, 유연 기판에도 적용이 가능하다.
또한, 질산암모늄 첨가 및 심자외선 조사의 조합으로 인해 제조된 산화물 반도체 박막의 결정성이 향상되어, 이를 포함하는 반도체 장치의 전기적 성능 또한 향상되는 장점이 있다.
본 발명의 다른 측면은 상기 저온 결정화 방법을 이용하여 결정화된 산화물 반도체층을 포함하는 반도체 장치를 제공한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 모식도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 박막 트랜지스터(TFT)일 수 있으며, 기판(10) 상의 소정 부위에 위치하는 게이트 전극(13)과, 상기 게이트 전극(13)을 덮으며, 기판(10) 상에 형성된 게이트 절연막(15)과, 상기 게이트 절연막(15) 상에 형성된 본 발명에 따른 저온 결정화 방법을 이용하여 결정화된 산화물 반도체층(20)과, 상기 결정화된 산화물 반도체층(20) 상의 양측에 각각 접한 소스 전극(30a) 및 드레인 전극(30b)을 포함한다.
이대 상기 결정화된 산화물 반도체층은 전술한 바와 같으며, 일례로서 In2O3 반도체층일 수 있다. 상기 In2O3 반도체층은 본 발명에 따른 저온 결정화 방법을 통해 (222)면 뿐만 아니라, (112)면, (004)면 배향에 대해서도 결정이 형성된 것을 사용할 수 있다.
상기 반도체 장치는, 표시 장치에 이용시 상기 반도체 장치를 각 화소 배치시키고, 화소를 구분하며 서로 교차하는 게이트 라인 및 데이터 라인을 더 구비하고, 상기 게이트 전극을 각 게이트 라인과 일체형으로 형성하고, 상기 소스 전극을 상기 데이터 라인에서 돌출시켜 형성하여, 게이트 라인 및 데이터 라인의 선택적 신호 인가로 각 화소를 구동할 수 있다.
상기 반도체 장치는 본 발명에 따른 질산암모늄 첨가제 및 심자외선 조사를 이용한 저온 결정화 방법으로 결정화된 산화물 반도체층을 포함하는 것을 특징으로 하며, 반도체 장치를 구성하는 게이트 전극, 게이트 절연막, 소스 전극 및 드레인 전극의 형성 방법은 당 업계에 공지된 방법을 사용할 수 있다.
구체적으로, 먼저, 기판(10) 상에, 소정 영역에 게이트 전극(13)을 형성하고, 이어, 상기 게이트 전극(13)을 덮도록 상기 기판(10) 상에 게이트 절연막(15)을 형성한다.
이어, 상술한 바와 같이, 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하고, 심자외선을 조사하여 산화물 반도체 박막을 결정화시킴으로써 결정화된 산화물 반도체층(20)을 형성한다.
상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가되는 것이 바람직하다.
상기 산화물 반도체층을 형성하는 단계는, 상기 기판 상에 코팅된 산화물 반도체 박막을 가열함으로써, 용매를 제거한 후 심자외선을 조사하는 단계를 포함한다.
이후, 상기 산화물 반도체층(20)을 식각하여, 상기 게이트 전극(13)과 중첩하는 활성층을 형성한다. 이 경우, 식각은 상기 산화물 반도체층 상부에 포토 레지스트(미도시)를 도포하고, 이를 노광 및 현상하여 패턴화된 포토레지스트 패턴을 통해 이루어질 수 있다. 따라서, 상기 포토 레지스트 패턴으로, 노출된 부위에서, 산화물 반도체층(20)을 식각하여, 결정화된 산화물 반도체층을 일정 폭으로 활성층으로 형성한다. 이어, 상기 산화물 반도체층(20) 상에 소스 전극(30a)과 드레인 전극(30b)을 증착시켜 형성을 완료한다.
한편, 상술한 반도체 장치를 표시 장치에 이용시에는, 화소별로 반도체 장치와 연결되는 화소 전극이 구비되는 단계를 더 포함할 수 있다.
본 발명에 따른 반도체 장치는 산화물 반도체층의 결정화를 통해 문턱 전압(threshold voltage) 이동 현상이 줄어들어 소자의 바이어스 신뢰성이 향상되었고, 산화물 반도체층 형성시 첨가된 질산암모늄 농도 조절을 통해 질산이온 함량에 따라 전자 도핑 현상이 증가함으로써 반도체 장치의 전기적 특성 파라미터(예컨대, 이동도(mobility), 문턱 전압(threshold voltage), 문턱 전압 이하 스윙(substhreshold swing), 온-오프 전류비(on/off current ratio) 등)가 향상되는 경향을 갖는 것을 확인하였다.
따라서, 본 발명에 따라 질산암모늄 첨가 및 심자외선 처리를 통하여 결정화 된 산화물 반도체층을 포함하는 반도체 장치는, 질산이온이 광분해되어 형성되는 HONO에 의해 전자 도핑이 증가함으로써, 종래 방법에 의해 결정화된 산화물 반도체 층을 포함하는 반도체 장치에 비하여 전기적 특성이 유의미적으로 향상되므로, 종래 반도체 장치를 대신하여 유용하게 사용될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 제조예(example) 및 실험예를 제시한다. 다만, 하기의 제조예 및 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 제조예에 의해 한정되는 것은 아니다.
<제조예 1~4 및 비교예 1 : 산화물 반도체층의 저온 결정화 방법>
2-메톡시에탄올(2-methoxyethanol; 2-ME)에 전구체로서 인듐 나이트레이트(In(NO3)3)를 용해시켜 0.1 M의 전구체 용액을 제조하였다. 이후, 제조된 전구체 용액에 비탄소 소재 첨가제로서 1 M의 질산암모늄(Ammonium Nitrate; AN) 저장 용액을 하기 표 1과 같은 비율로 첨가하여 총 용액 부피가 5 ml가 되도록 혼합 용액을 제조한 뒤, 75 ℃에서 6시간 이상 교반시켜 균일하게 혼합하였다.
비교예 1 제조예 1 제조예 2 제조예 3 제조예 4
비율(x) 0 0.5 1 1.5 2
전구체 용액(ml) 5 4.75 4.5 4.25 4
질산암모늄 용액(ml) 0 0.25 0.5 0.75 1
총 부피(ml) 5 5 5 5 5
각 혼합 용액을 Si/SiO2 기판 상에 4,000 rpm으로 30초 동안 스핀 코팅하여 박막을 형성하였다. 형성된 박막을 100 ℃에서 5분 동안 열처리한 후, 동시에 N2 분위기에서 200 ℃의 심자외선(DUV, deep ultra-violet) 기반 어닐링을 60분 동안 수행하여 결정화를 유도하였다.
<분석>
1. 산화물 반도체 전구체 용액의 UV-vis 분광분석
표 1의 비율로 제조된 산화물 반도체 전구체 용액을 각각 큐벳(cuvette) 용기에 담아 UV-vis 분광분석을 수행하여 파장에 따른 흡광도를 측정하여 도 4에 나타내었다.
도 4는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른 흡광도의 변화를 나타내는 UV-vis 스펙트럼이다.
도 4에 나타낸 바와 같이, 각 산화물 반도체 전구체 용액의 흡광도를 측정한 결과, 용액 내 존재하는 질산이온의 광분해로 인해 생성된 HONO의 진동 피크가 350 nm 부근에서 관찰되었으며, 약 260 nm 부근에서는 질산이온의 광분해로 인한 n→π* 전이 현상이 관찰되었다. 또한 질산이온 함량이 증가함에 따라 광분해 반응 정도가 증가하였음을 확인하였다.
이로부터 첨가된 질산암모늄의 용해로 인해 생성된 질산이온이, 광원으로 사용한 심자외선(DUV)을 흡수함을 알 수 있다.
2. 산화물 반도체 전구체 용액의 열분석(TG-DSC)
제조예 2(x=1) 및 비교예 1(x=0)에서 제조된 산화물 반도체 전구체 용액을 각각 2개의 큐벳 용기에 담은 후, 한 쪽에 심자외선(DUV)를 조사하였다. 이후 4개의 큐벳을 진공 오븐에 건조시켜 얻은 겔에 대하여 열분석을 진행한 후, 그 결과를 도 5에 나타내었다.
도 5는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 열적 거동의 변화를 나타내는 그래프이다. 여기서 파란 선은 열중량 곡선을 나타내며, 붉은 선은 시차 주사 열량 곡선을 나타낸다.
도 5에 나타낸 바와 같이, 질산암모늄 첨가제를 첨가하지 않은 비교예 1의 용액에 있어서, i) 심자외선 조사를 실시하지 않은 용액의 경우, 일반적인 산화물 소재의 열적 거동을 나타내었다. 그러나, iii) 심자외선을 조사한 후, 상기 심자외선에 의해 질산이온의 일부가 HONO로 광분해 되며, 이러한 HONO는 질산이온보다 산화력이 높으므로 130 ℃ 부근에서 다량의 열 에너지와 급격한 중량 손실(weight loss)이 나타났으나, 질산이온 함량이 적으므로 불완전한 축합 반응을 나타내었다.
반면, 질산암모늄 첨가제가 함유된 제조예 4의 용액에 있어서, ii) 심자외선 조사를 실시하지 않은 경우, 질산암모늄 첨가제에 의해 질산이온 함량이 많으므로 질산이온이 산화제 역할을 함으로써 220 ℃ 부근에서 약간의 발열 피크가 나타났으며 상기 발열에 의한 급격한 중량 손실을 확인하였다. 또한 iv) 심자외선을 조사한 후, HONO에 의해 iii)와 동일하게 130 ℃ 부근에서 다량의 열 에너지와 급격한 중량 손실이 나타났으며, 즉각적으로 완전한 축합 반응이 완료되었음을 나타내었다.
따라서, 본 발명에 따라 첨가제로서 질산암모늄을 첨가하여 질산이온 함량이 높은(nitrate-rich) 조건의 용액에 심자외선을 조사하는 경우, 조사하지 않을 때보다 더 낮은 온도에서 완전 축합 반응을 나타냄으로써 불순물이 적은 산화물 박막을 형성할 수 있음을 알 수 있다.
3. 산화물 반도체 박막의 결정성 분석
제조예 2(x=1) 및 비교예 1(x=0)에서 제조된 산화물 반도체 전구체 용액을 각각 2개의 큐벳 용기에 담은 후, 4개의 큐벳 내의 산화물 반도체 전구체 용액을 Si/SiO2 기판 상에 스핀 코팅하여 박막을 제조한 후, 일부는 심자외선 처리 없이 200 ℃에서 열처리만 수행하였으며, 일부는 심자외선 처리도 함께 수행하였다.
제조된 박막에 대하여 X선 회절 분석(XRD)을 수행하여 그 결과를 도 6에 나타내었다.
도 6은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정성을 측정한 XRD 그래프이다.
도 6에 나타낸 바와 같이, 심자외선 조사 처리를 하지 않은 경우(i, ii)에는 질산이온 함량의 변화와 관계없이 산화물 반도체(In2O3) 박막의 결정화가 진행되지 않아, 비정질 상태임을 확인하였으나, 심자외선 처리를 수행한 경우(iii, iv)에는 산화물 반도체 박막의 결정화가 진행되어 (222)면에 해당하는 결정 피크가 관찰되었다. 이때, 결정화된 두 박막의 결정 피크의 반치폭(FWHM)과 높이(d)를 측정하여 하기 표 2에 나타내었다.
구분 FWHM(2θ) d(nm)
iii) W/O AN, W/DUV 1.47±0.05 5.86±0.19
iv) W/AN, W/DUV 0.72±0.04 12.06±0.62
표 2에 나타낸 바와 같이, 본 발명에 따라 첨가제로서 질산암모늄을 첨가하여 질산이온 함량이 높은(nitrate-rich) 조건의 용액으로 박막을 형성한 후에 심자외선(DUV)을 조사하는 경우, 질산암모늄을 첨가하지 않은 경우에 비하여 결정 피크의 크기가 약 2배 이상 증가함으로써 결정 성장이 더 효율적으로 진행됨을 확인하였다. 이를 통해 산화물 반도체 박막의 결정성은 심자외선에 의한 질산암모늄(AN)의 광분해로 생성되는 HONO의 양이 많아짐에 따라 향상됨을 알 수 있다.
보다 정밀한 결정 분석을 위해, 제조예 2(x=1) 및 비교예 1(x=0)에서 제조된 산화물 반도체 전구체 용액을 각각 2개의 큐벳 용기에 담은 후, 4개의 큐벳 내의 산화물 반도체 전구체 용액을 투과전자현미경 그리드 기판 상에 스핀 코팅하여 박막을 제조한 후, 일부는 심자외선 처리 없이 200 ℃에서 열처리만 수행하였으며, 일부는 심자외선 처리도 함께 수행하였다.
제조된 박막에 대하여 고해상도 투과전자현미경(HR-TEM) 분석을 수행하여 실시간으로 결정이 형성되는 온도를 확인하여 도 7에 나타내었고, 결정 형성에 따른 고리(ring) 패턴을 측정하여 도 8에 나타내었다.
도 7은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정 온도를 측정한 HR-TEM 이미지이다.
도 8은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른 박막의 결정성을 측정한 HR-TEM 이미지이다.
도 7에 나타낸 바와 같이, 심자외선 처리를 하지 않은 산화물 반도체 박막의 경우, 약 260 ℃에서는 비정질 박막이 형성되며, 약 350 ℃부터 결정이 형성되어 400 ℃에서 완벽한 다결정형 박막이 형성됨을 확인하였다. 이는 도 8에 나타낸 바와 같이, 심자외선 처리 없이 200 ℃에서 열처리만 수행한 경우 질산이온 함량의 변화와 관계없이 비정질 상태의 박막이 형성되는 것으로 나타났다.
그러나, 그러나, 본 발명에 따라 산화물 반도체 전구체 용액에 질산암모늄 첨가제를 첨가하고, 형성된 박막에 심자외선 처리를 수행한 경우, 200 ℃에서도 결정이 형성되었으며, (222)면 뿐만 아니라, (112)면, (004)면 배향에 대해서도 결정이 형성되었음을 고리 패턴을 통해 확인하였다.
추가적으로, TEM 이미지를 통해 얻은 (222)면 배향을 지닌 결정체의 격자 거리(d-spacing)를 측정한 결과, 이론적인 (222)면 입방상의 격자 거리와 동일한 0.288 nm를 나타냄을 확인하였다.
따라서, 본 발명에 따른 질산암모늄 첨가제 및 심자외선 처리를 통하여 산화물 반도체 박막의 결정 형성 온도를 종래 350 ℃에서 약 150 ℃ 감소시킬 수 있으며, 형성된 산화물 반도체 박막의 결정성을 더욱 향상시킬 수 있음을 확인하였다.
4. 산화물 반도체 박막의 산소 결핍 농도 분석
제조예 2(x=1) 및 비교예 1(x=0)에서 제조된 산화물 반도체 전구체 용액을 각각 2개의 큐벳 용기에 담은 후, 4개의 큐벳 내의 산화물 반도체 전구체 용액을 Si/SiO2 기판 상에 스핀 코팅하여 박막을 제조한 후, 일부는 심자외선 처리 없이 200 ℃에서 열처리만 수행하였으며, 일부는 심자외선 처리도 함께 수행하였다.
제조된 박막에 대하여 X선 광전자 분광분석(XPS)을 수행하여 그 결과를 도 9 내지 도 11에 나타내었다.
도 9는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소의 결합에너지를 나타내는 그래프 및 이미지이다.
도 10은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소의 결합 분율을 나타내는 그래프이다.
도 11은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 심자외선 조사 유무에 따른, 박막 내의 산화물 프레임(frame) 형성에 참여하는 산소 공공(oxygen vacancy)의 결합 분율을 나타내는 그래프이다.
도 9 및 도 10에 나타낸 바와 같이, 심자외선을 처리하지 않은 박막의 경우, M-O-M 결합에 참여하는 산소의 비율과 M-OH 결합에 참여하는 산소의 비율이 큰 차이를 보이지 않았으나, 심자외선을 처리한 박막의 경우, M-O-M 결합에 참여하는 산소의 비율이 증가하고 보다 향상된 효율의 축합반응을 통해 M-OH 결합에 참여하는 산소의 비율이 감소하였음을 확인하였다.
또한, 도 9 및 도 11에 나타낸 바와 같이, 심자외선을 처리하지 않은 박막의 경우, 질산이온 함량 증가에 따라 산소 공공이 증가하였으나, 심자외선을 처리한 박막의 경우 질산이온 함량 증가에 따라 산화력이 높은 다량의 HONO의 양이 증가하여 금속 이온을 산화시키고, 이에 따라 산소 공공의 비율을 감소시키는 현상이 나타남을 확인하였다.
따라서, 본 발명에 따른 질산암모늄 첨가제 및 심자외선 처리를 통하여 산화물 반도체 박막 내에서 M-O-M 결합에 참여하는 산소 비율이 증가하고, 산소 공공의 비율은 감소함으로써 박막 균일도가 향상됨을 알 수 있다.
<제조예 5-8 : TFT 소자의 제조>
기판 상에 게이트 전극을 증착하고, 상기 게이트 전극 상에 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 제조예 1-4에서 제조된 결정화된 산화물 반도체층을 형성하였다. 이후, 상기 결정화된 산화물 반도체층 상에 포토리소그라피 방법을 사용하여 식각함으로써 패턴된 산화물 반도체층을 형성하였다. 구체적으로 포토레지스트(PR)를 상기 산화물 반도체 박막 상에 코팅한 후, 마스크를 사용하여 노광, 현산, 에칭, 및 PR 제거의 공정을 순차적으로 수행함으로써 패턴된 산화물 반도체층을 형성하였다. 상기 산화물 반도체층 상에 소스 전극 및 드레인 전극을 열증착하여 TFT(박막 트랜지스터) 소자를 제조하였다.
<비교예 2>
산화물 반도체 박막으로서 비교예 1에서 제조된 산화물 반도체 박막을 사용한 것을 제외하고는 제조예 5와 동일한 방법으로 TFT 소자를 제조하였다.
<소자 성능 분석>
제조예 6 및 비교예 2에서 제조된 TFT 소자 성능을 측정하여 도 12 내지 16에 나타내었다.
도 12는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 박막 형성 후 심자외선 조사 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 하부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 13은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무 및 박막 형성 후 심자외선 조사 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 상부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 14는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 유무에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 스트레스 시간에 따른 문턱 전압의 변화를 나타내는 그래프이다.
도 15는 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 하부 전극에 대한 드레인-소스 전류를 나타내는 그래프이다.
도 16은 본 발명의 일 실험예에 따른 산화물 반도체 전구체 용액 내의 질산암모늄 첨가제의 농도에 따른, 산화물 반도체 박막을 포함하는 TFT 소자의 성능 특성을 나타내는 그래프이다.
도 12 및 도 13에 나타낸 바와 같이, 심자외선을 처리하지 않은 산화물 반도체 박막을 포함하는 TFT 소자는 박막 내의 질산이온 함량과 상관없이 동일한 전압-전류 특성을 나타내는 것으로 나타났으나, 심자외선을 처리한 산화물 반도체 박막을 포함하는 TFT 소자는 심자외선에 의한 산화물 반도체 박막의 결정화로 인해 전자 도핑을 유도하여 하부 전극 및 상부 전극의 전압에 따른 전자의 이동이 증가하여 드레인-소스에 흐르는 전류의 절대값이 증가하였으며, 특히 질산암모늄의 첨가에 의해 질산이온의 함량이 높은 경우 전류의 절대값이 더욱 증가하여 TFT 소자의 전기적 성능이 향상됨을 확인하였다.
또한, 도 14에 나타낸 바와 같이, TFT 소자의 게이트(gate)에 동일한 바이어스(bias)를 장기간 가함으로 바이어스 스트레스 테스트를 진행한 결과, 산화물 반도체의 결정화를 통해 문턱 전압(threshold voltage) 이동 현상이 줄어들어 소자의 바이어스 신뢰성이 향상되었음을 확인하였다.
또한, 도 15 및 도 16에 나타낸 바와 같이, 첨가된 질산암모늄 농도 조절을 통해 질산이온 함량에 따라 전자 도핑 현상이 증가하는 것을 확인하였고, 상기 질산암모늄이 용액 내에서 포화되기 전 단계인 x=1.5까지는 TFT 소자의 전기적 특성 파라미터(예컨대, 이동도(mobility), 문턱 전압(threshold voltage), 문턱 전압 이하 스윙(substhreshold swing), 온-오프 전류비(on/off current ratio) 등)가 향상되는 경향을 갖는 것을 확인하였다.
따라서, 본 발명에 따라 질산암모늄 첨가 및 심자외선 처리를 통하여 결정화 된 산화물 반도체 박막을 포함하는 TFT 소자는 종래 방법에 의해 결정화된 산화물 반도체 박막을 포함하는 TFT 소자에 비하여 소자 특성이 유의미적으로 향상되는 것을 알 수 있으며, 이때 첨가되는 상기 질산암모늄의 농도는 [질산암모늄]/[금속 산화물 전구체]의 몰비(x)가 1.5 이하가 되도록 하는 것이 바람직함을 알 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 기판 13: 게이트 전극
15: 게이트 절연막 20: 산화물 반도체층
30a: 소스 전극 30b: 드레인 전극

Claims (14)

  1. 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 제조하는 단계(S10);
    기판 상에 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하는 단계(S20); 및
    상기 기판 상에 코팅된 산화물 반도체 박막에 심자외선을 조사하여 상기 산화물 반도체 박막을 결정화시킴으로써, 결정화된 산화물 반도체층을 형성하는 단계(S30)를 포함하는, 산화물 반도체층의 저온 결정화 방법.
  2. 제1항에 있어서,
    상기 금속 산화물 전구체는 인듐 아세테이트 (indium acetate), 인듐 아세테이트 하이드레이트 (indium acetate hydrate), 인듐 아세틸아세토네이트 (indium acetylacetonate), 인듐 부톡사이드 (indium butoxide), 인듐 클로라이드 (indium chloride), 인듐 클로라이드 하이드레이트 (indium chloride hydrate), 인듐 클로라이드 테트라하이드레이트 (indium chloride tetrahydrate), 인듐 플로라이드 (indium fluoride), 인듐 하이드록사이드 (indium hydroxide), 인듐 아이오다이드 (indium iodide), 인듐 나이트레이트 (indium nitrate), 인듐 나이트레이트 하이드레이트 (indium nitrate hydrate), 인듐 설페이트 (indium sulfate), 인듐 설페이트 하이드레이트 (indium sulfate hydrate), 인듐 옥사이드 (indium oxide), 갈륨 아세틸아세토네이트 (gallium acetylacetonate), 갈륨 클로라이드 (gallium chloride), 갈륨 플로라이드 (gallium fluoride), 갈륨 나이트레이트 하이드레이트 (gallium nitrate hydrate), 갈륨 옥사이드 (gallium oxide), 갈륨 설페이트 (gallium sulfate), 갈륨 설페이트 하이드레이트 (gallium sulfate hydrate), 징크 아세테이트 (zinc acetate), 징크 아세테이트 다이하이드레이트 (zinc acetate dihydrate), 징크 아세틸아세토네이트 하이드레이트 (zinc acetylacetonate hydrate), 징크 클로라이드 (zinc chloride), 징크 플로라이드 (zinc fluoride), 틴 아세테이트 (tin acetate), 틴 아세틸아세토네이트 (tin acetylacetonate), 틴 부톡사이드 (tin tert-butoxide), 틴 클로라이드 (tin chloride), 틴 클로라이드 다이하이드레이트 (tin chloride dihydrate), 틴 클로라이드 펜타하이드레이트 (tin chloride pentahydrate), 틴 플로라이드 (tin fluoride), 틴 아이오다이드 (tin iodide), 틴 옥사이드 (tin oxide), 틴 설페이트 (tin sulfate), 알루미늄 아세테이트 (aluminium acetate), 알루미늄 아세틸아세토네이트 (aluminium acetylacetonate), 알루미늄 부톡사이드 (aluminium tert-butoxide), 알루미늄 클로라이드 (aluminium chloride), 알루미늄 클로라이드 하이드레이트 (aluminium chloride hydrate), 알루미늄 클로라이드 헥사하이드레이트 (aluminium chloride hexahydrate), 알루미늄 에톡사이드 (aluminium ethoxide), 알루미늄 플로라이드 (aluminium fluoride), 알루미늄 하이드록사이드 (aluminium hydroxide), 알루미늄 아이오다이드 (aluminium iodide), 알루미늄 이소프로폭사이드 (aluminium isopropoxide), 알루미늄 락테이트 (aluminium lactate), 알루미늄 나이트레이트 모노하이드레이트 (aluminium nitrate monohydrate) 및 알루미늄 포스페이트 (aluminium phosphate)로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  3. 제1항에 있어서,
    상기 산화물 반도체층은 인듐 나이트레이트 전구체로부터 제조되는 In2O3 반도체를 포함하는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  4. 제1항에 있어서,
    상기 산화물 반도체 전구체 용액은 금속 산화물 전구체가 0.01 ~ 0.99 M이 포함되도록 제조되는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  5. 제1항에 있어서,
    상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가되는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  6. 제1항에 있어서,
    상기 코팅은 스핀 코팅, 딥 코팅, 바 코팅, 스크린 프린팅(screen printing), 슬라이드 코팅, 롤 코팅, 슬릿 코팅, 스프레이 코팅, 침지(dipping), 딥 펜(dip-pen), 잉크젯 인쇄(inkjet printing), 임프린팅(imprinting) 및 나노 디스펜싱 방법으로 이루어지는 군으로부터 적어도 어느 하나의 방법을 사용하는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  7. 제1항에 있어서,
    상기 코팅 후에 200 ℃ 이하의 저온에서 가열하여 용매를 제거하는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  8. 제1항에 있어서,
    상기 심자외선 처리는 200 ℃ 이하의 온도에서 수행되는 것을 특징으로 하는, 산화물 반도체층의 저온 결정화 방법.
  9. 제1항에 따른 방법으로 결정화된 산화물 반도체층;
    상기 산화물 반도체층 하부에 위치한 게이트 절연막;
    상기 게이트 절연막 하부에 상기 산화물 반도체층과 중첩하는 게이트 전극; 및
    상기 산화물 반도체층 상의 양측에 각각 접한 소스 전극 및 드레인 전극을 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서,
    상기 결정화된 산화물 반도체층은 (222)면 뿐만 아니라, (112)면, (004)면 배향에 대해서도 결정이 형성된 In2O3 반도체층인 것을 특징으로 하는 반도체 장치.
  11. 제8항에 있어서,
    상기 반도체 장치는 박막 트랜지스터인 것을 특징으로 하는 반도체 장치.
  12. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 상기 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에, 금속 산화물 전구체 및 질산암모늄 첨가제를 포함하는 산화물 반도체 전구체 용액을 코팅하여 박막을 형성하고, 심자외선을 조사하여 산화물 반도체 박막을 결정화시킴으로써 결정화된 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층을 식각하여 상기 게이트 전극과 중첩하는 단계; 및
    상기 산화물 반도체층 상에 소스 전극과 드레인 전극을 증착시키는 단계를 포함하는, 반도체 장치의 제조방법.
  13. 제12항에 있어서,
    상기 질산암모늄 첨가제는 금속 산화물 전구체의 몰농도를 기준으로 1.5 몰비 이하로 첨가되는 것을 특징으로 하는, 반도체 장치의 제조방법.
  14. 제12항에 있어서,
    상기 산화물 반도체층을 형성하는 단계는,
    상기 기판 상에 코팅된 산화물 반도체 박막을 가열함으로써, 용매를 제거한 후 심자외선을 조사하는 단계를 포함하는, 반도체 장치의 제조방법.
KR1020220019900A 2022-02-16 2022-02-16 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법 KR20230123128A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220019900A KR20230123128A (ko) 2022-02-16 2022-02-16 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220019900A KR20230123128A (ko) 2022-02-16 2022-02-16 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20230123128A true KR20230123128A (ko) 2023-08-23

Family

ID=87848997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220019900A KR20230123128A (ko) 2022-02-16 2022-02-16 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20230123128A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100979A (ja) 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2011146697A (ja) 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100979A (ja) 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2011146697A (ja) 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
US8202365B2 (en) Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7470575B2 (en) Process for fabricating semiconductor device
KR100389485B1 (ko) 반도체 장치 제조 방법 및 반도체 장치 제작 방법
KR0169508B1 (ko) 반도체 제조 공정
US6184068B1 (en) Process for fabricating semiconductor device
US6168980B1 (en) Semiconductor device and method for forming the same
JP4258536B2 (ja) 結晶化金属酸化物薄膜の製造方法
JPH08139019A (ja) 半導体装置の作製方法
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
KR100433359B1 (ko) 반도체 장치 제조 방법
KR101992480B1 (ko) 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체
KR20230123128A (ko) 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법
US20030168004A1 (en) Manufacturing apparatus of an insulation film
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP4001906B2 (ja) 半導体装置の作製方法
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JP6918511B2 (ja) 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
WO2017150617A1 (ja) 半導体－絶縁体可逆変化薄膜及びその製造方法
KR20140006575A (ko) 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품
JP7217626B2 (ja) 塗布型金属酸化物膜の製造方法
JP3973960B2 (ja) 半導体装置の作製方法
JP2001068682A (ja) 半導体装置の作製方法
JP2008166801A (ja) 多結晶シリコンの製造方法
JP2023136042A (ja) 塗布型金属酸化物前駆体溶液、金属酸化物薄膜、薄膜トランジスタ、及び金属酸化物薄膜の製造方法
JP3560929B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
E601 Decision to refuse application