JPH08139019A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH08139019A
JPH08139019A JP7132900A JP13290095A JPH08139019A JP H08139019 A JPH08139019 A JP H08139019A JP 7132900 A JP7132900 A JP 7132900A JP 13290095 A JP13290095 A JP 13290095A JP H08139019 A JPH08139019 A JP H08139019A
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
region
layer
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7132900A
Other languages
English (en)
Other versions
JP4083821B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Naoto Kusumoto
直人 楠本
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13290095A priority Critical patent/JP4083821B2/ja
Priority to TW084109367A priority patent/TW350143B/zh
Priority to US08/525,219 priority patent/US5923968A/en
Priority to KR1019950030392A priority patent/KR100333154B1/ko
Priority to CNB011374330A priority patent/CN1244161C/zh
Priority to CN95117780A priority patent/CN1088255C/zh
Priority to CNB200410097810XA priority patent/CN1320598C/zh
Publication of JPH08139019A publication Critical patent/JPH08139019A/ja
Priority to KR1020000047192A priority patent/KR100326888B1/ko
Application granted granted Critical
Publication of JP4083821B2 publication Critical patent/JP4083821B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 単結晶ウエハーを用いたトランジスタと同等
の特性を有する薄膜トランジタを得る。 【構成】 非晶質珪素膜１０３に接して、珪素の結晶化
を助長する金属元素を含有した溶液を塗布し、さらに加
熱処理を加えることにより、シリサイド層１０５を形成
する。そしてパターニングを施すことにより、結晶成長
の核となる領域１０６と１０７を形成し、加熱した状態
でレーザー光を照射することによって、１０６と１０７
の層を結晶核として１０８や１０７で示されるような結
晶成長を行わせる。こうして、単結晶結晶と見なせるモ
ノドメイン領域１０９と１１１の領域を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、結晶
性を有する薄膜半導体を用いた半導体装置の作製方法に
関する。特に薄膜トランジスタの作製方法に関する。
【０００２】
【従来の技術】近年、ガラスや石英基板上に形成された
薄膜半導体を用いたトランジスタ（薄膜トランジスタや
ＴＦＴと称される）が注目されている。これは、ガラス
基板や石英基板の表面に数百〜数千Åの厚さを有する薄
膜半導体を形成し、この薄膜半導体を用いてトランジス
タ（絶縁ゲイト型電界効果トランジスタ）を形成する技
術である。
【０００３】薄膜トランジスタの応用範囲としては、ア
クティブマトリクス型の液晶表示装置が知られている。
これは、マトリクス状に配置された数十万以上の画素の
それぞれにスイッチング素子として薄膜トランジスタを
配置し、微細で高速度の表示を行わすものである。
【０００４】このようなアクティブマトリクス型の液晶
表示装置に利用される薄膜トランジスタとしては、非晶
質珪素（アモルファスシリコン）薄膜を用いたものが実
用化されている。
【０００５】しかしながら、非晶質珪素薄膜を用いた薄
膜トランジスタは、その特性が低いという問題がある。
例えば、アクティブマトリクス型の液晶表示装置の表示
機能としてより高い機能を求めようとする場合、非晶質
珪素膜を用いた薄膜トランジスタでは、その特性が低す
ぎる。
【０００６】また、画素のスイッチングのみではなく、
周辺駆動回路をも薄膜トランジスタで構成することで、
一枚の基板の上に集積化した一体型の液晶表示システム
を構成することが提案されているが、非晶質珪素薄膜を
用いた薄膜トランジスタでは、その動作速度の低さから
周辺駆動回路を構成することができない。特に非晶質珪
素薄膜を用いた薄膜トランジスタでは、Ｐチャネル型を
実用化することが困難であるので（特性が低過ぎ実用に
ならない）ＣＭＯＳ回路が構成できないという基本的な
問題がある。
【０００７】さらに、画像データ等を処理または記憶す
るための集積回路等をも画素領域や周辺駆動回路と同一
の基板上に集積化する技術も提案されているが、非晶質
珪素薄膜を用いた薄膜トランジスタでは、その特性の低
さから画像データを処理できるような集積回路を構成す
ることができない。
【０００８】一方、非晶質珪素薄膜を用いた薄膜トラン
ジスタを大きく上回る特性を有する薄膜トランジスタと
して、結晶性珪素膜を用いて薄膜トランジスタを構成す
る技術が知られている。この技術は、非晶質珪素膜の形
成後に加熱処理やレーザー光の照射を行うことにより、
非晶質珪素膜を結晶性珪素膜に変成する技術を利用した
ものである。非晶質珪素膜を結晶化させることによって
得られる結晶性珪素膜は、一般に多結晶構造あるいは微
結晶構造を有している。
【０００９】結晶性珪素膜を用いて薄膜トランジスタを
構成した場合、非晶質珪素膜を用いた場合に比較して、
はるかに高い特性を得ることができる。例えば、薄膜ト
ランジスタの特性を評価する一つの指標である移動度で
見た場合、非晶質珪素膜を用いた薄膜トランジスタでは
移動度が１〜２ｃｍ2 ／Ｖｓ以下（Ｎチャネル型の場
合）であるが、結晶性珪素膜を用いた薄膜トランジスタ
では、Ｎチャネル型で１００ｃｍ2 ／Ｖｓ程度以上、Ｐ
チャネル型で５０ｃｍ2 ／Ｖｓ程度以上のものを得るこ
とができる。
【００１０】しかしながら、非晶質珪素膜を結晶化する
ことによって得られた結晶性珪素膜は、多結晶構造を有
しており、結晶粒界に起因する数々の問題があった。例
えば、結晶粒界を経由して移動してしまうキャリアが存
在するために、薄膜トランジスタの耐圧が大きく制限さ
れてしまうという問題である。また、高速動作を行わす
場合に特性の変化や劣化が起こりやすいという問題があ
る。また、結晶粒界を経由して移動してしまうキャリア
が存在するために、薄膜トランジスタがＯＦＦ時におけ
るオフ電流（漏れ電流）が多くなってしまうという問題
がある。
【００１１】またアクティブマトリクス型の液晶表示装
置をより集積化した形で構成しようとする場合、画素領
域のみでなく、周辺回路をも１枚のガラス基板上に形成
してしまうことが望まれる。このような場合、マトリク
ス状に数十万個配置された画素トランジスタを駆動する
ために、周辺回路に配置された薄膜トランジスタには大
電流を扱えることが要求される。
【００１２】大電流を取り扱うことのできる薄膜トラン
ジスタを得るには、チャネル幅を大きくした構造を採用
する必要がある。しかしながら、結晶性珪素膜を用いた
薄膜トランジスタでは、そのチャネル幅を広くしても耐
圧の問題から実用にならないという問題があった。また
しきい値の変動等が大きく、実用的ではないという問題
がある。
【００１３】また画像データを処理するための集積回路
を結晶性珪素膜を用いた薄膜トランジスタで構成しよう
としても、しきい値の変動や特性の経時変化の問題か
ら、実用的な集積回路（従来のＩＣの代わりに用いるこ
とができるような）を得ることができなかった。
【００１４】
【発明が解決しようとする課題】本明細書で開示する発
明は、結晶粒界の影響を受けない薄膜トランジスタを提
供することを目的とする。また、本明細書で開示する発
明の他の目的は、耐圧が高く大電流を扱うことのできる
薄膜トランジスタを提供することを目的とする。また、
本明細書で開示する発明の他の目的は、特性の劣化や変
動の無い薄膜トランジスタを提供することを目的とす
る。また、本明細書で開示する発明の他の目的は、単結
晶半導体を用いた場合と同様な特性を有する薄膜トラン
ジスタを提供することを目的とする。
【００１５】
【課題を解決するための手段】絶縁表面を有する基板上
に非晶質珪素膜を形成する工程と、前記非晶質珪素膜に
接して珪素の結晶化を助長する金属元素を接して保持さ
せる工程と、加熱処理を加え前記非晶質珪素膜の表面に
前記金属を含む層を形成する工程と、前記金属元素を含
む層をパターニングし結晶成長核となる層を形成する工
程と、前記結晶成長核となる層から結晶成長を行わせ前
記非晶質珪素膜中に実質的に結晶粒界の存在しない領域
を形成する工程と、前記結晶成長が行われた実質的に結
晶粒界が含まれない領域を用いて活性層を構成する工程
と、を有することを特徴とする。
【００１６】上記構成において、絶縁表面を有する基板
としては、ガラス基板、石英基板、絶縁膜が形成された
ガラス基板、絶縁膜が形成された石英基板、絶縁膜が形
成された半導体基板、絶縁膜が形成された導体基板を挙
げることができる。また３次元集積回路の構成におい
て、層間絶縁膜等が形成された絶縁表面を基板として用
いることができる。
【００１７】上記構成において、「非晶質珪素膜に接し
て珪素の結晶化を助長する金属元素を保持させる工程」
としては、図１（Ａ）に示す構成を挙げることができ
る。図１（Ａ）に示すのは、非晶質珪素膜１０３の表面
に珪素の結晶化を助長する金属元素であるニッケルを含
有した溶液（酢酸ニッケル塩溶液）１０４を塗布した状
態が示されている。
【００１８】この状態で珪素の結晶化を助長する金属元
素が非晶質珪素膜に接して保持された状態が実現され
る。ここでは、金属元素を含んだ溶液を用いる例を示し
たが、非晶質珪素膜の表面に金属元素を接して保持させ
る方法としては、金属元素の層または金属元素を含む層
を非晶質珪素膜上にＣＶＤ法やスパッタ法、さらには蒸
着法で形成する方法を採用してもよい。
【００１９】上記構成において「加熱処理を加え前記非
晶質珪素膜の表面に前記金属を含む層を形成する工程」
としては、図１（Ｂ）に示す工程を挙げることができ
る。この工程では、４００℃程度のベークを行うことに
より、１０５で示すニッケルと珪素とのシリサイド層を
形成する工程が示されている。
【００２０】また「前記金属元素を含む層をパターニン
グし結晶成長核となる層を形成する工程」としては、図
１（Ｃ）に示す工程を挙げることができる。この工程
は、シリサイド層１０５をパターニングすることによ
り、１０６と１０７で示される後の工程で結晶成長核と
なる層を形成する工程が示されている。
【００２１】「前記結晶成長核となる層から結晶成長を
行わせ前記非晶質珪素膜中に実質的に結晶粒界の存在し
ない領域を形成する工程」としては、図１（Ｄ）と図１
（Ｅ）に示す工程を示すことができる。図１（Ｄ）に示
すのは、４５０℃〜６００℃の温度で加熱しつつレーザ
ー光を照射することで、非晶質珪素膜上に選択的に形成
されたニッケルシリサイド層１０６、１０７を結晶核と
して、１０８で示されるような結晶成長を行わせ、１０
９や１１１で示されるような内部に結晶粒界の存在しな
いモノデメイン領域を形成する工程が示されている。
【００２２】本明細書で開示する発明においては、珪素
を結晶化するための金属元素として、Ｆｅ、Ｃｏ、Ｎ
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素を用いることが
できる。
【００２３】結晶成長を行わした結果得られる実質的に
結晶粒界の存在しない領域は、モノドメイン領域と称す
ることができる。
【００２４】またモノドメイン領域は、結晶粒界となる
点欠陥や面欠陥は有していないが、中和されるべき点欠
陥を有している。従って、点欠陥を中和するための水素
またはハロゲン水素が０．００１原子％〜５原子％の濃
度で含まれていることが重要となる。
【００２５】このモノデメイン領域には、珪素の結晶化
を助長する金属元素が、１×１０14〜１×１０19原子ｃ
ｍ-3の濃度で含まれていることが重要である。金属元素
の濃度がこの範囲以下であると、結晶化を助長する作用
が十分に得られず、必要とするモノドメイン領域が得る
ことが困難となってしまう。また金属元素の濃度がこの
範囲以上であると、得られるモノドメイン領域における
半導体特性が大きく損なわれてしまう。
【００２６】これらの濃度は、ＳＩＭＳ（２次イオン分
析方法）によって得られるデータに基づく最小値として
定義される。
【００２７】なお、ＳＩＭＳによって、金属元素の濃度
を１×１０16原子ｃｍ-3以下の濃度で計測することは、
現状では困難である。しかし、当該金属元素を導入する
際に利用する溶液中での当該金属元素の濃度から概算す
ることが可能である。即ち、溶液中の金属元素の濃度
と、ＳＩＭＳで計測される最終的に珪素膜中に残留する
金属元素濃度との関係より、ＳＩＭＳで計測されない濃
度を概算することができる。
【００２８】結晶化助長用の金属元素を用いて固相結晶
化を行うに当たり、金属元素を導入する方法として、大
別して２つの方法がある。
【００２９】その一つは、金属元素を、スパッタ法、電
子ビーム蒸着法等の「物理的形成」を用いて、極薄い膜
として非晶質珪素膜の表面（または非晶質珪素膜の下地
膜の表面に）に成膜する方法である。これらの方法は、
非晶質珪素膜に接して、当該金属元素の膜を形成するこ
とによって、非晶質珪素膜中に当該金属元素を導入する
ものである。
【００３０】この方法を用いた場合、膜中に導入される
当該金属元素の濃度を精密に制御することが困難である
という問題がある。
【００３１】また、導入量を制限するために、その膜厚
を数十Å程度以下の極薄い薄膜として形成する場合、完
全な膜状として形成することが困難となる問題がある。
【００３２】このような場合、金属元素の膜が島状に被
形成面上に形成されることとなる。すなわち、不均質層
（discontinuous layer)が形成されることとなる。この
問題を解決するには、例えば分子エピタキシー法（ＭＢ
Ｅ法）等を用いることにより、解決することができる。
しかし、それは限られた面積において実現されるに過ぎ
ないのが現状である。
【００３３】上記のような不均一層からを形成した後に
結晶化を行わした場合、この不均一層を形成する島状の
領域のそれぞれが、結晶化の核（nuclious) となり結晶
化が進行する。
【００３４】このような状況からの結晶化が進行した結
晶性珪素膜を注意深く観察すると、非晶質成分が非常に
多く残ってしまう。このことは、光学顕微鏡や電子顕微
鏡写真での観察、さらにはラマン分光法による計測によ
って確認することができる。また、金属成分が部分的に
凝集して存在してしまっていることも確認されている。
これは、結晶の核となった金属成分が核の領域にそのま
ま残ってしまうためであると考えられる。
【００３５】この金属成分が部分的に凝集して存在して
いる領域は、結晶化した半導体領域中では、電子および
ホールの再結合中心として働く。このような再結合中心
は、例えば薄膜トランジスタのリーク電流の増加とい
う、極めて悪質な特性の要因となる。
【００３６】一方、珪素の結晶化を助長する金属元素を
含む溶液を用いる方法がある。この方法は、溶液中に当
該金属元素を含ませ、その溶液を非晶質珪素膜の表面や
非晶質珪素膜が形成される下地膜の表面にスピンコート
法等により、塗布するのである。
【００３７】このような溶液としては、用いる金属元素
によって、幾つかの種類のものを用いることができる。
代表的には、溶液の形態を有する金属化合物を用いるこ
とができる。以下に、この溶液を用いる方法に利用でき
る金属化合物の例を示す。
【００３８】（１）金属元素としてＮｉを利用する場合 ニッケル化合物として、臭化ニッケル、酢酸ニッケル、
蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッ
ケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、酸
化ニッケル、水酸化ニッケル、ニッケルアセチルアセト
ネート、４−シクロへキシル酪酸ニッケル、２−エチル
ヘキサン酸ニッケルから選ばれた、少なくとも１種類を
用いることができる。また、Ｎｉを、無極性溶媒であ
る、ベンゼン、トルエンキシレン、四塩化炭素、クロロ
ホルム、エーテル、トリクロロエチレン、フロンから選
ばれた少なくとも１つと、混合してもよい。
【００３９】（２）触媒元素としてＦｅ（鉄）を用いる
場合 鉄塩として知られている材料、例えば臭化第１鉄（Ｆｅ
Ｂｒ2 ６Ｈ2 Ｏ）、臭化第２鉄（ＦｅＢｒ3 ６Ｈ2
Ｏ）、酢酸第２鉄（Ｆｅ（Ｃ2 Ｈ3 Ｏ2)3xＨ2 Ｏ）、塩
化第１鉄（ＦｅＣｌ2 ４Ｈ2 Ｏ）、塩化第２鉄（ＦｅＣ
ｌ3 ６Ｈ2 Ｏ）、フッ化第２鉄（ＦｅＦ3 ３Ｈ2 Ｏ）、
硝酸第２鉄（Ｆｅ（ＮＯ3)3 ９Ｈ2 Ｏ）、リン酸第１鉄
（Ｆｅ3 （ＰＯ4)2 ８Ｈ2 Ｏ）、リン酸第２鉄（ＦｅＰ
Ｏ4 ２Ｈ2 Ｏ）から選ばれたものを用いることができ
る。
【００４０】（３）触媒元素としてＣｏ（コバルト）を
用いる場合 その化合物としてコバルト塩として知られている材料、
例えば臭化コバルト（ＣｏＢｒ６Ｈ2 Ｏ）、酢酸コバル
ト（Ｃｏ（Ｃ2 Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化コバルト
（ＣｏＣｌ2 ６Ｈ2 Ｏ）、フッ化コバルト（ＣｏＦ2 x
Ｈ2 Ｏ）、硝酸コバルト（Ｃｏ（Ｎｏ3)2 ６Ｈ2 Ｏ）か
ら選ばれたものを用いることができる。
【００４１】（４）触媒元素としてＲｕ（ルテニウム）
を用いる場合 その化合物としてルテニウム塩として知られている材
料、例えば塩化ルテニウム（ＲｕＣｌ3 Ｈ2 Ｏ）を用い
ることができる。
【００４２】（５）触媒元素してＲｈ（ロジウム）を用
いる場合 その化合物としてロジウム塩として知られている材料、
例えば塩化ロジウム（ＲｈＣｌ3 ３Ｈ2 Ｏ）を用いるこ
とができる。
【００４３】（６）触媒元素としてＰｄ（パラジウム）
を用いる場合 その化合物としてパラジウム塩として知られている材
料、例えば塩化パラジウム（ＰｄＣｌ2 ２Ｈ2 Ｏ）を用
いることができる。
【００４４】（７）触媒元素としてＯｓ（オスニウム）
を用いる場合 その化合物としてオスニウム塩として知られている材
料、例えば塩化オスニウム（ＯｓＣｌ3 ）を用いること
ができる。
【００４５】（８）触媒元素としてＩｒ（イリジウム）
を用いる場合 その化合物としてイリジウム塩として知られている材
料、例えば三塩化イリジウム（ＩｒＣｌ3 ３Ｈ2 Ｏ）、
四塩化イリジウム（ＩｒＣｌ4 ）から選ばれた材料を用
いることができる。
【００４６】（９）触媒元素としてＰｔ（白金）を用い
る場合 その化合物として白金塩として知られている材料、例え
ば塩化第二白金（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用いることが
できる。
【００４７】（１０）触媒元素としてＣｕ（銅）を用い
る場合 その化合物として酢酸第二銅（Ｃｕ（ＣＨ3 ＣＯＯ）
2 ）、塩化第二銅（ＣｕＣｌ2 ２Ｈ2 Ｏ）、硝酸第二銅
（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）から選ばれた材料を用いる
ことができる。
【００４８】（１１）触媒元素として金を用いる場合 その化合物として三塩化金（ＡｕＣｌ3 xＨ2 Ｏ）、塩
化金塩（ＡｕＨＣｌ4４Ｈ2 Ｏ）、テトラクロロ金ナト
リウム（ＡｕＮａＣｌ4 ２Ｈ2 Ｏ）から選ばれた材料を
用いることができる。
【００４９】これらは、溶液中では十分にそれぞれを単
分子に分散させることができる。この溶液を、触媒が添
加される被形成面上に滴下し、５０〜５００回転／分
（ＲＰＭ）の回転速度で回転させてスピンコートする
と、この溶液を被形成面全体に広げることができる。
【００５０】この時、シリコン半導体の被形成表面との
均一な濡れ性を助長させるため、シリコン半導体表面に
５〜１００Åの厚さの酸化珪素膜を形成しておくと、液
体の表面張力によって、溶液が被形成面上に斑状に点在
してしまうことを十分に防ぐことができる。
【００５１】また、液体に海面活性剤を添加すると、酸
化珪素膜のないシリコン半導体上でも均一な濡れのよい
状態を呈することができる。
【００５２】この溶液を用いた方法は、被形成面上に当
該金属元素を含んだ有機金属化合物を膜を形成する方法
ということができる。
【００５３】珪素の結晶化を助長する金属元素を酸化膜
を通じて半導体中へ原子状に拡散させることができる。
そして、結晶核（粒状）を積極的に作らずに拡散させ、
全体を均一に結晶化をさせることができる。この結果、
部分的に金属元素が集中したり、非晶質成分が多く残存
したりすることのないものとすることができる。
【００５４】また、有機金属化合物を均一にコートし、
それに対し、オゾン（酸素中での紫外線（ＵＶ）の照射
による）処理をしてもよい。この場合、金属の酸化膜が
形成され、この金属酸化膜から結晶化が進行することな
る。かくすると、有機物は酸化して、炭酸ガスとして気
化除去できるため、さらに均一な固相成長をさせること
ができる。
【００５５】また、溶液をスピンコートする際に、低速
回転のみでスピンコートをすると、その表面に存在する
溶液中の金属成分は、固相成長にとって必要以上の量が
半導体膜上に供給されやすい。このため、この低速回転
の後、１０００〜１００００回転／分、代表的には２０
００〜５０００回転／分で基板を回転させる。すると、
過剰な有機金属はすべて基板表面の外に吹き飛ばされ、
適性な量の金属成分を供給することができる。
【００５６】導入される金属成分の量を制御するには、
溶液中の金属元素の濃度を制御すればよい。この方法
は、最終的に珪素膜中に導入される当該金属元素の濃度
を正確に制御できるので、非常に有用である。
【００５７】このような溶液を用いて当該金属元素を導
入する方法は、半導体表面（またはその下地膜の表面）
上に結晶化のための金属粒子による島状の領域を作らず
に、均一な層（continuous layer) を形成させることが
できる。
【００５８】そして、加熱やレーザー光の照射による結
晶化工程において、一様で緻密な結晶成長を行うことが
できる。
【００５９】ここでは、溶液を用いる例を示したが、溶
液を用いる場合と同様な効果を得ることができる方法と
して、金属化合物、特に有機金属化合物の気体をＣＶＤ
法で被形成面上に形成する方法もある。
【００６０】このような溶液を用いた方法は、化学的な
形成方法であるといえる。また、前述のスパッタ法等に
よる形成方法は、物理的形成方法であるといえる。そし
て、物理的形成方法が、金属核を用いた不均一な「非等
方結晶成長方法」ということができるが、化学的形成方
法は、均一な金属触媒を用いた「等方性成長」の均一な
結晶成長ということができる。
【００６１】
【実施例】
〔実施例１〕本実施例は、絶縁表面を有する基板上に非
晶質珪素膜を形成し、さらにこの非晶質珪素膜の表面に
珪素の結晶化を助長する金属元素を含む層を選択的に形
成し、さらにこの金属元素を含む層を結晶核として結晶
成長を行わすことにより、選択的にモノドメイン領域を
形成する技術に関する。
【００６２】図１に本実施例の作製工程を示す。まずガ
ラス基板１０１上に下地膜１０２として酸化珪素膜を３
０００Åの厚さにスパッタ法によって成膜する。この下
地膜１０２は、ガラス基板１０１側からアルカリイオン
や不純物が拡散しないようするするためのバリア層とし
て機能する。この下地膜としては、絶縁膜であって、バ
リア効果のある材料であれば用いることができる。例え
ば窒化珪素膜を用いることができる。
【００６３】下地膜１０２を形成したら、非晶質珪素膜
１０３をプラズマＣＶＤ法または減圧熱ＣＶＤ法によっ
て、５００Åの厚さに成膜する。この非晶質珪素膜に
は、後の工程でモノドメイン領域が形成される。
【００６４】次に珪素の結晶化を助長する金属元素であ
るニッケルを含有した溶液１０４をスピナー１００を用
いて塗布（スピンコート）する。ニッケル元素の導入量
（添加量）は、溶液１０４中のニッケル濃度を制御する
ことで調整することができる。このニッケル元素の導入
を制御することで、最終的にモノドメイン領域に残留す
るニッケルの濃度を制御することができる。ここでは、
ニッケルを含有した溶液１０３として、ニッケル酢酸塩
溶液を用いる。このようにして、非晶質珪素膜１０３の
表面全体にニッケルが導入された状態、言い換えるなら
ば、非晶質珪素膜１０３の表面全体に接してニッケルが
存在している状態を実現する。（図１（Ａ））
【００６５】ここでは、ニッケルの導入方法として、溶
液を用いる方法を示したが、スパッタ法やＣＶＤ法また
は蒸着法によって、非晶質珪素膜１０３の表面にニッケ
ルの層またはニッケルを含有した層を形成するのでもよ
い。
【００６６】次に３００℃〜５００℃、ここでは４００
℃の温度で１時間の加熱処理を施すことにより、非晶質
珪素膜１０３の表面にニッケルシリサイドの層１０５を
形成する。（図１（Ｂ））
【００６７】次にニッケルシリサイドの層１０５をパタ
ーニングして、非晶質珪素膜１０３中にモノドメイン領
域を形成するための結晶核となる層１０６と１０７とを
形成する。（図１（Ｃ））
【００６８】次に試料を４５０℃〜６００℃（この温度
の上限は基板の耐熱温度によって決まる）の温度に加熱
した状態でレーザー光の照射を行う。この工程におい
て、結晶成長の核となる層１０６、１０７から結晶成長
が１０８で示されるように行われる。（図１（Ｄ））
【００６９】こうして、図１（Ｅ）に示されるような単
結晶とみなせるモノドメイン領域１０９、１１１を得
る。図１（Ｅ）において、１１０で示されるのは、非晶
質領域として残存した領域である。
【００７０】〔実施例２〕本実施例は、実施例１に示し
たモノドメイン領域の形成方法を応用して、Ｎチャネル
型とＰチャネル型の一対の薄膜トランジスタを形成する
例に関する。本実施例では、一対の薄膜トランジスタを
ガラス基板上に形成する例を示すが、同様な作製方法に
より、複数の薄膜トランジスタを形成することが可能で
ある。
【００７１】まず、下地膜３０２として酸化珪素膜が３
０００Åの厚さに成膜されたガラス基板３０１上に実施
例１に示した方法により、モノドメイン領域３０３と３
０５を有する状態を得る。（図２（Ａ））
【００７２】次にパターニングを施すことにより、２つ
の薄膜トランジスタの活性層３０６と３０７とを形成す
る。図において、３０６で示される活性層がＮチャネル
型を有する薄膜トランジスタの活性層であり、３０７で
示される活性層がＰチャネル型を有する薄膜トランジス
タの活性層である。（図２（Ｂ））
【００７３】ここでは、活性層の全体がモノドメイン領
域内に形成されるようにするが、少なくともチャネル形
成領域がモノドメイン領域内に形成されるようにする必
要がある。
【００７４】次にスカンジウムを含有したアルミニウム
を主成分とする層を６０００Åの厚さに成膜し、パター
ニングを施すことにより、ゲイト電極３０９と３１０と
を形成する。さらに電解溶液中において、ゲイト電極３
０９と３１０とを陽極として陽極酸化を行うことによ
り、酸化物層３１１と３１２とを形成する。酸化物層３
１１と３１２の厚さは２０００Å程度の厚さとする。こ
の酸化物層３１１と３１１２の厚さで後の不純物イオン
の注入工程において、オフセット領域を形成することが
できる。
【００７５】さらに不純物イオンの注入を行う。この工
程は、まず右側の薄膜トランジスタの領域をレジストで
マスクして、リンイオンの注入を行い。さらに左側の薄
膜トランジスタの領域をマスクしてボロンイオンの注入
を行う。こうしてＮチャネル型の薄膜トランジスタのソ
ース領域３１３、チャネル形成領域３１５、ドレイン領
域３１６が自己整合的に形成される。また３１４がオフ
セット領域としてやはり自己整合的に形成される。また
Ｐチャネル型の薄膜トランジスタのソース領域３１７、
チャネル形成領域３１９、ドレイン領域３１９が自己整
合的に形成される。また３１８がオフセット領域として
やはり自己整合的に形成される。（図２（Ｃ））
【００７６】さらにレーザー光または強光の照射を行う
ことにより、不純物イオンの注入時における活性層の損
傷のアニールと注入された不純物イオンの活性化とを行
う。この工程は、試料を４５０℃〜６００℃の温度で加
熱した状態で行うことが効果的である。
【００７７】次に層間絶縁膜として酸化珪素膜３２０を
プラズマＣＶＤ法で６０００Åの厚さに形成し、コンタ
クトホールの形成後にアルミニウムを用いてＮチャネル
型薄膜トランジスタのソース電極３２１とドレイン電極
３２２、Ｐチャネル型の薄膜トランジスタのソース電極
３２３とドレイン電極３２４とを形成する。さらに３５
０℃の水素雰囲気中において、加熱処理を行うことによ
り、Ｎチャネル型の薄膜トランジスタとＰチャネル型の
薄膜トランジスタとを完成させる。（図２（Ｄ））
【００７８】本実施例に示した薄膜トランジスタは、各
薄膜トランジスタの活性層を単結晶と見なせる領域、即
ちモノドメイン領域を用いて構成してあるので、しきい
値の変動や特性の経時変化といった問題がないものとす
ることができる。また、本実施例で示した薄膜トランジ
スタは、高速動作が可能であるので、各種薄膜集積回路
を構成することが可能となる。
【００７９】〔実施例３〕本実施例は、アクティブマト
リクス型の液晶表示装置の各画素に配置される薄膜トラ
ンジスタの構成に関する。図３に本実施例に示す薄膜ト
ランジスタの作製工程を示す。まず下地膜３０２が形成
されたガラス基板３０１上に実施例１に示した方法によ
り、モノドメイン領域３０３を有する珪素膜を形成す
る。（図３（Ａ））
【００８０】そしてモノドメイン領域３０３を利用して
Ｎチャネル型の薄膜トランジスタの活性層３０６をパタ
ーニングによって形成する。（図３（Ｂ））
【００８１】そしてゲイト絶縁膜となる酸化珪素膜３０
８を１０００Åの厚さにプラズマＣＶＤ法で成膜する。
そしてスカンジウムを含有したアルミニウムを主成分と
する膜を６０００Åの厚さに電子ピーム蒸着法で成膜
し、パターニングを施すことにより、ゲイト電極３０９
を形成する。さらに電解溶液中において、ゲイト電極３
０９を陽極として陽極酸化を行うことにより、酸化物層
３１１をゲイト電極３０９の周囲に形成する。この酸化
物層３１１は、後の不純物イオンの注入工程において、
マスクとして作用し、オフセット領域を形成するために
利用される。なお、酸化物層３１１の厚さは２０００Å
程度とする。
【００８２】次に不純物イオンの注入を行う。ここで
は、リンイオンの注入をイオンドーピング法で行うこと
で、３１３と３１６の領域にリンイオンの注入を行う。
この工程で、ソース領域３１３とドレイン領域３１６と
が自己整合的に形成される。また、チャネル形成領域３
１５とオフセット領域３１４も同時に自己整合的に形成
される。（図３（Ｃ））
【００８３】さらにレーザー光または強光の照射による
アニールを行う。そして層間絶縁膜として酸化珪素膜３
２０を６０００Åの厚さに成膜する。さらに画素電極と
なるＩＴＯ電極４００を形成する。次にコンタクトホー
ルを形成し、アルミニウムでなるソース電極３２１とド
レイン電極３２２を形成する。ドレイン電極３２２は画
素電極であるＩＴＯ電極４００に接続されている。（図
３（Ｄ））
【００８４】本実施例で示す薄膜トランジスタは、実質
的に結晶粒界の存在しないモノドメイン領域を用いて活
性層を構成しているので、結晶粒界が存在することに起
因するＯＦＦ電流の存在を大きく低減したものとするこ
とができる。従って、アクティブマトリクス型の液晶表
示装置の画素電極に適用する構成として最適なものの一
つとなる。
【００８５】〔実施例４〕本明細書に開示する発明を用
いて、より高度なアクティブマトリクス型液晶ディスプ
レーシステムを構築する例を図４に示す。現状において
は、一対の基板間に液晶を挟持した構成を有する液晶デ
ィスプレーの少なくとも一方の基板上に、通常のコンピ
ュータのメインボードに取り付けられている半導体チッ
プ（ＩＣ）を固定することによって、小型化、軽量化、
薄型化を行っている。これは、ガラス等の絶縁表面を有
する基板上に形成された薄膜トランジスタでは、公知の
ＩＣチップに取って代わるような特性を有する集積回路
を構成できないからである。
【００８６】しかしながら、本明細書で開示するような
結晶粒界の影響を事実上無視できるモノドメイン領域を
用いた薄膜トランジスタを利用した場合には、その高い
特性と安定性とから、従来より公知のＩＣチップに匹敵
する集積回路を構成することができる。
【００８７】以下、図４について説明する。基板１５は
液晶ディスプレーの基板でもあり、その上には薄膜トラ
ンジスタ１１、画素電極１２、補助容量１３を具備する
画素が多数形成されたアクティブマトリクス回路と、そ
れを駆動するためのＸデコーダー／ドライバー、Ｙデコ
ーダー／ドライバー、ＸＹ分岐回路が薄膜トランジスタ
によって形成されている。
【００８８】アクティブマトリクス回路を駆動するため
には、低出力インピーダンスを有するバッファー回路を
周辺回路に配置する必要がある。図４に示す構成におい
ては、このバッファー回路を本明細書で開示する発明を
用いて形成されたモノドメイン領域で活性層を構成した
薄膜トランジスタで構成する。こうすることによって、
大電流を流すことができ、また耐圧の高い構成とするこ
とができる。
【００８９】そして基板１５上には、本明細書で開示す
る発明を利用して構成された薄膜トランジスタを利用し
た薄膜集積回路が形成されている。また薄膜集積回路で
構成することが不可能な部分は従来より公知の集積回路
チップを取り付けてある。勿論全ての集積回路を薄膜集
積回路（ここでいう薄膜集積回路とは、基板１５の表面
に成膜された薄膜半導体を用いて形成されたものをい
う）で構成してもよい。
【００９０】各集積回路や半導体チップは、配線パター
ン、ワイヤボンディング法、ＣＯＧ（チップ・オン・グ
ラス）法等の手段によって、基板１５上の回路に接続さ
れる。
【００９１】図４において、入力ポートとは、外部から
入力された信号を読み取り、画像用信号に変換する回路
である。補正メモリーは、アクティブマトリクスパネル
の特性に合わせて入力信号等を補正するためのパネルに
固有のメモリーのことである。特に、この補正メモリー
は、各画素固有の情報を不揮発性メモリーとして有し、
個別に補正するためのものである。すなわち、電気光学
装置の画素に点欠陥のある場合には、その点の周囲の画
素にそれに合わせて補正した信号を送り、点欠陥をカバ
ーし、欠陥を目立たなくする。または、画素が周囲の画
素に比べて暗い場合には、その画素により大きな信号を
送って、周囲の画素と同じ明るさとなるようにするもの
である。画素の欠陥情報はパネルごとに異なるので、補
正メモリーに蓄積されている情報はパネルごとに異な
る。
【００９２】ＣＰＵとメモリーは通常のコンピュータの
ものとその機能は同様で、特にメモリーは各画素に対応
した画像メモリーをＲＡＭとして持っている。これらの
チップはいずれもＣＭＯＳ型のものである。
【００９３】以上のように、液晶ディスプレー基板にＣ
ＰＵ、メモリーまでもが形成され、１枚の基板で簡単な
パーソナルコンピュータのような電子装置を構成するこ
とは、液晶表示システムを小型化し、その応用範囲を広
げるために非常に有用である。そしてそれらの集積回路
の一部または全てを基板上に形成され薄膜半導体を用い
た薄膜集積回路とすることは、液晶ディスプレー装置を
さらに小型化させ、その応用性を高める上で非常に有用
である。
【００９４】モノドメイン領域を用いて構成された薄膜
トランジスタは、単結晶シリコンウエハー上に集積化さ
れたＩＣに匹敵する集積回路を構成することができる。
従って、本実施例に示すようにシステム化された液晶デ
ィスプレーの必要とする回路に本明細書で開示する発明
を用いて作製した薄膜トランジスタを利用することがで
きる。特に、単結晶と見なせる領域（モノドメイン領
域）を用いて作製された薄膜トランジスタをアナログバ
ッファー回路等の高耐圧、大電流が要求される回路に利
用することは極めて有用である。
【００９５】〔実施例５〕本実施例は、モノドメイン領
域の形成に際して形成されたニッケルシリサイド領域の
領域を避けて薄膜トランジスタの活性層を形成すること
で、ニッケル元素の影響を受けにくい薄膜トランジスタ
を提供する例に関する。
【００９６】図５に本実施例に示す薄膜トランジスタの
作製工程を示す。まず下地膜３０２が形成されたガラス
基板３０１上に実施例１に示した方法により、モノドメ
イン領域３０３を有する珪素膜を形成する。（図５
（Ａ））
【００９７】この際、結晶核となるニッケルシリサイド
の層３００が形成された領域の直下のモノドメイン領域
中には、周辺の領域に比較して高濃度にニッケルが残留
してしまう。従って、薄膜トランジスタ等の活性層中に
おけるニッケル濃度をなるべく少なくするには、ニッケ
ルシリサイドの層３００が形成された領域を避けて薄膜
トランジスタを形成することが必要となる。
【００９８】本実施例においては、図５（Ａ）に示す状
態を得た後、図５（Ｂ）に示すように、パターニングに
より、薄膜トランジスタの活性層３０６を形成する。こ
の時、活性層３０６は、ニッケルシリサイドの層３００
が形成されていた領域を避けて構成されるようにする。
【００９９】つぎにゲイト絶縁膜となる酸化珪素膜３０
８を１０００Åの厚さにプラズマＣＶＤ法で形成する。
さらにスカンジウムを含有したアルミニウムを主成分と
する膜を６０００Åの厚さに電子ピーム蒸着法で成膜
し、パターニングを施すことにより、ゲイト電極３０９
を形成する。さらに電解溶液中において、ゲイト電極３
０９を陽極として陽極酸化を行うことにより、酸化物層
３１１をゲイト電極３０９の周囲に形成する。この酸化
物層３１１は、後の不純物イオンの注入工程において、
マスクとして作用し、オフセット領域を形成するために
利用される。なお、酸化物層３１１の厚さは２０００Å
程度とする。
【０１００】次に不純物イオンの注入を行う。ここで
は、リンイオンの注入をイオンドーピング法で行うこと
で、３１３と３１６の領域にリンイオンの注入を行う。
この工程で、ソース領域３１３とドレイン領域３１６と
が自己整合的に形成される。また、チャネル形成領域３
１５とオフセット領域３１４も同時に自己整合的に形成
される。（図５（Ｃ））
【０１０１】さらにレーザー光または強光の照射による
アニールを行う。そして層間絶縁膜として酸化珪素膜３
２０を６０００Åの厚さに成膜する。次にコンタクトホ
ールを形成し、アルミニウムでなるソース電極３２１と
ドレイン電極３２２を形成する。（図５（Ｄ））
【０１０２】本実施例で示す薄膜トランジスタは、珪素
の結晶化を助長する金属元素が導入された領域を避けて
活性層を形成するために、薄膜トランジスタの動作が、
金属元素の影響を受けにくい構成とすることができる。
即ち、結晶成長の際の結晶核となる結晶化を助長する金
属のシリサイド層が形成された領域を避けて、活性層を
形成することで、活性層中に金属元素の濃度が高い領域
が存在しない構成とすることができる。
【０１０３】〔実施例６〕本実施例に示すのは、非晶質
珪素膜に対してプラズマ処理を行うことによって、非晶
質珪素膜中からの脱水素化（水素の離脱）を促進させ、
そのことにより、非晶質珪素膜の結晶化を促進させるこ
とを特徴とする。
【０１０４】ここでは、図１（Ａ）に示す前の工程にお
いて、即ち、非晶質珪素膜の表面にニッケル酢酸円溶液
を塗布する前に水素プラズマによるプラズマ処理を非晶
質珪素膜に対して行うものである。このプラズマは、Ｅ
ＣＲ条件を利用することによって、減圧状態におえる水
素ガスをプラズマ化させ、この水素プラズマに非晶質珪
素膜を曝すことによって行う。
【０１０５】また、この水素プラズマ処理の最中におい
て、非晶質珪素膜をその結晶化温度以下の温度で加熱す
ることは重要である。非晶質珪素膜の結晶化温度は、非
晶質珪素膜の成膜法や成膜条件によって異なるのとな
る。一般的には、６００℃〜６５０℃の範囲と見なすの
が妥当である。またその下限は、４００℃程度である。
従って、この加熱の温度範囲は、４００〜６００℃とす
ることが好ましい。
【０１０６】また、この加熱の温度の上限を決める目安
として、用いるガラス基板の歪点を用いることも有用で
ある。即ち、用いるガラス基板の歪点を上限として、可
能な限りの高い温度で加熱を行うのである。この方法を
採用すれば、ガラス基板の変形や縮の影響を抑制して、
所定の効果を得ることができる。
【０１０７】水素プラズマによる処理を行うと、非晶質
珪素膜中の水素がプラズマ中の水素イオンと結合して、
水素ガスとなり、結果として膜中からの水素の離脱が促
進される。そして、珪素原子同士の結合が促進され、原
子の配列の秩序性が高くなる状態とすることができる。
この状態は、準結晶状態ともいえるもので、極めて結晶
化し易い状態となる。
【０１０８】このプラズマ処理を施した状態において、
加熱やレーザー光の照射によるエネルギーを与えること
によって、非晶質珪素膜の結晶化を行うことができる。
この結晶化は、非晶質珪素膜がプラズマ処理の効果によ
り非常に結晶化し易い状態となっているので、非常に再
現性よく行うことができ、しかもその結晶性を極めて高
いものとすることができる。
【０１０９】また、ここでは、水素プラズマを用いる例
を示したが、ヘリウムをプラズマを用いるのでもよい。
これは、ヘリウムの電離エネルギーが高いことを利用
し、その高いプラズマエネルギーでもって、珪素と水素
との結合を遮断することによって、珪素膜中からの水素
の離脱を促進させるものである。
【０１１０】
【発明の効果】絶縁表面を有する基板上に形成された非
晶質珪素膜の表面に珪素の結晶化を助長する金属元素の
層または珪素の結晶化を助長する金属元素を含む層を選
択的に設け、この選択的に設けられた層を結晶核として
非晶質珪素膜の結晶化を行うことで、モノドメイン領域
を形成することができる。そしてこのモノドメイン領域
を用いて薄膜トランジスタを構成することで、高い特性
を有する薄膜トランジスタを得ることができる。
【０１１１】具体的には、安定して高速動作を行わすこ
とができ、しきい値の変動や特性の経時変化が無く、ま
たＯＦＦ電流が小さく、さらに大きなＯＮ電流を扱うこ
とができる薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【図１】 モノドメイン領域を有する薄膜珪素半導体膜
の作製工程を示す。
【図２】 薄膜トランジスタの作製工程を示す。
【図３】 薄膜トランジスタの作製工程を示す。
【図４】 液晶ディスプレーの構成の概略を示す。
【図５】 薄膜トランジスタの作製工程を示す。
【符号の説明】
１００ スピナー １０１、３０１ ガラス基板 １０２、３０２ 下地膜（酸化珪素膜） １０３、 非晶質珪素膜 １０４ ニッケルを含有した溶
液 １０５ ニッケルシリサイド層 １１０ 非晶質領域 １０６、１０７、３００ 選択的に形成されたニ
ッケルシリサイド層 １０９、１１１ モノドメイン領域 ３０３、３０５ モノドメイン領域 ３０６、３０７ 活性層 ３０８ ゲイト絶縁膜 １１１、３０４ 非晶質領域 ３０９、３１０ アルミニウムを主成分
とするゲイト電極 ３１１、３１２ 酸化物層 ３１３、３１７ ソース電極 ３１５、３１９ チャネル形成領域 ３１６、３１９ ドレイン領域 ３１４、３１８ オフセット領域 ３２０ 層間絶縁膜 ３２１、３２３ ソース電極 ３２２、３２４ ドレイン電極 ４００ 画素電極（ＩＴＯ）電
極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に非晶質珪素膜を
    形成する工程と、 前記非晶質珪素膜に接して珪素の結晶化を助長する金属
    元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜の表面に前記金属を含
    む層を形成する工程と、 前記金属元素を含む層をパターニングし結晶成長核とな
    る層を形成する工程と、 前記結晶成長核となる層から結晶成長を行わせ前記非晶
    質珪素膜中に実質的に結晶粒界の存在しない領域を形成
    する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
    領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項２】絶縁表面を有する基板上に非晶質珪素膜を
    形成する工程と、 前記非晶質珪素膜に接して珪素の結晶化を助長する金属
    元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜の表面に前記金属のシ
    リサイド層を形成する工程と、 前記シリサイド層をパターニングし結晶成長核となる層
    を形成する工程と、 前記結晶成長核となる層から結晶成長を行わせ前記非晶
    質珪素膜中に実質的に結晶粒界の存在しない領域を形成
    する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
    領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項３】絶縁表面を有する基板上に非晶質珪素膜を
    形成する工程と、 前記非晶質珪素膜に接して珪素の結晶化を助長する金属
    元素を保持させる工程と、 加熱処理を加え前記非晶質珪素膜の表面に前記金属のシ
    リサイド層を形成する工程と、 前記シリサイド層をパターニングし結晶成長核となる層
    を形成する工程と、 加熱した状態でレーザー光を照射することで、前記結晶
    成長核となる層から結晶成長を行わせ前記非晶質珪素膜
    中に実質的に結晶粒界の存在しない領域を形成する工程
    と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
    領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。
  4. 【請求項４】絶縁表面を有する基板上に非晶質珪素膜を
    形成する工程と、 前記非晶質珪素膜上に選択的に珪素の結晶化を助長する
    金属元素の層または珪素の結晶化を助長する金属元素を
    含んだ層を形成する工程と、 前記結晶成長核となる層から結晶成長を行わせ前記非晶
    質珪素膜中に実質的に結晶粒界の存在しない領域を形成
    する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
    領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。
  5. 【請求項５】請求項１乃至請求項４において、金属元素
    として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
    Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種
    類の元素が用いられることを特徴とする半導体装置の作
    製方法。
  6. 【請求項６】請求項１乃至請求項４において、金属元素
    として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
    Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種
    類の元素が用いられ、結晶成長が行われた領域中の前記
    金属元素の濃度が１×１０14ｃｍ-3〜１×１０19ｃｍ-3
    であることを特徴とする半導体装置の作製方法。
  7. 【請求項７】請求項１乃至請求項４において、結晶成長
    が行われた領域には、水素またはハロゲン元素が０．０
    ０１原子％〜５原子％の濃度で含まれていることを特徴
    とする半導体装置の作製方法。
  8. 【請求項８】請求項１乃至請求項４において、非晶質珪
    素膜に対して、水素またはヘリウムのプラズマによる処
    理を行い、膜中からの水素の離脱を促進させることを特
    長とする半導体装置の作製方法。
JP13290095A 1994-09-15 1995-05-06 半導体装置の作製方法 Expired - Fee Related JP4083821B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP13290095A JP4083821B2 (ja) 1994-09-15 1995-05-06 半導体装置の作製方法
TW084109367A TW350143B (en) 1994-09-15 1995-09-07 Method for producing semiconductor device
US08/525,219 US5923968A (en) 1994-09-15 1995-09-08 Method for producing semiconductor device
CNB011374330A CN1244161C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
KR1019950030392A KR100333154B1 (ko) 1994-09-15 1995-09-15 반도체장치제조방법
CN95117780A CN1088255C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
CNB200410097810XA CN1320598C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
KR1020000047192A KR100326888B1 (ko) 1994-09-15 2000-08-16 디스플레이 시스템

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-248790 1994-09-15
JP24879094 1994-09-15
JP13290095A JP4083821B2 (ja) 1994-09-15 1995-05-06 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH08139019A true JPH08139019A (ja) 1996-05-31
JP4083821B2 JP4083821B2 (ja) 2008-04-30

Family

ID=26467359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13290095A Expired - Fee Related JP4083821B2 (ja) 1994-09-15 1995-05-06 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US5923968A (ja)
JP (1) JP4083821B2 (ja)
KR (2) KR100333154B1 (ja)
CN (3) CN1244161C (ja)
TW (1) TW350143B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
KR20020076791A (ko) * 2001-03-30 2002-10-11 주승기 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법
US6545320B2 (en) 1998-12-03 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and semiconductor device
US6605497B2 (en) 1997-10-17 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device over glass substrate having heat resistance
DE19833237B4 (de) * 1997-07-23 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Halbleiterdünnfilm und Halbleitergerät

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US6060392A (en) * 1998-02-11 2000-05-09 National Semiconductor Corporation Fabrication of silicides by excimer laser annealing of amorphous silicon
US6171740B1 (en) * 1998-06-25 2001-01-09 The Penn State Research Foundation Electrostatic printing of a metallic toner to produce a polycrystalline semiconductor from an amorphous semiconductor
US6451637B1 (en) * 1998-07-10 2002-09-17 L.G. Philips Lcd Co., Ltd. Method of forming a polycrystalline silicon film
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
CN100391009C (zh) * 2004-07-16 2008-05-28 友达光电股份有限公司 低温多晶硅薄膜晶体管及其沟道层的制造方法
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100406581C (zh) * 2005-10-26 2008-07-30 本溪冶炼集团有限公司 炼钢用的微低碳低硅、低磷、低硫的Al-Mg-Fe合金
KR101274697B1 (ko) 2006-12-08 2013-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268376B2 (ja) * 2008-01-29 2013-08-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
CN113206004B (zh) * 2021-04-19 2024-05-28 武汉大学 二维材料压应变工程的激光冲击制备方法
CN115132754B (zh) * 2022-06-30 2023-06-27 惠科股份有限公司 背光模组及其制备方法、显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266986A (en) * 1979-11-29 1981-05-12 Bell Telephone Laboratories, Incorporated Passivation of defects in laser annealed semiconductors
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
FR2691035B1 (fr) * 1992-05-07 1994-06-17 France Telecom Dispositif et machine a plasma de traitement chimique et procede utilisant ce dispositif.
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
DE19825081B4 (de) * 1997-06-06 2012-10-31 Semiconductor Energy Laboratory Co., Ltd. Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6693300B2 (en) 1997-06-10 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
DE19833237B4 (de) * 1997-07-23 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Halbleiterdünnfilm und Halbleitergerät
US6605497B2 (en) 1997-10-17 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device over glass substrate having heat resistance
US6890805B2 (en) 1997-10-17 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including thin film transistor over thermal oxidation film over a glass substrate having distortion point of not lower than 750° C
US6545320B2 (en) 1998-12-03 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and semiconductor device
US7011995B2 (en) 1998-12-03 2006-03-14 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and semiconductor circuit
US7462517B2 (en) 1998-12-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and semiconductor circuit
KR20020076791A (ko) * 2001-03-30 2002-10-11 주승기 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법

Also Published As

Publication number Publication date
CN1123463A (zh) 1996-05-29
CN1320598C (zh) 2007-06-06
TW350143B (en) 1999-01-11
KR100326888B1 (ko) 2002-03-23
CN1396664A (zh) 2003-02-12
CN1088255C (zh) 2002-07-24
US5923968A (en) 1999-07-13
JP4083821B2 (ja) 2008-04-30
KR100333154B1 (ko) 2002-11-30
KR960012575A (ko) 1996-04-20
CN1244161C (zh) 2006-03-01
CN1619771A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
JP4083821B2 (ja) 半導体装置の作製方法
US5972105A (en) Method of fabricating semiconductor device
US7229861B2 (en) Method for producing semiconductor device
US5937282A (en) Method for producing semiconductor device
US5612250A (en) Method for manufacturing a semiconductor device using a catalyst
US5923962A (en) Method for manufacturing a semiconductor device
JP3621151B2 (ja) 半導体装置の作製方法
US6589824B2 (en) Process for fabricating semiconductor device
JPH07130652A (ja) 半導体作製方法
JPH07161634A (ja) 半導体装置およびその作製方法
JP3919838B2 (ja) 半導体装置の作製方法
KR100433359B1 (ko) 반도체 장치 제조 방법
JP2873669B2 (ja) 半導体装置およびその作製方法
US6670640B1 (en) Method for producing semiconductor device
JP2791635B2 (ja) 半導体装置およびその作製方法
JP4144907B2 (ja) 半導体装置の作製方法
JPH08139021A (ja) 半導体装置の作製方法
JPH07211636A (ja) 半導体作製方法およびその作製装置
JPH07135174A (ja) 半導体装置
JPH08213317A (ja) 半導体装置およびその作製方法
JP3973960B2 (ja) 半導体装置の作製方法
JPH11214308A (ja) 半導体装置の作製方法
JP3920179B2 (ja) 半導体装置の作製方法
JP2007158368A (ja) 半導体装置の作製方法
JPH1055961A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees