JPH08213317A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH08213317A
JPH08213317A JP27474695A JP27474695A JPH08213317A JP H08213317 A JPH08213317 A JP H08213317A JP 27474695 A JP27474695 A JP 27474695A JP 27474695 A JP27474695 A JP 27474695A JP H08213317 A JPH08213317 A JP H08213317A
Authority
JP
Japan
Prior art keywords
region
metal element
semiconductor device
amorphous
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27474695A
Other languages
English (en)
Other versions
JP3894969B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Shoji Miyanaga
昭治 宮永
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP27474695A priority Critical patent/JP3894969B2/ja
Publication of JPH08213317A publication Critical patent/JPH08213317A/ja
Application granted granted Critical
Publication of JP3894969B2 publication Critical patent/JP3894969B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 ガラス基板上に形成された結晶性珪素膜を用
いて、薄膜トランジスタを作製する。 【構成】 550℃、4時間の加熱によって、ニッケル
の触媒作用により非晶質珪素膜を選択的に結晶化して、
パターニングして島状領域105を形成する。ゲイト絶
縁膜、ゲイト電極407を設けた後に、ソース/ドレイ
ン領域を形成するめに不純物イオンを島状領域105に
注入する。この結果、結晶化された領域202以外の領
域203は非晶質化される。この状態で400℃以上の
加熱処理を行うことによって、結晶化された領域202
に含まれているニッケルが、非晶質化された領域203
へと拡散するため、チャネル形成領域中のニッケル濃度
が低下される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタ等の半導体装置およびその作製方法に関す
る。
【0002】
【従来の技術】近年、液晶デバイスに薄膜トランジスタ
を用いる構成が注目されている。これは、アクティブマ
トリクス型の液晶表示装置といわれるもので、マトリク
ス状に配置された数百万以上の各画素に薄膜トランジス
タをそれぞれ配置し、各画素に保持する電荷を薄膜トラ
ンジスタによって制御することを特徴とする。このアク
ティブマトリクス型の液晶表示装置は、高速度で微細な
表示が可能であるので、携帯型のワードプロセッサーや
コンピュータのディスプレーに利用されている。
【0003】一般に、アクティブマトリクス型の液晶表
示装置において、各画素に配置される薄膜トランジスタ
をプラズマCVD法で形成された非晶質珪素膜で構成
し、これら非晶質珪素の薄膜トランジスタを駆動するた
めの周辺回路を外付けのICで構成している。
【0004】
【発明が解決しようとする課題】しかしながら、従来例
では、周辺駆動回路を外付けのICで構成しているた
め、装置の小型化、軽量化を図ることが困難である。周
辺駆動回路を外付けのICで構成しているのは、非晶質
珪素膜を用いた薄膜トランジスタでは、その動作速度の
遅さから周辺駆動回路に必要とされる動作を行わすこと
ができないからである。さらに、周辺駆動回路は一般に
CMOS回路で構成されるが、非晶質珪素膜で構成した
Pチャネル型の薄膜トランジスタは、その特性がNチャ
ネル型に比較して極めて低いので、CMOS回路が構成
できないことも原因の一つである。
【0005】アクティブマトリクス型の液晶表示装置に
非晶質珪素膜を用いた薄膜トランジスタが利用されてい
るのは、ガラス基板の耐熱性の問題があるからである。
一般に液晶表示装置は、基板として透光性を有するもの
を用いる必要があるので、基板の材質が限定されてしま
う。一般に、透光性を有し、安価で、かつ大面積なもの
が得られるという条件を満足する材料はガラスしかな
い。
【0006】しかしながら、ガラス基板は600℃以上
の温度で加熱すると、反りや縮みが顕著になるので、基
板温度が600℃以上になるプロセスを採用することが
できない。例えば、アクティブマトリクス型の液晶ディ
スプレーの基板として一般的に利用されているコーニン
グ7059ガラス基板は、ガラス歪点が593℃であ
り、その温度以上で加熱処理を加えると、基板の反りや
縮みが大きくなり、実用にならない。
【0007】非晶質珪素膜はプラズマCVD法で容易に
大面積に、かつ低温(400℃以下)で成膜することが
できる。従って、従来の技術においては、ガラス基板を
用いた場合、使用される薄膜トランジスタの半導体部分
は非晶質珪素膜で構成されることなってしまう。
【0008】また、一部で基板として石英基板を用いた
アクティブマトリクス型の液晶表示装置も知られてい
る。この場合、800℃あるいは900℃以上の温度で
加熱処理を行うことができるので、結晶性珪素薄膜を用
いて薄膜トランジスタを作製することができる。非晶質
珪素膜で構成された薄膜トランジスタと比較して、結晶
性珪素膜で構成された薄膜トランジスタは桁違いの高速
動作をさせることができる。また、結晶性珪素膜で構成
された薄膜トランジスタは、CMOS回路を作製するこ
とができるため、周辺駆動回路をも同一基板(この場合
は石英基板)上に配置させることができる。従って、石
英基板を使用することにより、液晶表示装置の性能を向
上することが可能になり、より微細な表示、高速な表示
が可能になる。また、液晶表示装置全体を小型化、軽量
化することも可能になるしかしながら、石英基板はガラ
ス基板の価格の10倍以上もする大変高価なものであ
り、経済性の観点から採用することができない。
【0009】本発明の目的は、上述の問題点を解消し
て、ガラス基板に作製された結晶性珪素膜を有する薄膜
トランジスタ等の半導体装置の作製方法を提供すること
にある。即ち、600℃以下の温度で結晶性珪素膜をガ
ラス基板上に形成し、この結晶性珪素膜を用いて薄膜ト
ランジスタを得る技術を提供することにある。また、安
定した動作を行う薄膜トランジスタ等の半導体装置を提
供することを他の目的とする。
【0010】
【課題を解決するための手段】上述の問題点を解消する
ために、本発明に係る半導体装置の作製方法の構成は、
絶縁表面を有する基板上に非晶質の領域と結晶性を有す
る領域とを有する珪素膜を形成する工程と、加熱処理を
施す工程と、を有し、前記結晶性を有する領域には、珪
素の結晶化を助長する金属元素が含まれており、前記加
熱処理によって、前記金属元素を前記結晶性を有する領
域から非晶質の領域に拡散させることを特徴とする。
【0011】上記構成において、絶縁表面を有する基板
としては、ガラス基板、石英基板、絶縁膜が形成された
ガラス基板や石英基板を挙げることができる。特に本明
細書で開示する発明は、基板としてガラス基板を用いた
場合に有用である。
【0012】「非晶質の領域と結晶性を有する領域とを
有する珪素膜を形成する工程」には、珪素の結晶化を助
長する金属元素を選択的に非晶質珪素膜に導入し、45
0〜600℃程度の加熱温度で加熱処理を加える工程を
挙げることができる。この場合、金属元素が導入された
領域または金属元素が導入された領域とその周辺を選択
的に結晶化させることができる。この加熱温度の上限は
基板の耐熱温度、即ち歪点で制限される。例えば、ガラ
ス基板を使用した場合には、加熱温度は550℃程度の
温度とすることが、ガラス基板の耐熱性や生産性の面か
ら適当である。また、石英基板等の1000℃以上の温
度にも耐え得るような材料を基板に用いた場合には、こ
の加熱温度も耐熱温度に伴って高くすることができる。
【0013】珪素の結晶化を助長する金属元素として
は、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
の元素を用いることができる。これらの金属元素の中で
特にその効果が顕著に得られるのはニッケル(Ni)で
ある。
【0014】金属元素を非晶質珪素膜に導入するには、
金属元素の薄膜をスパッタ法やCVD法や蒸着法で非晶
質珪素膜上に物理的に形成する方法と、金属元素を含ん
だ溶液を非晶質珪素膜上に塗布する方法とを挙げること
ができる。物理的な形成方法は、極薄い膜を均一に形成
することが困難である。そのため、金属元素が非晶質珪
素膜上に均一に接することができないので、結晶成長の
際に金属元素が偏在し易い。他方、溶液を用いる方法は
金属元素の濃度を容易に制御することができ、かつ金属
元素を非晶質珪素膜の表面に均一に接して保持させるこ
とができる。従って、金属元素を非晶質珪素膜に導入す
る方法としては、物理的に金属膜を形成する方法より
も、溶液を用いる方法がより好適である。
【0015】加熱処理により珪素を結晶化させるために
は、金属元素は1×1016cm-3以上の濃度で非晶質珪
素膜中に含ませることが必要である。しかし、非晶質珪
素膜中に、金属元素を5×1019cm-3以上の濃度で含
ませた場合には、膜中にシリサイドが形成されてしまう
ので好ましくない。このため、本発明は、「加熱処理に
よって、前記結晶性を有する領域から前記金属元素を非
晶質の領域に拡散させる(或いは吸い取らせる)」こと
によって、結晶性を有する領域の金属元素濃度を1×1
16cm-3以下とする。
【0016】金属元素を拡散させるためには、加熱温度
は400℃以上(上限は基板の耐熱温度、ガラス基板で
あれば歪点で制限される)であればよい。この加熱処理
は非晶質の領域が結晶化しない温度(一般的に450℃
以下)で行う方法と、非晶質の領域が結晶化する温度
(一般的に450℃以上、好ましくは500℃以上)で
行う方法とに二分できる。
【0017】非晶質の領域を結晶化させずに加熱処理を
行うことで、結晶性の領域中の金属元素を非晶質の領域
に拡散させる効果、或いは吸い出させる効果を得ること
ができる。例えは、加熱温度は400〜450℃とし、
その加熱時間は5分〜10時間程度とすればよい。時間
をかけて加熱処理を加えることで、結晶性領域中の金属
元素の濃度を金属元素が拡散していった非晶質領域の金
属元素の濃度よりも低くすることができる。これは非晶
質状態では不対結合手が多量に存在しているためであ
る。換言すると、非晶質珪素膜中には金属元素と結合し
やすい状態で珪素の原子が存在しているためである。こ
の作用は非晶質珪素膜中の欠陥密度を人為的に多くした
場合に、より顕著に得ることができる。なお、この作用
を非晶質領域による金属元素の吸い出し効果と見ること
もできる
【0018】他方、非晶質の領域の結晶化が進行する温
度で加熱処理をした場合には、非晶質珪素膜が結晶化し
た時点で金属元素の拡散が見かけ状停止して、結晶成長
の先端部分に金属元素が集中して存在する。本発明は、
真性半導体とすべき領域外まで結晶成長の先端部が移動
するように加熱処理をして、真性半導体とすべき領域中
には金属元素の集中した部分が存在しないようにする。
【0019】本発明に係る半導体装置の構成は、少なく
ともソース領域とドレイン領域とチャネル形成領域とを
有する活性層と、該活性層上に形成されたゲイト絶縁膜
と、該ゲイト絶縁膜上に形成されたゲイト電極と、を有
し、前記活性層中には珪素の結晶化を助長する金属元素
が含まれており、前記チャネル形成領域中の前記金属元
素の平均濃度は、前記ソース領域およびドレイン領域中
における金属元素の平均濃度に比較して同程度またはそ
れより低いことを特徴とする。
【0020】上記構成を有する半導体装置は、活性層に
おいて、少なくともチャネル形成領域を金属元素の作用
によって形成した結晶性珪素領域とし、その周囲、例え
ばソース/ドレイン領域やその一部を非晶質珪素領域と
する。この状態で、加熱処理を加えることによって、結
晶性珪素領域中の金属元素を非晶質領域に吸い出させて
いる(拡散させている)。具体的には、チャネル形成領
域中の金属元素の濃度を1×1018cm-3以下とするこ
とができると同時に、ソース領域とドレイン領域中にお
ける金属元素の濃度を1×1018cm-3〜5×1019
-3とすることができる。なお本明細書中における不純
物の濃度はSIMS(2次イオン分析方法)で計測され
た値の最小値で定義されている。
【0021】
【実施例】
〔実施例1〕図1〜図5に基づいて、本実施例を説明す
る。図1〜3は薄膜トランジスタの作製工程を説明する
上面図であり、図4、図5は作製工程毎の薄膜トランジ
スタの断面図である。図4(A)に示すように、ガラス
基板401上に、下地膜として酸化珪素膜402を30
00Åの厚さにスパッタ法で成膜する。その上に非晶質
珪素膜403をプラズマCVD法または減圧熱CVD法
で500Åの厚さに成膜する。
【0022】UV酸化法によって、非晶質珪素膜403
の表面に図示しない極薄い酸化膜を形成する。UV酸化
法とは、酸素雰囲気または酸化性雰囲気中において、U
V光を照射することによって、酸化膜を形成する方法で
ある。ここで酸化膜を形成するのは、後の工程で非晶質
珪素膜403上に塗布される溶液の濡れ性を向上させる
ためである。次に、フォトレジストを用いてマスク40
4を形成する。レジストのマスク404は紙面に垂直な
方向に長手方向を有する矩形状の開口部405を有す
る。この状態で珪素の結晶化を助長する金属元素である
ニッケルを含んだ溶液を塗布する。ここではニッケル酢
酸塩溶液をスピンコート法を用いて塗布する。この結
果、図示しない酸化膜を介して、レジストのマスク40
4の開口部405において、非晶質珪素膜403の表面
にニッケルが接して保持された状態が実現される。(図
4(A))
【0023】次にレジストのマスク404を取り除き、
加熱処理を施す。加熱温度は450℃〜600℃の範囲
とすればよい。ガラス基板を用いる場合には、ガラス基
板の縮みや変形を防ぐために、この加熱処理の温度をガ
ラス基板の歪点以下の温度とすることが好ましい。本実
施例では、加熱温度を550℃とし、加熱時間を4時間
とする。
【0024】図4(B)に示す状態を上面から見た様子
を図1(A)に示す。図1(A)のA−A’で切った断
面図が図4(B)に相当する。図1(A)に示すよう
に、点線で示す非晶質の領域100において、レジスト
のマスク405の開口部405に、ニッケル元素が接し
て保持されている。550℃、4時間の加熱処理が施さ
れると、矢印102に沿って基板401に平行な方向に
結晶が成長して、その結晶成長距離を数10μm〜10
0μm以上にとすることができる。(図4(B))
【0025】結晶成長を行わせた後、結晶化された珪素
膜を図1(B)示すような形状にパターニングして、島
状領域105を形成する。図1(B)をB−B’で切っ
た断面図が図4(C)に相当する。島状領域105は薄
膜トランジスタの活性層の元になる。図1(A)に示す
ように矢印102に沿って選択的に結晶成長が進行した
ため、領域103は結晶化された領域であり、領域10
4は非晶質(アモルファス)のままの領域である。
【0026】次に、図4(D)に示すように、ゲイト絶
縁膜として機能する酸化珪素膜406を1000Åの厚
さにプラズマCVD法で成膜する。さらにアルミニウム
を主成分とする膜を6000Åの厚さに成膜して、図2
(A)に示すような形状にパターニングして、ゲイト電
極407を形成する。なお、図2(A)のA−A’で切
った断面図が図4(D)に相当する。
【0027】次に、電解溶液中において、ゲイト電極4
07を陽極酸化して、ゲイト電極407の周囲に酸化物
層408を形成する。この酸化物層408の厚さは20
00Å程度とする。この酸化物層408の厚さで後の不
純物イオンの注入工程において、オフセットゲイト領域
を形成することができる。
【0028】次に、ソース/ドレイン領域を形成するた
めに不純物イオンを島状領域105に注入する。本実施
例ではリンイオンを注入する。図4(D)に示めすよう
に、斜線で示す領域202において、ゲイト電極407
の直下の領域には不純物イオンが注入されず、チャネル
形成領域となり、陽極酸化物層408の直下の領域に
は、リンイオンが低濃度に注入されるため、オフセット
ゲイト領域となる。また、結晶化された領域202は不
純物イオンによって結晶性が殆ど損なわれない。他方、
領域203には不純物イオンが高濃度に注入され、不純
物イオンが衝突した衝撃により殆ど非晶質化される。非
晶質化された領域203は、後に、ソース/ドレイン領
域となる。また結晶化された領域202とその近傍の領
域は、図1(B)に示す結晶化された領域103に対応
するため、結晶化を助長するために用いられたニッケル
元素が存在している。領域202中のニッケル濃度は、
ニッケルが最初に導入された開口部405におけるニッ
ケル濃度と比較して、1桁程度低くなっている。他方、
非晶質化された領域203は領域104に対応してお
り、殆どニッケル元素は含まれていない。
【0029】次に、図2(B)に示すように、非晶質珪
素が結晶化しない温度、400〜450℃で加熱処理す
る。ここでは450℃の温度で2時間の加熱処理を行
う。すると、矢印204で示すように、結晶化された領
域202に含まれているニッケル元素が非晶質化された
領域203に拡散していく。非晶質化された領域203
はニッケルをトラップする欠陥を多量に有しているた
め、ニッケルが結晶化された領域202から非晶質化さ
れた領域203に拡散して(吸い出されて)、最終的
に、結晶化された領域202のニッケル濃度を1/2以
下とすることができる。この加熱処理工程は450℃以
上の温度で行うことはできない。なぜなら、450℃以
上の温度で加熱した場合には、アルミニウムを主成分と
するゲイト電極407からアルミニウムが拡散してしま
う現象が顕著になるためである。
【0030】次に、図5(B)に示すように、レーザー
光を照射して、不純物イオンの注入によって非晶質化さ
れた領域203を結晶化すると共に、注入された不純物
イオンを活性化する。この結果、ソース領域501、ド
レイン領域502、チャネル形成領域503、オフセッ
トゲイト領域500がそれぞれ形成される。
【0031】そして図5(C)に示すように、層間絶縁
膜として酸化珪素膜504を7000Åの厚さに成膜す
る。さらにコンタクトホールの形成を行った後、ソース
電極505とドレイン電極506の形成を行う。最後に
350℃の水素雰囲気中において熱処理を1時間加える
ことにより、薄膜トランジスタを完成させる。(図5
(C))
【0032】本実施例では、ニッケル元素の触媒作用に
より、珪素膜を結晶化させるようにしたため、低温で、
且つ短時間で、結晶性の優れた珪素膜を得ることができ
る。さらに、チャネル形成領域中のニッケル元素をソー
ス/ドレイン領域に拡散させるようにしているため、薄
膜トランジスタの特性を損ねることがない。従って、高
速動作が可能な結晶性の薄膜トランジスタを得ることが
できる。
【0033】なお、本実施例では、チャネル形成領域5
03中のニッケル元素をソース/ドレイン領域501、
502に拡散させるようにしたが、ニッケルを拡散させ
る領域はなるべく大きな面積とするとよい。これによ
り、より多くのニッケル元素を拡散させることができ
る。この場合には、図2(B)に示すように、領域20
3の断面積をできるだけ広くしておき、加熱処理によ
り、非晶質化された領域203にニッケルが拡散させた
後に、図3に示すように、領域203をソース/ドレイ
ン領域301、302の形状にパターニングすればよ
い。なお、この場合には、珪素膜をエッチングする前
に、ゲイト膜として機能している酸化珪素膜406を所
定の形状にパタ−ニングする必要がある。
【0034】〔実施例2〕本実施例は、実施例1に示す
構成において、ゲイト電極407を珪素または珪素と金
属とのシリサイドで構成した場合の例である。この場
合、図5(A)における工程で、加熱処理温度を非晶質
珪素が結晶化する温度、即ち450℃以上で行うことが
できる。しかし、この温度はガラス基板の歪点以下の温
度とすることが必要であり、例えば550℃で加熱すれ
ばよい。550℃で加熱すると、図2(B)に示す非晶
質化された領域203が結晶化されると共に、その結晶
成長の進行方向に沿って、結晶性を有する領域202中
のニッケル元素が拡散する。本実施例では、真性半導体
とすべきチャネル形成領域外まで結晶成長の先端部が移
動するように加熱処理をして、チャネル形成領域中に金
属元素の集中した部分が存在しないようにする。従っ
て、ニッケル元素は結晶成長の終点、即ち、結晶化され
た領域203の端部に偏在することになる。
【0035】そのため、図3に示すように、ニッケルが
偏在している領域を除去するように、パターニングし
て、ソース/ドレイン領域301、302を形成すると
よい。なお、この場合には、珪素膜をエッチングする前
に、ゲイト膜として機能している酸化珪素膜204を所
定の形状にパタ−ニングする必要がある。後の工程は、
実施例1に示した工程と同様な工程を経て、薄膜トラン
ジスタを完成させる。
【0036】〔実施例3〕本実施例は、珪素の結晶化を
助長する金属元素が導入された領域を加熱により結晶成
長させて、その領域を用いて薄膜トランジスタを作製す
る例である。本実施例で示す薄膜トランジスタの作製工
程が実施例1に示す薄膜トランジスタの作製工程と異な
るのは、金属元素が導入される領域と結晶化が行われる
領域との関係、さらには結晶化の形態が異なる点であ
る。
【0037】図6に本実施例に示す薄膜トランジスタを
作製するに工程を部分的に示す。本実施例においては、
まず、図6(A)に示す斜線の領域601にニッケル元
素を導入する。ニッケル元素の導入方法は、実施例1に
示すものと同様に、ニッケル酢酸塩溶液を塗布する方法
を採用すればよい。しかし、実施例1と比較して、ニッ
ケル酢酸塩溶液中のニッケル濃度は1桁以上小さくして
おくことが必要である。これは、実施例1と同様のニッ
ケル濃度のニッケル酢酸塩溶液を用いると、加熱処理に
よって結晶化させる際に、基板に平行な方向に結晶成長
が行われてしまうからである。
【0038】領域601を結晶化させるには、550
℃、4時間の加熱処理を行えばよい。こうして、領域6
01を結晶化させた後に、図6(B)に示すように領域
601をパターニングして、ニッケルが導入され、結晶
化された領域が薄膜トランジスタの活性層のチャネル形
成の領域103になるようにする。後の工程は実施例1
に示したものと同様である。
【0039】〔実施例4〕本実施例は、実施例1に示す
工程において、選択的にニッケル元素の導入を行わない
で、非晶質珪素膜の全面にニッケル元素を導入すること
を特徴とする。本実施例においては、図1(A)及び図
4(A)に示す工程において、何らマスク(図4の40
4で示される)を形成しない状態で、非晶質珪素膜40
3の全面にニッケル酢酸塩溶液を塗布する。
【0040】この状態で、550℃、4時間加熱して、
非晶質珪素膜403を結晶化させる。結晶化された珪素
膜をパターニングして、図1(B)、図4(C)に示す
ように島状領域105を形成する。島状領域105全域
において、ニッケルの濃度が均一になる。従って、実施
例1のような、ニッケル濃度の高い領域からニッケルを
含有していない(測定限界以下、あるいは極めて低いレ
ベルという意味)領域へのニッケル元素の拡散作用は期
待することができない。
【0041】そのため、本実施例では、ニッケル元素を
拡散させる領域を意図的に非晶質化させて、その後に、
加熱処理をして、チャネル形成領域内のニッケル元素を
非晶質化させた領域に拡散させるようにしている。
【0042】そこで、図4(D)に示すように、ソース
/ドレイン領域の形成を行うために、不純物イオンを注
入して、ソース/ドレイン領域となる領域203を非晶
質化し、チャネル形成領域となる領域202を非晶質化
しないようにする。図5(A)、図2(B)に示すよう
に加熱処理を行うと、領域202から非晶質化している
領域203へとニッケル元素が移動する。これは、非晶
質珪素膜中の方が結晶性珪素膜中の方より、ニッケルを
トラップするための欠陥や不対結合手が多数存在してお
り、加熱処理を加えることによって、これらの非晶質珪
素膜中の欠陥や不対結合手に、ニッケル元素が徐々にト
ラップされていくからである。即ち、見かけ上は領域2
02からイオン注入によって非晶質化した領域203に
ニッケル元素が吸い出されていく現象、或いは拡散して
いく現象が観察される。この加熱処理は、例えば400
〜450℃の温度で4時間行えばよい。
【0043】後の工程は、実施例1に示した工程と同様
な工程により、薄膜トランジスタを完成させる。
【0044】〔実施例5〕実施例4では、ニッケル元素
を拡散させる領域203を、非晶質化させるために、導
電性を付与するイオンを加速しながら領域203に注入
するようにしたが、例えば、珪素の半導体としての特性
を損なわないようなイオンを注入して、領域203を非
晶質化するようにしてもよい。例えば、Siイオンや、
Geイオンを注入することができる。
【0045】
【発明の効果】本明細書に開示する発明は、ニッケル元
素の触媒作用により、珪素膜を結晶化させるようにした
ため、ガラス基板が耐え得る温度である600℃、好ま
しくは550℃以下のプロセス温度で結晶性珪素膜を用
いた薄膜トランジスタを得ることができる。またチャネ
ル形成領域中の金属元素の濃度を下げることができるの
で、特性の安定した、高速動作が可能な結晶性の薄膜ト
ランジスタを得ることができる。従って、液晶表示装置
の基板にガラス基板を使用しても、結晶性の薄膜トラン
ジスタにより、画素マトリクス部と、周辺回路を同一基
板上に形成することができるため、装置を小型化、軽量
化することができる。また、装置の性能を向上すること
ができる。
【0046】本明細書で開示する発明は、薄膜トランジ
スタのみならず、その他の結晶性を有する薄膜珪素を用
いたデバイスに利用することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を説明する上面
図である。
【図2】 薄膜トランジスタの作製工程を説明する上面
図である。
【図3】 薄膜トランジスタの作製工程を説明する上面
図である。
【図4】 薄膜トランジスタの作製工程を説明する断面
図である。
【図5】 薄膜トランジスタの作製工程を説明する断面
図である。
【図6】 薄膜トランジスタの作製工程を説明する上面
図である。
【符号の説明】
105 島状領域 202 結晶化された領域 203 非晶質化された領域 301、501 ソース領域 302、502 ドレイン領域 401 ガラス基板 402 酸化珪素膜(下地膜) 403 非晶質珪素膜 404 レジストマスク 407 ゲイト電極 408 酸化物層 500 オフセットゲイト領域 503 チャネル形成領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 (72)発明者 寺本 聡 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面を有する基板上に非晶質の領域と
    結晶性を有する領域とを有する珪素膜を形成する工程
    と、 加熱処理を施す工程と、 を有し、 前記結晶性を有する領域には、珪素の結晶化を助長する
    金属元素が含まれており、 前記加熱処理によって、前記金属元素を前記結晶性を有
    する領域から前記非晶質の領域に拡散させることを特徴
    とする半導体装置の作製方法。
  2. 【請求項2】絶縁表面を有する基板上に非晶質の領域と
    結晶性を有する領域とを有する珪素膜を形成する工程
    と、 加熱処理を施す工程と、 を有し、 前記結晶性を有する領域には、珪素の結晶化を助長する
    金属元素が含まれており、 前記加熱処理によって、前記金属元素を前記結晶性を有
    する領域から前記非晶質の領域に吸い出させることを特
    徴とする半導体装置の作製方法。
  3. 【請求項3】請求項1または請求項2において、前記金
    属元素としてFe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類の元素が用いられることを特徴とする半導体装置
    の作製方法。
  4. 【請求項4】請求項1または請求項2において、前記金
    属元素としてFe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類の元素が用いられ、前記結晶性を有する領域中に
    は前記金属元素が1×1016cm-3〜5×1019cm-3
    の濃度で含まれていることを特徴とする半導体装置の作
    製方法。
  5. 【請求項5】請求項1または請求項2において、前記結
    晶性を有する領域は、前記基板に平行な方向に結晶成長
    していることを特徴とする半導体装置の作製方法。
  6. 【請求項6】ソース領域とドレイン領域とチャネル形成
    領域とを少なくとも有する活性層と、 該活性層上に形成されたゲイト絶縁膜と、 該ゲイト絶縁膜上に形成されたゲイト電極と、 を有し、 前記活性層中には珪素の結晶化を助長する金属元素が含
    まれており、 前記チャネル形成領域中の前記金属元素の平均濃度は、
    前記ソース領域および前記ドレイン領域中における前記
    金属元素の平均濃度と比較して同程度またはそれより低
    いことを特徴とする半導体装置。
  7. 【請求項7】請求項6において、前記金属元素としてF
    e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置。
  8. 【請求項8】請求項6において、前記金属元素としてF
    e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類の元素
    が用いられ、前記チャネル形成領域中における前記金属
    元素の濃度は1×1018cm-3以下であり、前記ソース
    領域と前記ドレイン領域中における前記金属元素の濃度
    は1×1018cm-3〜5×1019cm-3であることを特
    徴とする半導体装置。
  9. 【請求項9】請求項6において、少なくとも前記チャネ
    ル形成領域は、前記基板に平行な方向に結晶成長した領
    域を用いて構成されていることを特徴とする半導体装
    置。
  10. 【請求項10】結晶性を有する珪素半導体膜を珪素の結
    晶化を助長する金属元素の作用により形成する工程と、 前記結晶性珪素膜の一部を非晶質化する工程と、 加熱処理を施し前記非晶質化した一部の領域に前記金属
    元素を吸い取らせる工程と、 を有することを特徴とする半導体装置の作製方法。
JP27474695A 1994-09-30 1995-09-28 半導体装置の作製方法 Expired - Fee Related JP3894969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27474695A JP3894969B2 (ja) 1994-09-30 1995-09-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26117194 1994-09-30
JP6-261171 1994-09-30
JP27474695A JP3894969B2 (ja) 1994-09-30 1995-09-28 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH08213317A true JPH08213317A (ja) 1996-08-20
JP3894969B2 JP3894969B2 (ja) 2007-03-22

Family

ID=26544954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27474695A Expired - Fee Related JP3894969B2 (ja) 1994-09-30 1995-09-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3894969B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052700A1 (en) * 1999-05-14 2000-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor TFT device and method of fabricating same
US7081646B2 (en) * 1997-06-10 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7173281B2 (en) 1999-07-06 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7330234B2 (en) 1999-05-14 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100438077C (zh) * 2003-01-07 2008-11-26 夏普株式会社 半导体器件及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157753B2 (en) 1997-06-10 2007-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7868360B2 (en) 1997-06-10 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with heat-resistant gate
US7371667B2 (en) 1997-06-10 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7081646B2 (en) * 1997-06-10 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7391055B1 (en) 1999-05-14 2008-06-24 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device and manufacturing method thereof
US7330234B2 (en) 1999-05-14 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6909115B2 (en) 1999-05-14 2005-06-21 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device applying to the crystalline semiconductor film
EP1052700A1 (en) * 1999-05-14 2000-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor TFT device and method of fabricating same
US7696514B2 (en) 1999-05-14 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having a column-like spacer
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US8026518B2 (en) 1999-05-14 2011-09-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of fabricating the same
US7173281B2 (en) 1999-07-06 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9069215B2 (en) 1999-07-06 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9395584B2 (en) 1999-07-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
CN100438077C (zh) * 2003-01-07 2008-11-26 夏普株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP3894969B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US5915174A (en) Semiconductor device and method for producing the same
JP3431033B2 (ja) 半導体作製方法
US5843833A (en) Method for producing semiconductor device
US6162667A (en) Method for fabricating thin film transistors
JP2860869B2 (ja) 半導体装置およびその作製方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US7998844B2 (en) Method for manufacturing a semiconductor device
US6613613B2 (en) Thin film type monolithic semiconductor device
US5869362A (en) Method of manufacturing semiconductor device
JPH08139019A (ja) 半導体装置の作製方法
JPH08250740A (ja) 半導体装置およびその製造方法
JPH09162416A (ja) 半導体装置およびその作製方法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3041177B2 (ja) 半導体装置の製造方法
JPH0897137A (ja) 半導体装置およびその製造方法
JP3522381B2 (ja) 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
JP2873669B2 (ja) 半導体装置およびその作製方法
JPH08213317A (ja) 半導体装置およびその作製方法
US20060049428A1 (en) Tft electronic devices and their manufacture
JPH08213316A (ja) 半導体薄膜の作製方法
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ldd 구조를 갖는 박막트랜지스터의 제조방법
KR100271082B1 (ko) 반도체장치 제작방법
JPH0832074A (ja) 半導体装置およびその製造方法
JP3907957B2 (ja) 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
JPH09148245A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061213

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees