JP2009267285A - 半導体基板、半導体基板の製造方法、トランジスタ、並びに電気光学装置 - Google Patents

Abstract

【課題】多結晶シリコンを（１１１）配向を選択的に形成する場合、結晶粒界の位置はランダムに形成されるため、トランジスタのチャネル部分に結晶粒が配置された場合、結晶粒界に存在するトラップ準位の影響により、電気的特性が低下する。また、チャネル部分に発生したホットキャリアを吸収する領域がなく、キンク特性が発生するという課題がある。
【解決手段】（１１１）配向を含む不純物がドーピングされた第１シリコン層２０４上に貫通孔２０６を含む絶縁層２０５を形成した後、第２シリコン層前駆体２０７ａを積層し、ＸｅＣｌエキシマレーザを用いて第１シリコン層２０４を種結晶として再結晶工程を行い、面方位が（１１１）に揃えられた第２シリコン層２０７を形成する。そして不純物がドーピングされた第１シリコン層２０４からホットキャリアを引き抜くことで、キンクの発生が抑えられ、且つ電気的特性に優れたトランジスタを提供できる。
【選択図】図３

Description

本発明は、半導体基板、半導体基板の製造方法、トランジスタ、並びに電気光学装置に関する。

液晶装置や有機ＥＬ（エレクトロルミネセンス）装置等においては、トランジスタを含む集積回路を用いて画素のスイッチング動作等を行っている。トランジスタの構造として、非晶質シリコン膜を用いてチャネル領域等を形成したものが知られている。また、多結晶シリコン膜を用いてチャネル領域等を形成したトランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度等の電気的特性が向上し、トランジスタの性能を向上させることができる。

また、トランジスタの性能を更に向上させるために、特許文献１に記載されるように（１１１）配向を選択的に形成し、μｍオーダーでの結晶粒を形成する技術が知られている。また、特許文献２に示されるように、（１００）配向又は、（２２０）配向を有する面方位に揃えた結晶粒を形成する技術が知られている。特に（１００）配向や、（１１１）配向を持つ面方位を有することで、平面視における回転方向に対して電気的特性が揃えられる（例えばトランジスタにおけるチャネルの向きを変えた場合での相互コンダクタンスの変動が抑えられる等）ため、設計の自由度を向上させることが可能となる。

また、薄層状の構成を有するトランジスタは、チャネル部分で発生したホットキャリアにより電気的特性が乱され、「キンク」と呼ばれる現象が発生する。この現象を避けるべく、特許文献３に示すように、チャネル領域脇にホットキャリアを吸収する領域を配置する構造が知られている。この構造を用いることで、「キンク」の発生を抑制することが可能となる。

特開平６−２８３４２２号公報 特開２００７−３０６０２２号公報 特開２００４−３２７９７９号公報

しかしながら、特許文献１及び２に示された方法を用いて結晶粒を形成した場合、結晶粒界の位置はランダムに形成されるため、特に、トランジスタのチャネル部分に結晶粒が配置された場合、結晶粒界に存在するトラップ準位の影響により、オフ電流が増加し、オン電流が低下してしまうという課題が生じる。

また、特許文献２に示されている図面を参照すると、多結晶領域を形成する単結晶群の大きさは０．５μｍ程度であり、トランジスタを形成した場合複数の結晶粒界がチャネルに配置されてしまい、同様にオフ電流が増加し、オン電流が低下してしまうという問題が発生するという課題が生じる。

また、特許文献３に示される構造を用いた場合、等価的にチャネル幅が異なるトランジスタが直列に繋げられた構造となるため、チャネル内での電流や電界分布に乱れが生じ、トランジスタ特性が低下するという懸念が生じる。更に、チャネル脇にホットキャリアを吸い出すべくチャネルと異なる電位が与えられるため、この観点からもトランジスタ特性が乱されるという懸念がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例にかかる半導体基板は、電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板と、前記基板上に位置し、面方位が定められ、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する単結晶領域を複数備え、複数の島状に配置される第１シリコン層と、複数の島状に配置される前記第１シリコン層を覆う、電気的に絶縁性を備え、前記第１シリコン層を露出させる貫通孔を備える絶縁層と、前記貫通孔により前記第１シリコン層と繋がっており、平面視にて前記貫通孔を含む領域に位置する、面方位が前記第１シリコン層と揃えられた単結晶領域を含む第２シリコン層と、を含むことを特徴とする。

これによれば、第２シリコン層の単結晶領域は、貫通孔の位置と対応する領域に配置されるため、設計段階で第２シリコン層の結晶粒界を避けることが可能となる。また、面方位が揃えられているため、半導体基板を用いてなる素子の電気的特性を揃えることが可能となる。また、絶縁層に用いられる酸化シリコンや窒化シリコン、又は窒化酸化シリコンを含む物質と比べ、シリコンの熱伝導性は高い。そのため、第２シリコン層中で消費された電力に起因する熱を効果的に第１シリコン層中に伝達することができ、第２シリコン層の温度上昇を抑制することが可能となる。

［適用例２］上記適用例にかかる半導体基板であって、前記第２シリコン層の面方位は、前記基板の法線と配向角のずれが１０°以下に抑えられた（１１１）面又は（１００）面の結晶面を含むことを特徴とする。

上記した適用例によれば、第２シリコン層は配向角のずれが１０°以下に抑えられた（１１１）面又は（１００）面の結晶面を含んでいる。この結晶面を含むことで、第２シリコン層が有する電気的特性は、他の結晶面を有する場合と比べて平面視における角度依存性を抑えることが可能となる。そのため、当該半導体基板に形成されるデバイスの向きを変えた場合においても、当該デバイスにおける電気的特性の変動を抑えることが可能となる。また、第１シリコン層は導体として扱えるため、第２シリコン層の電位を制御する領域としても利用可能である。

［適用例３］本適用例にかかる半導体基板の製造方法は、電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板に、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する第１シリコン層前駆体を成層する工程と、前記第１シリコン層前駆体に、走査方向に対して、その一部が重なるようずらしながら光エネルギーをステップ状に供給し、前記基板の法線と１０°以下に配向角のずれが抑えられた（１００）もしくは（１１１）方向のいずれか一つの配向を有する多結晶領域を含む第１シリコン層に改質する工程と、前記第１シリコン層を複数の領域に分離する工程と、前記第１シリコン層と重ねて、電気的に絶縁性を備え、貫通孔を備える絶縁層を形成する工程と、前記絶縁層と重ね、前記貫通孔を介して前記第１シリコン層と接続される第２シリコン層前駆体を形成する工程と、前記第２シリコン層前駆体に光エネルギーを与えて溶融させ、前記第１シリコン層が有する配向方向に揃えて再結晶化させ、前記貫通孔を囲い、配向角のずれが１０°以下に抑えられた（１００）もしくは（１１１）方向のいずれか一つの配向を有する単結晶群を含み、且つ前記単結晶群の各々の粒径は、平面視にて２μｍ以上、１０μｍ以下の直径を有する円形領域を収める第２シリコン層を形成する工程と、を含むことを特徴とする。

これによれば、平面視にて従来技術と比べ大きな粒径を備え、且つ面方位が揃えられた単結晶群を形成することが可能となる。２μｍ以上の直径を有することで、単結晶領域内に微細化された電子デバイスを配置することが可能となる。そして、１０μｍ以下の直径に収めることで、再結晶化させる工程における転移の発生を抑制することが可能となる。更に、面方位が（１００）配向又は、（１１１）配向のいずれか一つの配向を有しているため、他の結晶面を有する場合と比べ、電気的な特性の、平面視における角度依存性を抑えた第２シリコン層を形成することが可能となる。また、貫通孔を囲う位置に結晶粒界が形成されるため、設計段階で結晶粒界を避けてデバイスを配置することが可能となる。

［適用例４］上記適用例にかかる半導体基板の製造方法であって、前記第１シリコン層前駆体に不純物を加えず成層し、前記第１シリコン層に改質した後に不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の不純物を導入することを特徴とする。

上記した適用例によれば、（１００）もしくは（１１１）方向のいずれか一つの配向を有する多結晶領域を含む第１シリコン層を形成する工程では、不純物を導入していない。そのため、不純物の影響を避けて第１シリコン層前駆体を第１シリコン層に改質することが可能となる。

［適用例５］上記適用例にかかる半導体基板の製造方法であって、前記光エネルギーは、一部が重なるよう走査する照射法に代えて、前記第１シリコン層前駆体に対して複数回照射エリアを固定した状態で供給した後、次の領域に向けて走査することを特徴とする。

上記した適用例によれば、光エネルギーを定められた範囲に照射する工程に代えられる。この場合、走査速度をプロセスパラメータと分離し、光エネルギー強度と照射回数のみで再結晶工程の条件出しが可能となり、光エネルギーを走査させる方法と比べ短時間で照射条件を最適化することが可能となる。

［適用例６］上記適用例にかかる半導体基板の製造方法であって、前記光エネルギーは、前記第１シリコン層前駆体を完全溶融若しくは部分溶融させてなる値を有することを特徴とする。

上記した適用例によれば、第１シリコン層前駆体を完全溶融させた場合に（１１１）配向が経験上得られている。また、第１シリコン層前駆体を部分溶融させた場合には、（１００）配向が経験上得られており、面方位を選択的に揃えることが可能となる。

［適用例７］上記適用例にかかる半導体基板の製造方法であって、前記第１シリコン層は、１０ｎｍ以上１００ｎｍ以下の厚さを有することを特徴とする。

上記した適用例によれば、１０ｎｍ以上の厚さを有することで、安定した層状の形状を形成することができる。そして、１００ｎｍ以下の厚さを有することで、光エネルギーを深部まで到達させて溶融させることが可能となり、再結晶工程を実行することが可能となる。

［適用例８］上記適用例にかかる半導体基板の製造方法であって、前記第１シリコン層は、２０ｎｍ以上５０ｎｍ以下の厚さを有することを特徴とする。

上記した適用例によれば、２０ｎｍ以上の厚さを有することで、面内均一性に優れた層形成が可能となり、５０ｎｍ以下の厚さを有することで、異常な核の発生を抑えた再結晶工程を実行することが可能となる。

［適用例９］上記適用例にかかる半導体基板の製造方法であって、前記貫通孔の直径は５０ｎｍ以上５００ｎｍ以下であることを特徴とする。

上記した適用例によれば、５０ｎｍ以上の直径を有することで、確実に開孔することが可能となる。そして５００ｎｍ以下の直径を有することで第１シリコン層の結晶粒界を避けて再結晶工程を実行することが可能となる。

［適用例１０］本適用例にかかるトランジスタは、電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板と、前記基板上に位置し、面方位が定められ、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する単結晶領域を複数備え、複数の島状に配置される第１シリコン層と、複数の島状に配置される前記第１シリコン層を覆う、電気的に絶縁性を備え、前記第１シリコン層を露出させる貫通孔を備える絶縁層と、前記貫通孔により前記第１シリコン層と繋がっており、平面視にて前記貫通孔を含む領域に位置する、面方位が前記第１シリコン層と揃えられた単結晶領域を含む第２シリコン層の少なくとも一部をチャネルとして用いることを特徴とする。

これによれば、トランジスタのチャネル領域は単結晶領域内に配置される。そのためチャネル内に結晶粒界を有するトランジスタと比べ、リーク電流を低減でき、更にオン電流を増加させることが可能となる。また、面方位が揃えられているため、トランジスタの電気的特性を揃えることが可能となる。

更に、導電性を有する第１シリコン層とチャネル部分とが接続されているため、トランジスタのチャネル内で発生するホットキャリアを第１シリコン層に引き出すことが可能となり、ホットキャリアに起因するキンク現象を抑えることができる。加えて、絶縁層に用いられる酸化シリコンや窒化シリコン、又は窒化酸化シリコンを含む物質と比べ、シリコンの熱伝導性は高い。そのため、第２シリコン層中で消費された電力に起因する熱を効果的に第１シリコン層中に伝達することができ、第２シリコン層の温度上昇を抑制することが可能となる。

［適用例１１］上記適用例にかかるトランジスタであって、前記第２シリコン層の面方位は、前記基板の法線と配向角とのずれが１０°以下に抑えられた（１１１）又は（１００）の結晶面を含むことを特徴とする。

上記した適用例によれば、第２シリコン層は基板の法線と、配向角とのずれが１０°以下に抑えられた（１１１）又は（１００）の結晶面を含んでいる。この結晶面を含むことで、第２シリコン層が有する電気的特性は、他の結晶面を有する場合と比べて平面視における角度依存性を抑えることが可能となる。そのため、チャネルが配置される方向を変えた場合においても電気的特性の変動を抑えられるトランジスタを提供することが可能となる。

［適用例１２］本適用例にかかる電気光学装置は、上記記載のトランジスタを含むことを特徴とする。

これによれば、本適用例にかかる電気光学装置は、上記したトランジスタを用いるため、従来技術と比べ高精細な表示品位を有する電気光学装置を得ることができる。

以下、本発明を具体化した各実施形態を図面に基づいて説明する。

（半導体基板）
以下、本実施形態にかかる半導体基板について、図面を参照して説明する。図１（ａ）は、半導体基板１００の構成を示す平面図、（ｂ）は図１（ａ）のＡ−Ａ’線における半導体基板１００の断面図である。なお、本実施形態の説明において、「上」とは図１（ａ）での上側にあたる位置を示すものとして定義する。

ガラス等を用いてなる基板２０１上には、酸化シリコン等を用いたバッファ層２０２が配置されている。バッファ層２０２は、例えば２００ｎｍ程度の厚みを有している。バッファ層２０２上には、島状に配置された複数の第１シリコン層２０４が配置されている。本実施形態では、第１シリコン層２０４の層厚として４０ｎｍの厚みを有する場合について説明を行う。第１シリコン層２０４中はＰ型、又はＮ型の不純物を含んでおり、Ｐ型の不純物としては、例えば硼素を含み、Ｎ型の不純物としては、例えば燐を含んでいる。不純物濃度としては、１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有することが好適である。１×１０¹⁶ｃｍ^-3以上の値を有する不純物を含むことで、後述する第２シリコン層２０７のキャリア分布を制御することが可能となる。そして、１×１０²²ｃｍ^-3以下の値を有する不純物を含むことで、第１シリコン層２０４の不純物による特性劣化を抑制することができる。

第１シリコン層２０４は、１０°以下のずれ範囲を有する（１００）配向、又は（１１１）配向を有する面方位に揃えられた単結晶を含む多結晶構造を有している。第１シリコン層２０４上には、２００ｎｍ程度の層厚を有し、２〜１０μｍ程度の距離を持つ貫通孔２０６を含む絶縁層２０５が配置されている。そして、貫通孔２０６上には、１０°以下のずれ範囲を有する（１００）配向、又は（１１１）配向を有する面方位に揃えられた単結晶領域２０８を含む第２シリコン層２０７が配置されている。単結晶領域２０８は、平面視にて貫通孔２０６を囲うように配置されている。

単結晶領域２０８の位置は、貫通孔２０６を含む領域に配置される。貫通孔２０６上に、単結晶領域２０８が配置されるため、設計段階で結晶粒界２０９を避けてデバイスを配置することが可能となる。また、単結晶領域２０８の面方位が（１００）配向又は、（１１１）配向のいずれか一つの配向を有しているため、他の結晶面を有する場合と比べ、電気的な特性の、平面視における角度依存性を抑えた単結晶領域２０８を提供することが可能となる。なお、面方位が異なる配向を有する領域が若干含まれていても総合的な電気的特性を向上させることが可能となるため、この場合においても本実施形態を適用することが可能である。例えば面方位の異なる領域が５０％未満であれば、本実施形態を適用する場合には好ましい。

（半導体基板の製造方法）
以下、本実施形態にかかる半導体基板の製造方法について、図面を参照して説明する。図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）は、半導体基板１００の製造工程を説明するための工程断面図、図４（ａ），（ｂ）は、半導体基板１００の製造工程を説明するための平面図である。上記した半導体基板１００は、例えばこの製造方法を用いて製造することが可能である。

まず、ガラス等を用いてなる基板２０１上に酸化シリコン等を用いたバッファ層２０２を形成する。バッファ層２０２は、例えばプラズマＣＶＤ法などにより形成され、その厚さは２００ｎｍの程度の厚さを有している。この工程において用いる原料ガスとしては、例えばモノシランと酸化窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ₂Ｈ₅）₄））と酸素の組合せが好適である。成層温度は、基板２０１の表面温度が１５０〜４５０℃となる条件を用いることができる。次に、第１シリコン層前駆体２０４ａをプラズマＣＶＤ法などにより成層する。層厚は、１０ｎｍ以上１００ｎｍ以下の値をとることが望ましい。１０ｎｍ以上の厚さを有することで、安定した層状の形状を形成することができる。１００ｎｍ以下の厚さを有することで、光エネルギーを深部まで到達させて溶融させることが可能となり、再結晶工程を実行することが可能となる。より好ましくは、２０ｎｍ以上５０ｎｍ以下の値をとることがより望ましく、２０ｎｍ以上の厚さを有することで、面内均一性に優れた層形成が可能となり、５０ｎｍ以下の厚さを有することで、異常な核の発生を抑えた再結晶工程を実行することが可能となる。本実施形態では、４０ｎｍの層厚で第１シリコン層前駆体２０４ａを形成している。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。そして、第１シリコン層前駆体２０４ａにイオン注入法等を用いて硼素や燐等の不純物を導入する。不純物導入後の不純物濃度としては、１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有することが好適である。なお、この不純物導入工程は、後述する第１シリコン層前駆体２０４ａを溶融／再結晶化する工程後に行っても良い。ここまでの工程を終えた状態での工程断面図を図２（ａ）に示す。また、ここで第１シリコン層前駆体２０４ａを加熱し、水素を離脱させる工程を行っても良い。また、この工程を不純物導入前に行うことも好適である。

次に、例えばＸｅＣｌ，ＡｒＦ，ＫｒＦ，ＸｅＦなどのエキシマレーザを用いて、エネルギー密度を３００〜４００ｍＪ／ｃｍ²に設定し、第１シリコン層前駆体２０４ａに光エネルギーを加え、第１シリコン層前駆体２０４ａを溶融／再結晶化させる。レーザ光は走査方向に対して、その一部が重なるようずらしながら第１シリコン層前駆体２０４ａに照射される。具体的な値としては、図２（ｂ）に示すように、照射幅を４００μｍ、ステップピッチを２μｍ以上１５μｍ以下に設定する。

本実施形態では、ステップピッチを１０μｍに設定する場合について説明する。この場合、第１シリコン層前駆体２０４ａは各領域で４０回の溶融／再結晶化を繰り返すようになる。なお、このステップピッチは、再結晶条件によっては更に小さな値や、大きな値を用いることが好適な場合がある。そのような場合には、上記したステップピッチを外した値を用いても良い。なお、ここでステップを刻まずに、レーザ光の照射／再結晶化を一部の領域に固定して繰り返し行い、照射後に隣接する領域にレーザ光を照射する工程に代えても良い。そして、前述したイオン注入工程は、この工程後に行っても良い。

この工程を終えた状態での工程断面図を図２（ｃ）に示す。この工程を行うことで、第１シリコン層前駆体２０４ａは面方位が（１００）面又は（１１１）面に対して１０°以下の傾きを有する多結晶を含む第１シリコン層２０４に改質される。面方位はレーザ光の照射条件等により変化するが、実験的には、完全溶融させた場合に（１１１）面、部分溶融させた場合に（１００）面が得られる場合が多い。また、（１００）面と（１１１）面が混在することはなく、どちらかの面方位が選択的に出現する傾向を有している。

なお、面方位が異なる配向を有する領域が若干含まれていても総合的な電気的特性を向上させることが可能となるため、この場合においても本実施形態を適用することが可能である。例えば面方位の異なる領域が５０％未満であれば、本実施形態を適用する場合には好ましい。そして、この工程後、第１シリコン層２０４を島状の複数領域に分離する。分離方法としては、フォトリソグラフ工程を用いることが好適である。

次に、酸化シリコンや、窒化シリコン、酸窒化シリコン等を含む絶縁層２０５を形成する。絶縁層２０５は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。

次に、絶縁層２０５を平面視にて第１シリコン層２０４と重なる領域内で開孔した貫通孔２０６を形成し、部分的に第１シリコン層２０４を露出させる。この状態での平面図を図４（ａ）に示す。図４（ａ）に示すように、貫通孔２０６は、各々２μｍ以上１０μｍ以下の距離を持って開孔されている。２μｍ以上の距離をとることで、後述する再結晶工程で得られる単結晶領域の大きさを２μｍ以上にすることができ、デバイス形成に対して実用的な広さを有する単結晶領域を形成することができる。また、１０μｍ以下の距離をとることで、単結晶性を確保することが可能となる。ここで、貫通孔２０６間の距離を２μｍにすることで、直径２μｍを有する円径領域を含む略矩形の領域が形成される。そして、この距離を１０μｍとすることで直径１０μｍの円形領域を含む略矩形の領域を得ることが可能となる。また、貫通孔２０６の直径は５０ｎｍ以上５００ｎｍ以下であることが好ましい。５０ｎｍ以上の直径を有することで、孔をつぶすことなく開孔することが可能となり、５００ｎｍ以下の直径を有することで、第１シリコン層２０４の結晶粒界を避けて後述する第２シリコン層前駆体２０７ａと第１シリコン層２０４と接続させることが可能となる。

続けて、第２シリコン層前駆体２０７ａをプラズマＣＶＤ法などにより成層する。層厚は、３０ｎｍ以上１５０ｎｍ以下の値をとることが望ましい。３０ｎｍ以上の厚さを有することで、安定した層状の形状を形成することができる。１５０ｎｍ以下の厚さを有することで、光エネルギーを深部まで到達させて溶融させることが可能となり、再結晶工程を実行することが可能となる。この工程を終えた状態での工程断面図を図３（ａ）に示す。また、ここで第２シリコン層前駆体２０７ａを加熱し、水素を離脱させる工程を行っても良い。

次に、エキシマレーザ等を用いて、第２シリコン層前駆体２０７ａを溶融／再結晶化する。このレーザ照射に用いるレーザの波長は、第２シリコン層前駆体２０７ａに対して吸収係数の大きな３７０ｎｍ程度以下の波長域が望ましい。例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、又はパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ²程度となるように行うことが好適である。このような条件で照射したレーザは、その波長（３０８ｎｍ）における第２シリコン層前駆体２０７ａでの吸収係数が０．１３９ｎｍ^-1と大きく、レーザ光は、第２シリコン層前駆体２０７ａの表面付近で吸収される。

レーザ照射の条件を上記したように選択することにより、貫通孔２０６内の底部にある第１シリコン層２０４を部分溶融状態とし、第２シリコン層前駆体２０７ａ部分については完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は貫通孔２０６の底部である第１シリコン層２０４から始まり、貫通孔２０６を経由して完全溶融状態にある第２シリコン層前駆体２０７ａへ進行する。この工程を進めている状態での工程断面図を図３（ｂ）に示す。

第２シリコン層前駆体２０７ａは、第１シリコン層２０４の結晶方位に従ってエピタキシャル成長する。そのため、第１シリコン層２０４を始点として成長する第２シリコン層２０７の結晶方位は、結晶方位の揃った第１シリコン層２０４の結晶方位を反映したものとなる。このように、結晶方位が制御された第１シリコン層２０４上に貫通孔２０６を形成することで、レーザ照射後には貫通孔２０６の底部に位置する第１シリコン層２０４を始点として、結晶方位の揃った、大粒径の結晶粒を有する第２シリコン層２０７を形成することが可能となる。

即ち、第１シリコン層２０４が有する面方位を引き継ぐ形で再結晶化が行われ、第１シリコン層２０４が有する、（１００）面又は（１１１）面を持つ単結晶領域２０８を含む第２シリコン層２０７を得ることができる。ここで、単結晶領域２０８の外側には、転移を含む結晶粒界２０９が副次的に発生する。なお、面方位が異なる配向を有する領域が若干含まれていても総合的な電気的特性を向上させることが可能となるため、この場合においても本実施形態を適用することが可能である。例えば面方位の異なる領域が５０％未満であれば、本実施形態を適用する場合には好ましい。この工程を終えた状態での工程断面図を図３（ｃ）に、平面図を図４（ｂ）に示す。以上の工程を行うことで、本実施形態にかかる半導体基板１００を製造することが可能となる。この場合では、溶融／再結晶化を行うことで第１シリコン層２０４と第２シリコン層２０７との電気的接続は良好なオーム性接合を得ることができ、第１シリコン層２０４を介して第２シリコン層２０７中のキャリア分布を制御し得る半導体基板１００の製造方法を提供することが可能となる。

（トランジスタ）
次に、半導体基板１００に配置されるトランジスタについて説明する。図５（ａ）は、トランジスタ９０の構造を示す平面図、（ｂ）は図５（ａ）のＡ−Ａ’線におけるトランジスタ９０の断面図である。図５（ａ）は、視認性の向上させるため、第２層間絶縁層５を透明とした透視図としている。なお、以降の説明では、便宜上図５（ｂ）の下側を「下側」と定義する。トランジスタ９０は、第２シリコン層２０７における（１００）面又は（１１１）面を持つ単結晶領域２０８に配置される。半導体基板１００における単結晶領域２０８は、貫通孔２０６周辺に形成されるため、設計段階で結晶粒界２０９を避けてトランジスタ９０のチャネル部分を配置することが可能である。そのため、結晶粒界２０９に起因するリーク電流の発生や、移動度の低下を抑えることが可能となり、結晶粒界２０９をチャネル領域に含むトランジスタと比べ高い性能を有するトランジスタ９０を得ることが可能となる。なお、面方位が異なる配向を有する領域が若干含まれていても総合的な電気的特性を向上させることが可能となるため、この場合においても本実施形態を適用することが可能である。例えば面方位の異なる領域が５０％未満であれば、本実施形態を適用する場合には好ましい。

トランジスタ９０に必要のない第２シリコン層２０７は、フォトリソグラフ法等を用いて除去しておくことで、素子分離が可能となる。ここでトランジスタ９０は、ゲート絶縁層２、ゲート電極３ｇ、チャネル領域１ｂ、ソース側高濃度不純物領域１ｃ、ドレイン側高濃度不純物領域１ｄ、ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆ、結晶粒界２０９を含んでいる。第１シリコン層２０４は上述したように例えば硼素や燐を１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の不純物を含んでおり、電気的に導体として扱える状態を有している。

ゲート絶縁層２は第２シリコン層２０７の単結晶領域２０８を覆うように配置されている。ここで、ゲート絶縁層２の厚さはトランジスタ９０の駆動電圧により設定され、例えば１０〜１５０ｎｍ程度の厚さを有している。ゲート絶縁層２としては、例えば酸化シリコンを好適な材料として用いることができる。ゲート電極３ｇは、タンタルや、アルミニウム等の金属や、ポリシリコン等を用いて形成されている。ポリシリコンを用いる場合には、ソース側高濃度不純物領域１ｃ、ドレイン側高濃度不純物領域１ｄを形成する工程と同時に不純物を導入し、低抵抗化させたポリシリコンを用いる場合と、予め不純物を含ませてポリシリコンを低抵抗化させたポリシリコンを用いる、あるいは一旦形成したポリシリコン中に燐等を熱拡散させて低抵抗化させる方法を用いることが好適である。

ゲート電極３ｇの下側には、チャネル領域１ｂが配置される。そして、チャネル領域１ｂの両脇には、ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆが配置されている。ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆは、例えばマスクオフセット等の手法で形成される。ここで、ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆは必須の構成ではなく省略可能である。

また、チャネル領域１ｂの下側には、貫通孔２０６を介して第１シリコン層２０４が配置されている。第１シリコン層２０４と接続されることで、トランジスタ９０のチャネル領域１ｂで消費される電力により生じる熱は第１シリコン層２０４を介して伝導される。そのため、トランジスタ９０の温度上昇は抑えられ、トランジスタ９０の動作を安定化させることができる。更に、トランジスタ９０のチャネル領域１ｂに発生したホットキャリアは、第１シリコン層２０４を介して排出することが可能となっており、「キンク」の発生を抑えることを可能としている。また、チャネル領域１ｂの下側からホットキャリアを排出するため、チャネル領域１ｂの電位分布に与える影響が抑えられ、トランジスタ特性に大きな影響を与えることなくホットキャリアを排出することが可能となる。

そして、トランジスタ９０を覆うように５００ｎｍ程度の膜厚の酸化シリコン層が配置されている。この酸化シリコン層は第２層間絶縁層５として機能する。

次に、第２層間絶縁層５とゲート絶縁層２を貫通し、ソース側高濃度不純物領域１ｃに至るコンタクトホール９２を介して、アルミニウムやタングステン等の金属材料が用いられたデータ線（ドレイン電極）６ａの一部を用いて配置される。同様に、第２層間絶縁層５とゲート絶縁層２を貫通し、ドレイン側高濃度不純物領域１ｄに至るコンタクトホール９４を介して、アルミニウムやタングステン等の金属材料が用いられたドレイン電極６ｂが配置されたトランジスタ９０の構造が提供可能となる。ここで、結晶粒界２０９はソース側高濃度不純物領域１ｃや、ドレイン側高濃度不純物領域１ｄに配置されている。ソース側高濃度不純物領域１ｃではトラップ準位が全て埋まってしまうため、結晶粒界２０９が配置されていてもトランジスタ９０の特性に影響を及ぼすことはない。結晶粒界２０９をソース側高濃度不純物領域１ｃやドレイン側高濃度不純物領域１ｄに含ませることで、別のトランジスタ９０と比べ、例えば高い電圧や、高い電流を扱うことを可能とするトランジスタ９０を得ることができる。

（トランジスタを備えた電気光学装置）
次に、半導体基板１００を用いてなるトランジスタを用いた電気光学装置としての液晶表示装置について説明する。図６は液晶表示装置１５０を駆動するトランジスタ９０について説明するための等価回路図、図７（ａ）は、トランジスタ９０を含む平面レイアウトを示す平面図、（ｂ）は、図７（ａ）のＡ−Ａ’線断面図である。なお、図７（ｂ）においては、図示上側が光入射側、図示下側が視認側（観察者側）として図示している。ここでは、透光性を確保するため、第１シリコン層２０４を島状に分離し、その上に絶縁層２０５を形成する工程を用いている。

図６に示すように、液晶表示装置１５０には、画素電極９ａを制御するためのトランジスタ９０が配置されている。トランジスタ９０のソースには、画像信号が供給されるデータ線６ａが電気的に接続されており、複数のデータ線６ａには、画像信号Ｓ１、Ｓ２、…、Ｓｎがこの順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。トランジスタ９０のゲートには走査線３ａが電気的に接続されており、複数の走査線３ａに対して、走査線駆動回路９３を介して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。画素電極９ａはトランジスタ９０のドレインに電気的に接続されており、スイッチング素子であるトランジスタ９０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶層１０２は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９ａと共通電極との間に形成される液晶容量と並列に蓄積容量９８が付加されている。そして、蓄積容量９８とトランジスタ９０のドレインとの間は容量線３ｂにより電気的に接続されている。

図７（ｂ）に示すように、液晶表示装置１５０は、半導体基板１００と対向基板１０４とが所定の隙間を介してシール材（図示せず）によって貼り合わされており、シール材により囲まれた領域内に液晶層１０２が保持されている。半導体基板１００は、複数のトランジスタ９０が形成された半導体装置として構成されており、対向基板１０４には共通電極１０８が形成されている。

図７（ａ）に示すように、半導体基板１００には、矩形状の画素電極９ａが複数、マトリクス状に配置され、各画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが形成されている。

トランジスタ９０は、（１００）面又は（１１１）面を持つ単結晶領域２０８によってチャネル領域１ｂ（図７（ｂ）参照）が構成されている。データ線６ａは、第２シリコン層２０７のソース側延展部１ｓに対してコンタクトホール９２を介して電気的に接続され、画素電極９ａは、第２シリコン層２０７のドレイン側延展部１ｔに対して、コンタクトホール９６、ドレイン電極６ｂ及びコンタクトホール９４を介して電気的に接続されている。そして走査線３ａの突出部分はゲート電極３ｇとして機能している。第２シリコン層２０７は、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｇ（図７（ｂ）参照）を下電極とし、容量線３ｂを上電極とする蓄積容量９８が形成されている。

図７（ｂ）において、半導体基板１００は、ガラスなどの透光性材料を用いた基板１０、基板１０における液晶層１０２側の面に形成された画素電極９ａ、トランジスタ９０、及び配向膜１１を主体として構成されている。対向基板１０４は、ガラスなどの透光性材料を用いた基板１０５、基板１０５の液晶層１０２側の面に形成された共通電極１０８、及び配向膜１１０とを主体として構成されている。

半導体基板１００における液晶層１０２側の面には、インジウム錫酸化物（ＩＴＯ）などの透明導電性材料を用いた画素電極９ａが形成されており、各画素電極９ａに隣接する位置にトランジスタ９０が形成されている。

下地保護層１２上には、多結晶シリコンを用いた第２シリコン層２０７が所定の島状パターンで形成されており、第２シリコン層２０７の上層側には、シリコン酸化物などを用いたゲート絶縁層２が形成されている。ゲート絶縁層２上には、走査線３ａ（ゲート電極３ｇと一体化されている）が形成されている。第２シリコン層２０７のうち、ゲート絶縁層２を介してゲート電極３ｇと対向する領域が、ゲート電極３ｇからの電界によりチャネルが形成されるチャネル領域１ｂとなっている。また、第２シリコン層２０７において、チャネル領域１ｂの一方側（図示左側）はソース側延展部１ｓになっており、他方側（図示右側）はドレイン側延展部１ｔになっている。

本実施形態において、トランジスタ９０はＬＤＤ構造を有しており、第２シリコン層２０７のソース側延展部１ｓ及びドレイン側延展部１ｔには各々、不純物濃度が相対的に高い高濃度不純物領域（ソース側高濃度不純物領域１ｃ、ドレイン側高濃度不純物領域１ｄ）が形成されている。そして、不純物濃度が相対的に低い低濃度不純物領域（ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆ）とが形成され、低濃度不純物領域（ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆ）は、チャネル領域１ｂと高濃度不純物領域（ソース側高濃度不純物領域１ｃ、ドレイン側高濃度不純物領域１ｄ）との間に形成されている。ドレイン側高濃度不純物領域１ｄの下側では、下地保護層１２に形成された貫通孔２０６を介して第１シリコン層２０４と接続している。シリコンは、シリコン酸化物などと比べ熱伝導性が１０〜２０倍程度高い。電力消費が大きいドレイン側高濃度不純物領域１ｄの領域で第１シリコン層２０４と接続されることで、トランジスタ９０が電力を消費する場合でも、熱的な通路が確保されるため、トランジスタ９０の温度上昇が抑えられ、トランジスタ９０を安定に動作させることが可能となる。

ゲート電極３ｇの上層側には、シリコン酸化物などを用いた第１層間絶縁層４が形成されており、この第１層間絶縁層４上にデータ線６ａ及びドレイン電極６ｂが形成されている。データ線６ａは、トランジスタ９０のソース電極として、第１層間絶縁層４に形成されたコンタクトホール９２を介してソース側高濃度不純物領域１ｃに電気的に接続され、ドレイン電極６ｂは、第１層間絶縁層４に形成されたコンタクトホール９４を介してドレイン側高濃度不純物領域１ｄに電気的に接続されている。データ線６ａ及びドレイン電極６ｂの上層側には、シリコン窒化物などを用いた第２層間絶縁層５が形成されており、第２層間絶縁層５上に画素電極９ａが形成されている。画素電極９ａは、第２層間絶縁層５に形成されたコンタクトホール９６を介してドレイン電極６ｂに電気的に接続されている。

第２シリコン層２０７のドレイン側高濃度不純物領域１ｄからの延設部分１ｇ（下電極）に対しては、ゲート絶縁層２と一体形成された絶縁層（誘電体層）を介して、容量線３ｂが上電極として対向配置しており、蓄積容量９８（詳細は図７（ａ）参照）が形成されている。また、半導体基板１００の液晶層１０２側の最表面には配向膜１１が形成されている。

他方、対向基板１０４においては、基板１０５の液晶層１０２側の面に、液晶表示装置１５０に入射した光が、少なくとも、第２シリコン層２０７のチャネル領域１ｂ及び低濃度不純物領域（ソース側低濃度不純物領域１ｅ、ドレイン側低濃度不純物領域１ｆ）に入射することを防止するための遮光層１０６が形成されている。また、基板１０５上には、遮光層１０６の上層側にほぼ全面にわたってＩＴＯなどを用いた共通電極１０８が形成されており、共通電極１０８を覆うように、配向膜１１０が形成されている。なお、液晶表示装置１５０をカラー表示用として構成する場合、対向基板１０４にはカラーフィルタが形成されるが、図７（ｂ）ではその図示を省略してある。

（ａ）は、半導体基板の構成を示す平面図、（ｂ）は、（ａ）のＡ−Ａ’線における半導体基板の断面図。 （ａ）〜（ｃ）は、半導体基板の製造工程を説明するための工程断面図。 （ａ）〜（ｃ）は、半導体基板の製造工程を説明するための工程断面図。 （ａ），（ｂ）は、半導体基板の製造工程を説明するための平面図。 （ａ）は、トランジスタの構造を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線におけるトランジスタの断面図。 液晶表示装置を駆動するトランジスタについて説明するための等価回路図。 （ａ）は、トランジスタを含む平面レイアウトを示す平面図、（ｂ）は、（ａ）のＡ−Ａ’線における断面図。

符号の説明

１ｂ…チャネル領域、１ｃ…ソース側高濃度不純物領域、１ｄ…ドレイン側高濃度不純物領域、１ｅ…ソース側低濃度不純物領域、１ｆ…ドレイン側低濃度不純物領域、１ｇ…延設部分、１ｓ…ソース側延展部、１ｔ…ドレイン側延展部、２…ゲート絶縁層、３ａ…走査線、３ｂ…容量線、３ｇ…ゲート電極、４…第１層間絶縁層、５…第２層間絶縁層、６ａ…データ線、６ｂ…ドレイン電極、９ａ…画素電極、１０…基板、１１…配向膜、１２…下地保護層、９０…トランジスタ、９２…コンタクトホール、９３…走査線駆動回路、９４…コンタクトホール、９６…コンタクトホール、９８…蓄積容量、１００…半導体基板、１０２…液晶層、１０４…対向基板、１０５…基板、１０６…遮光層、１０８…共通電極、１１０…配向膜、１５０…液晶表示装置、２０１…基板、２０２…バッファ層、２０４…第１シリコン層、２０４ａ…第１シリコン層前駆体、２０５…絶縁層、２０６…貫通孔、２０７…第２シリコン層、２０７ａ…第２シリコン層前駆体、２０８…単結晶領域。

Claims (12)

1. 電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板と、
   前記基板上に位置し、面方位が定められ、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する単結晶領域を複数備え、複数の島状に配置される第１シリコン層と、
   複数の島状に配置される前記第１シリコン層を覆う、電気的に絶縁性を備え、前記第１シリコン層を露出させる貫通孔を備える絶縁層と、
   前記貫通孔により前記第１シリコン層と繋がっており、平面視にて前記貫通孔を含む領域に位置する、面方位が前記第１シリコン層と揃えられた単結晶領域を含む第２シリコン層と、
   を含むことを特徴とする半導体基板。
2. 請求項１に記載の半導体基板であって、前記第２シリコン層の面方位は、前記基板の法線と配向角のずれが１０°以下に抑えられた（１１１）面又は（１００）面の結晶面を含むことを特徴とする半導体基板。
3. 電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板に、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する第１シリコン層前駆体を成層する工程と、
   前記第１シリコン層前駆体に、走査方向に対して、その一部が重なるようずらしながら光エネルギーをステップ状に供給し、前記基板の法線と１０°以下に配向角のずれが抑えられた（１００）もしくは（１１１）方向のいずれか一つの配向を有する多結晶領域を含む第１シリコン層に改質する工程と、
   前記第１シリコン層を複数の領域に分離する工程と、
   前記第１シリコン層と重ねて、電気的に絶縁性を備え、貫通孔を備える絶縁層を形成する工程と、
   前記絶縁層と重ね、前記貫通孔を介して前記第１シリコン層と接続される第２シリコン層前駆体を形成する工程と、
   前記第２シリコン層前駆体に光エネルギーを与えて溶融させ、前記第１シリコン層が有する配向方向に揃えて再結晶化させ、前記貫通孔を囲い、配向角のずれが１０°以下に抑えられた（１００）もしくは（１１１）方向のいずれか一つの配向を有する単結晶群を含み、且つ前記単結晶群の各々の粒径は、平面視にて２μｍ以上、１０μｍ以下の直径を有する円形領域を収める第２シリコン層を形成する工程と、
   を含むことを特徴とする半導体基板の製造方法。
4. 請求項３に記載の半導体基板の製造方法であって、前記第１シリコン層前駆体に不純物を加えず成層し、前記第１シリコン層に改質した後に不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の不純物を導入することを特徴とする半導体基板の製造方法。
5. 請求項３又は４に記載の半導体基板の製造方法であって、前記光エネルギーは、一部が重なるよう走査する照射法に代えて、前記第１シリコン層前駆体に対して複数回照射エリアを固定した状態で供給した後、次の領域に向けて走査することを特徴とする半導体基板の製造方法。
6. 請求項３から５のいずれか一項に記載の半導体基板の製造方法であって、前記光エネルギーは、前記第１シリコン層前駆体を完全溶融若しくは部分溶融させてなる値を有することを特徴とする半導体基板の製造方法。
7. 請求項３から６のいずれか一項に記載の半導体基板の製造方法であって、前記第１シリコン層は、１０ｎｍ以上１００ｎｍ以下の厚さを有することを特徴とする半導体基板の製造方法。
8. 請求項３から５のいずれか一項に記載の半導体基板の製造方法であって、前記第１シリコン層は、２０ｎｍ以上５０ｎｍ以下の厚さを有することを特徴とする半導体基板の製造方法。
9. 請求項３から８のいずれか一項に記載の半導体基板の製造方法であって、前記貫通孔の直径は５０ｎｍ以上５００ｎｍ以下であることを特徴とする半導体基板の製造方法。
10. 電気的に絶縁性を備える基板、又は絶縁層を表面に備える基板と、
    前記基板上に位置し、面方位が定められ、不純物濃度が１×１０¹⁶ｃｍ^-3以上１×１０²²ｃｍ^-3以下の値を有する単結晶領域を複数備え、複数の島状に配置される第１シリコン層と、
    複数の島状に配置される前記第１シリコン層を覆う、電気的に絶縁性を備え、前記第１シリコン層を露出させる貫通孔を備える絶縁層と、
    前記貫通孔により前記第１シリコン層と繋がっており、平面視にて前記貫通孔を含む領域に位置する、面方位が前記第１シリコン層と揃えられた単結晶領域を含む第２シリコン層の少なくとも一部をチャネルとして用いることを特徴とするトランジスタ。
11. 請求項１０に記載のトランジスタであって、前記第２シリコン層の面方位は、前記基板の法線と配向角とのずれが１０°以下に抑えられた（１１１）又は（１００）の結晶面を含むことを特徴とするトランジスタ。
12. 請求項１０又は１１に記載のトランジスタを含むことを特徴とする電気光学装置。

Images