CN100481350C - 制造薄膜晶体管的方法 - Google Patents

制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN100481350C
CN100481350C CNB2004101033511A CN200410103351A CN100481350C CN 100481350 C CN100481350 C CN 100481350C CN B2004101033511 A CNB2004101033511 A CN B2004101033511A CN 200410103351 A CN200410103351 A CN 200410103351A CN 100481350 C CN100481350 C CN 100481350C
Authority
CN
China
Prior art keywords
cap rock
layer
film transistor
silicon layer
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004101033511A
Other languages
English (en)
Other versions
CN1741256A (zh
Inventor
李相雄
吴栽荣
梁泰勋
徐晋旭
李基龙
刘喆浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN1741256A publication Critical patent/CN1741256A/zh
Application granted granted Critical
Publication of CN100481350C publication Critical patent/CN100481350C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种制造薄膜晶体管的方法，其步骤包括：制备绝缘基片；在该基片上形成非晶硅层；在该非晶硅层上形成具有1.78至1.90的折射率的盖层；在该盖层上形成金属催化剂层；通过对该基片的热处理而使非晶硅层晶化成多晶硅层。由于通过控制氮化物膜盖层的折射率到1.78至1.90从而获得大晶粒尺寸的半导体层来使电子迁移率增加并且残余金属催化剂的数量减少，从而降低漏电流，所以这种晶体管具有优良的特性，并能够通过利用盖层的折射率控制多晶硅层的晶粒尺寸来获得具有所希望的晶粒尺寸和均匀性的多晶硅层从而控制其特性。

Description

制造薄膜晶体管的方法
本申请要求2004年8月24日提交的韩国专利申请第2004-66931号的权益，在此全部引入其公开文本作为参考。
技术领域
本发明涉及一种制造薄膜晶体管的方法，特别涉及这样一种制造薄膜晶体管的方法，该方法不仅通过在基片上形成非晶硅层、形成晶化该非晶硅层的时候具有1.78-1.90折射率的氮化物膜形成的盖层、及在该盖层上形成金属催化剂层，之后热处理从而晶化金属催化剂层来制造具有大晶粒尺寸及包含微量残余金属催化剂的多晶硅层，而且通过控制盖层的折射率来控制多晶硅层的特性。
背景技术
在显示器中使用的薄膜晶体管中，半导体层通常通过在沉积非晶硅于透明基片例如玻璃或石英上并使非晶硅层脱氢之后晶化已脱氢的非晶硅层形成。
包含薄膜晶体管的源极、漏极和沟道区的半导体层通过用化学气相沉积方法在透明基片例如玻璃上沉积非晶硅层形成。不过，用这种化学气相沉积方法直接沉积在基片上的硅由于形成含氢量约12％的非晶硅层而具有低的电子迁移率，当通过对具有低电子迁移率的非晶硅层进行热处理使非晶硅层晶化为晶体硅层的时候，硅层被包含在硅层中的氢的爆炸损坏。进行脱氢处理从而防止在晶化期间产生的氢爆炸现象，其中脱氢工艺一般通过在约400℃或更高的温度上在炉子中热处理非晶硅层几分钟到几小时来进行。在进行脱氢处理以后，执行晶化已脱氢的非晶硅层的晶化过程。
使非晶硅层晶化成多晶硅层的方法包括固相晶化方法、准分子激光晶化方法、金属诱导晶化方法和金属诱导横向晶化方法，其中固相晶化方法是在约700℃或小于700℃(即用于形成使用薄膜晶体管的显示器的基片的玻璃的变形温度)的温度下使非晶硅层退火几小时到几十时的方法；准分子激光晶化方法是通过把准分子激光注射入硅层从而在极短的时间内把硅层局部加热到高温来晶化硅层的方法；金属诱导晶化方法利用了一个现象，在这个现象中，非晶硅层到多晶硅层的相变是通过使金属例如镍、钯、金和铝与非晶硅层接触或把金属注入到非晶硅层中而由金属诱发的；而金属诱导横向晶化方法是通过利用当金属和硅反应产生的硅化物连续横向散布时持续诱导硅晶化的方法来使硅层晶化的方法。
不过，固相晶化方法的缺点是容易产生基片变形，这是因为工艺时间太长，并且在高温下长时间进行热处理；准分子激光晶化方法的缺点是需要昂贵的激光设备，并且在多晶硅层表面上形成许多隆起导致半导体层和栅极绝缘膜之间的界面的特性变劣；金属诱导晶化方法和金属诱导横向晶化方法的缺点是大量的金属催化剂剩留在晶化的多晶硅层上导致薄膜晶体管的半导体的漏电流增加。
发明内容
因此，为了克服现有技术的上述缺点和问题，本发明的目的是提供一种制造薄膜晶体管的方法，该方法不仅通过在基片上形成非晶硅层、形成当晶化该非晶硅层的时候具有1.78至1.90的折射率的氮化物膜形成的盖层并在该盖层上形成一个金属催化剂层，之后热处理因而晶化金属催化剂层来制造具有大晶粒尺寸并包含微量残余金属催化剂的多晶硅层，而且通过控制盖层的折射率来控制多晶硅层的特性。
为了达到上述目的，本发明提供了一种制造薄膜晶体管的方法，它包括如下步骤：制备绝缘基片；在该基片上形成非晶硅层；在该非晶硅层上形成具有1.78至1.90的折射率的盖层；在盖层上形成金属催化剂层；及通过对基片进行热处理把非晶硅层晶化成多晶硅层。
另外，本发明提供了一种制造薄膜晶体管的方法，该方法在通过对基片进行热处理而使非晶硅层晶化成多晶硅层的步骤之后，还包括步骤：移除盖层；通过对多晶硅层构图形成半导体层；及在基片上形成栅极绝缘膜、栅极电极、层间绝缘膜和源极/漏极电极。
附图说明
通过参照附图对优选实施例进行详细描述，本发明的上述的和其它的特点和优点对于本领域的普通技术人员来说将会变得更加明显，其中：
图1a至图1c是通过本发明把非晶硅层晶化成多晶硅层的工艺的横截面图；
图2是显示根据氨气对硅烷气体的比率的晶粒尺寸的曲线图；
图3a和图3b是利用根据本发明的制造薄膜晶体管的方法形成的多晶硅层来制造薄膜晶体管的工艺的横截面图。
(附图主要部分的标记说明)
103：非晶硅层；           104：盖层；
105：金属催化剂层；       106：热处理；
108：晶种；            109：多晶硅层。
具体实施方式
现在将参照附图结合优选实施例详细描述本发明。作为参考，在所有几个视图中相同的附图标记表示对应的部分。
图1a至图1c是通过本发明把非晶硅层晶化成多晶硅层的工艺的横截面图。
首先，图1a是在基片上形成缓冲层并在该缓冲层上形成非晶硅层的工艺的横截面图。如图1a所示，通过化学气相沉积法或物理气相沉积法，缓冲层102在绝缘基片101(例如塑料或玻璃)上形成为单层或双层硅氧化物膜或氮化物膜，其中缓冲层起防止基片下部产生的湿气或杂质的扩散或者控制晶化期间的热传导率的作用从而使半导体层良好晶化。
随后，非晶硅层103形成在缓冲层上，其中进行脱氢工艺从而通过执行脱氢处理防止氢剩留在非晶硅层中，因为非晶硅层一般通过化学气相沉积方法形成，化学气相沉积方法形成的非晶硅层包含气体(例如氢)，并且此气体引发包括降低电子迁移率等问题。
然后，图1b是在基片上形成盖层的工艺的横截面图。如图1b所示，盖层104形成在其上形成有非晶硅层的基片上，其中盖层通过化学气相沉积方法由硅氮化物膜形成。
盖层的特性由化学气相沉积方法的各种工艺条件改变，并且这些特性的改变极大地影响了随后工艺中金属催化剂的扩散或渗透以及非晶硅层的晶化。
即，当用化学气相沉积方法形成盖层的时候通过改变重要参量(即硅烷气体通量、氨气通量和功率)可以改变盖层的特性。
盖层形成为100-的厚度。
图1c是在盖层上形成金属催化剂层的工艺的横截面图。如图1c所示，金属催化剂层105通过在盖层上沉积金属催化剂形成。
包括下列步骤的晶化方法叫做超晶粒硅晶化方法：在非晶硅层上形成盖层，在该盖层上形成金属催化剂层，通过对金属催化剂层进行热处理从而把金属催化剂移动到非晶硅层和盖层之间的界面而形成晶种，利用晶种晶化非晶硅层为多晶硅层。
盖层被定义为绝缘膜，用于通过控制热处理工艺期间金属催化剂的扩散或渗透来控制促成晶化的金属催化剂的浓度或数量。
具有1011至1015原子/cm2的表面密度的金属催化剂层通过在盖层上沉积从Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt中选择出的任何一种或多种金属催化剂而形成，其中金属催化剂优选由镍(Ni)形成，因为如果金属催化剂由镍形成非晶硅层容易晶化为多晶硅层。
随后，进行通过对基片进行热处理来晶化非晶硅层的工艺，其中热处理工艺包括：第一热处理过程，即通过在200-600℃的温度范围内对金属催化剂层进行热处理从而把金属催化剂层中的金属催化剂扩散或渗透到盖层中使得金属催化剂被移动到盖层和非晶硅层之间的界面而形成晶化的晶种108；及第二热处理过程，即在400-1300℃的温度范围内对非晶硅层进行热处理，从而通过存在于盖层和非晶硅层之间的界面上的晶种使非晶硅层晶化成多晶硅层109。
多晶硅层的晶粒尺寸和均匀性是由晶种的形成位置或密度确定的，其中晶种的位置和密度与盖层的特性和金属催化剂层的表面密度不是无关的。不过，由于蒸发设备的局限在控制金属催化剂层的表面密度方面是有限制的。
因此，多晶硅层的晶粒尺寸和均匀性可以通过控制盖层的特性并由此控制晶种的形成位置或密度来直接控制。特别是，盖层的特性通过控制如图2所示的化学气相沉积方法的工艺条件来控制，其中在通过改变工艺条件来形成盖层，并在该盖层上进行晶化工艺以后，晶化工艺的结果记录在表1和图2中。
<实验例1>
可以看到，当如以上图1a和图1b所示，在一个绝缘基片上形成非晶硅层以后，在处理功率是1700W并且氨(NH3)气与硅烷(SiH4)气体的比率是20/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层时，该盖层的折射率是1.858。
<实验例2>
可以看到，当如以上图1a和图1b中所示，在绝缘基片上形成非晶硅层以后，在处理功率是1700W并且氨气与硅烷气体的比率是40/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.827。
<实验例3>
可以看到，当如以上图1a和图1b中所示，在绝缘基片上形成非晶硅层以后，在处理功率是1700W并且氨气与硅烷气体的比率是80/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.783。
<实验例4>
可以看到，当如以上图1a和图1b中所示，在绝缘基片上形成非晶硅层以后，在处理功率是700W并且氨气与硅烷气体的比率是20/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.832。
<实验例5>
可以看到，当如上面图1a和图1b中所示，在绝缘基片上形成非晶硅层以后，在处理功率是700W并且氨气对硅烷气体的比率是40/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.815。
<实验例6>
可以看到，当如上面图1a和图1b中所示，在绝缘基片上形成非晶硅层以后，在处理功率是700W并且氨气对硅烷气体的比率是80/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.824。
<实验例7>
可以看到，如上面图1a和图1b中所示在一个绝缘基片上形成非晶硅层以后，当在处理功率是1700W并且氨气对硅烷气体的比率是5/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.861。
<比较例1>
可以看到，当如上面图1a和图1b中所示，在一个绝缘基片上形成非晶硅层以后，在处理功率是700W并且氨气对硅烷气体的比率是5/1的工艺条件下利用化学气相沉积方法在该非晶硅层上形成作为缓冲层的氮化物膜盖层的时候，该盖层的折射率是1.908。
作为上述实验例1至实验例7和比较例1的结果，可以看到，如实验例1到实验例3中所述当处理功率恒为1700W时，随着氨气/硅烷气体的比率20/1、40/1、80/1增加，折射率1.858、1.827、和1.783逐渐减小；如实验例4到实验例6中所示，随着处理功率恒为700W并且氨气/硅烷气体的比率20/1、40/1和80/1增加，折射率1.832、1.815和1.824趋于减少，其中虽然实验例6的折射率是增加的，但该折射率的增加似乎是由于低的处理功率引起的误差。
因此，可以看到，氨气对硅烷气体的比率越增加，盖层的折射率越减小。
另外，可以看到，当把实验例1至实验例3与实验例4至实验例6同时进行比较时，在氨气对硅烷气体的比率相同的情况下，在具有大的处理功率的实验例中盖层的折射率增加。
在与实验例1至实验例3和实验例7中相同的工艺条件下形成盖层后，在以如图1c中所述的相同方式进行晶化形成多晶硅层并测量该多晶硅层的晶粒尺寸以后，测量结果被表示成图2的曲线。如图2所示，可以看到，随着氨气对硅烷气体的比率从80/1减少到5/1，多晶硅层的晶粒尺寸增加，其中当把实验例1至实验例3和实验例7与图2比较的时候，如果氨气对硅烷气体的比率减少，则盖层的折射率增加。即，盖层的折射率越增加，多晶硅层的晶粒尺寸越增加。
因此，可以看到，随着折射率1.78至1.9增加到1.90，晶粒尺寸是增加的，而在1.90至1.908的折射率范围内未进行晶化。即，如果盖层的折射率小于1.78则晶粒尺寸就减小得太多，且盖层的折射率是1.90或更大对于进行晶化工艺是不可取的，因为在利用实验例8所形成的盖层进行晶化处理的情况下非晶硅层不形成。
因此，如果按照超晶粒硅晶化方法形成由硅氮化物形成的盖层，当通过在1.78到1.90的范围内选择一个合适的折射率值来形成盖层的时候，可以制造具有所希望的晶粒尺寸大小和均匀性的多晶硅层。
如上所述，氨气对硅烷气体的比率越低且处理功率越高，则因为在盖层中硅的比例增加，所以折射率越增加，并且因为硅的比例增加从而扩散和渗透到盖层中困难，所以在盖层和非晶硅层之间的界面上形成的晶种的形成密度降低，从而晶粒的尺寸和均匀性增加。
<表1>
 
实验例 处理功率(W) 氨气与硅烷气之比率 折射率
1 1700 20 1.858
2 1700 40 1.827
3 1700 80 1.783
4 700 20 1.832
5 700 40 1.815
6 700 80 1.824
7 1700 5 1.861
比较例1 700 5 1.908
图3a和图3b是利用上述方法形成的多晶硅层来制造薄膜晶体管的工艺的横截面视图。
首先，图3a是在移除金属催化剂层和盖层以后形成半导体层的工艺的横截面视图。如图3a所示，在结束晶化工序后在移除基片上存在的金属催化剂层和盖层以后通过对多晶硅层构图来形成半导体层201。
其次，图3b是在该半导体层上形成栅极绝缘膜、栅极电极、层间绝缘膜和源极/漏极电极的工序的横截面视图。
当在基片上形成半导体层以后，单层或双层由氧化硅膜或氮化硅膜形成的栅极绝缘膜202形成在半导体层形成了的基片上。
栅极电极203在形成栅极绝缘膜以后通过把栅极电极形成材料沉积在基片上构图栅极电极形成材料而形成。
然后，当在基片上形成层间绝缘膜204以后，通过部分地蚀刻层间绝缘膜和栅极绝缘膜从而部分地暴露半导体层来形成接触孔，其中层间绝缘膜用于绝缘和保护在层间绝缘膜的上部和下部的元件。
在形成接触孔以后，薄膜晶体管通过在基片的整个表面上形成源极/漏极电极形成材料以填充接触孔并对源极/漏极电极形成材料构图从而形成源极/漏极电极205完成。
因此，当通过超晶粒硅晶化方法进行晶化的时候，根据本发明的制造薄膜晶体管的方法能制造一种薄膜晶体管，其中，通过控制氮化物膜盖层的折射率到1.78至1.90从而获得大晶粒尺寸的半导体层来使电子迁移率增加并且残余金属催化剂的数量减少，从而降低漏电流，并且这种晶体管具有优良的特性并能够通过利用盖层的折射率控制多晶硅层的晶粒尺寸从而获得具有所希望的晶粒尺寸和均匀性的多晶硅层来控制其特性。
虽然本发明参照其优选实施例做了详细的解释和描述，本领域的技术人员可以理解，可以做出在形式上或细节上的上述和其它的变化而不脱离本发明的精神和范围。

Claims (9)

1.一种制造薄膜晶体管的方法，包括步骤：
制备绝缘基片；
在该基片上形成非晶硅层；
在该非晶硅层上形成具有1.78至1.90的折射率的盖层；
在该盖层上形成金属催化剂层；及
通过对该基片进行热处理使该非晶硅层晶化成多晶硅层。
2.按照权利要求1的制造薄膜晶体管的方法，其中该方法在通过对所述基片进行热处理使所述非晶硅层晶化成多晶硅层的步骤之后，还包括步骤：移除所述盖层；通过对所述多晶硅层构图形成半导体层；及在该基片上形成栅极绝缘膜、栅极电极、层间绝缘膜和源极/漏极电极。
3.按照权利要求1的制造薄膜晶体管的方法，其中在所述盖层上形成所述金属催化剂层的步骤是在所述盖层上沉积从Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt中选择出的一种或多种金属催化剂的步骤。
4.按照权利要求1的制造薄膜晶体管的方法，其中在所述盖层上形成所述金属催化剂层的步骤是在该盖层上形成1011至1015原子/cm2的表面密度的金属催化剂层的步骤。
5.按照权利要求1的制造薄膜晶体管的方法，其中热处理工艺包括第一热处理工序和第二热处理工序。
6.按照权利要求5的制造薄膜晶体管的方法，其中第一热处理工序是在200至600℃的温度范围内进行热处理的工序，并且第二热处理工序是在400至1300℃的温度范围内进行热处理的工序。
7.按照权利要求1的制造薄膜晶体管的方法，其中所述盖层形成为100-1500
Figure C200410103351C0002091143QIETU
的厚度。
8.按照权利要求1的制造薄膜晶体管的方法，其中所述盖层使用化学气相沉积方法形成，所述折射率正比于所述化学气相沉积方法的处理功率，并与在所述化学气相沉积方法中采用的氨气对硅烷气体的比率成反比。
9.按照权利要求1的制造薄膜晶体管的方法，其中所述盖层是氮化硅膜。
CNB2004101033511A 2004-08-24 2004-12-31 制造薄膜晶体管的方法 Active CN100481350C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66931/04 2004-08-24
KR1020040066931A KR100611766B1 (ko) 2004-08-24 2004-08-24 박막트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
CN1741256A CN1741256A (zh) 2006-03-01
CN100481350C true CN100481350C (zh) 2009-04-22

Family

ID=36093555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101033511A Active CN100481350C (zh) 2004-08-24 2004-12-31 制造薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US7615421B2 (zh)
JP (1) JP4307371B2 (zh)
KR (1) KR100611766B1 (zh)
CN (1) CN100481350C (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100741975B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 열처리 장치 및 이를 이용한 열처리 방법
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100731756B1 (ko) * 2006-06-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100770266B1 (ko) 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100811282B1 (ko) * 2006-12-27 2008-03-07 주식회사 테라세미콘 다결정 실리콘 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
JP5282198B2 (ja) * 2007-07-13 2013-09-04 古河電気工業株式会社 多結晶シリコン薄膜の製造方法、多結晶シリコン薄膜基板および多結晶シリコン薄膜型太陽電池
KR100930400B1 (ko) 2007-08-13 2009-12-08 주식회사 하이닉스반도체 차동 증폭기 및 이를 이용한 입력 회로
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
FR2924272B1 (fr) * 2007-11-28 2010-06-11 Commissariat Energie Atomique Procede de transfert de films
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
KR102171263B1 (ko) 2014-08-21 2020-10-28 삼성전자 주식회사 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법
CN113913791B (zh) * 2021-09-29 2024-03-01 湖南红太阳光电科技有限公司 一种多层非晶硅薄膜的制备方法及太阳能电池

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP3269738B2 (ja) 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3190517B2 (ja) 1994-05-13 2001-07-23 株式会社半導体エネルギー研究所 半導体の作製方法
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JPH11251241A (ja) 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP2001126329A (ja) 1999-10-29 2001-05-11 Sony Corp 光磁気記録媒体
JP2001267240A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置の製造方法
US6962756B2 (en) * 2001-11-02 2005-11-08 Mitsubishi Gas Chemical Company, Inc. Transparent electrically-conductive film and its use
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100915233B1 (ko) * 2002-11-05 2009-09-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
US6774000B2 (en) * 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
TW578319B (en) * 2003-01-23 2004-03-01 Epitech Corp Ltd Light emitting diode having anti-reflection layer and method of making the same
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2004342432A (ja) * 2003-05-15 2004-12-02 Nec Corp 有機ｅｌ表示装置
US7038232B2 (en) * 2003-09-24 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Quantum efficiency enhancement for CMOS imaging sensor with borderless contact
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor

Also Published As

Publication number Publication date
JP2006066860A (ja) 2006-03-09
KR100611766B1 (ko) 2006-08-10
KR20060018533A (ko) 2006-03-02
US20060046357A1 (en) 2006-03-02
JP4307371B2 (ja) 2009-08-05
US7615421B2 (en) 2009-11-10
CN1741256A (zh) 2006-03-01

Similar Documents

Publication Publication Date Title
CN100481350C (zh) 制造薄膜晶体管的方法
KR100656495B1 (ko) 박막트랜지스터 및 그 제조 방법
EP2500947B1 (en) A method of manufacturing a semiconductor device
CN100477274C (zh) 薄膜晶体管及其制造方法
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
JP5129730B2 (ja) 薄膜トランジスタの製造方法
JPH05198592A (ja) ポリシリコン上にケイ化物を形成するための改良された方法
WO2004044996A1 (ja) 熱電変換材料薄膜とセンサ素子及びその製造方法
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
KR100624427B1 (ko) 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
KR20060015196A (ko) 박막트랜지스터 제조 방법
JP2004179643A (ja) 熱電変換材料薄膜とセンサ素子及びその製造方法
KR100792406B1 (ko) 다결정 실리콘 박막 형성방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
JPH10223913A (ja) 薄膜半導体装置の製造方法
US11658061B2 (en) Semiconductor substrate and method of fabricating the same
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR20090083186A (ko) 비정질 실리콘 박막의 결정화 방법
KR20060134338A (ko) 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법
KR20040039572A (ko) 비정질 실리콘층의 탈수소화 방법 및 박막트랜지스터제조방법
JPH10223912A (ja) 薄膜半導体装置の製造方法
JPH11317529A (ja) 薄膜トランジスタの製造方法
JP2002280389A (ja) 薄膜半導体装置の製造方法
JP2002280390A (ja) 薄膜半導体装置の製造方法
CN104934300A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.