JP4369391B2 - 薄膜トランジスタ製造方法 - Google Patents

薄膜トランジスタ製造方法 Download PDF

Info

Publication number
JP4369391B2
JP4369391B2 JP2005123132A JP2005123132A JP4369391B2 JP 4369391 B2 JP4369391 B2 JP 4369391B2 JP 2005123132 A JP2005123132 A JP 2005123132A JP 2005123132 A JP2005123132 A JP 2005123132A JP 4369391 B2 JP4369391 B2 JP 4369391B2
Authority
JP
Japan
Prior art keywords
metal
layer
silicon layer
amorphous silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005123132A
Other languages
English (en)
Other versions
JP2006093648A (ja
Inventor
鉉 億 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006093648A publication Critical patent/JP2006093648A/ja
Application granted granted Critical
Publication of JP4369391B2 publication Critical patent/JP4369391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は薄膜トランジスタ製造方法に係り、さらに詳細には第１金属と第１金属より原子量が大きい金属が所定の組成比を有するように形成されたスパッタリング用ターゲットを利用して非晶質シリコン層及びキャッピング層が形成された基板上に金属触媒層を形成して、基板を熱処理して非晶質シリコン層を多結晶シリコン層に結晶化することによって、第１金属の濃度が従来に比べて２ないし１０００倍程度の範囲内で容易に調節され、第１金属の濃度について、均一で、安定的な制御が可能であって、多結晶シリコン層の結晶粒大きさ及び均一度を向上させることができる薄膜トランジスタ製造方法に関する。なお、第１金属の濃度とは、ターゲットまたは金属触媒層に含まれる全ての金属原子の数と、第１金属原子の数との比である。第２金属についても同様である。
平板型ディスプレー装置に使われる薄膜トランジスタは一般的にガラス、石英などの透明基板に非晶質（ａｍｏｒｐｈｏｕｓ）シリコンを蒸着させて、非晶質シリコンを脱水素処理した後、チャネルを形成するための不純物をイオン注入して、非晶質シリコンを結晶化することで、半導体層を形成した後、ゲート絶縁膜及びゲート電極を形成して、イオン注入工程を進行してソース／ドレイン領域を形成した後、層間絶縁膜及びソース／ドレイン電極を形成することで、薄膜トランジスタを完成する。
非晶質シリコンをポリシリコンに結晶化する方法は固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザー結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがあるが、固相結晶化法は非晶質シリコン層を薄膜トランジスタが使われるディスプレー素子の基板を形成する物質であるガラスの変形温度である約７００℃以下の温度で数時間ないし数十時間にかけてアニーリングする方法であって、エキシマレーザー結晶化法はエキシマレーザーをシリコン層に走査して非常に短い時間の間局部的に高い温度で加熱して結晶化する方法であって、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり注入して金属により非晶質シリコンがポリシリコンを相変化が誘導される現象を利用する方法であって、金属誘導側面結晶化法は金属とシリコンが反応して生成されたケイ化物が横方向に伝播されながら順にシリコンの結晶化を誘導する方法を利用してシリコン層を結晶化させる方法である。
しかし、固相結晶化法は基板を高温で長時間熱処理することによって、基板の変形が甚だしいという短所があって、エキシマレーザー結晶化法は高価の装置及び維持費が多いという短所があるだけでなく多結晶シリコン層表面が粗いという短所があって、金属誘導結晶化法及び金属誘導側面結晶化法は多結晶シリコン層に結晶化を誘導した金属物質が残留して半導体層に漏れ電流を増加させる短所があった。このような結晶化法の短所を解決するために非晶質シリコン層上にキャッピング層を形成して、スパッタリング法で非常に薄い金属触媒層を形成した後、熱処理して結晶化する結晶化法（大韓民国公開特許公報第２００３−００６０４０３号）が研究されたが、金属触媒層を非常に薄く、すなわち、非常に少ない面密度（原子数／ｃｍ２）で金属触媒層を形成しなければならない短所がある。
大韓民国公開特許公報第２００３−００６０４０３号
したがって、本発明は従来技術の諸般短所と問題点を解決するためのものであって、所定の組成比を有する第１金属と第１金属より原子量が大きい金属との合金で形成されたスパッタリング用ターゲットで金属触媒層を形成して基板を熱処理することによって、非晶質シリコン層の界面に結晶化を誘導する第１金属の濃度を非常に低くすることができ、第１金属の濃度について、均一で安定的な制御が可能であって、多結晶シリコン層の結晶粒大きさ及び大きさ均一度を向上させるだけでなく残留する第１金属の量を最小化する薄膜トランジスタ製造方法を提供することに本発明の目的がある。
本発明の目的は基板を準備することと、基板上に非晶質シリコン層及びキャッピング層を形成することと、キャッピング層上に第１金属と第１金属より原子量が大きい第２金属との合金で構成されたターゲットを利用して金属触媒層を形成することと、基板を熱処理して非晶質シリコン層を多結晶シリコン層に結晶化することと、多結晶シリコン層をパターニングして半導体層を形成することと、半導体層が形成された基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成することと、を含むことを特徴とする薄膜トランジスタ製造方法により達成される。
また、本発明の目的は第１金属はニッケルであって、第２金属はモリブデンまたはタングステンであることを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の目的は、ターゲット内の第１金属が１ないし２ａｔ％の組成比で構成されて、残りは第２金属であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の目的は、ターゲット内の第１金属が０．１ないし５０ａｔ％の組成比で構成されて、残りは第２金属であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
したがって、本発明の薄膜トランジスタ製造方法は第１金属と第１金属より原子量が大きい金属である第２金属とを合金化したスパッタリングターゲットで金属触媒層を形成することによって、金属触媒層内の第１金属の濃度をスパッタリング用ターゲットで制御が可能であり従来より２ないし１０００倍程度の範囲内で、第１金属の濃度が容易に調節され、これにより金属触媒層を厚く形成することができ、第１金属の濃度や金属触媒層の厚さについて、均一で安定的な制御が容易であり、多結晶シリコン層の結晶粒大きさ及び大きさ均一度を大幅に向上させることができる。
本発明の目的と技術的構成及びそれによる作用効果に関する詳細な事項は本発明の望ましい実施形態を図示している図面を参照した以下詳細な説明によってさらに明確に理解される。
図１は基板上にバッファー層、非晶質シリコン層及びキャッピング層を形成する工程の断面図である。図で見るようにガラスまたはプラスチックのような透明な基板１０１上にシリコン酸化膜またはシリコン窒化膜を化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用して単層または複層で形成することで、バッファー層（ｂｕｆｆｅｒ ｌａｙｅｒ）１０２を形成する。この時、バッファー層１０２は下部基板で発生する水分または不純物の拡散を防止したり、結晶化時に、熱の伝達の速度を調節することによって、半導体層の結晶化がよく進むことができるようにする。
続いて、バッファー層１０２上に非晶質シリコン層１０３を化学的気相蒸着法または物理的気相蒸着法を利用して形成する。この時、非晶質シリコン層１０３は水素のようなガスを含んでおり、このような非晶質シリコン層１０３内に含まれたガスは結晶化工程時に、シリコン層がひびわれる現象を誘発し、結晶化以後では、このひび割れが多結晶シリコン層の電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）を減少させるので、脱水素処理工程を進行しなければならない。そこで、一般的に炉（Ｆｕｒｎａｃｅ）で数十分ないし数時間の間約４００℃以上の温度で熱処理して脱水素処理を実行する。
続いて、非晶質シリコン層１０３上にシリコン窒化膜またはシリコン酸化膜のような絶縁膜を単層または複層で形成することで、キャッピング層（ｃａｐｐｉｎｇ ｌａｙｅｒ）１０４を形成する。この時、キャッピング層１０４は以後の工程で形成された金属触媒層の金属触媒を非晶質シリコン層１０３の界面に拡散または浸透させる時、選択的に拡散または浸透を起こすようにする役割をする。すなわち、原子量が少ない第１金属はキャッピング層１０４内で拡散速度が大きく、非晶質シリコン層１０３の界面に移動するが、原子量が大きい異種金属はキャッピング層１０４内で拡散速度が小さく、非晶質シリコン層１０３の界面に到達できない。
図２はキャッピング層１０４上に第１金属と第１金属より原子量が大きい金属である第２金属との合金で構成されたターゲットを利用してスパッタリング法で金属触媒層を形成する工程の断面図である。図で見るように第１金属と第１金属より原子量が大きい金属である第２金属とが所定の組成比で合金化されたターゲット１０５を利用してスパッタリング法により第１金属が１０９ないし１０１５（原子数／ｃｍ２）の面密度で、望ましくは１０１３ないし１０１５（原子数／ｃｍ２）の面密度で含まれるように金属触媒層１０７を形成する。符号１０６は、金属原子の流れを示す。この時、第１金属の面密度はターゲットの第１金属の組成比を制御したり、金属触媒層の厚さを制御することによって変更可能である。例えば、ターゲットの第１金属の組成比を低くしたり、金属触媒層の厚さを低くすることで、減少する。
この時、第１金属はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つを利用する。また、ターゲットは第１金属の量が０．１ないし５０ａｔ％の組成比で形成して、残りは第２金属で形成されている。望ましくは第１金属の量が１ないし２ａｔ％の組成比で形成する。これは、第１金属が合金ターゲット内で均一に分布するようにして形成することができ、容易に実現可能な最小組成比であるためである。
この時、第２金属は第１金属より原子量が大きい金属である。例えば、第１金属がニッケル（Ｎｉ）（原子番号は２８であって、原子量は５３．７０である）である場合、ニッケルより原子量が大きい金属、すなわち、原子周期律表上で銅以後のすべての金属は第２金属で利用することができる。この時、第１金属がニッケルである場合には第２金属をモリブデン（Ｍｏ）（原子番号は４２であって、原子量は９５．９４である）またはタングステン（Ｗ）（原子番号は７４であって、原子量は１８３．８４である）で合金を製造することが望ましいが、これはモリブデンとタングステンがニッケルより約２倍ないし３倍以上原子量が大きくてキャッピング層１０４内での拡散速度がニッケルより２倍ないし３倍以上遅いためである。（これはキャッピング層１０４内での拡散速度が原子量の逆数に比例するためである。）
従来の第１金属ターゲットを利用して１０１３ないし１０１５（原子数／ｃｍ２）の面密度を有する金属触媒層を形成する時には約１Åの厚さで形成しなければならず、これをスパッタリング法で形成するのは非常に難しかった。しかし本願発明の０．１ないし５０ａｔ％の組成比を有する第１金属を含む合金ターゲットで形成する場合には１０１３ないし１０１５（原子数／ｃｍ２）の面密度を有する金属触媒層を２ないし１０００Åの厚さで形成することができる。すなわち、低濃度の第１金属を含有する金属触媒層を形成することができるので金属触媒層を厚く形成することができる。言い換えれば、金属触媒層における第１金属の濃度が従来よりも小さいので、第１金属の面密度が従来と同じであっても、金属触媒層の厚さが従来よりも大きくなる。したがって、従来よりも容易に金属触媒層が形成される。
金属触媒層の第１金属を１０１３ないし１０１５（原子数／ｃｍ２）の面密度で制御したり、第１金属だけで成り立った金属触媒層を約１Åの厚さで形成する理由は図５Ａないし図５Ｄで見るように金属触媒層の面密度または量により非晶質シリコン層１０３の結晶化が多くの影響を受けるからである。すなわち、第１金属だけで成り立った金属触媒層が０．５Å以下の厚さで形成される場合図５Ａで見るように非晶質シリコン層１５０ａがほとんどそのまま存在して、多結晶シリコン層１５０ｂで結晶化される領域が少なく、不均一な反面、約１Åの厚さで制御する場合には図５Ｂで見るように非晶質シリコン層１５１ａがそのまま存在する領域が非常に少なく、多結晶シリコン層１５１ｂで結晶化された領域が大部分であり、均一に形成される。約１．５Åの厚さで制御した場合（図５Ｃ）及び２．０Åの厚さで制御した場合（図５Ｄ）にはむしろ結晶化がよくできなかったり（１５２ａ、１５３ａ）、結晶化がなされても均一に結晶化されない（１５２ｂ、１５３ｂ）。符号１５２ａ、１５３ａは、非晶質シリコン層を示し、符号１５２ｂ、１５３ｂは、多結晶シリコン層を示す。
したがって、本願発明の第１金属が所定の組成比を有するターゲットを利用して金属触媒層を形成する場合、例えば第１金属であるニッケルが１％の組成比を有して、第２金属であるモリブデンまたはタングステンが９９％の組成比を有するように形成された合金ターゲットで金属触媒層を形成する場合には金属触媒層を約１００Åの厚さで形成しても従来の金属触媒層を１Åの厚さで形成した場合のように第１金属であるニッケルが１０１３ないし１０１５（原子数／ｃｍ２）の面密度で金属触媒層に含有するようになる。したがって、従来のターゲットを利用して金属触媒層を形成することより本願発明のターゲットを利用して金属触媒層を形成することの方が第１金属の濃度を２ないし１０００倍程度調節することが容易である（ターゲットの第１金属の組成比を０．１ないし５０％に制御可能であるので）。
図３は基板を熱処理して非晶質シリコン層１０３を多結晶シリコン層に結晶化する工程の断面図である。図で見るようにバッファー層１０２、非晶質シリコン層１０３、キャッピング層１０４及び金属触媒層が形成された基板を熱処理して非晶質シリコン層１０３を多結晶シリコン層１０９に結晶化する。この時、熱処理工程は２回の熱処理工程で進行するようになる。第１熱処理工程は２００ないし８００℃の温度範囲で熱処理する工程であって、第２熱処理工程は６００ないし１３００℃の温度範囲で熱処理する工程である。符号１０８は、熱の移動方向を示す。
第１熱処理工程は金属触媒層内の第１金属１１０ａを非晶質シリコン層１０３の界面に移動させて非晶質シリコン層１０３の結晶化を誘導するシード（ｓｅｅｄ）１１０ｂを形成する。もちろん、金属触媒層内の第２金属１１２ａも第１熱処理工程によりキャッピング層１０４内を拡散するが第２金属は第１金属より拡散速度が遅いため非晶質シリコン層１０３の界面に移動できず、キャッピング層１０４内部に残存するようになる。ここで、符号１１１ａは、第１金属１１０ａの移動方向を示し、符号１１１ｂは、第２金属１１２ａの移動方向（拡散方向）を示し、符号１１２ｂは、キャッピング層１０４内に残存した第２金属を示す。
第２熱処理工程は第１熱処理工程により形成されたシードにより非晶質シリコン層１０３が多結晶シリコン層に結晶化される工程である。
図４は本発明により形成された多結晶シリコン層を利用して薄膜トランジスタを製造する工程の断面図である。図で見るように熱処理工程により非晶質シリコン層１０３を多結晶シリコン層に結晶化した後、金属触媒層及びキャッピング層１０４を除去した後、多結晶シリコン層をパターニングして半導体層１３１を形成する。
続いて、基板上にゲート絶縁膜１３２を化学的気相蒸着法または物理的気相蒸着法を利用してシリコン酸化膜またはシリコン窒化膜の単層または複層として形成する。
続いて、基板上にゲート電極形成物質を蒸着した後、パターニングしてゲート電極１３３を形成した後、シリコン酸化膜またはシリコン窒化膜の単層または複層で構成される層間絶縁膜１３４を形成する。
続いて、層間絶縁膜及びゲート絶縁膜の所定領域をエッチングして半導体層の所定領域を露出させるコンタクトホールを形成し、コンタクトホールに充填され、露出した半導体層の所定領域に接触するソース／ドレイン電極形成物質を形成する。
続いて、ソース／ドレイン電極形成物質をパターニングしてソース／ドレイン電極１３５を形成して薄膜トランジスタを完成する。
したがって、本発明の薄膜トランジスタ製造方法は、第１金属と第１金属より原子量が大きい金属である第２金属とを合金化したスパッタリングターゲットで金属触媒層１０７を形成することによって、金属触媒層１０７内の第１金属の濃度をスパッタリング用ターゲットで制御が可能であり従来より２ないし１０００倍程度の範囲内で、第１金属の濃度が容易に調節され、これにより金属触媒層を厚く形成することができる。したがって、金属触媒層を従来よりも容易に形成することができ、第１金属の濃度や金属触媒層の厚さについて、均一で安定的な制御が容易であり、多結晶シリコン層の結晶粒大きさ及び大きさ均一度を大幅に向上させることができる。
本発明は以上でよく見たように望ましい実施形態を挙げて図示して説明したが、実施形態に限られなくて本発明の精神を外れない範囲内で該発明が属する技術分野で通常の知識を有する者により多様な変更と修正が可能である。
基板上にバッファー層、非晶質シリコン層及びキャッピング層を形成する工程の断面図。 キャッピング層上に第１金属と異種金属との合金で構成されたターゲットを利用してスパッタリング法で金属触媒層を形成する工程の断面図。 基板を熱処理して非晶質シリコン層を多結晶シリコン層に結晶化する工程の断面図。 本発明により形成された多結晶シリコン層を利用して薄膜トランジスタを製造する工程の断面図。 第１金属だけで成り立った金属触媒層の厚さによる非晶質シリコン層の結晶化程度を示す説明図。 第１金属だけで成り立った金属触媒層の厚さによる非晶質シリコン層の結晶化程度を示す説明図。 第１金属だけで成り立った金属触媒層の厚さによる非晶質シリコン層の結晶化程度を示す説明図。 第１金属だけで成り立った金属触媒層の厚さによる非晶質シリコン層の結晶化程度を示す説明図。
１０１：基板
１０２：バッファー層
１０３：非晶質シリコン層
１０４：キャッピング層
１０５：所定比率の組成を有する金属触媒合金ターゲット
１０７：金属触媒層
１０８：熱処理工程
１０９：多結晶シリコン層

Claims (9)

  1. 基板を準備することと、
    前記基板上に非晶質シリコン層及びキャッピング層を形成することと、
    前記キャッピング層上に、第１金属と前記第１金属より原子量が大きい第２金属との合金で構成されたターゲットを利用してスパッタリング法で、前記第１金属を１０ ９ ないし１０ １５ （原子数／ｃｍ ２ ）の面密度で含んでいる金属触媒層を形成することと、
    前記基板を熱処理して、前記第１金属及び前記第２金属を前記キャッピング層内に拡散させ、前記第１金属を非晶質シリコン層の表面まで拡散させるとともに、前記第２金属をキャッピング層内部に残存させる第１熱処理工程を行うことと、
    前記基板を熱処理して、前記非晶質シリコン層の表面に拡散された前記第１金属により非晶質シリコン層を多結晶シリコン層に結晶化する第２熱処理工程を行うことと、
    前記多結晶シリコン層をパターニングして半導体層を形成することと、
    前記半導体層が形成された基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成することと、を含むことを特徴とする薄膜トランジスタ製造方法。
  2. 前記金属触媒層は前記第１金属を１０１３ないし１０１５（原子数／ｃｍ２）の面密度で含んでいることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  3. 前記金属触媒層は２ないし１０００Åの厚さで形成されることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  4. 前記第１熱処理工程は２００ないし８００℃の温度範囲で熱処理する工程であって、前記第２熱処理工程は４００ないし１３００℃の温度範囲で熱処理する工程であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  5. 前記第１熱処理工程時では、前記金属触媒層の第１金属の拡散速度は第２金属の拡散速度より速いことを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  6. 前記第１金属はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つであることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  7. 前記第１金属はニッケルであって、前記第２金属はモリブデンまたはタングステンであることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  8. 前記ターゲットは、前記第１金属が０．１ないし５０ａｔ％の組成比で構成されて、残りは第２金属であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
  9. 前記ターゲットは、前記第１金属が１ないし２ａｔ％の組成比で構成されて、残りは第２金属であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
JP2005123132A 2004-09-22 2005-04-21 薄膜トランジスタ製造方法 Expired - Fee Related JP4369391B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076109A KR100659758B1 (ko) 2004-09-22 2004-09-22 박막트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
JP2006093648A JP2006093648A (ja) 2006-04-06
JP4369391B2 true JP4369391B2 (ja) 2009-11-18

Family

ID=36074577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123132A Expired - Fee Related JP4369391B2 (ja) 2004-09-22 2005-04-21 薄膜トランジスタ製造方法

Country Status (4)

Country Link
US (1) US7557020B2 (ja)
JP (1) JP4369391B2 (ja)
KR (1) KR100659758B1 (ja)
CN (1) CN100536075C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701336A (en) * 2005-06-28 2007-01-01 Chunghwa Picture Tubes Ltd Manufacturing method of polysilicon
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
US9818607B2 (en) * 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
KR20230127703A (ko) 2022-02-25 2023-09-01 주식회사 블레스드프로젝트 아몬드 부산물을 이용한 합판 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3269738B2 (ja) * 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
JP3540251B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 薄膜トランジスタ
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5851920A (en) * 1996-01-22 1998-12-22 Motorola, Inc. Method of fabrication of metallization system
KR980012639A (ko) * 1996-07-29 1998-04-30 윌리엄 비. 켐플러 초박 적층형 게이트 유전체 구조물
KR19980021639A (ko) * 1996-09-18 1998-06-25 구자홍 비정질 실리콘 박막의 결정화 방법
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
JP4801249B2 (ja) 1999-11-19 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030003694A1 (en) 2001-06-28 2003-01-02 Apostolos Voutsas Method for forming silicon films with trace impurities
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
JP3942878B2 (ja) 2001-11-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100504538B1 (ko) * 2002-08-28 2005-08-04 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
GB0224871D0 (en) * 2002-10-25 2002-12-04 Plastic Logic Ltd Self-aligned doping of source-drain contacts

Also Published As

Publication number Publication date
JP2006093648A (ja) 2006-04-06
CN100536075C (zh) 2009-09-02
KR100659758B1 (ko) 2006-12-19
KR20060027243A (ko) 2006-03-27
US20060063315A1 (en) 2006-03-23
CN1753151A (zh) 2006-03-29
US7557020B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
JP4307371B2 (ja) 薄膜トランジスタ製造方法
JP4369391B2 (ja) 薄膜トランジスタ製造方法
JP4355016B2 (ja) 薄膜トランジスタ
US7374979B2 (en) Thin film transistor and method of fabricating the same
US8048783B2 (en) Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US7452790B2 (en) Method of fabricating thin film transistor
KR100611761B1 (ko) 박막트랜지스터 제조 방법
KR100731752B1 (ko) 박막트랜지스터
US20120256185A1 (en) Semiconductor device and process for production thereof, and display device
JP2003068642A (ja) 半導体装置およびその製造方法
KR100770255B1 (ko) 박막트랜지스터의 제조 방법
KR100731765B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
KR20070012609A (ko) 유기 전계 발광 소자 및 그 제조 방법
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same
KR100769449B1 (ko) 박막트랜지스터 및 그의 제조방법
KR20060018153A (ko) 박막트랜지스터 제조 방법
JP2001291876A (ja) 薄膜トランジスタ
JP2001053292A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees