JP2024025488A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024025488A
JP2024025488A JP2022128976A JP2022128976A JP2024025488A JP 2024025488 A JP2024025488 A JP 2024025488A JP 2022128976 A JP2022128976 A JP 2022128976A JP 2022128976 A JP2022128976 A JP 2022128976A JP 2024025488 A JP2024025488 A JP 2024025488A
Authority
JP
Japan
Prior art keywords
peak
doping concentration
sub
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022128976A
Other languages
English (en)
Inventor
祐樹 唐本
Yuki KARAMOTO
要 三塚
Kaname Mitsuzuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022128976A priority Critical patent/JP2024025488A/ja
Priority to US18/356,255 priority patent/US20240055483A1/en
Priority to CN202310913998.3A priority patent/CN117594632A/zh
Publication of JP2024025488A publication Critical patent/JP2024025488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置のサージ電圧を抑制する。【解決手段】半導体基板の下面と、ドリフト領域との間に設けられ、半導体基板の深さ方向において３つ以上のドーピング濃度ピークを有する、ドリフト領域よりも高濃度の第１導電型のバッファ領域を備え、３つ以上のドーピング濃度ピークは、半導体基板の下面から最も離れた最深ピークと、半導体基板の下面に２番目に近い第２ピークとを含み、深さ方向において、第２ピークのピーク幅は、最深ピークのピーク幅の２倍以上である半導体装置を提供する。【選択図】図４

Description

本発明は、半導体装置に関する。
半導体基板の下面に、複数のドーピング濃度ピークを有するバッファ領域（またはフィールドストップ層）を設けた半導体装置が知られている（例えば特許文献１および２参照）。
特許文献１ ＵＳ２０１５／０２１４３４７
特許文献２ ＷＯ２０１８／１３５４４８
半導体装置においては、ターンオフ時におけるサージ電圧を抑制することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記下面と、前記ドリフト領域との間に設けられ、前記半導体基板の深さ方向において３つ以上のドーピング濃度ピークを有する、前記ドリフト領域よりも高濃度の第１導電型のバッファ領域を備えてよい。上記いずれかの半導体装置において、前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面から最も離れた最深ピークと、前記半導体基板の前記下面に２番目に近い第２ピークとを含んでよい。上記いずれかの半導体装置において、前記深さ方向において、前記第２ピークのピーク幅は、前記最深ピークのピーク幅の２倍以上であってよい。
上記いずれかの半導体装置において、前記第２ピークは、前記深さ方向において複数のサブピークを含んでよい。上記いずれかの半導体装置において、前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面からの距離が２番目に大きい第２深ピークを含んでよい。上記いずれかの半導体装置において、前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記第２深ピークおよび前記最深ピークの距離よりも小さくてよい。
上記いずれかの半導体装置において、前記第２ピークは、前記深さ方向において複数のサブピークを含んでよい。上記いずれかの半導体装置において、前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記最深ピークの半値全幅の２倍以下であってよい。
上記いずれかの半導体装置において、前記第２ピークの前記深さ方向における前記ドーピング濃度の分布は複数の窪部を有し、それぞれの前記サブピークの間に１つの前記窪部が配置されてよい。上記いずれかの半導体装置において、少なくとも１つの前記窪部の前記ドーピング濃度は、前記複数のサブピークの前記ドーピング濃度の最大値の０．１倍より大きくてよい。
上記いずれかの半導体装置において、前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置されてよい。上記いずれかの半導体装置において、前記複数の谷部は、前記半導体基板の前記下面に最も近い第１谷部を含んでよい。上記いずれかの半導体装置において、少なくとも１つの前記窪部の前記ドーピング濃度が、前記第１谷部の前記ドーピング濃度よりも高くてよい。
上記いずれかの半導体装置において、前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置されてよい。上記いずれかの半導体装置において、前記複数の谷部は、前記半導体基板の前記上面に最も近い最深谷部を含んでよい。上記いずれかの半導体装置において、少なくとも１つの前記窪部の前記ドーピング濃度が、前記最深谷部の前記ドーピング濃度の２倍以上であってよい。
上記いずれかの半導体装置において、前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピーク、前記下面に２番目に近い第２サブピーク、および、前記下面に３番目に近く、前記第２サブピークよりも低濃度の第３サブピークを含んでよい。上記いずれかの半導体装置において、前記第１サブピークに対する前記第２サブピークのドーピング濃度の比率よりも、前記第２サブピークに対する前記第３サブピークの前記ドーピング濃度の比率のほうが大きくてよい。
上記いずれかの半導体装置において、前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピーク、前記下面に２番目に近い第２サブピーク、および、前記下面に３番目に近く、前記第２サブピークよりも低濃度の第３サブピークを含んでよい。上記いずれかの半導体装置において、前記第１サブピークおよび前記第２サブピークの前記深さ方向における距離よりも、前記第２サブピークおよび前記第３サブピークの前記深さ方向における距離のほうが大きくてよい。
上記いずれかの半導体装置において、前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークを含んでよい。上記いずれかの半導体装置において、前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピークを含んでよい。上記いずれかの半導体装置において、前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記第１ピークおよび前記第１サブピークの距離よりも小さくてよい。
上記いずれかの半導体装置において、前記第２ピークにおける前記サブピークの個数は４つ以下であってよい。
上記いずれかの半導体装置において、前記第２ピークの前記深さ方向における前記ドーピング濃度の分布は、１つ以上のサブピークと、１つ以上のキンク部とを含んでよい。
上記いずれかの半導体装置において、少なくとも１つの前記キンク部の前記ドーピング濃度は、前記１つ以上のサブピークの前記ドーピング濃度の最大値の０．１倍以上であってよい。
上記いずれかの半導体装置において、前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置されてよい。上記いずれかの半導体装置において、前記複数の谷部は、前記半導体基板の前記下面に最も近い第１谷部を含んでよい。上記いずれかの半導体装置において、少なくとも１つの前記キンク部の前記ドーピング濃度が、前記第１谷部の前記ドーピング濃度よりも高くてよい。
上記いずれかの半導体装置において、前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置されてよい。上記いずれかの半導体装置において、前記複数の谷部は、前記半導体基板の前記上面に最も近い最深谷部を含んでよい。上記いずれかの半導体装置において、少なくとも１つの前記キンク部の前記ドーピング濃度が、前記最深谷部の前記ドーピング濃度の２倍以上であってよい。
上記いずれかの半導体装置において、前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークと、前記半導体基板の前記下面に３番目に近い第３ピークとを含んでよい。上記いずれかの半導体装置において、前記第２ピークのドーピング濃度は、前記第１ピークの前記ドーピング濃度より小さく、前記第３ピークの前記ドーピング濃度より大きくてよい。
上記いずれかの半導体装置において、前記第２ピークの前記ピーク幅は、前記最深ピークの前記ピーク幅の５倍以下であってよい。
上記いずれかの半導体装置において、前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークを含んでよい。上記いずれかの半導体装置において、前記第２ピークの前記ピーク幅は、前記深さ方向における前記第１ピークと前記最深ピークとの距離の０．５倍以下であってよい。
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３のｆ－ｆ線におけるドーピング濃度分布３００の一例を示す図である。 ドーピング濃度ピーク２１０－２の近傍におけるドーピング濃度分布を示す図である。 ドーピング濃度ピーク２１０－２の近傍におけるドーピング濃度分布の他の例を示す図である。 比較例に係るドーピング濃度ピーク３１０－２のドーピング濃度分布を示す図である。 実施例および比較例に係る、半導体装置のターンオフ時の電圧波形および電流波形を示している。 ターンオフ時における電界強度Ｅ１の分布例を示す図である。 ドーピング濃度ピーク２１０－２のドーピング濃度分布の他の例を示す図である。 凹部２１８およびキンク部２１６の深さ位置を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。水素ドナーは、少なくとも空孔（Ｖ）および水素（Ｈ）が結合したドナーであってもよい。あるいは、シリコン半導体中の格子間シリコン（Ｓｉ－ｉ）と水素とが結合した格子間Ｓｉ－Ｈも、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥または格子間Ｓｉ－Ｈを水素ドナーと称する場合がある。
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０、および、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。ダミートレンチ部３０のダミー導電部は、エミッタ電極５２およびゲート導電部と接続されなくてよく、エミッタ電極５２の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図４は、図３のｆ－ｆ線におけるドーピング濃度分布３００および水素化学濃度分布４００の一例を示す図である。ｆ－ｆ線は、バッファ領域２０を通過するＺ軸と平行な線である。図４における横軸は、半導体基板１０内における深さ位置（Ｚ軸方向の位置）を示している。本明細書では、特に説明する場合を除き、半導体基板１０の下面２３をＺ軸方向の基準位置として、下面２３からの距離をＺ軸方向の位置とする。
バッファ領域２０の上方にはドリフト領域１８が設けられる。ドリフト領域１８は、ドーピング濃度がほぼ一定であってよい。ドリフト領域１８のドーピング濃度ＮＤＲは、バルク・ドナー濃度と一致してよい。他の例では、ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度より高くてもよい。ドリフト領域１８とバッファ領域２０との境界の深さ位置をＺｅとする。深さ位置Ｚｅは、バッファ領域２０からドリフト領域１８に向かう方向において、ドーピング濃度が最初にＮＤＲとなる深さ位置である。
ドリフト領域１８と下面２３との間に、バッファ領域２０が設けられる。バッファ領域２０と下面２３との間にはコレクタ領域２２が設けられる。コレクタ領域２２は、ドーピング濃度のピークを有してよい。コレクタ領域２２は下面２３に接する。コレクタ領域２２とバッファ領域２０との境界の深さ位置をＺ０とする。深さ位置Ｚ０は、コレクタ領域２２とバッファ領域２０とが形成するＰＮ接合の位置である。
バッファ領域２０は、ドリフト領域１８よりもドーピング濃度が高い３つ以上のドーピング濃度ピーク２１０を有する。図４の例ではドーピング濃度ピーク２１０の個数は４個であるが、ドーピング濃度ピーク２１０の個数はこれに限定されない。本例では、半導体基板１０の下面２３に近い順に、ドーピング濃度ピーク２１０－１、ドーピング濃度ピーク２１０－２、ドーピング濃度ピーク２１０－３、ドーピング濃度ピーク２１０－４が配置されている。下面２３に最も近いドーピング濃度ピーク２１０－１は、第１ピークの一例である。下面２３に２番目に近いドーピング濃度ピーク２１０－２は、第２ピークの一例である。下面２３に３番目に近いドーピング濃度ピーク２１０－３は、第３ピークの一例である。また、下面２３からの距離が２番目に大きいドーピング濃度ピーク２１０－３は、第２深ピークの一例でもある。下面２３からの距離が最も大きいドーピング濃度ピーク２１０－４は、最深ピークの一例である。また、それぞれのドーピング濃度ピーク２１０の間には、１つの谷部２２０が配置されている。つまり深さ方向において隣り合って配置されたドーピング濃度ピーク２１０－ｋ（ただしｋは１以上の整数）と、ドーピング濃度ピーク２１０－（ｋ＋１）との間には、ドーピング濃度が極小値を示す谷部２２０－ｋが配置されている。谷部２２０－１は、半導体基板１０の下面２３に最も近い第１谷部の一例である。谷部２２０－３は、半導体基板１０の上面２１に最も近い最深谷部の一例である。谷部２２０は、ドーピング濃度が極小値を示す部分が、深さ方向に連続する平坦部を有してもよい。
ドーピング濃度ピーク２１０－１、ドーピング濃度ピーク２１０－２、ドーピング濃度ピーク２１０－３、ドーピング濃度ピーク２１０－４の、それぞれのドーピング濃度の最大値をＰ１、Ｐ２、Ｐ３、Ｐ４とし、それぞれのピーク幅をＷ１、Ｗ２、Ｗ３、Ｗ４とする。また、それぞれのドーピング濃度ピーク２１０－ｋにおいて、ドーピング濃度が最大値Ｐｋとなる深さ位置をＺｋとする。ドーピング濃度ピーク２１０－ｋのピーク幅Ｗｋは、ドーピング濃度ピーク２１０－ｋにおいて、ドーピング濃度がα×Ｐｋ以上となる、連続した部分の深さ方向の長さであってよい。当該連続した部分には、ドーピング濃度が最大値Ｐｋとなる深さ位置Ｚｋが含まれる。係数αは、０．５であってよく、０．３であってよく、０．１であってよく、０．１より小さい値であってもよい。係数αは０．０１であってもよい。係数αが０．５の場合、ドーピング濃度ピーク２１０－ｋのピーク幅は、ドーピング濃度ピーク２１０－ｋの半値全幅（ＦＷＨＭ）である。係数αは、それぞれのドーピング濃度ピーク２１０で共通とする。
半導体装置１００（本例ではトランジスタ部７０）がターンオフすると、コレクタ・エミッタ間電圧Ｖｃｅが徐々に上昇しつつ、上面２１側のＰＮ接合（本例ではベース領域１４と蓄積領域１６によるＰＮ接合）の深さ位置から下面２３に向かって空間電荷領域（空乏層とも称される）が広がる。電圧Ｖｃｅがピーク電圧近傍のときに、空間電荷領域が高濃度のドーピング濃度ピーク２１０に到達すると、コレクタ・エミッタ間電圧Ｖｃｅの時間波形にサージ電圧が生じやすくなる。
空間電荷領域がコレクタ領域２２まで到達することを防止するために、ドーピング濃度ピーク２１０－１およびドーピング濃度ピーク２１０－２は比較的に高濃度に設定される場合がある。また、空間電荷領域がドーピング濃度ピーク２１０－１まで到達するようなドーピング濃度分布にすると、空間電荷領域がコレクタ領域２２に到達してしまう可能性が高くなる。このため、電圧Ｖｃｅがピーク電圧のときに、空間電荷領域がドーピング濃度ピーク２１０－２の近傍に到達するように、ドーピング濃度分布を設計する場合がある。このため、ドーピング濃度ピーク２１０－２のドーピング濃度が高いと、ターンオフ時のコレクタ・エミッタ間電圧Ｖｃｅにおけるサージ電圧が高くなる場合がある。
本例のドーピング濃度ピーク２１０－２のピーク幅Ｗ２は、ドーピング濃度ピーク２１０－４のピーク幅Ｗ４の２倍以上である。ドーピング濃度ピーク２１０－２のピーク幅Ｗ２を大きくすることで、ドーピング濃度ピーク２１０－２におけるドーピング濃度の深さ方向の積分値を維持しつつ、ドーピング濃度ピーク２１０－２の最大のドーピング濃度Ｐ２を小さくできる。このため、空間電荷領域がドーピング濃度ピーク２１０－２の近傍に到達したときのサージ電圧を低くできる。ピーク幅Ｗ２は、ピーク幅Ｗ４の２．５倍以上であってよく、３倍以上であってもよい。
例えば、ドーピング濃度ピーク２１０－２を形成すべき深さ範囲において、複数の深さ位置のそれぞれにドーパントイオンを注入する。これにより、ドーピング濃度ピーク２１０－２のピーク幅Ｗ２は大きくなる。また、当該深さ範囲に対するドーパントイオンの総ドーズ量を維持しつつ、それぞれの深さ位置に対するドーパントイオンのドーズ量を小さくでき、ドーピング濃度ピーク２１０－２のドーピング濃度Ｐ２を小さくできる。
ドーピング濃度ピーク２１０－２のピーク幅Ｗ２は、ドーピング濃度ピーク２１０－３のピーク幅Ｗ３の２倍以上であってよく、２．５倍以上であってよく、３倍以上であってもよい。ドーピング濃度ピーク２１０－２のピーク幅Ｗ２は、ドーピング濃度ピーク２１０－１のピーク幅Ｗ１の２倍以上であってよく、２．５倍以上であってよく、３倍以上であってもよい。ドーピング濃度ピーク２１０－２のピーク幅Ｗ２は、ドーピング濃度ピーク２１０－４のピーク幅Ｗ４とドーピング濃度ピーク２１０－３のピーク幅Ｗ３を足し合わせた値よりも大きくてよい。
ドーピング濃度ピーク２１０－２のドーピング濃度Ｐ２は、ドーピング濃度ピーク２１０－１のドーピング濃度Ｐ１より小さくてよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ１の１／１０以下であってよく、１／５０以下であってよく、１／１００以下であってもよい。
ドーピング濃度ピーク２１０－２のドーピング濃度Ｐ２は、ドーピング濃度ピーク２１０－３のドーピング濃度Ｐ３より大きくてよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ３の２倍以上であってよく、５倍以上であってもよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ３の５０倍以下であってよく、１０倍以下であってもよい。ドーピング濃度ピーク２１０－２のドーピング濃度Ｐ２は、１×１０１５／ｃｍ３以下もしくは未満であってよく、５×１０１４／ｃｍ３以下であってよい。
ドーピング濃度ピーク２１０－２のドーピング濃度Ｐ２は、ドーピング濃度ピーク２１０－４のドーピング濃度Ｐ４より大きくてよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ４の２倍以上であってよく、５倍以上であってもよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ４の５０倍以下であってよく、１０倍以下であってもよい。
一例として、ドーピング濃度の関係は、Ｐ１＞Ｐ２＞Ｐ３、且つ、Ｐ２＞Ｐ４であってよい。Ｐ３＞Ｐ４であってよく、Ｐ３＜Ｐ４であってよく、Ｐ３＝Ｐ４であってもよい。
バッファ領域２０が水素ドナーにより形成される場合に、バッファ領域２０は水素化学濃度分布４００を有してよい。水素化学濃度分布４００は、ドーピング濃度ピーク２１０－ｋに対応する水素化学濃度ピーク５１０－ｋを有してよい。水素化学濃度分布４００は、ドーピング濃度の谷部２２０－ｋに対応する水素化学濃度の谷部５２０－ｋを有してよい。
水素化学濃度ピーク５１０－ｋの深さ位置は、ドーピング濃度ピーク２１０－ｋの深さ位置Ｚｋと１０％以下の誤差を含んで一致してよい。本明細書において濃度ピークの深さ位置とは、濃度ピークが極大値を示す位置（つまり頂点の位置）である。濃度ピークに、極大値を示す部分が深さ方向に連続する平坦部が存在する場合、濃度ピークの深さ位置は、当該平坦部の深さ方向の中央位置である。本明細書において深さ位置の誤差とは、下面２３からの距離（μｍ）の誤差を指す。水素化学濃度ピーク５１０－ｋの半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－ｋの頂点が配置されてよく、ドーピング濃度ピーク２１０－ｋの半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－ｋの頂点が配置されてもよい。
水素化学濃度ピーク５１０－１は、ドーピング濃度ピーク２１０－１に対応してよい。水素化学濃度ピーク５１０－１の深さ位置は、ドーピング濃度ピーク２１０－１の深さ位置Ｚ１と１０％以下の誤差を含んで一致してよい。水素化学濃度ピーク５１０－１の半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－１の頂点が配置されてよく、ドーピング濃度ピーク２１０－１の半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－１の頂点が配置されてもよい。
水素化学濃度ピーク５１０－２は、ドーピング濃度ピーク２１０－２に対応してよい。水素化学濃度ピーク５１０－２の深さ位置は、ドーピング濃度ピーク２１０－２の深さ位置Ｚ２と１０％以下の誤差を含んで一致してよい。水素化学濃度ピーク５１０－２の半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－２の頂点が配置されてよく、ドーピング濃度ピーク２１０－２の半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－２の頂点が配置されてもよい。
水素化学濃度ピーク５１０－３は、ドーピング濃度ピーク２１０－３に対応してよい。水素化学濃度ピーク５１０－３の深さ位置は、ドーピング濃度ピーク２１０－３の深さ位置Ｚ３と１０％以下の誤差を含んで一致してよい。水素化学濃度ピーク５１０－３の半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－３の頂点が配置されてよく、ドーピング濃度ピーク２１０－３の半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－３の頂点が配置されてもよい。
水素化学濃度ピーク５１０－４は、ドーピング濃度ピーク２１０－４に対応してよい。水素化学濃度ピーク５１０－４の深さ位置は、ドーピング濃度ピーク２１０－４の深さ位置Ｚ２と１０％以下の誤差を含んで一致してよい。水素化学濃度ピーク５１０－４の半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－４の頂点が配置されてよく、ドーピング濃度ピーク２１０－４の半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－４の頂点が配置されてもよい。
水素化学濃度の谷部５２０－ｋの深さ位置は、ドーピング濃度の谷部２２０－ｋの深さ位置と１０％以下の誤差を含んで一致してよい。本明細書において谷部の深さ位置は、谷部が極小値を示す位置である。谷部に、極小値を示す部分が深さ方向に連続する平坦部が存在する場合、谷部の深さ位置は、当該平坦部の深さ方向の中央位置である。谷部５２０－ｋにおいて水素化学濃度が極小値の２倍以下となる深さ範囲内に谷部２２０－ｋが配置されてよく、谷部２２０－ｋにおいてドーピング濃度が極小値の２倍以下となる深さ範囲内に谷部５２０－ｋが配置されてもよい。
水素化学濃度の谷部５２０－１は、ドーピング濃度の谷部２２０－１に対応してよい。谷部５２０－１の深さ位置は、谷部２２０－１の深さ位置と１０％以下の誤差を含んで一致してよい。谷部５２０－１において水素化学濃度が極小値の２倍以下となる深さ範囲内に谷部２２０－１が配置されてよく、谷部２２０－１においてドーピング濃度が極小値の２倍以下となる深さ範囲内に谷部５２０－１が配置されてもよい。
水素化学濃度の谷部５２０－２は、ドーピング濃度の谷部２２０－２に対応してよい。谷部５２０－２の深さ位置は、谷部２２０－２の深さ位置と１０％以下の誤差を含んで一致してよい。谷部５２０－２において水素化学濃度が極小値の２倍以下となる深さ範囲内に谷部２２０－２が配置されてよく、谷部２２０－２においてドーピング濃度が極小値の２倍以下となる深さ範囲内に谷部５２０－２が配置されてもよい。
水素化学濃度の谷部５２０－３は、ドーピング濃度の谷部２２０－３に対応してよい。谷部５２０－３の深さ位置は、谷部２２０－３の深さ位置と１０％以下の誤差を含んで一致してよい。谷部５２０－３において水素化学濃度が極小値の２倍以下となる深さ範囲内に谷部２２０－３が配置されてよく、谷部２２０－３においてドーピング濃度が極小値の２倍以下となる深さ範囲内に谷部５２０－３が配置されてもよい。
図５は、ドーピング濃度ピーク２１０－２の近傍におけるドーピング濃度分布３００および水素化学濃度分布４００を示す図である。本例のドーピング濃度ピーク２１０－２は、深さ方向において異なる位置に配置された複数のサブピーク２１２を有する。図５の例では、ドーピング濃度ピーク２１０－２は、半導体基板１０の下面２３に近い順に、サブピーク２１２－１、サブピーク２１２－２、サブピーク２１２－３を有している。サブピーク２１２－１は、半導体基板１０の下面２３に最も近い第１サブピークの一例であり、サブピーク２１２－２は、下面２３に２番目に近い第２サブピークの一例であり、サブピーク２１２－３は、下面に３番目に近い第３サブピークの一例である。また、それぞれのサブピーク２１２の間には、１つの窪部２１４が配置されている。つまり深さ方向において隣り合って配置されたサブピーク２１２－ｈと、サブピーク２１２－（ｈ＋１）との間には、ドーピング濃度が極小値を示す窪部２１４－ｈが配置されている。ただしｈは１以上の整数である。ｈは２以上であってよく、３以上であってよく、４以上であってよい。
サブピーク２１２－ｈのドーピング濃度の最大値をＰ２－ｈとし、サブピーク２１２－ｈにおいてドーピング濃度が最大値Ｐ２－ｈとなる深さ位置をＺ２－ｈとする。ドーピング濃度Ｐ２－２は、ドーピング濃度Ｐ２－１と同一であってよく、ドーピング濃度Ｐ２－１より小さくてよく、大きくてもよい。ドーピング濃度Ｐ２－３は、ドーピング濃度Ｐ２－２と同一であってよく、ドーピング濃度Ｐ２－２より小さくてよく、大きくてもよい。ドーピング濃度Ｐ２－３は、ドーピング濃度Ｐ２－１と同一であってよく、ドーピング濃度Ｐ２－１より小さくてよく、大きくてもよい。本例では、Ｐ２－１＞Ｐ２－２＞Ｐ２－３である。つまり、複数のサブピーク２１２－ｈのドーピング濃度Ｐ２－ｈは、下面２３から離れるほど小さくなってよい。本例では、ドーピング濃度Ｐ２－１が、ドーピング濃度ピーク２１０－２におけるドーピング濃度の最大値であるが、他のドーピング濃度Ｐ２－ｈが、ドーピング濃度ピーク２１０－２におけるドーピング濃度の最大値であってもよい。深さ位置Ｚ２－ｈは、ドーパントイオンを注入した位置に対応する。また、谷部２２０－ｋにおけるドーピング濃度の最小値をＶｋとし、窪部２１４－ｈにおけるドーピング濃度の最小値をＤｈとする。
深さ方向において隣り合うサブピーク２１２－ｈと、サブピーク２１２－（ｈ＋１）の、深さ方向の間隔をＬｈとする。間隔Ｌｈは、深さ位置Ｚ２－ｈと、深さ位置Ｚ２－（ｈ＋１）との距離である。
それぞれの間隔Ｌｈは、ドーピング濃度ピーク２１０－３とドーピング濃度２１０－４との深さ方向の距離（Ｚ４－Ｚ３）以下であってよい。間隔Ｌｈが距離（Ｚ４－Ｚ３）以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよい。この場合、それぞれのサブピーク２１２の間の窪部２１４のドーピング濃度Ｄｈは、α×Ｐ２－ｍａｘ以上であってよく、α×Ｐ２－ｍａｘより小さくてもよい。ドーピング濃度Ｐ２－ｍａｘは、サブピーク２１２－ｈのドーピング濃度Ｐ２－ｈのうち、最大のものを指している。間隔Ｌｈが距離（Ｚ４－Ｚ３）の０．５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよく、間隔Ｌｈが距離（Ｚ４－Ｚ３）の０．２５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてもよい。
それぞれの間隔Ｌｈは、図３に示したドーピング濃度ピーク２１０－４の半値全幅（つまり、α＝０．５の場合のピーク幅Ｗ４）の２倍以下であってもよい。間隔Ｌｈがピーク幅Ｗ４（ただしα＝０．５）の２倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよい。この場合、それぞれのサブピーク２１２の間の窪部２１４のドーピング濃度Ｄｈは、α×Ｐ２－ｍａｘ以上であってよく、α×Ｐ２－ｍａｘより小さくてもよい。間隔Ｌｈがドーピング濃度ピーク２１０－４の半値全幅の１．５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよく、間隔Ｌｈがドーピング濃度ピーク２１０－４の半値全幅の１倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてもよい。
図４において説明したように、ドーピング濃度がα×Ｐ２－ｍａｘ以上となる連続した部分を、１つのドーピング濃度ピーク２１０－２とみなしてもよい。この場合、それぞれのサブピーク２１２の間の窪部２１４のドーピング濃度Ｄｈは、α×Ｐ２－ｍａｘ以上である。この場合の間隔Ｌｈは、距離（Ｚ４－Ｚ３）以下であってよく、距離（Ｚ４－Ｚ３）より大きくてもよい。間隔Ｌｈは、ドーピング濃度ピーク２１０－４の半値全幅以下であってよく、ドーピング濃度ピーク２１０－４の半値全幅より大きくてもよい。また、間隔Ｌｈが距離（Ｚ４－Ｚ３）以下である複数のサブピーク２１２を含み、且つ、サブピーク２１２の間の窪部２１４のそれぞれのドーピング濃度Ｄｈがα×Ｐ２－ｍａｘ以上である範囲を、ドーピング濃度ピーク２１０－２としてもよい。また、間隔Ｌｈがピーク幅Ｗ４（ただしα＝０．５）以下である複数のサブピーク２１２を含み、且つ、サブピーク２１２の間の窪部２１４のそれぞれのドーピング濃度Ｄｈがα×Ｐ２－ｍａｘ以上である範囲を、ドーピング濃度ピーク２１０－２としてもよい。
それぞれの間隔Ｌｈは、サブピーク２１２－１とドーピング濃度ピーク２１０－１との距離（例えば図４におけるＺ２－Ｚ１）よりも小さくてよい。それぞれの間隔Ｌｈは、距離（Ｚ２－Ｚ１）の０．５倍以下であってよく、０．２５倍以下であってもよい。
それぞれの間隔Ｌｈは、サブピーク２１２－３とドーピング濃度ピーク２１０－３との距離（例えば図４および図５におけるＺ３－（Ｚ２－３））よりも小さくてよい。それぞれの間隔Ｌｈは、距離（Ｚ３－（Ｚ２－３））の０．５倍以下であってよく、０．２５倍以下であってもよい。
それぞれの間隔Ｌｈは、ドーピング濃度ピーク２１０－３の半値全幅の２倍以下であってよく、１．５倍以下であってよく、１倍以下であってもよい。それぞれの間隔Ｌｈは、ドーピング濃度ピーク２１０－１の半値全幅の２倍以下であってよく、１．５倍以下であってよく、１倍以下であってもよい。また、サブピーク２１２どうしが重ならないように、それぞれの間隔Ｌｈは、１μｍ以上であってよく、２μｍ以上であってよく、３μｍ以上であってよく、４μｍ以上であってもよい。
少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、複数のサブピーク２１２のドーピング濃度の最大値Ｐ２－ｍａｘの０．１倍より大きくてよく、０．２倍より大きくてよく、０．５倍より大きくてもよい。これにより、ドーピング濃度ピーク２１０－２のドーピング濃度分布の形状をより平坦化して、ドーピング濃度ピーク２１０－２のドーピング濃度の最大値を小さくできる。全ての窪部２１４－ｈのドーピング濃度Ｄｈが、複数のサブピーク２１２のドーピング濃度の最大値Ｐ２－ｍａｘの０．１倍より大きくてよく、０．２倍より大きくてよく、０．５倍より大きくてもよい。
少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、隣り合うサブピーク２１２－ｈのドーピング濃度Ｐ２－ｈの０．１倍より大きくてよく、０．２倍より大きくてよく、０．５倍より大きくてもよい。全ての窪部２１４－ｈのドーピング濃度Ｄｈが、隣り合うサブピーク２１２－ｈのドーピング濃度Ｐ２－ｈの０．１倍より大きくてよく、０．２倍より大きくてよく、０．５倍より大きくてもよい。
少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、谷部２２０－１のドーピング濃度Ｖ１よりも高くてよい。少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ１の１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。全ての窪部２１４－ｈのドーピング濃度Ｄｈが、谷部２２０－１のドーピング濃度Ｖ１よりも高くてよく、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。窪部２１４のドーピング濃度Ｄｈを高くすることで、ドーピング濃度ピーク２１０－２におけるドーピング濃度の積分値を維持しつつ、ドーピング濃度ピーク２１０－２における最大のドーピング濃度Ｐ２を小さくできる。それぞれの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ１の１０倍以下であってよく、８倍以下であってよく、６倍以下であってもよい。
少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、谷部２２０－２のドーピング濃度Ｖ２よりも高くてよい。少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ２の１．５倍以上であってよく、２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。全ての窪部２１４－ｈのドーピング濃度Ｄｈが、谷部２２０－２のドーピング濃度Ｖ２よりも高くてよく、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。窪部２１４のドーピング濃度Ｄｈを高くすることで、ドーピング濃度ピーク２１０－２におけるドーピング濃度の積分値を維持しつつ、ドーピング濃度ピーク２１０－２における最大のドーピング濃度Ｐ２を小さくできる。それぞれの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ２の１０倍以下であってよく、８倍以下であってよく、６倍以下であってもよい。
少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、最深谷部である谷部２２０－３のドーピング濃度Ｖ３よりも高くてよい。少なくとも１つの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ３の１．５倍以上であってよく、２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。全ての窪部２１４－ｈのドーピング濃度Ｄｈが、谷部２２０－３のドーピング濃度Ｖ３よりも高くてよく、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。窪部２１４のドーピング濃度Ｄｈを高くすることで、ドーピング濃度ピーク２１０－２におけるドーピング濃度の積分値を維持しつつ、ドーピング濃度ピーク２１０－２における最大のドーピング濃度Ｐ２を小さくできる。それぞれの窪部２１４－ｈのドーピング濃度Ｄｈは、ドーピング濃度Ｖ３の１０倍以下であってよく、８倍以下であってよく、６倍以下であってもよい。
水素化学濃度分布４００は、ドーピング濃度のサブピーク２１２－ｈに対応する水素サブピーク５１２－ｈを有してよい。水素化学濃度分布４００は、ドーピング濃度の窪部２１４－ｈに対応する窪部５１４－ｈを有してよい。
水素サブピーク５１２－ｈの深さ位置は、ドーピング濃度のサブピーク２１２－ｈの深さ位置Ｚ２－ｈと１０％以下の誤差を含んで一致してよい。水素サブピーク５１２－ｈの半値全幅の深さ範囲内に、サブピーク２１２－ｈの頂点が配置されてよく、サブピーク２１２－ｈの半値全幅の深さ範囲内に、水素サブピーク５１２－ｈの頂点が配置されてもよい。
水素化学濃度の窪部５１４－ｈの深さ位置は、ドーピング濃度の窪部２１４－ｈの深さ位置と１０％以下の誤差を含んで一致してよい。本明細書において窪部の深さ位置は、窪部が極小値を示す位置である。窪部に、極小値を示す部分が深さ方向に連続する平坦部が存在する場合、窪部の深さ位置は、当該平坦部の深さ方向の中央位置である。窪部５１４－ｈにおいて水素化学濃度が極小値の２倍以下となる深さ範囲内に窪部２１４－ｈが配置されてよく、窪部２１４－ｈにおいてドーピング濃度が極小値の２倍以下となる深さ範囲内に窪部５１４－ｈが配置されてもよい。
図６は、ドーピング濃度ピーク２１０－２の近傍におけるドーピング濃度分布の他の例を示す図である。本例のドーピング濃度ピーク２１０－２は、サブピーク２１２－３のドーピング濃度分布が、図５の例と相違する。他の部分は、図５の例と同様である。
本例では、サブピーク２１２－１のドーピング濃度Ｐ２－１に対する、サブピーク２１２－２のドーピング濃度Ｐ２－２の比率（Ｐ２－２）／（Ｐ２－１）よりも、サブピーク２１２－２のドーピング濃度Ｐ２－２に対する、サブピーク２１２－３のドーピング濃度Ｐ２－３の比率（Ｐ２－３）／（Ｐ２－２）のほうが小さい。例えば、ドーピング濃度Ｐ２－２はドーピング濃度Ｐ２－１の７５％～１００％であり、ドーピング濃度Ｐ２－３はドーピング濃度Ｐ２－２の２５％～５０％であってよい。ドーピング濃度Ｐ２－３を、ドーピング濃度Ｐ２－２と谷部２２０－２のドーピング濃度Ｖ２の中間濃度にすることで、ドーピング濃度ピーク２１０－２の上面２１側のスロープの傾きを緩やかにできる。これにより、空間電荷領域が当該スロープに到達したときのサージ電圧を抑制できる。
サブピーク２１２－３のドーピング濃度Ｐ２－３は、α×Ｐ２－１より低くてもよい。ただし、サブピーク２１２－３とサブピーク２１２－２との距離Ｌ２は、ドーピング濃度ピーク２１０－４の半値全幅以下である。本例では、ドーピング濃度ピーク２１０－２の下面２３側の端部は、サブピーク２１２－１の頂点よりも下面２３側において、ドーピング濃度が最初にα×Ｐ２－１となる点である。またドーピング濃度ピーク２１０－２の上面２１側の端部は、サブピーク２１２－３の頂点よりも上面２１側において、ドーピング濃度が最初にα×Ｐ２－３となる点である。
サブピーク２１２－１とサブピーク２１２－２との距離Ｌ１よりも、サブピーク２１２－２とサブピーク２１２－３との距離Ｌ２のほうが大きくてよい。距離Ｌ２は、距離Ｌ１の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。ただし距離Ｌ２は、ドーピング濃度ピーク２１０－４の半値全幅以下である。このような構成によっても、ドーピング濃度ピーク２１０－２の上面２１側のスロープの傾きを緩やかにできる。これにより、空間電荷領域が当該スロープに到達したときのサージ電圧を抑制できる。
ドーピング濃度ピーク２１０－２に含まれるサブピーク２１２の個数は４つ以下であってよい。サブピーク２１２の個数を多くしすぎると、ドーピング濃度ピーク２１０－２の深さ方向の幅が大きくなりすぎて、ドーピング濃度ピーク２１０－３まで到達してしまう場合がある。また、深さ方向における狭い範囲にサブピーク２１２を密集させすぎると、サブピーク２１２どうしが重なり、ドーピング濃度の最大値が大きくなってしまう。
第２ピークのピーク幅Ｗ２は、ドーピング濃度ピーク２１０－４のピーク幅Ｗ４の５倍以下であってよい。ピーク幅Ｗ２を大きくしすぎると、ドーピング濃度ピーク２１０－２がドーピング濃度ピーク２１０－３まで到達してしまう場合がある。ピーク幅Ｗ２は、ピーク幅Ｗ４の４倍以下であってもよい。ピーク幅Ｗ２は、ピーク幅Ｗ１の５倍以下であってよく、４倍以下であってもよい。ピーク幅Ｗ２は、ピーク幅Ｗ３の５倍以下であってよく、４倍以下であってもよい。
第２ピークのピーク幅Ｗ２は、ドーピング濃度ピーク２１０－１とドーピング濃度ピーク２１０－４との距離（Ｚ４－Ｚ１）の０．５倍以下であってよい。ピーク幅Ｗ２を大きくしすぎると、ドーピング濃度ピーク２１０－２がドーピング濃度ピーク２１０－３まで到達してしまう場合がある。ピーク幅Ｗ２は、距離（Ｚ４－Ｚ１）の０．４倍以下であってよく、０．３倍以下であってよく、０．２倍以下であってもよい。
図７は、比較例に係るドーピング濃度ピーク３１０－２のドーピング濃度分布を示す図である。比較例に係る半導体装置は、図１から図６において説明した半導体装置１００の構成において、ドーピング濃度ピーク２１０－２に代えて、ドーピング濃度ピーク３１０－２を有する。他の構造は半導体装置１００と同様である。
ドーピング濃度ピーク３１０－２は、単一の濃度ピークを含む。つまり、ドーピング濃度ピーク３１０－２は、複数のサブピーク２１２を含まない。ドーピング濃度ピーク３１０－２のピーク幅は、ドーピング濃度ピーク２１０－２のピーク幅よりも小さい。ドーピング濃度ピーク３１０－２は、単一の深さ位置に対してドーパントイオンを注入して形成される。ドーピング濃度ピーク３１０－２に対するドーパントイオンのドーズ量と、ドーピング濃度ピーク２１０－２に対するドーパントイオンの総ドーズ量は、ほぼ同一である。つまりドーピング濃度ピーク２１０－２は、ドーピング濃度ピーク３１０－２に対するドーパントイオンのドーズ量を複数の深さ位置に分割して、それぞれの深さ位置にドーパントイオンを注入している。
図８は、実施例および比較例に係る、半導体装置のターンオフ時の電圧波形および電流波形を示している。図８における横軸は時間であり、縦軸は、コレクタ・エミッタ間電圧Ｖｃｅ、および、コレクタ電流Ｉｃである。図８において、図７のドーピング濃度ピーク３１０－２を有する比較例の波形を破線で示し、ドーピング濃度ピーク２１０－２を有する実施例の波形を実線で示している。
図８の破線で示すように、比較例のターンオフ時の電圧波形には、サージ部分３１２が生じている。これは、ターンオフ時の空間電荷領域が、高濃度のドーピング濃度ピーク３１０－２に到達したためと考えられる。これに対して図８の実線で示す実施例では、サージ部分３１２を抑制できている。これは、ドーピング濃度ピーク２１０－２のドーピング濃度の最大値を抑制したためと考えられる。また、サージ部分３１２以外の電圧波形および電流波形は、比較例と実施例でほぼ同等である。このため、実施例に係る半導体装置１００は、電圧特性および電流特性への影響をほとんど生じさせずに、サージ電圧の発生を抑制できていることがわかる。半導体装置１００によれば、ターンオフ時のサージ電圧を抑制でき、より高速なスイッチング動作を行うことができる。
図９は、ターンオフ時における電界強度Ｅ１の分布例を示す図である。電界強度Ｅ１は、コレクタ・エミッタ間電圧Ｖｃｅが所定のクランプ電圧Ｖｃｅｐのときの、電界強度である。本例のクランプ電圧Ｖｃｅｐは、図８に示したように、ターンオフ時のコレクタ・エミッタ間電圧Ｖｃｅの最大値である。
図９に示すように、クランプ電圧Ｖｃｅｐ印加時の電界強度Ｅ１は、ドーピング濃度ピーク２１０－２の上面２１側のスロープ近傍で、ほぼ０になっている。つまり、クランプ電圧Ｖｃｅｐが印加された場合、空間電荷領域はドーピング濃度ピーク２１０－２の上面２１側のスロープまで到達する。このため、ドーピング濃度ピーク２１０－２の当該スロープの傾き、および、ドーピング濃度が大きいと、ターンオフ時におけるサージ電圧が大きくなってしまう。本例では、ドーピング濃度ピーク２１０－２のピーク幅を大きくして、ドーピング濃度の最大値を小さくしている。これにより、ドーピング濃度ピーク２１０－２の当該スロープの傾き、および、ドーピング濃度を小さくでき、サージ電圧を抑制できる。
図１０は、ドーピング濃度ピーク２１０－２のドーピング濃度分布の他の例を示す図である。ドーピング濃度ピーク２１０－２以外の構成は、図１から図９において説明した半導体装置１００と同様である。
本例のドーピング濃度ピーク２１０－２は、１つ以上のサブピーク２１２と、１つ以上のキンク部２１６とを有する。本例のドーピング濃度ピーク２１０－２も、複数の深さ位置にドーパントイオンを注入することで形成される。この場合でも、ドーピング濃度分布において、ドーパントイオンの注入位置の間に、ドーピング濃度が極小値を示す窪部２１４が観察されない場合がある。また、ドーパントイオンの注入位置に、ドーピング濃度が極大値を示すサブピーク２１２が観察されない場合がある。
本例のドーピング濃度ピーク２１０－２のドーピング濃度分布は、横軸を深さ位置、縦軸をドーピング濃度としたときに、分布曲線が下側に凸の形状になる１つ以上の凹部２１８と、分布曲線が上側に凸の形状になる１つ以上のキンク部２１６とを有する。凹部２１８－ｈは、図１から図９において説明した窪部２１４－ｈと同一の深さ位置に配置されてよい。凹部２１８－ｈは、図１から図９において説明した窪部２１４－ｈと同一のドーピング濃度を有してよい。
キンク部２１６は、図１から図９において説明したサブピーク２１２に対応する。キンク部２１６が１つのサブピーク２１２よりも上面２１側に配置されている場合、サブピーク２１２がサブピーク２１２－１に対応し、キンク部２１６－ｈは、サブピーク２１２－ｈ（ただしｈは２以上の整数）に対応している。キンク部２１６が１つのサブピーク２１２よりも下面２３側に配置されている場合、キンク部２１６－ｈは、サブピーク２１２－ｈ（ただしｈは１以上の整数）に対応し、サブピーク２１２がサブピーク２１２－４に対応している。キンク部２１６は、図１から図９において説明した、対応するサブピーク２１２と同一の深さ位置に配置されてよい。キンク部２１６は、図１から図９において説明した、対応するサブピーク２１２と同一のドーピング濃度を有してよい。
図１０では、１つのサブピーク２１２よりも上面２１側に、凹部２１８とキンク部２１６とが交互に配置されている。この場合の凹部２１８は、下面２３から上面２１に向かってドーピング濃度が連続して減少し、且つ、極小値を示さずにグラフ上で下側に凸の形状になっている。またキンク部２１６は、下面２３から上面２１に向かってドーピング濃度が連続して減少し、且つ、極大値を示さずにグラフ上で上側に凸の形状になっている。
他の例では、１つのサブピーク２１２よりも下面２３側に、凹部２１８とキンク部２１６とが交互に配置されていてもよい。この場合のキンク部２１６は、下面２３から上面２１に向かってドーピング濃度が連続して増加し、極大値を示さずにグラフ上で上側に凸の形状になっている。また凹部２１８は、下面２３から上面２１に向かってドーピング濃度が連続して増加し、且つ、極小値を示さずにグラフ上で下側に凸の形状になっている。
他の例では、１つのサブピーク２１２と下面２３との間、および、サブピーク２１２と上面２１との間の両方に、凹部２１８およびキンク部２１６が配置されてもよい。また、２つのサブピーク２１２の間に、凹部２１８およびキンク部２１６が配置されてもよい。また、２つの窪部２１４の間に、凹部２１８およびキンク部２１６が配置されてもよい。
図１１は、凹部２１８およびキンク部２１６の深さ位置を説明する図である。図１１は、ドーピング濃度の分布、ドーピング濃度の深さ位置による微分値、および、ドーピング濃度の深さ位置による二階微分値を示している。凹部２１８－ｈは、ドーピング濃度分布が極小値を示さず、且つ、ドーピング濃度の二階微分値が極大値ｍａｘｈとなる深さ位置Ｚ５－ｈの点であってよい。本例では凹部２１８－１および凹部２１８－２である。凹部２１８－ｈのドーピング濃度Ｍｈは、深さ位置Ｚ５－ｈにおけるドーピング濃度を用いてよい。キンク部２１６－ｈは、ドーピング濃度分布が極大値を示さず、且つ、ドーピング濃度の二階微分値が極小値ｍｉｎとなる深さ位置Ｚ２－ｈの点であってよい。本例では１つのキンク部２１６－２である。キンク部２１６－ｈのドーピング濃度Ｋｈは、深さ位置Ｚ２－ｈにおけるドーピング濃度を用いてよい。
少なくとも１つのキンク部２１６－ｈのドーピング濃度Ｋｈは、１つ以上のサブピーク２１２のドーピング濃度の最大値Ｐ２を超えない範囲で最大値Ｐ２の０．１倍以上であってよい。ドーピング濃度Ｋｈは、ドーピング濃度Ｐ２の０．２倍以上であってよく、０．５倍以上であってもよい。全てのキンク部２１６－ｈのドーピング濃度Ｋｈが、最大値Ｐ２を超えない範囲で最大値Ｐ２の０．１倍以上であってよく、０．２倍以上であってよく、０．５倍以上であってもよい。ドーピング濃度Ｋｈは、最大値Ｐ２以下であってよい。それぞれのキンク部２１６－ｈのドーピング濃度Ｋｈは、１つ前のキンク部２１６－（ｈ－１）のドーピング濃度Ｋｈ－１の０．１倍以上であってよく、０．２倍以上であってよく、０．５倍以上であってもよい。それぞれのキンク部２１６－ｈのドーピング濃度Ｋｈは、下面２３側において隣り合う凹部２１８－ｈのドーピング濃度Ｍｈの０．１倍以上であってよく、０．２倍以上であってよく、０．５倍以上であってもよい。
少なくとも１つのキンク部２１６－ｈのドーピング濃度Ｋｈは、谷部２２０－１のドーピング濃度Ｖ１より高くてよい。ドーピング濃度Ｋｈは、ドーピング濃度Ｖ１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。全てのキンク部２１６－ｈのドーピング濃度Ｋｈが、ドーピング濃度Ｖ１より大きくてよく、２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。ドーピング濃度Ｋｈは、ドーピング濃度Ｖ１の１０倍以下であってよく、６倍以下であってもよい。
少なくとも１つのキンク部２１６－ｈのドーピング濃度Ｋｈは、谷部２２０－３のドーピング濃度Ｖ３の２倍以上であってよい。ドーピング濃度Ｋｈは、ドーピング濃度Ｖ３の３倍以上であってよく、５倍以上であってもよい。全てのキンク部２１６－ｈのドーピング濃度Ｋｈが、ドーピング濃度Ｖ３の２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。ドーピング濃度Ｋｈは、ドーピング濃度Ｖ３の１０倍以下であってよく、６倍以下であってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２１０・・・ドーピング濃度ピーク、２１２・・・サブピーク、２１４・・・窪部、２１６・・・キンク部、２１８・・・凹部、２２０・・・谷部、３００・・・ドーピング濃度分布、３１０・・・ドーピング濃度ピーク、３１２・・・サージ部分、４００・・・水素化学濃度分布、５１０・・・水素化学濃度ピーク、５１２・・・水素サブピーク、５１４・・・窪部、５２０・・・谷部
上記いずれかの半導体装置において、前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピーク、前記下面に２番目に近い第２サブピーク、および、前記下面に３番目に近く、前記第２サブピークよりも低濃度の第３サブピークを含んでよい。上記いずれかの半導体装置において、前記第１サブピークに対する前記第２サブピークのドーピング濃度の比率よりも、前記第２サブピークに対する前記第３サブピークの前記ドーピング濃度の比率のほうが小さくてよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
空間電荷領域がコレクタ領域２２まで到達することを防止するために、ドーピング濃度ピーク２１０－１およびドーピング濃度ピーク２１０－２は比較的に高濃度に設定される場合がある。また、空間電荷領域がドーピング濃度ピーク２１０－１まで到達するようなドーピング濃度分布にすると、空間電荷領域がコレクタ領域２２に到達してしまう可能性が高くなる。このため、電圧Ｖｃｅがピーク電圧のときに、空間電荷領域がドーピング濃度ピーク２１０－２の近傍に到達するように、ドーピング濃度分布を設計する場合がある。ところが、ドーピング濃度ピーク２１０－２のドーピング濃度が高いと、ターンオフ時のコレクタ・エミッタ間電圧Ｖｃｅにおけるサージ電圧が高くなる場合がある。
水素化学濃度ピーク５１０－４は、ドーピング濃度ピーク２１０－４に対応してよい。水素化学濃度ピーク５１０－４の深さ位置は、ドーピング濃度ピーク２１０－４の深さ位置Ｚ４と１０％以下の誤差を含んで一致してよい。水素化学濃度ピーク５１０－４の半値全幅の深さ範囲内に、ドーピング濃度ピーク２１０－４の頂点が配置されてよく、ドーピング濃度ピーク２１０－４の半値全幅の深さ範囲内に、水素化学濃度ピーク５１０－４の頂点が配置されてもよい。
それぞれの間隔Ｌｈは、ドーピング濃度ピーク２１０－３とドーピング濃度ピーク２１０－４との深さ方向の距離（Ｚ４－Ｚ３）以下であってよい。間隔Ｌｈが距離（Ｚ４－Ｚ３）以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよい。この場合、それぞれのサブピーク２１２の間の窪部２１４のドーピング濃度Ｄｈは、α×Ｐ２－ｍａｘ以上であってよく、α×Ｐ２－ｍａｘより小さくてもよい。ドーピング濃度Ｐ２－ｍａｘは、サブピーク２１２－ｈのドーピング濃度Ｐ２－ｈのうち、最大のものを指している。間隔Ｌｈが距離（Ｚ４－Ｚ３）の０．５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよく、間隔Ｌｈが距離（Ｚ４－Ｚ３）の０．２５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてもよい。
それぞれの間隔Ｌｈは、図４に示したドーピング濃度ピーク２１０－４の半値全幅（つまり、α＝０．５の場合のピーク幅Ｗ４）の２倍以下であってもよい。間隔Ｌｈがピーク幅Ｗ４（ただしα＝０．５）の２倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよい。この場合、それぞれのサブピーク２１２の間の窪部２１４のドーピング濃度Ｄｈは、α×Ｐ２－ｍａｘ以上であってよく、α×Ｐ２－ｍａｘより小さくてもよい。間隔Ｌｈがドーピング濃度ピーク２１０－４の半値全幅の１．５倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてよく、間隔Ｌｈがドーピング濃度ピーク２１０－４の半値全幅の１倍以下である複数のサブピーク２１２の群を、１つのドーピング濃度ピーク２１０－２とみなしてもよい。

Claims (17)

  1. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の前記下面と、前記ドリフト領域との間に設けられ、前記半導体基板の深さ方向において３つ以上のドーピング濃度ピークを有する、前記ドリフト領域よりも高濃度の第１導電型のバッファ領域と
    を備え、
    前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面から最も離れた最深ピークと、前記半導体基板の前記下面に２番目に近い第２ピークとを含み、
    前記深さ方向において、前記第２ピークのピーク幅は、前記最深ピークのピーク幅の２倍以上である
    半導体装置。
  2. 前記第２ピークは、前記深さ方向において複数のサブピークを含み、
    前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面からの距離が２番目に大きい第２深ピークを含み、
    前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記第２深ピークおよび前記最深ピークの距離よりも小さい
    請求項１に記載の半導体装置。
  3. 前記第２ピークは、前記深さ方向において複数のサブピークを含み、
    前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記最深ピークの半値全幅の２倍以下である
    請求項１に記載の半導体装置。
  4. 前記第２ピークの前記深さ方向におけるドーピング濃度の分布は複数の窪部を有し、それぞれの前記サブピークの間に１つの前記窪部が配置され、
    少なくとも１つの前記窪部の前記ドーピング濃度は、前記複数のサブピークの前記ドーピング濃度の最大値の０．１倍より大きい
    請求項２または３に記載の半導体装置。
  5. 前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置され、
    前記複数の谷部は、前記半導体基板の前記下面に最も近い第１谷部を含み、
    少なくとも１つの前記窪部の前記ドーピング濃度が、前記第１谷部の前記ドーピング濃度よりも高い
    請求項４に記載の半導体装置。
  6. 前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置され、
    前記複数の谷部は、前記半導体基板の前記上面に最も近い最深谷部を含み、
    少なくとも１つの前記窪部の前記ドーピング濃度が、前記最深谷部の前記ドーピング濃度の２倍以上である
    請求項４に記載の半導体装置。
  7. 前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピーク、前記下面に２番目に近い第２サブピーク、および、前記下面に３番目に近く、前記第２サブピークよりも低濃度の第３サブピークを含み、
    前記第１サブピークに対する前記第２サブピークのドーピング濃度の比率よりも、前記第２サブピークに対する前記第３サブピークの前記ドーピング濃度の比率のほうが大きい
    請求項２または３に記載の半導体装置。
  8. 前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピーク、前記下面に２番目に近い第２サブピーク、および、前記下面に３番目に近く、前記第２サブピークよりも低濃度の第３サブピークを含み、
    前記第１サブピークおよび前記第２サブピークの前記深さ方向における距離よりも、前記第２サブピークおよび前記第３サブピークの前記深さ方向における距離のほうが大きい
    請求項２または３に記載の半導体装置。
  9. 前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークを含み、
    前記複数のサブピークは、前記半導体基板の前記下面に最も近い第１サブピークを含み、
    前記深さ方向において隣り合う２つの前記サブピークの間隔は、前記第１ピークおよび前記第１サブピークの距離よりも小さい
    請求項２または３に記載の半導体装置。
  10. 前記第２ピークにおける前記サブピークの個数は４つ以下である
    請求項２または３に記載の半導体装置。
  11. 前記第２ピークの前記深さ方向におけるドーピング濃度の分布は、１つ以上のサブピークと、１つ以上のキンク部とを含む
    請求項１に記載の半導体装置。
  12. 少なくとも１つの前記キンク部の前記ドーピング濃度は、前記１つ以上のサブピークの前記ドーピング濃度の最大値の０．１倍以上である
    請求項１１に記載の半導体装置。
  13. 前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置され、
    前記複数の谷部は、前記半導体基板の前記下面に最も近い第１谷部を含み、
    少なくとも１つの前記キンク部の前記ドーピング濃度が、前記第１谷部の前記ドーピング濃度よりも高い
    請求項１１または１２に記載の半導体装置。
  14. 前記バッファ領域の前記深さ方向における前記ドーピング濃度の分布は複数の谷部を有し、それぞれの前記ドーピング濃度ピークの間に１つの前記谷部が配置され、
    前記複数の谷部は、前記半導体基板の前記上面に最も近い最深谷部を含み、
    少なくとも１つの前記キンク部の前記ドーピング濃度が、前記最深谷部の前記ドーピング濃度の２倍以上である
    請求項１１または１２に記載の半導体装置。
  15. 前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークと、前記半導体基板の前記下面に３番目に近い第３ピークとを含み、
    前記第２ピークのドーピング濃度は、前記第１ピークの前記ドーピング濃度より小さく、前記第３ピークの前記ドーピング濃度より大きい
    請求項１から３、１１および１２のいずれか一項に記載の半導体装置。
  16. 前記第２ピークの前記ピーク幅は、前記最深ピークの前記ピーク幅の５倍以下である
    請求項１から３、１１および１２のいずれか一項に記載の半導体装置。
  17. 前記３つ以上のドーピング濃度ピークは、前記半導体基板の前記下面に最も近い第１ピークを含み、
    前記第２ピークの前記ピーク幅は、前記深さ方向における前記第１ピークと前記最深ピークとの距離の０．５倍以下である
    請求項１から３、１１および１２のいずれか一項に記載の半導体装置。
JP2022128976A 2022-08-12 2022-08-12 半導体装置 Pending JP2024025488A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022128976A JP2024025488A (ja) 2022-08-12 2022-08-12 半導体装置
US18/356,255 US20240055483A1 (en) 2022-08-12 2023-07-21 Semiconductor device
CN202310913998.3A CN117594632A (zh) 2022-08-12 2023-07-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022128976A JP2024025488A (ja) 2022-08-12 2022-08-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2024025488A true JP2024025488A (ja) 2024-02-26

Family

ID=89846773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022128976A Pending JP2024025488A (ja) 2022-08-12 2022-08-12 半導体装置

Country Status (3)

Country Link
US (1) US20240055483A1 (ja)
JP (1) JP2024025488A (ja)
CN (1) CN117594632A (ja)

Also Published As

Publication number Publication date
US20240055483A1 (en) 2024-02-15
CN117594632A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US20210043758A1 (en) Semiconductor device
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP7456520B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JP2022177293A (ja) 半導体装置
JP2024038425A (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
WO2022158053A1 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
JP2023119676A (ja) 半導体装置
JP2024025488A (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023199932A1 (ja) 半導体装置および製造方法
WO2023140254A1 (ja) 半導体装置
JP2023170200A (ja) 半導体装置
JP2024035557A (ja) 半導体装置
US20240120412A1 (en) Semiconductor device
US20240154003A1 (en) Semiconductor device
WO2022249753A1 (ja) 半導体装置
JP2024034141A (ja) 半導体装置および半導体装置の製造方法
JP2024014333A (ja) 半導体装置および半導体装置の製造方法
JP2023135916A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619