CN116918073A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN116918073A
CN116918073A CN202280018147.6A CN202280018147A CN116918073A CN 116918073 A CN116918073 A CN 116918073A CN 202280018147 A CN202280018147 A CN 202280018147A CN 116918073 A CN116918073 A CN 116918073A
Authority
CN
China
Prior art keywords
peak
region
semiconductor substrate
lattice
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280018147.6A
Other languages
English (en)
Inventor
洼内源宜
吉村尚
泽雄生
山口省吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116918073A publication Critical patent/CN116918073A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

本发明提供一种半导体装置，具备：第一导电型的漂移区，其设置在半导体基板；第一导电型的缓冲区，其设置在比漂移区更靠半导体基板的背面侧的位置，且具有掺杂浓度的第一峰；以及第一晶格缺陷区，其在半导体基板的深度方向上设置在比第一峰更靠半导体基板的正面侧的位置，且具有复合中心，缓冲区具有氢化学浓度分布为峰的氢峰，其设置在比第一晶格缺陷区靠半导体基板的正面侧的位置，在半导体基板的深度方向上，沿从漂移区的上端起到氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
以往，公知具有通过以离子的方式注入氢而形成的峰的半导体装置(例如，专利文献1、2、3)。
现有技术文献
专利文献1：国际公开第2019/181852号
专利文献2：日本特开2018-107303号公报
专利文献3：日本特开2022-035157号公报
发明内容
技术问题
期待改善半导体装置的开关特性并降低漏电流。
技术方案
在本发明的第一方式中，提供一种半导体装置，具备：第一导电型的漂移区，其设置在半导体基板；第一导电型的缓冲区，其设置在比漂移区更靠半导体基板的背面侧的位置，并且具有掺杂浓度的第一峰；以及第一晶格缺陷区，其在半导体基板的深度方向上设置在比第一峰更靠半导体基板的正面侧的位置，并且具有复合中心，缓冲区具有氢化学浓度分布为峰的氢峰，其设置在比第一晶格缺陷区靠半导体基板的正面侧的位置，在半导体基板的深度方向上，沿从漂移区的上端起到氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。
在上述半导体装置中，第一峰可以是缓冲区所具有的多个峰中的最靠近半导体基板的背面的峰。
在上述任一半导体装置中，氢峰可以包括缓冲区所具有的多个峰中的仅次于第一峰地靠近半导体基板的背面的第二峰。
在上述任一半导体装置中，第一晶格缺陷区可以在半导体基板的深度方向上设置在第一峰与第二峰之间。
在上述任一半导体装置中，比氢峰更靠半导体基板的背面侧的复合中心密度可以大于与氢峰相邻的一侧的漂移区的复合中心密度。
在上述任一半导体装置中，第一峰与第二峰之间的间隔在半导体基板的深度方向上可以是5.0μm以上且半导体基板的深度方向上的厚度的一半以下。
在上述任一半导体装置中，缓冲区可以具有第一峰和通过氢的离子注入而形成的多个氢峰。
在上述任一半导体装置中，第一晶格缺陷区在半导体基板的深度方向上可以设置在多个氢峰彼此之间。
上述任一半导体装置可以具备第二晶格缺陷区，所述第二晶格缺陷区在半导体基板的深度方向上设置在比第一晶格缺陷区更靠半导体基板的正面侧的位置，且设置在多个氢峰彼此之间。
在上述任一半导体装置中，氢峰的掺杂浓度可以是1.0E14cm-3以上且1.0E16cm-3以下。
上述任一半导体装置可以具备第一寿命控制区，所述第一寿命控制区在半导体基板的深度方向上设置在比第一峰更靠半导体基板的正面侧的位置。
在上述任一半导体装置中，第一寿命控制区可以包含氦。
在上述任一半导体装置中，第一寿命控制区的峰位置在半导体基板的深度方向上可以位于比氢峰更靠半导体基板的背面侧的位置。
在上述任一半导体装置中，第一寿命控制区的峰位置在半导体基板的深度方向上可以位于第一晶格缺陷区与氢峰之间。
在上述任一半导体装置中，第一寿命控制区的峰位置在半导体基板的深度方向上可以设置在比第一晶格缺陷区更靠半导体基板的背面侧的位置。
在上述任一半导体装置中，第一寿命控制区的峰位置在半导体基板的深度方向上可以位于氢峰与漂移区之间。
在上述任一半导体装置中，第一峰的掺杂剂可以为磷。
在上述任一半导体装置中，第一峰的掺杂剂可以为氢。
在本发明的第二方式中，提供一种半导体装置的制造方法，具备：在半导体基板形成第一导电型的漂移区的步骤；在比漂移区更靠半导体基板的背面侧的位置，形成具有掺杂浓度的第一峰的第一导电型的缓冲区的步骤；以及在半导体基板的深度方向上，在比第一峰更靠半导体基板的正面侧的位置，形成通过氢的离子注入而形成的第一晶格缺陷区的步骤。形成缓冲区的步骤可以包括形成氢峰的步骤，该氢峰设置在比第一晶格缺陷区更靠半导体基板的正面侧的位置，并且是通过氢的离子注入而形成。在半导体基板的深度方向上，沿从漂移区的上端起到氢峰为止的方向对掺杂浓度进行积分而得的积分浓度可以为临界积分浓度以上。
上述半导体装置的制造方法可以在用于形成第一峰的退火之后具备为了形成第一晶格缺陷区而以离子的方式注入氢的步骤。
上述任一半导体装置的制造方法可以在用于形成第一晶格缺陷区的离子注入之后，具备同时执行用于形成第一峰和第一晶格缺陷区的退火的步骤。
上述任一半导体装置的制造方法可以具备在比用于形成第一峰的退火的温度低的温度下，执行用于形成第一晶格缺陷区的退火的步骤。
上述任一半导体装置的制造方法可以具备在比用于形成第一峰的退火的时间短的时间内，执行用于形成第一晶格缺陷区的退火的步骤。
应予说明，上述的发明内容并未列举本发明的全部特征。此外，这些特征组的子组合也能够成为发明。
附图说明
图1A示出半导体装置100的俯视图的一例。
图1B示出图1A中的a-a’截面的一例。
图2A示出集电区22、缓冲区20以及漂移区18中的掺杂浓度分布的一例。
图2B示出半导体装置100的变形例。
图2C示出半导体装置100的变形例。
图2D示出半导体装置100的变形例。
图2E示出半导体装置100的变形例。
图2F示出半导体装置100的变形例。
图2G示出第一晶格缺陷区161的掺杂浓度分布的变形例。
图2H示出第一晶格缺陷区161的掺杂浓度分布的变形例。
图3A示出具备第一寿命控制区151的半导体装置100的一例。
图3B示出具备第一寿命控制区151的半导体装置100的变形例。
图3C示出具备第一寿命控制区151的半导体装置100的变形例。
图3D示出具备第一寿命控制区151的半导体装置100的变形例。
图3E示出具备第一寿命控制区151的半导体装置100的变形例。
图3F示出具备第一寿命控制区151的半导体装置100的变形例。
图3G示出具备第一寿命控制区151的半导体装置100的变形例。
图3H示出具备第一寿命控制区151的半导体装置100的变形例。
图3I示出具备第一寿命控制区151的半导体装置100的变形例。
图4示出半导体基板10中的掺杂浓度分布的一例。
图5A示出半导体装置100的变形例的俯视图。
图5B示出半导体装置100的变形例的b-b’截面。
图6A是示出半导体装置100的制造工序的一例的流程图。
图6B是示出半导体装置100的制造工序的变形例的流程图。
图6C是示出半导体装置100的制造工序的变形例的流程图。
图7是用于说明半导体装置100的电特性的图。
符号说明
10：半导体基板，12：发射区，14：基区，15：接触区，16：蓄积区，17：阱区，18：漂移区，20：缓冲区，21：正面，22：集电区，23：背面，24：集电极，25：连接部，：30：虚设沟槽部，31：延伸部分，32：虚设绝缘膜，33：连接部分，34：虚设导电部，38：层间绝缘膜，40：栅极沟槽部，41：延伸部分，42：栅极绝缘膜，43：连接部分，44：栅极导电部，50：栅极金属层，52：发射极，54：接触孔，55：接触孔，56：接触孔，61：第一峰，62：第二峰，63：第三峰，64：第四峰，70：晶体管部，71：台面部，80：二极管部，81：台面部，82：阴极区，90：边界部，91：台面部，100：半导体装置，151：第一寿命控制区，152：第二寿命控制区，161：第一晶格缺陷区，162：第二晶格缺陷区，170：氢化学浓度分布，171：氢化学浓度峰，172：氢化学浓度峰，173：氢化学浓度峰，174：氢化学浓度峰。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限于权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或半导体装置的实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电类型设为P型或N型进行说明。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，制成呈现N型的导电型的半导体或呈现P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下电活化了的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的净浓度。作为一例，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的净的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度简称为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)键合而成的VOH缺陷作为供给电子的施主发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。即，有时将通过氢被供给电子而作为施主发挥功能的情况称为氢施主。
在本说明书中的半导体基板内，整体分布有N型的体施主。体施主是在制造作为半导体基板的基础的晶锭时由在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主是除了氢以外的元素。体施主的掺杂剂例如为磷、锑、砷、硒或硫，但并不限于此。本例的体施主是磷。体施主也可以包含在P型区域中。半导体基板可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以通过直拉单晶制造法(CZ法)、磁控拉晶法(MCZ法)、区熔法(FZ法)中的任一种来制造。本例中的晶锭通过MCZ法制造。通过MCZ法制造的基板中所含的氧浓度可以是1×1017～7×1017/cm3。通过FZ法制造的基板中所含的氧浓度可以是1×1015～5×1016/cm3。氧浓度高时，有容易生成氢施主的趋势。体施主浓度可以使用分布在整个半导体基板中的体施主的化学浓度来表示，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板也可以使用不含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(D0)例如是1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(D0)可以优选是1×1011/cm3以上。无掺杂基板的体施主浓度(D0)可以优选是5×1012/cm3以下。应予说明，本发明中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。半导体基板可以在整个半导体基板中包含浓度比体施主浓度低的受主原子。在该情况下，半导体基板的导电型为N型。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度高于P型或N型的掺杂浓度，在记载为P-型或N-型的情况下，意味着掺杂浓度低于P型或N型的掺杂浓度。此外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度高于P+型或N+型的掺杂浓度。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度例如可以通过二次离子质谱法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩展电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以设为热平衡状态下的值。此外，在N型的区域中，施主浓度比受主浓度大很多，因此也可以将该区域中的载流子浓度作为施主浓度。同样地，在P型区域中，也可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，将P型区域的掺杂浓度称为受主浓度。
此外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，每单位体积的浓度表示使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法测量的载流子浓度也可以低于施主或受主的浓度。在测定扩展电阻时有电流流动的范围内，半导体基板的载流子迁移率有时低于结晶状态的值。载流子迁移率的降低是由于晶格缺陷等引起的晶体结构的紊乱(无序)使载流子散射而产生的。
根据通过CV法或SR法测量的载流子浓度而算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。在本说明书中，采用SI单位制。在本说明书中，距离、长度的单位有时用cm(厘米)表示。在该情况下，各计算可以换算为m(米)来计算。
图1A示出半导体装置100的俯视图的一例。本例的半导体装置100是具备晶体管部70的半导体芯片。
晶体管部70是将设置于半导体基板10的背面侧的集电区22投影到半导体基板10的上表面而得到的区域。在后面说明集电区22。晶体管部70包括IGBT等晶体管。
在图1A中，示出了作为半导体装置100的边缘侧的芯片端部周边的区域，省略了其他区域。例如，可以在本例的半导体装置100的Y轴方向的负侧的区域设置边缘终端结构部。边缘终端结构部缓和半导体基板10的上表面侧的电场集中。边缘终端结构部例如具有保护环、场板、降低表面电场以及将它们组合而成的结构。应予说明，在本例中，为了方便，虽然对Y轴方向的负侧的边缘进行说明，但半导体装置100的其他边缘也是同样的。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
本例的半导体装置100在半导体基板10的正面21具备栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15以及阱区17。关于正面21在后面叙述。此外，本例的半导体装置100具备设置于半导体基板10的正面21的上方的发射极52和栅极金属层50。
发射极52设置于栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15以及阱区17的上方。此外，栅极金属层50设置于栅极沟槽部40和阱区17的上方。
发射极52和栅极金属层50由包含金属的材料形成。发射极52的至少一部分区域可以由铝(Al)等金属、或者铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。栅极金属层50的至少一部分区域可以由铝(Al)等金属、或者铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。发射极52和栅极金属层50可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的阻挡金属。发射极52和栅极金属层50彼此分离地设置。
发射极52和栅极金属层50以夹持层间绝缘膜38的方式设置在半导体基板10的上方。在图1A中省略了层间绝缘膜38。在层间绝缘膜38贯通地设置有接触孔54、接触孔55以及接触孔56。
接触孔55将栅极金属层50与晶体管部70内的栅极导电部连接。在接触孔55的内部也可以形成由钨等形成的插塞。
接触孔56将发射极52与虚设沟槽部30内的虚设导电部连接。在接触孔56的内部也可以形成由钨等形成的插塞。
连接部25将发射极52或栅极金属层50等正面侧电极与半导体基板10电连接。在一例中，连接部25设置在栅极金属层50与栅极导电部之间。连接部25还设置于发射极52与虚设导电部之间。连接部25是掺杂有杂质的多晶硅等具有导电性的材料。本例的连接部25是掺杂有N型杂质的多晶硅(N+)。连接部25隔着氧化膜等绝缘膜等设置在半导体基板10的正面21的上方。
栅极沟槽部40沿着预先确定的排列方向(在本例中为X轴方向)以预先确定的间隔排列。本例的栅极沟槽部40可以具有两个延伸部分41和连接部分43，该两个延伸部分41沿着与半导体基板10的正面21平行且与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸，该连接部分43将两个延伸部分41连接。
连接部分43优选为至少一部分形成为曲线状。通过将栅极沟槽部40的两个延伸部分41的端部连接，能够缓和延伸部分41的端部处的电场集中。在栅极沟槽部40的连接部分43，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是与发射极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地，沿着预先确定的排列方向(在本例中为X轴方向)以预先确定的间隔排列。本例的虚设沟槽部30可以与栅极沟槽部40同样地在半导体基板10的正面21具有U字形状。即，虚设沟槽部30可以具有沿着延伸方向延伸的两个延伸部分31和连接两个延伸部分31的连接部分33。
本例的晶体管部70具有使两个栅极沟槽部40和三个虚设沟槽部30重复排列的结构。即，本例的晶体管部70以2：3的比率具有栅极沟槽部40和虚设沟槽部30。例如，晶体管部70在两个延伸部分41之间具有一个延伸部分31。另外，晶体管部70以与栅极沟槽部40相邻的方式具有两个延伸部分31。
但是，栅极沟槽部40与虚设沟槽部30的比率不限于本例。栅极沟槽部40与虚设沟槽部30的比率可以是1：1，也可以是2：4。另外，晶体管部70也可以将全部沟槽部设为栅极沟槽部40，而不具有虚设沟槽部30。
阱区17是设置于比后述的漂移区18靠半导体基板10的正面21侧的第二导电型的区域。阱区17是设置于半导体装置100的边缘侧的阱区的一例。作为一例，阱区17为P+型。阱区17从有源区的设置有栅极金属层50的一侧的端部起在预先确定的范围内形成。阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的靠栅极金属层50侧的一部分区域形成于阱区17。栅极沟槽部40和虚设沟槽部30的延伸方向的端的底部可以被阱区17覆盖。
接触孔54在晶体管部70形成于发射区12和接触区15这些各区域的上方。接触孔54未设置在设置于Y轴方向两端的阱区17的上方。如此，在层间绝缘膜形成有一个或多个接触孔54。一个或多个接触孔54可以以沿延伸方向延伸的方式设置。
台面部71是在与半导体基板10的正面21平行的面内与沟槽部邻接地设置的台面部。台面部可以是被相邻的两个沟槽部夹持的半导体基板10的部分，且是从半导体基板10的正面21起到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分设为一个沟槽部。即，可以将被两个延伸部分夹持的区域作为台面部。
台面部71在晶体管部70与虚设沟槽部30或栅极沟槽部40中的至少一个邻接地设置。台面部71在半导体基板10的正面21具有阱区17、发射区12、基区14以及接触区15。在台面部71，发射区12和接触区15在延伸方向上交替地设置。
基区14是设置于半导体基板10的正面21侧的第二导电型的区域。作为一例，基区14为P-型。基区14在半导体基板10的正面21可以设置于台面部71的Y轴方向上的两端部。应予说明，图1A仅示出该基区14的Y轴方向的一个端部。
发射区12是掺杂浓度比漂移区18的掺杂浓度高的第一导电型的区域。作为一例，本例的发射区12为N+型。发射区12的掺杂剂的一例是砷(As)。发射区12在台面部71的正面21以与栅极沟槽部40相接的方式设置。发射区12可以以从夹持台面部71的两条沟槽部中的一条沟槽部沿X轴方向延伸到另一条沟槽部的方式设置。发射区12也设置在接触孔54的下方。
此外，发射区12可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。本例的发射区12与虚设沟槽部30相接。
接触区15是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。作为一例，本例的接触区15为P+型。本例的接触区15设置于台面部71的正面21。接触区15可以从夹持台面部71的两条沟槽部中的一条沟槽部起沿X轴方向设置到另一条沟槽部。接触区15可以与栅极沟槽部40或虚设沟槽部30相接，也可以不与栅极沟槽部40或虚设沟槽部30相接。本例的接触区15与虚设沟槽部30和栅极沟槽部40相接。接触区15也设置在接触孔54的下方。
图1B示出图1A中的a-a’截面的一例。a-a’截面是在晶体管部70中穿过发射区12的XZ面。本例的半导体装置100在a-a’截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。发射极52形成在半导体基板10和层间绝缘膜38的上方。
漂移区18是设置于半导体基板10的第一导电型的区域。作为一例，本例的漂移区18为N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区而残留的区域。即，漂移区18的掺杂浓度Ddr可以是半导体基板10的掺杂浓度。
缓冲区20是设置于比漂移区18靠半导体基板10的背面23侧的第一导电型的区域。作为一例，本例的缓冲区20为N型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度Ddr高。缓冲区20的掺杂浓度可以比体施主浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22的场截止层而发挥功能。
集电区22在晶体管部70设置于缓冲区20的下方。集电区22具有第二导电型。作为一例，本例的集电区22为P+型。
集电极24形成于半导体基板10的背面23。集电极24由金属等导电材料形成。
基区14是设置于漂移区18的上方的第二导电型的区域。基区14以与栅极沟槽部40相接的方式设置。基区14可以以与虚设沟槽部30相接的方式设置。
发射区12设置在基区14与正面21之间。发射区12与栅极沟槽部40相接地设置。发射区12可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。
蓄积区16是设置于比漂移区18靠半导体基板10的正面21侧的第一导电型的区域。作为一例，本例的蓄积区16为N+型。但是，也可以不设置蓄积区16。
此外，蓄积区16以与栅极沟槽部40相接的方式设置。蓄积区16可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。蓄积区16的掺杂浓度比漂移区18的掺杂浓度Ddr高。蓄积区16的离子注入的剂量可以是1.0E12cm-2以上且1.0E13cm-2以下。此外，蓄积区16的离子注入剂量可以是3.0E12cm-2以上且6.0E12cm-2以下。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，并且降低晶体管部70的导通电压。应予说明，E是指10的乘方，例如1.0E12cm-2是指1.0×1012cm-2。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置于正面21。各沟槽部从正面21设置到漂移区18。在设置有发射区12、基区14、接触区15以及蓄积区16中的至少任一个的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区并不限于以在形成掺杂区后形成沟槽部的顺序进行制造。在形成沟槽部之后在沟槽部之间形成掺杂区的情况也包含于沟槽部贯通掺杂区的情况中。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44包括在半导体基板10的深度方向上隔着栅极绝缘膜42与在台面部71侧相邻的基区14对置的区域。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽相接的界面的表层形成有由电子的反型层形成的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置在正面21。在层间绝缘膜38的上方设置有发射极52。在层间绝缘膜38设置有用于将发射极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也同样地可以以贯通层间绝缘膜38的方式设置。
第一晶格缺陷区161是包括通过从背面23侧以离子的方式注入氢而形成的晶格缺陷的区域。第一晶格缺陷区161作为寿命抑制剂而发挥功能。第一晶格缺陷区161通过减少半导体装置100的关断时间并抑制尾电流，从而能够减少开关时的损耗。关于第一晶格缺陷区161的详细内容，将在后面进行叙述。应予说明，能够通过半导体装置100的化学浓度的分析等来确定第一晶格缺陷区161是否通过以离子的方式注入氢来形成。例如，能够通过氦的检测来确定通过以离子的方式注入氦而形成的寿命抑制剂。
寿命抑制剂是电荷载流子的复合中心。在本说明书中，有时将电荷载流子简称为载流子。寿命抑制剂可以是晶格缺陷。例如，寿命抑制剂可以是空位、多空位、它们与构成半导体基板10的元素的复合缺陷、或者位错。即，第一晶格缺陷区161为包括复合中心的区域。
寿命抑制剂浓度是指载流子的复合中心浓度。寿命抑制剂浓度可以是晶格缺陷的浓度。例如寿命抑制剂浓度可以是空位、多空位等空位浓度，也可以是这些空位与构成半导体基板10的元素的复合缺陷浓度，或者还可以是位错浓度。即，第一晶格缺陷区161可以是包括寿命抑制剂的区域。
第一寿命控制区151是通过向半导体基板10的内部注入杂质等而有意地形成寿命抑制剂的区域。寿命抑制剂可以使用氦、氖等稀有气体元素。寿命抑制剂浓度是复合中心的浓度，但也可以设为氦、氖等稀有气体元素的化学浓度。本例的第一寿命控制区151通过向半导体基板10注入氦而形成。
第一寿命控制区151在半导体基板10的深度方向上设置于比半导体基板10的中心更靠背面23侧的位置。本例的第一寿命控制区151设置于缓冲区20。在第一寿命控制区151在XY平面中形成于半导体基板10的整个面的情况下，能够以不使用掩模的方式形成。第一寿命控制区151可以使用预先确定的形状的掩模在XY平面中设置于半导体基板10的一部分。
此外，本例的第一寿命控制区151通过从背面23侧的注入而形成。由此，能够避免对半导体装置100的正面21侧的影响。例如，第一寿命控制区151通过从背面23侧照射氦而形成。在此，能够通过SR法或集电极发射极间漏电流的测定来获取半导体基板10的状态，从而判断第一寿命控制区151是通过从正面21侧的注入而形成的、还是通过从背面23侧的注入而形成的。
图2A示出集电区22、缓冲区20以及漂移区18中的掺杂浓度分布的一例。应予说明，集电区22、缓冲区20以及漂移区18中的掺杂浓度分布示出综合了各杂质的浓度而得的净掺杂浓度(净掺杂浓度)。
集电区22的深度方向的宽度可以从背面23起算为0.2μm以上且1.0μm以下。集电区22的峰的掺杂浓度Dc可以是1.0E17cm-3以上且1.0E19cm-3以下。
缓冲区20具有多个掺杂浓度峰。本例的缓冲区20具有第一峰61和第二峰62这两个峰。缓冲区20的下端可以是集电区22与第一峰61的边界。缓冲区20的上端可以是第二峰62与漂移区18的边界。应予说明，在本说明书中，各峰位置是掺杂浓度呈现极大值的位置。缓冲区20的深度方向的宽度可以是5.0μm以上且50.0μm以下。
缓冲区20与漂移区18的边界位置xa可以是缓冲区20的掺杂浓度在缓冲区20的正面21侧与漂移区18的掺杂浓度Ddr相等的深度位置。或者，缓冲区20与漂移区18的边界位置xa可以是缓冲区20的掺杂浓度在缓冲区20的正面21侧与体施主浓度相等的深度位置。
缓冲区20和集电区22的边界位置xb可以是净掺杂浓度实质上为0的PN结的深度位置。在二极管区80的情况下，边界位置xb可以是缓冲区20与阴极区82的边界位置。
第一峰61设置在比集电区22更靠正面21侧的位置。第一峰61是缓冲区20所具有的多个峰中的最靠近背面23的峰。第一峰61可以是在缓冲区20中掺杂浓度最高的峰。第一峰61的掺杂剂可以是磷、砷或氢。在本例中，第一峰61的掺杂剂为磷。
深度位置Lp1表示第一峰61距背面23的深度位置。深度位置Lp1可以是0.5μm以上且3.0μm以下。深度位置Lp1例如为0.7μm。
峰浓度Dp1是第一峰61的掺杂浓度。峰浓度Dp1可以比集电区22的掺杂浓度的峰浓度Dc低。峰浓度Dp1可以以将在栅极导通的状态下从集电区22注入的空穴浓度或空穴电流调节为预先确定的大小的方式确定。峰浓度Dp1可以是1.0E15cm-3以上，也可以是1.0E16cm-3以上。峰浓度Dp1可以是1.0E17cm-3以下，也可以是5.0E16cm-3以下。例如，峰浓度Dp1为2.0E16cm-3。
第二峰62设置在比第一峰61更靠正面21侧的位置。第二峰62是缓冲区20所具有的多个峰中的仅次于第一峰61地靠近背面23的峰。第二峰62是缓冲区20所具有的氢峰的一例，通过从背面23侧以离子的方式注入氢而形成。氢峰是与氢化学浓度分布170的氢化学浓度峰对应的掺杂浓度分布的峰。氢峰可以是氢施主的施主浓度分布中的峰。本例的第二峰62与氢化学浓度峰172对应。
氢峰设置在比第一晶格缺陷区161更靠半导体基板10的正面21侧的位置。氢峰的掺杂浓度可以是1.0E14cm-3以上且1.0E16cm-3以下。在比第一晶格缺陷区161更靠正面21侧的位置可以设置有多个氢峰。如后所述，多个氢峰可以作为用于阻止从基区14的下表面侧扩展的耗尽层的场截止层而发挥功能。
深度位置Lp2表示第二峰62距背面23的深度位置。深度位置Lp2可以是3.0μm以上且50.0μm以下。深度位置Lp2例如为10.0μm。
峰浓度Dp2是第二峰62的掺杂浓度。峰浓度Dp1可以大于峰浓度Dp2。峰浓度Dp2可以是1.0E14cm-3以上，也可以是1.0E15cm-3以上。峰浓度Dp2可以是1.0E16cm-3以下，也可以是5.0E15cm-3以下。本例的峰浓度Dp2为5.0E15cm-3。
缓冲区20的各个峰可以由相同的掺杂剂形成，也可以由不同的掺杂剂形成。缓冲区20的全部峰的掺杂剂可以是氢。第一峰61可以通过以离子的方式注入磷而形成，除此以外的峰可以通过以离子的方式注入氢离子而形成。氢离子可以是质子、氘离子、氚离子。在本例中，氢离子为质子。
第一晶格缺陷区161在半导体基板10的深度方向上设置在第一峰61与第二峰62之间。在图2A中，用双箭头表示设置有第一晶格缺陷区161的半导体基板10的深度方向的范围。比氢峰更靠背面23侧的复合中心密度可以大于与氢峰相邻的一侧的漂移区18的复合中心密度。在本例中，比第二峰62更靠背面23侧的复合中心密度大于与第二峰62相邻的一侧的漂移区18的复合中心密度。本例的第一晶格缺陷区161是掺杂浓度比漂移区18的掺杂浓度低的区域。第一晶格缺陷区161也可以是掺杂浓度低于体施主浓度的区域。体施主浓度可以低于漂移区的掺杂浓度。在本例中，体施主浓度等于漂移区的掺杂浓度。
第一晶格缺陷区161的掺杂浓度低于漂移区18的掺杂浓度的原因如下。第一晶格缺陷区161的晶格缺陷的浓度高于与第一峰61相邻的一侧的漂移区18的晶格缺陷的浓度。因此，在第一晶格缺陷区161中，载流子容易被散射，载流子迁移率低于漂移区18的载流子迁移率。在SR测定中测定扩展电阻，使用载流子迁移率来计算掺杂浓度。在该计算中使用的载流子迁移率是理想的结晶状态下的载流子迁移率。然而，由于第一晶格缺陷区161中的实际的载流子迁移率变低，因此相应地，掺杂浓度被较低地算出。即，表面上看，第一晶格缺陷区161的掺杂浓度降低。因此，第一晶格缺陷区161的掺杂浓度分布成为低于与第一峰61相邻的一侧的漂移区18的掺杂浓度Ddr的分布。第一晶格缺陷区161的实际掺杂浓度可以设为表面上看不降低，而与漂移区18的掺杂浓度实质上相等。
第一晶格缺陷区161的掺杂浓度分布在深度位置xrc1处具有掺杂浓度的最小值Drc1。深度位置xrc1可以位于比第一晶格缺陷区161的中间位置更靠正面21侧的位置(实线)，也可以位于比第一晶格缺陷区161的中间位置更靠背面23侧的位置(单点划线)。掺杂浓度的最小值Drc1可以比漂移区18的掺杂浓度Ddr的10％高，也可以比漂移区18的掺杂浓度Ddr的10％低。在本例中，掺杂浓度的最小值Drc1比漂移区18的掺杂浓度Ddr的10％高。
第一晶格缺陷区161在半导体基板10的深度方向上设置在比第一峰61更靠半导体基板10的正面侧的位置。另外，本例的第二峰62设置在比第一晶格缺陷区161更靠正面21侧的位置。由此，能够抑制漏电流的增加。
本例的第一晶格缺陷区161形成在用于形成第二峰62的氢离子通过区域中。在氢离子通过半导体基板10的过程中，与半导体的原子(在本例中为硅)碰撞而能量衰减，对结晶晶格造成损伤，从而在比氢离子的射程Rp浅的区域(通过区域)形成较多的晶格缺陷。在通过区域形成的晶格缺陷是单原子空位(V)、多原子空位(VV)等以空位为主体的空位型晶格缺陷。与空位相邻的原子具有悬空键。空位型晶格缺陷成为复合中心，促进电荷载流子的复合。通过以上方式，在氢离子的通过区域中形成第一晶格缺陷区161。
在本例中，通过以离子的方式注入氢而在深度方向上延伸设置第一晶格缺陷区161，从而与第一寿命控制区151相比，能够避免缺陷局部地成为高密度。另外，与第一寿命控制区151相比，第一晶格缺陷区161能够以低能量较深地进行离子注入而形成。由此，能够抑制短路耐受量的降低以及开关时的振动。
间隔Wp1p2是在半导体基板10的深度方向上的第一峰61与第二峰62之间的距离。间隔Wp1p2可以是5.0μm以上，也可以是10.0μm以上。间隔Wp1p2可以是20.0μm以上且30.0μm以下。间隔Wp1p2可以是40.0μm以下，也可以是50.0μm以下。间隔Wp1p2在半导体基板10的深度方向上可以是5.0μm以上且是半导体基板10的深度方向上的厚度的一半以下。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161定义如下。将从第一峰61的掺杂浓度在正面21侧与漂移区18一致的深度位置xp1到第二峰62的掺杂浓度在背面23侧与漂移区18一致的深度位置xp2为止的距离设为宽度W161。应予说明，如上所述，可以将漂移区18的掺杂浓度Ddr设为体施主浓度。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，也可以是50％以上，还可以是75％以上。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度可以是1.0μm以上且10.0μm以下。
第一晶格缺陷区161的深度位置xrc1与深度位置xp1之间的距离可以大于深度位置xrc1与深度位置xp2之间的距离(实线)，也可以小于深度位置xrc1与深度位置xp2之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp1朝向深度位置xrc减小的区域。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp2朝向深度位置xrc1减小的区域。斜率实质上恒定是指，在从深度位置xp1至深度位置xrc1之间、或者遍及从深度位置xp2至深度位置xrc1之间的30％至70％的范围内，斜率的值可以处于斜率的平均值的50％的范围内。
第一晶格缺陷区161在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第二峰62的宽度WP2。第一峰61的宽度WP1和第二峰62的宽度WP2可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽。第一峰61的宽度WP1和第二峰62的宽度WP2可以是针对各个峰中的掺杂浓度的极大值(峰掺杂浓度)的10％全宽。10％全宽是指作为峰浓度DP2的10％的浓度的0.1DP2处的宽度。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第二峰62的氢化学浓度的峰的宽度WHp2。第二峰62的氢化学浓度的峰的宽度WHp2可以是第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是第二峰62的氢化学浓度的峰浓度DHp2的10％全宽。10％全宽是指作为峰浓度DHp2的10％的浓度的0.1DHp2处的宽度。由于氢化学浓度比掺杂浓度高，所以通过使用第二峰62的氢化学浓度的峰的宽度WHp2，能够明确地定义峰的宽度WHp2。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。
将缓冲区20中的除第一晶格缺陷区161以外的区域深度方向的宽度的总和设为WEX。在图2A的示例中，缓冲区20中的除第一晶格缺陷区161以外的区域有两个。第一个是从深度位置xb到深度位置xp1为止的区域，深度方向的宽度为Wex1。第二个是从深度位置xp2到深度位置xa为止的区域，深度方向的宽度为Wex2。除第一晶格缺陷区161以外的区域在深度方向上的宽度的总和WEX为Wex1+Wex2。除第一晶格缺陷区161以外的区域的在深度方向上的宽度的总和WEX为从间隔Wp1p2中减去第一晶格缺陷区161的在深度方向上的宽度W161而得到的值。第一晶格缺陷区161的深度方向上的宽度W161可以大于宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向的宽度W161，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度可以小于1×1015atoms/cm3，也可以小于5×1014atoms/cm3，还可以小于1×1014atoms/cm3。在第一晶格缺陷区161中存在大量晶格缺陷。晶格缺陷存在大量无助于键合的悬空键，并且形成复合中心。因此，使第一晶格缺陷区161中的载流子的寿命降低。另一方面，如果在第一晶格缺陷区161内存在氢，则悬空键被氢封端。其结果是，复合中心浓度减少，抑制了第一晶格缺陷区161中的载流子的寿命降低。因此，使第一晶格缺陷区161中的氢化学浓度例如小于漂移区的掺杂浓度。由此，能够抑制由氢引起的悬空键的封端，能够使第一晶格缺陷区161中的复合中心较宽地残留，能够减小载流子的寿命。第一晶格缺陷区161中的氢化学浓度的最小值可以小于第一峰61的峰浓度DP1，也可以小于漂移区的掺杂浓度，还可以小于体施主浓度。
关断状态下的耗尽层使表面21侧的漂移区18朝向背面23扩展。耗尽层可以在作为氢峰的第二峰62停止。而且，积分浓度达到临界积分浓度的位置可以位于第二峰62的内部。关于临界积分浓度在后面叙述。由此，由于耗尽层不会进入第一晶格缺陷区161，所以能够防止漏电流的增加。
图2B示出半导体装置100的变形例。在本例中，在第一峰61通过以离子的方式注入氢而形成这一点上与图2A的实施例不同。氢化学浓度峰171是与第一峰61对应的氢化学浓度分布170的峰。在第一峰61的掺杂剂为氢的情况下，在深度位置Lp1与深度位置Lp2的中间部分，氢化学浓度增加到与漂移区18的掺杂浓度Ddr或体施主浓度相同量级的浓度。由此，在从第一峰61的附近起到深度位置Lp1与深度位置Lp2的中间部分，氢将存在于晶格缺陷的悬空键封端，或者氢施主的浓度增加。由此，第一峰61附近的缺陷得以恢复，从而第一晶格缺陷区161的在半导体基板10的深度方向上的宽度变得比图2A的实施例的情况小。如此，通过分开使用第一峰61的掺杂剂，能够调整第一晶格缺陷区161的宽度。
第一晶格缺陷区161在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，也可以是50％以上，还可以是75％以上。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是1.0μm以上且10.0μm以下。
第一晶格缺陷区161的深度位置xrc1与深度位置xp1之间的距离可以大于深度位置xrc1与深度位置xp2之间的距离(实线)，也可以小于深度位置xrc1与深度位置xp2之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp1朝向深度位置xrc1减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp2朝向深度位置xrc1减小的区域(单点划线)。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2。第一峰61的宽度WP1和第二峰62的宽度WP2可以是针对各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的氢化学浓度的峰的宽度WHp1，也可以大于第二峰62的氢化学浓度的峰的宽度WHp2。第一峰61的氢化学浓度的峰的宽度WHp1可以是第一峰61的氢化学浓度的峰浓度DHp1的半峰全宽，也可以是10％全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向的宽度W161，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于5×1015atoms/cm3，也可以小于1×1015atoms/cm3。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以大于1×1012atoms/cm3，也可以大于1×1013atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
图2C示出半导体装置100的变形例。本例的缓冲区20具有第一峰61、第二峰62以及第三峰63这三个峰。缓冲区20具有第一峰61和多个氢峰。第二峰62和第三峰63分别是氢峰的一例。应予说明，在本例中，第一峰61也通过以离子的方式注入氢而形成。氢化学浓度峰171是与第一峰61对应的氢化学浓度分布170的峰。氢化学浓度峰173是与第三峰63对应的氢化学浓度分布170的峰。
第三峰63在半导体基板10的深度方向上设置在比第二峰62更靠正面21侧的位置。深度位置Lp3表示第三峰63距背面23的深度位置。深度位置Lp3可以是7.0μm以上且13.0μm以下，例如为10.0μm。
峰浓度Dp3是第三峰63的掺杂浓度。峰浓度Dp3可以小于峰浓度Dp1和峰浓度Dp2。峰浓度Dp3可以是1.0E14cm-3以上且1.0E16cm-3以下。
第一晶格缺陷区161在半导体基板10的深度方向上设置在第一峰61与第二峰62之间，但未设置在第二峰62与第三峰63之间。即，在本例中，第二峰62与第三峰63之间的间隔Wp2p3小于第一峰61与第二峰62之间的间隔Wp1p2。在深度位置Lp2与深度位置Lp3的中间部分，氢化学浓度增加到与漂移区18的掺杂浓度Ddr或体施主浓度相同量级的浓度。由此，在第二峰62与第三峰63之间缺陷恢复，或者氢施主的浓度增加。如此，通过调整峰彼此的间隔，就能够控制是否形成第一晶格缺陷区161。间隔Wp2p3可以是1.0μm以上且小于5.0μm。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，也可以是50％以上，还可以是75％以上。第一晶格缺陷区161在半导体基板10的深度方向上的宽度W161可以是1.0μm以上且10.0μm以下。
第一晶格缺陷区161的深度位置xrc1与深度位置xp1之间的距离可以大于深度位置xrc1与深度位置xp2之间的距离(实线)，也可以小于深度位置xrc1与深度位置xp2之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp1朝向深度位置xrc1减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp2朝向深度位置xrc1减小的区域(单点划线)。
第一晶格缺陷区161的掺杂浓度分布从第一晶格缺陷区161的端部的位置xp1和位置xp2朝向成为最小值Drc1的位置，可以具有掺杂浓度的斜率的绝对值增加的区域、掺杂浓度的斜率的绝对值减小的区域、以及掺杂浓度实质上恒定的区域(双点划线)。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2，还可以大于第三峰63的宽度WP3。第一峰61的宽度WP1、第二峰62的宽度WP2以及第三峰63的宽度WP3可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的氢化学浓度的峰的宽度WHp1，也可以大于第二峰62的氢化学浓度的峰的宽度WHp2，还可以大于第三峰63的氢化学浓度的峰的宽度WHp3。第一峰61的氢化学浓度的峰的宽度WHp1可以是相对于第一峰61的氢化学浓度的峰浓度DHp1的半峰全宽，也可以是10％全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是相对于第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。第三峰63的氢化学浓度的峰的宽度WHp3可以是相对于第三峰63的氢化学浓度的峰浓度DHp3的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向的宽度W161，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于第三峰63的峰浓度DP3，也可以小于漂移区18的掺杂浓度Ddr，还可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于5×1014atoms/cm3，也可以小于1×1014atoms/cm3。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以大于1×1012atoms/cm3，也可以大于1×1013atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
断开状态下的耗尽层可以延伸到作为氢峰的第二峰62，或者延伸到比第二峰62更靠表面21侧的位置。积分浓度达到临界积分浓度的位置可以位于第二峰62的内部。由此，由于耗尽层不会进入到第一晶格缺陷区161，所以能够防止漏电流的增加。
图2D示出半导体装置100的变形例。本例的缓冲区20具有第一峰61、第二峰62、第三峰63以及第四峰64这四个峰。缓冲区20具有第一峰61和多个氢峰。第二峰62、第三峰63以及第四峰64分别是氢峰的一例。应予说明，在本例中，第一峰61也通过以离子的方式注入氢而形成。氢化学浓度峰171、氢化学浓度峰172、氢化学浓度峰173以及氢化学浓度峰174分别与第一峰61、第二峰62、第三峰63、第四峰64对应。
第四峰64在半导体基板10的深度方向上设置在比第三峰63更靠正面21侧的位置。深度位置Lp4表示第四峰64距背面23的深度位置。深度位置Lp4可以是半导体基板10的基板厚度的10％以上且20％以下。例如，深度位置Lp4为15.0μm。
峰浓度Dp4是第四峰64的掺杂浓度。峰浓度Dp4可以小于峰浓度Dp1、峰浓度Dp2以及峰浓度Dp3。峰浓度Dp3可以是1.0E14cm-3以上且1.0E16cm-3以下。
缓冲区20所具有的四个峰的掺杂浓度可以朝向半导体基板10的正面21侧逐渐降低。即，第二峰62的峰浓度Dp2可以小于第一峰61的峰浓度Dp1。第三峰63的峰浓度Dp3可以小于第二峰62的峰浓度Dp2。第四峰64的峰浓度Dp4可以小于第三峰63的峰浓度Dp3。
第二峰62与第三峰63之间的间隔Wp2p3可以小于第一峰61与第二峰62之间的间隔Wp1p2。第三峰63与第四峰64之间的间隔Wp3p4可以小于第一峰61与第二峰62之间的间隔Wp1p2。另外，第三峰63与第四峰64之间的间隔Wp3p4可以和第二峰62与第三峰63之间的间隔Wp2p3相同，也可以不同。本例的第三峰63与第四峰64之间的间隔Wp3p4小于第二峰62与第三峰63之间的间隔Wp2p3。
第一晶格缺陷区161在半导体基板10的深度方向上设置在第一峰61与第二峰62之间。第一晶格缺陷区161未被设置在第二峰62与第三峰63之间和第三峰63与第四峰64之间。即，在本例中，第二峰62与第三峰63之间的间隔Wp2p3小于第一峰61与第二峰62之间的间隔Wp1p2。在深度位置Lp2与深度位置Lp3的中间部分，氢化学浓度增加到与漂移区18的掺杂浓度Ddr或体施主浓度相同量级的浓度。由此，在第二峰62与第三峰63之间缺陷恢复。另外，第三峰63与第四峰64之间的间隔Wp3p4小于第一峰61与第二峰62之间的间隔Wp1p2。在深度位置Lp3与深度位置Lp4之间的中间部分，氢化学浓度增加到与漂移区18的掺杂浓度Ddr或体施主浓度相同量级的浓度。由此，在第三峰63与第四峰64之间缺陷恢复。间隔Wp3p4可以是1.0μm以上且小于5.0μm。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，也可以是50％以上，还可以是75％以上。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是1.0μm以上且10.0μm以下。
第一晶格缺陷区161的深度位置xrc1与深度位置xp1之间的距离可以大于深度位置xrc1与深度位置xp2之间的距离(实线)，也可以小于深度位置xrc1与深度位置xp2之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp1朝向深度位置xrc1减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp2朝向深度位置xrc1减小的区域(单点划线)。
第一晶格缺陷区161的掺杂浓度分布从第一晶格缺陷区161的端部的位置xp1和位置xp2朝向成为最小值Drc1的位置，可以具有掺杂浓度的斜率的绝对值增加的区域、掺杂浓度的斜率的绝对值减小的区域、以及掺杂浓度实质上恒定的区域(双点划线)。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2，还可以大于第三峰63的宽度WP3，也可以大于第四峰64的宽度WP4。第一峰61的宽度WP1、第二峰62的宽度WP2、第三峰63的宽度WP3、第四峰64的宽度WP4可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的氢化学浓度的峰的宽度WHp1，也可以大于第二峰62的氢化学浓度的峰的宽度WHp2，还可以大于第三峰63的氢化学浓度的峰的宽度WHp3，也可以大于第四峰64的氢化学浓度的峰的宽度WHp4。第一峰61的氢化学浓度的峰的宽度WHp1可以是相对于第一峰61的氢化学浓度的峰浓度DHp1的半峰全宽，也可以是10％全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是相对于第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。第三峰63的氢化学浓度的峰的宽度WHp3可以是相对于第三峰63的氢化学浓度的峰浓度DHp3的半峰全宽，也可以是10％全宽。第四峰64的氢化学浓度的峰的宽度WHp4可以是相对于第四峰64的氢化学浓度的峰浓度DHp4的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向的宽度W161，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于第三峰63的峰浓度DP3，也可以小于第四峰64的峰浓度DP4，还可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以小于5×1015atoms/cm3，也可以小于1×1015atoms/cm3。第一晶格缺陷区161中的氢化学浓度的最小值DHp1p2可以大于1×1012atoms/cm3，也可以大于1×1013atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
图2E示出半导体装置100的变形例。在本例中，与图2D的例子相比，不同点在于，第一峰61与第二峰62之间的间隔Wp1p2比图2D的实施例中的间隔Wp1p2小，第一峰61通过以离子的方式注入磷而形成。在第一峰61的掺杂剂为磷的情况下，在第一峰61的附近缺陷没有恢复，第一峰61与第一晶格缺陷区161之间的距离比图2D的实施例的情况小。
本例的第一峰61与第二峰62之间的间隔Wp1p2小于图2D的实施例中的间隔Wp1p2。如此，通过由磷形成第一峰61，从而即使在减小间隔Wp1p2的情况下，也能够在第一峰61与第二峰62之间形成第一晶格缺陷区161。间隔Wp1p2可以是2.0μm以上，也可以是3.0μm以上。间隔Wp1p2可以小于10.0μm，也可以小于5.0μm。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，可以是50％以上，也可以是75％以上。
第一晶格缺陷区161的深度位置xrc1与深度位置xp1之间的距离可以大于深度位置xrc1与深度位置xp2之间的距离(实线)，也可以小于深度位置xrc1与深度位置xp2之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp1朝向深度位置xrc1减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置xp2朝向深度位置xrc1减小的区域(单点划线)。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2，还可以大于第三峰63的宽度WP3，也可以大于第四峰64的宽度WP4。第一峰61的宽度WP1、第二峰62的宽度WP2、第三峰63的宽度WP3、第四峰64的宽度WP4可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第二峰62的氢化学浓度的峰的宽度WHp2，也可以大于第三峰63的氢化学浓度的峰的宽度WHp3，还可以大于第四峰64的氢化学浓度的峰的宽度WHp4。第二峰62的氢化学浓度的峰的宽度WHp2可以是相对于第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。第三峰63的氢化学浓度的峰的宽度WHp3可以是相对于第三峰63的氢化学浓度的峰浓度DHp3的半峰全宽，也可以是10％全宽。第四峰64的氢化学浓度的峰的宽度WHp4可以是相对于第四峰64的氢化学浓度的峰浓度DHp4的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向的宽度W161，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度的最小值可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于第三峰63的峰浓度DP3，也可以小于第四峰64的峰浓度DP4，还可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度可以小于1×1015atoms/cm3，也可以小于5×1014atoms/cm3，还可以小于1×1014atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
图2F示出半导体装置100的变形例。本例的缓冲区20具有第一晶格缺陷区161和第二晶格缺陷区162这两个晶格缺陷区。本例的缓冲区20具有第一峰61、第二峰62、第三峰63以及第四峰64这四个峰。本例的第一峰61通过以离子的方式注入氢而形成。
第一晶格缺陷区161在半导体基板10的深度方向上设置在多个氢峰彼此之间。本例的第一晶格缺陷区161被设置在第二峰62与第三峰63之间。第二峰62与第三峰63之间的间隔Wp2p3可以大于第一峰61与第二峰62之间的间隔Wp1p2。间隔Wp2p3可以是3.0μm以上，也可以是5.0μm以上。间隔Wp2p3可以小于10.0μm，也可以小于7.0μm。
第一晶格缺陷区161的掺杂浓度分布在深度位置xrc1具有掺杂浓度Drc1的最小值。深度位置xrc1可以位于比第一晶格缺陷区161的中间位置更靠正面21侧的位置(实线)，也可以位于比第一晶格缺陷区161的中间位置更靠背面侧的位置(单点划线)。掺杂浓度的最小值Drc1可以比漂移区18的掺杂浓度Ddr的10％高，也可以比漂移区18的掺杂浓度Ddr的10％低。在本例中，掺杂浓度的最小值Drc1比漂移区18的掺杂浓度Ddr的10％高。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是间隔Wp1p2的25％以上，也可以是50％以上，还可以是75％以上。第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是1.0μm以上且10.0μm以下。
第一晶格缺陷区161的深度位置xrc1与深度位置x1p2之间的距离可以大于深度位置xrc1与深度位置x1p3之间的距离(实线)，也可以小于深度位置xrc1与深度位置x1p3之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x1p2朝向深度位置xrc1减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x1p3朝向深度位置xrc1减小的区域(单点划线)。
第一晶格缺陷区161的掺杂浓度分布从第一晶格缺陷区161的端部的位置x1p2和位置x1p3朝向成为最小值Drc1的位置，可以具有掺杂浓度的斜率的绝对值增加的区域、掺杂浓度的斜率的绝对值减小的区域、以及掺杂浓度实质上恒定的区域(双点划线)。
第一晶格缺陷区161的深度位置xrc1与深度位置x1p2之间的距离可以大于深度位置xrc2与深度位置x1p3之间的距离(实线)，也可以小于深度位置xrc2与深度位置x1p3之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x1p2朝向深度位置xrc1减小的区域。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x1p3朝向深度位置xrc1减小的区域。斜率实质上恒定是指，在从深度位置x1p2至深度位置xrc1之间、或者从深度位置x1p3至深度位置xrc1之间的30％至70％的范围内，斜率的值可以处于斜率的平均值的50％的范围内。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2，还可以大于第三峰63的宽度WP3，也可以大于第四峰64的宽度WP4。第一峰61的宽度WP1、第二峰62的宽度WP2、第三峰63的宽度WP3、第四峰64的宽度WP4可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以大于第一峰61的氢化学浓度的峰的宽度WHp1，也可以大于第二峰62的氢化学浓度的峰的宽度WHp2，还可以大于第三峰63的氢化学浓度的峰的宽度WHp3，也可以大于第四峰64的氢化学浓度的峰的宽度WHp4。第一峰61的氢化学浓度的峰的宽度WHp1可以是相对于第一峰61的氢化学浓度的峰浓度DHp1的半峰全宽，也可以是10％全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是相对于第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。第三峰63的氢化学浓度的峰的宽度WHp3可以是相对于第三峰63的氢化学浓度的峰浓度DHp3的半峰全宽，也可以是10％全宽。第四峰64的氢化学浓度的峰的宽度WHp4可以是相对于第四峰64的氢化学浓度的峰浓度DHp4的半峰全宽，也可以是10％全宽。
第一晶格缺陷区161的在半导体基板10的深度方向上的宽度W161可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第一晶格缺陷区161的深度方向上的宽度W161，从而能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第一晶格缺陷区161的深度方向上的宽度W161，能够减小关断损耗。
第一晶格缺陷区161中的氢化学浓度的最小值D1Hp1p2可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于第三峰63的峰浓度DP3，也可以小于第四峰64的峰浓度DP4，还可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度的最小值D1Hp1p2可以小于5×1014atoms/cm3，也可以小于1×1014atoms/cm3。第一晶格缺陷区161中的氢化学浓度的最小值D1Hp1p2可以大于1×1012atoms/cm3，也可以大于1×1013atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
第二晶格缺陷区162是与设置在缓冲区20中的第一晶格缺陷区161不同的晶格缺陷区。第二晶格缺陷区162与第一晶格缺陷区161同样地在注入氢离子时被形成在氢离子的通过区域。在半导体基板10的深度方向上，第二晶格缺陷区162设置在比第一晶格缺陷区161更靠半导体基板10的正面21侧的位置，且设置在多个氢峰彼此之间。本例的第二晶格缺陷区162设置在第三峰63与第四峰64之间。第三峰63与第四峰64之间的间隔Wp3p4可以大于第一峰61与第二峰62之间的间隔Wp1p2。另外，第三峰63与第四峰64之间的间隔Wp3p4可以与第二峰62与第三峰63之间的间隔Wp2p3相同，也可以比间隔Wp2p3小。间隔Wp3p4可以是3.0μm以上，也可以是5.0μm以上。间隔Wp3p4可以小于10.0μm，也可以小于7.0μm。
与第一晶格缺陷区161相同，第二晶格缺陷区162的掺杂浓度分布在深度位置xrc2具有掺杂浓度的最小值Drc2。深度位置xrc2可以位于比第二晶格缺陷区162的中间位置更靠正面21侧的位置(实线)，也可以位于比第二晶格缺陷区162的中间位置更靠背面23侧的位置(单点划线)。掺杂浓度的最小值Drc2可以比漂移区18的掺杂浓度Ddr的10％高，也可以比漂移区18的掺杂浓度Ddr的10％低。在本例中，掺杂浓度的最小值Drc2比漂移区18的掺杂浓度Ddr的10％高。掺杂浓度的最小值Drc2可以如本例那样比第一晶格缺陷区161的掺杂浓度的最小值Drc1高，也可以比第一晶格缺陷区161的掺杂浓度的最小值Drc1低。
第二晶格缺陷区162的在半导体基板10的深度方向上的宽度W162可以是间隔Wp3p4的25％以上，也可以是50％以上，还可以是75％以上。第二晶格缺陷区162的在半导体基板10的深度方向上的宽度W162可以是1.0μm以上且10.0μm以下。
第二晶格缺陷区162的深度位置xrc2与深度位置x2p3之间的距离可以大于深度位置xrc2与深度位置x2p4之间的距离(实线)，也可以小于深度位置xrc2与深度位置x2p4之间的距离(单点划线)。第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x2p3朝向深度位置xrc2减小的区域(实线)。或者，第一晶格缺陷区161的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x2p4朝向深度位置xrc2减小的区域(单点划线)。
第一晶格缺陷区161的掺杂浓度分布从第一晶格缺陷区161的端部的位置x2p3和位置x2p4朝向成为最小值Drc1的位置，可以具有掺杂浓度的斜率的绝对值增加的区域、掺杂浓度的斜率的绝对值减小的区域、以及掺杂浓度实质上恒定的区域(双点划线)。
第二晶格缺陷区162的深度位置xrc2与深度位置x2p3之间的距离可以大于深度位置xrc2与深度位置x2p4之间的距离(实线)，也可以小于深度位置xrc2与深度位置x2p4之间的距离(单点划线)。第二晶格缺陷区162的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x2p3朝向深度位置xrc2减小的区域。第一晶格缺陷区162的掺杂浓度分布可以具有以实质上恒定的斜率从深度位置x2p4朝向深度位置xrc2减小的区域。斜率实质上恒定是指，在从深度位置x2p3至深度位置xrc2之间、或者从深度位置x2p4至深度位置xrc2之间的30％至70％的范围内，斜率的值可以处于斜率的平均值的50％的范围内。
第二晶格缺陷区162的在半导体基板10的深度方向上的宽度W162可以大于第一峰61的宽度WP1，也可以大于第二峰62的宽度WP2，还可以大于第三峰63的宽度WP3，也可以大于第四峰64的宽度WP4。第一峰61的宽度WP1、第二峰62的宽度WP2、第三峰63的宽度WP3、第四峰64的宽度WP4可以是相对于各个峰中的掺杂浓度的极大值(峰掺杂浓度)的半峰全宽，也可以是10％全宽。
第二晶格缺陷区162的在半导体基板10的深度方向上的宽度W162可以大于第一峰61的氢化学浓度的峰的宽度WHp1，也可以大于第二峰62的氢化学浓度的峰的宽度WHp2，还可以大于第三峰63的氢化学浓度的峰的宽度WHp3，也可以大于第四峰64的氢化学浓度的峰的宽度WHp4。第一峰61的氢化学浓度的峰的宽度WHp1可以是相对于第一峰61的氢化学浓度的峰浓度DHp1的半峰全宽，也可以是10％全宽。第二峰62的氢化学浓度的峰的宽度WHp2可以是相对于第二峰62的氢化学浓度的峰浓度DHp2的半峰全宽，也可以是10％全宽。第三峰63的氢化学浓度的峰的宽度WHp3可以是相对于第三峰63的氢化学浓度的峰浓度DHp3的半峰全宽，也可以是10％全宽。第四峰64的氢化学浓度的峰的宽度WHp4可以是相对于第四峰64的氢化学浓度的峰浓度DHp4的半峰全宽，也可以是10％全宽。
第二晶格缺陷区162的在半导体基板10的深度方向上的宽度W162可以是缓冲区20的宽度Wbuf的50％以上。第一晶格缺陷区161的深度方向上的宽度W161可以大于缓冲区20中的除第一晶格缺陷区161以外的区域的深度方向上的宽度的总和WEX。通过增大第二晶格缺陷区162的深度方向上的宽度W162，能够改善关断损耗、集电极发射极间饱和电压以及漏电流的权衡。通过增大第二晶格缺陷区162的深度方向上的宽度W162，能够减小关断损耗。
第二晶格缺陷区162中的氢化学浓度的最小值D2Hp1p2可以小于第一峰61的峰浓度DP1，也可以小于第二峰62的峰浓度DP2，还可以小于第三峰63的峰浓度DP3，也可以小于第四峰64的峰浓度DP4，还可以小于漂移区18的掺杂浓度Ddr，也可以小于体施主浓度。第一晶格缺陷区161中的氢化学浓度的最小值D2Hp1p2可以小于5×1014atoms/cm3，也可以小于1×1014atoms/cm3。第一晶格缺陷区161中的氢化学浓度的最小值D2Hp1p2可以大于1×1012atoms/cm3，也可以大于1×1013atoms/cm3。通过减小第一晶格缺陷区161中的氢化学浓度，能够使晶格缺陷较宽地残留。
当断开状态下的耗尽层朝向背面23侧越过第四峰64而进入第二晶格缺陷区162时，漏电流增加。因此，耗尽层可以在作为氢峰的第四峰64的内部停止。积分浓度达到临界积分浓度的位置可以位于第四峰64的内部。由此，由于耗尽层不会进入第二晶格缺陷区162，因此能够防止漏电流的增加。
图2G示出第一晶格缺陷区161的掺杂浓度分布的变形例。第一晶格缺陷区161的掺杂浓度分布除了上述以外，从第一晶格缺陷区161的端部的深度位置xp2朝向成为最小值Drc1的位置xrc1，还可以具有掺杂浓度的斜率的绝对值增加的部分(实线)。深度位置xp2位于比第一晶格缺陷区161的中央的位置xcenter更靠正面21侧的位置。深度位置xrc1位于比第一晶格缺陷区161的中央的位置xcenter更靠背面23侧的位置。图2G中所示的直角三角形的斜线部分的斜率表示掺杂浓度的斜率的绝对值的程度。该直角三角形的纵线的长度越大，掺杂浓度的斜率的绝对值越大。第一晶格缺陷区161的掺杂浓度分布的形状可以向上呈凸状。关于第一晶格缺陷区161的掺杂浓度的斜率的绝对值，在从第一晶格缺陷区161的端部的深度位置xp2起到最小值的深度位置xcenter为止的宽度的50％以上且100％以下的区域，掺杂浓度的斜率的绝对值可以增加。
如图2G的单点划线所示，第一晶格缺陷区161的掺杂浓度分布可以具有掺杂浓度的斜率的绝对值从第一晶格缺陷区161的端部的位置xp1朝向成为最小值Drc1的位置xrc2增加的部分。深度位置xp1位于比第一晶格缺陷区161的中央的位置xcenter更靠背面23侧的位置。深度位置xrc2位于比第一晶格缺陷区161的中央的位置xcenter更靠正面21侧的位置。深度位置xp1位于比深度位置xp2更靠背面23侧的位置。深度位置xrc1位于比深度位置xrc2更靠背面23侧的位置。
如图2G的双点划线所示，第一晶格缺陷区161的掺杂浓度分布可以具有掺杂浓度的斜率的绝对值从第一晶格缺陷区161的端部的位置xp1和位置xp2朝向成为最小值Drc1的位置xcenter增加的部分。第一晶格缺陷区161的掺杂浓度分布可以沿着使高斯分布的上下反转而成的分布。第一晶格缺陷区161的掺杂浓度分布可以是在深度位置xcenter在深度方向上对称的分布。
图2H示出第一晶格缺陷区161的掺杂浓度分布的变形例。第一晶格缺陷区161的掺杂浓度分布可以具有掺杂浓度的斜率的绝对值从第一晶格缺陷区161的端部的深度位置xp1朝向成为最小值Drc1的位置xrc2减小或者斜率的绝对值实质上恒定的部分(实线)。深度位置xp1位于比第一晶格缺陷区161的中央的位置xcenter更靠背面23侧的位置。深度位置xrc2位于比第一晶格缺陷区161的中央的位置xcenter更靠正面21侧的位置。图2H中所示的直角三角形的斜线部分的斜率表示掺杂浓度的斜率的绝对值的程度。该直角三角形的纵线的长度越大，掺杂浓度的斜率的绝对值越大。第一晶格缺陷区161的掺杂浓度分布的形状可以向下呈凸状。关于第一晶格缺陷区161的掺杂浓度的斜率的绝对值，在从第一晶格缺陷区161的端部的深度位置xp1到最小值的深度位置xcenter的区域，可以具有掺杂浓度的斜率的绝对值实质上恒定的区域。斜率的绝对值实质上恒定是指，在从深度位置xp1到深度位置xrc2之间的30％至70％的范围内，斜率的绝对值可以处于斜率的绝对值的平均值的50％的范围内。
如图2H的单点划线所示，第一晶格缺陷区161的掺杂浓度分布可以具有掺杂浓度的斜率的绝对值从第一晶格缺陷区161的端部的位置xp2朝向成为最小值Drc1的位置xrc1减小或者斜率的绝对值实质上恒定的部分。深度位置xp2位于比第一晶格缺陷区161的中央的位置xcenter更靠正面21侧的位置。深度位置xrc1位于比第一晶格缺陷区161的中央位置xcenter更靠背面23侧的位置。深度位置xp1位于比深度位置xp2更靠背面23侧的位置。深度位置xrc1位于比深度位置xrc2更靠背面23侧的位置。
如图2H的虚线所示，第一晶格缺陷区161的掺杂浓度分布从第一晶格缺陷区161的端部的位置xp1和位置xp2朝向成为最小值Drc1的位置xcenter，可以具有掺杂浓度的斜率的绝对值增加的区域、掺杂浓度的斜率的绝对值减小的区域、以及掺杂浓度实质上恒定的区域。即，第一晶格缺陷区161的掺杂浓度分布可以向下呈凸状，且呈碗或浴缸那样的形状(虚线)。第一晶格缺陷区161的掺杂浓度分布可以是在深度位置xcenter在深度方向上对称的分布。第一晶格缺陷区161的掺杂浓度实质上恒定的区域可以包括第一晶格缺陷区161的中间的深度位置xcenter(虚线)。掺杂浓度实质上恒定的区域是指掺杂浓度包括最小值Drc1，并且掺杂浓度可以处于最小值Drc1的±50％的范围内。掺杂浓度实质上恒定的区域可以在从深度位置xp1到深度位置xp2的宽度的30％至70％的深度范围内。
图3A示出具备第一寿命控制区151的半导体装置100的一例。在本例中，对在图2A所示的实施例中设置第一寿命控制区151的情况进行说明，但也可以在其它实施例中公开的半导体装置100中组合第一寿命控制区151。第一寿命控制区151在缓冲区20中可以设置在半导体基板10的深度方向上的任意位置。应予说明，在附图中有时省略氢峰的氢化学浓度分布170，但也可以如图2A～图2F中的任一实施例所示那样存在氢化学浓度分布170。
第一寿命控制区151的峰位置设置在比第一峰61更靠半导体基板10的正面21侧的位置。另外，第一寿命控制区151的峰位置在半导体基板10的深度方向上位于比缓冲区20的氢峰更靠背面23侧的位置。本例的第一寿命控制区151的峰位置在半导体基板10的深度方向上位于第一晶格缺陷区161与作为氢峰的第二峰62之间。
峰浓度Dk1是第一寿命控制区151的寿命抑制剂浓度。寿命抑制剂浓度可以是复合中心的浓度。复合中心可以是单空位、多空位这样的空位的复合体，也可以是构成半导体基板的原子的晶格间原子(本例中为硅)，还可以是氦等稀有气体元素的原子，也可以是铂、金等金属原子。峰浓度Dk1可以大于第一峰61的掺杂浓度的峰浓度Dp1。峰浓度Dk1可以是峰浓度Dp1的2倍以上，也可以是5倍以上，还可以是10倍以上。在一例中，峰浓度Dk1为1.0E15cm-3以上且1.0E17cm-3以下。应予说明，峰浓度Dk1可以小于集电区22的掺杂浓度的峰浓度Dc。
通过使峰浓度Dk1大于峰浓度Dp1，从而用于形成缓冲区20氢所带来的影响变小。即，用于形成缓冲区20的氢有时将晶格缺陷的悬空键封端而使导入的晶格缺陷消失，但如果使第一寿命控制区151的峰浓度Dk1比缓冲区20的峰浓度高，则能够抑制晶格缺陷的消失。由此，能够使反向恢复动作时的背面23侧的剩余载流子充分减少。
图3B示出具备第一寿命控制区151的半导体装置100的变形例。本例的第一寿命控制区151设置在与形成有第一晶格缺陷区161的区域相同的区域。本例的第一寿命控制区151在半导体基板10的深度方向上设置在第一晶格缺陷区161的中央，但不限于此。第一寿命控制区151可以设置在比第一晶格缺陷区161的中央更靠背面23侧的位置，也可以设置在比第一晶格缺陷区161的中央更靠正面21侧的位置。另外，第一寿命控制区151可以设置在第一峰61与第一晶格缺陷区161之间的边界，也可以设置在第一晶格缺陷区161与第二峰62之间的边界。
图3C示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，对在图2B所示的实施例中设置第一寿命控制区151的情况进行说明，但也可以在其它实施例中公开的半导体装置100中组合第一寿命控制区151。
第一寿命控制区151在半导体基板10的深度方向上设置在比第一晶格缺陷区161更靠背面23侧的位置。本例的第一寿命控制区151设置在第一峰61与第一晶格缺陷区161之间。第一寿命控制区151可以在比第一峰61更靠正面21侧的位置设置在掺杂浓度与漂移区18的掺杂浓度大致相同的区域。另外，第一寿命控制区151的一部分可以设置于第一晶格缺陷区161。
图3D示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，第一寿命控制区151的位置与图3C的实施例不同。在本例中，重点说明与图3C的实施例不同的点。本例的第一寿命控制区151在第一峰61与第一晶格缺陷区161之间设置在第一峰61的拖尾的部分。即，第一寿命控制区151的峰位置位于比第一峰61更靠正面21侧的位置。如此，第一寿命控制区151也可以被设置为一部分与第一峰61重叠。
图3E示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，第一寿命控制区151的位置与图3C和图3D的实施例不同。在本例中，重点说明与图3C和图3D的实施例不同的点。本例的第一寿命控制区151在半导体基板10的深度方向上设置在比第一峰61更靠背面23侧的位置。本例的第一寿命控制区151的峰位置设置在集电区22与第一峰61之间。
图3F示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，第一寿命控制区151的位置与图3A和图3B的实施例不同。在本例中，重点说明与图3A和图3B的实施例不同的点。本例的第一寿命控制区151在半导体基板10的深度方向上，在与第二峰62的深度位置Lp2相同的位置具有掺杂浓度的峰。应予说明，在缓冲区20如第三峰63或第四峰64那样具有多个氢峰的情况下，第一寿命控制区151可以设置在与任一个氢峰的深度位置相同的位置。
图3G示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，第一寿命控制区151的位置与图3A、图3B以及图3F的实施例不同。在本例中，重点说明与图3A、图3B以及图3F的实施例不同的点。
本例的第一寿命控制区151的峰位置在半导体基板10的深度方向上位于缓冲区20的氢峰与漂移区18之间。即，本例的第一寿命控制区151的峰位置在半导体基板10的深度方向上设置在比第二峰62更靠正面21侧的位置。另外，第一寿命控制区151的峰位置设置在比漂移区18更靠背面23侧的位置。
在此，即使在第一寿命控制区151的峰位置设置在比第二峰62更靠正面21侧的位置的情况下，由于与第二峰62接近地设置，所以第一寿命控制区151的晶格缺陷的悬空键被氢封端，能够抑制漏电流的上升。与第二峰62接近例如是指第一寿命控制区151的峰位置设置在第二峰62与漂移区18之间。即，第一寿命控制区151的峰位置可以设置在第二峰62的正面21侧的拖尾的内侧。
图3H示出具备第一寿命控制区151的半导体装置100的变形例。本例的第一寿命控制区151的峰位置在半导体基板10的深度方向上与缓冲区20的氢峰分离，并且设置在漂移区18内。即使在第一寿命控制区151的峰位置与第二峰62分离而设置在正面21侧的位置的情况下，通过第一晶格缺陷区161也进行寿命控制，从而能够不通过高剂量的氦离子注入而通过低剂量的离子注入来形成第一寿命控制区151，并且能够抑制漏电流的上升。
图3I示出具备第一寿命控制区151的半导体装置100的变形例。在本例中，对在图2F所示的实施例中设置第一寿命控制区151的情况进行说明，但也可以在其它实施例中公开的半导体装置100中组合第一寿命控制区151。
第一寿命控制区151设置在第二晶格缺陷区162与第四峰64之间。在该情况下，如后所述，第四峰64可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22的场截止层而发挥功能。
此外，第一寿命控制区151可以设置在第一晶格缺陷区161与第三峰63之间。在该情况下，第三峰63和第四峰64可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22的场截止层而发挥功能。
应予说明，图3A至图3I所公开的第一寿命控制区151的配置方法也可以与图2A至图2F所示的缓冲区20的多个峰适当组合而使用。通过适当地改变第一寿命控制区151和第一晶格缺陷区161的位置，能够在抑制漏电流的增加的同时改善开关特性。
图4示出半导体基板10中的掺杂浓度分布的一例。在本图中，一并示出了第一寿命控制区151的掺杂浓度的分布。另外，在本图中，一并示出了从漂移区18的上端起的积分浓度。
在本说明书中，将从基区14的下表面侧到半导体基板10的特定的位置为止沿着半导体基板10的深度方向对掺杂浓度进行积分而得的值称为积分浓度。另外，在本说明书中，在集电极24与发射极52之间施加正向偏压，并电场强度的最大值达到临界电场强度而发生雪崩击穿的情况下，且在从基区14的下表面到深度方向上的半导体基板10的特定位置为止被耗尽的情况下，称为积分浓度达到临界积分浓度Nc。应予说明，在半导体装置100中，在集电极24与发射极52之间施加正向偏压是指，在栅极截止的状态下，集电极24的电位比发射极52的电位高。如果在半导体装置100发生雪崩击穿，则在集电极24与发射极52之间流通雪崩电流，集电极24与发射极52之间的电压VCE的增加停止。在该情况下，耗尽层不会扩展到比积分浓度达到临界积分浓度Nc的位置LNc更靠背面侧的位置。
在本例中，在半导体基板10的深度方向上，在从漂移区18的上端到缓冲区20所具有的氢峰为止的方向上对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上且Nc。更具体而言，第一晶格缺陷区161可以设置在比第二峰62更靠背面23侧的位置，在半导体基板10的深度方向上，从漂移区18的上端起到第二峰62为止的积分浓度可以是临界积分浓度Nc以上。达到临界积分浓度Nc的位置LNc可以与第二峰62的深度位置Lp2一致。由此，由于从基区14的下表面侧扩展的耗尽层被第二峰62阻止，所以能够在未被耗尽的区域配置第一晶格缺陷区161的峰。由此，也能够抑制因形成第一晶格缺陷区161而导致的漏电流的增大。根据相同的理由，第一寿命控制区151可以设置在比第二峰62更靠背面23侧的位置。
达到临界积分浓度Nc的位置LNc与缓冲区20的峰位置(在本例中为第二峰62的深度位置Lp2)也可以不一致。达到临界积分浓度Nc的位置LNc可以位于比第二峰62的深度位置Lp2更靠正面21侧的位置。即，只要在耗尽层到达第一晶格缺陷区161之前，能够通过缓冲区20所具有的任一个氢峰来阻止耗尽层即可。达到临界积分浓度Nc的位置LNc可以是第三峰63的深度位置Lp3或第四峰64的深度位置Lp4。
图5A示出半导体装置100的变形例的俯视图。本例的半导体装置100具备晶体管部70和二极管部80。例如，半导体装置100是反向导通IGBT(RC-IGBT：Reverse ConductingIGBT)。本例的晶体管部70包括位于晶体管部70与二极管部80之间的边界的边界部90。
二极管部80是将设置于半导体基板10的背面23侧的阴极区82投影到半导体基板10的上表面而得到的区域。阴极区82具有第一导电型。作为一例，本例的阴极区82为N+型。二极管部80包括在半导体基板10的上表面与晶体管部70相邻地设置的续流二极管(FWD：Free Wheel Diode)等二极管。
边界部90是设置于晶体管部70且与二极管部80邻接的区域。边界部90具有接触区15。本例的边界部90不具有发射区12。在一例中，边界部90的沟槽部是虚设沟槽部30。本例的边界部90以X轴方向上的两端成为虚设沟槽部30的方式配置。
接触孔54在二极管部80设置于基区14的上方。接触孔54在边界部90设置于接触区15的上方。任何接触孔54均未设置于在Y轴方向两端设置的阱区17的上方。
台面部91在边界部90设置于多个沟槽部之间。台面部91在半导体基板10的正面21具有接触区15。本例的台面部91在Y轴方向的负侧具有基区14和阱区17。
台面部81在二极管部80设置于被相邻的虚设沟槽部30夹持的区域。台面部81在半导体基板10的正面21具有接触区15。本例的台面部81在Y轴方向的负侧具有基区14和阱区17。
发射区12设置于台面部71，但可以不设置于台面部81和台面部91。接触区15设置于台面部71和台面部91，但可以不设置于台面部81。
图5B示出半导体装置100的变形例的b-b’截面。本例的半导体装置100具备第一寿命控制区151和第二寿命控制区152。缓冲区20可以是任一实施例的结构。即，缓冲区20所具有的峰的个数和位置没有特别限定。
接触区15在台面部91设置于基区14的上方。接触区15在台面部91以与虚设沟槽部30相接的方式设置。在其他截面，接触区15可以设置于台面部71的正面21。
蓄积区16设置于晶体管部70和二极管部80。本例的蓄积区16设置于晶体管部70和二极管部80的整个面。但是，蓄积区16可以不设置于二极管部80。
阴极区82在二极管部80设置于缓冲区20的下方。集电区22与阴极区82之间的边界是晶体管部70与二极管部80之间的边界。即，在本例的边界部90的下方设置有集电区22。
第一晶格缺陷区161设置于晶体管部70和二极管部80这两者。由此，本例的半导体装置100能够加快二极管部80中的恢复，进一步改善开关损耗。第一晶格缺陷区161的深度方向的位置可以是任一实施例中记载的位置。
第一寿命控制区151设置于晶体管部70和二极管部80这两者。由此，本例的半导体装置100能够加快二极管部80中的恢复，进一步改善开关损耗。第一寿命控制区151可以形成在任一实施例所记载的位置。
第二寿命控制区152是通过向半导体基板10的内部注入杂质等而有意地形成寿命抑制剂的区域。第二寿命控制区152在半导体基板10的深度方向上设置在比半导体基板10的中心更靠正面21侧的位置。本例的第二寿命控制区152设置于漂移区18。第二寿命控制区152可以设置于二极管部80。或者，第二寿命控制区152可以设置于晶体管部70和二极管部80这两者。本例的第二寿命控制区152设置于晶体管部70和二极管部80这两者。第二寿命控制区152可以通过从正面21侧注入杂质而形成，也可以通过从背面23侧注入杂质而形成。第二寿命控制区152可以设置于二极管部80和边界部90，而不设置在晶体管部70的一部分。
第二寿命控制区152可以通过任意的方法来形成。用于形成第一寿命控制区151和第二寿命控制区152的元素和剂量等可以相同也可以不同。第二寿命控制区152可以通过氢、氦等的离子注入或电子束照射而形成。
图6A是示出半导体装置100的制造工序的一例的流程图。在步骤S100中，形成半导体装置100的正面侧的结构。另外，在步骤S100中，在形成正面侧的结构之后，对半导体基板10的背面23侧进行磨削，根据所要求的耐压调整半导体基板10的厚度。
在步骤S102中，为了形成第一峰61，从半导体基板10的背面23侧进行离子注入。第一峰61可以通过以离子的方式注入磷而形成，也可以通过以离子的方式注入氢而形成，还可以通过其他方法形成。
例如，在第一峰61是磷的情况下，第一峰61的掺杂剂的剂量可以是1.0E12cm-2以上，也可以是2.0E12cm-2以上。第一峰61的掺杂剂的剂量可以是1.0E13cm-2以下，也可以是5.0E12cm-2以下。本例的第一峰61的掺杂剂的剂量为3.0E12cm-2。第一峰61的掺杂剂的加速能量可以是500keV以上，也可以是700keV以上。第一峰61的掺杂剂的加速能量可以是4000keV以下，也可以是3000keV以下。本例的第一峰61的掺杂剂的加速能量为2000keV。
在步骤S104中，为了形成第一峰61，对半导体基板10进行退火。即，在本例中，在第一峰61的离子注入之后且晶格缺陷区的离子注入之前，对半导体基板10进行退火。例如，在步骤S104中，通过激光退火对半导体基板10的背面23进行加热。或者，在步骤S104中，也可以在氮气氛等的退火炉中对半导体基板10进行加热。退火炉中的退火温度可以是350度以上且420度以下。退火时间可以是10分钟以上且20小时以下。
在步骤S106中，为了形成晶格缺陷区，从半导体基板10的背面23侧进行离子注入。在本例中，在用于形成第一峰61的退火之后，为了形成第一晶格缺陷区161而以离子的方式注入氢。在半导体基板10的深度方向上，在比第一峰61更靠正面21侧的位置，通过以离子的方式注入氢而形成第一晶格缺陷区161。在缓冲区20形成多个氢峰的情况下，可以以使加速能量不同的方式多次注入氢离子。
第一晶格缺陷区161可以通过用于形成缓冲区20中的任一氢峰的离子注入而形成。即，第一晶格缺陷区161可以通过用于形成第二峰62的离子注入而形成，也可以通过用于形成第三峰63的离子注入而形成，还可以通过用于形成第四峰64的离子注入而形成。
作为一例，与第二峰62对应的氢离子的剂量是7.0×1012/cm2，加速能量是1100keV。与第三峰63对应的氢离子的剂量是1.0×1013/cm2，加速能量是800keV。与第四峰64对应的氢离子的剂量是3.0×1014/cm2，加速能量是300keV。
在步骤S108中，为了形成晶格缺陷区，对半导体基板10进行退火。可以用氢和氮气氛等的退火炉对半导体基板10进行加热。在一例中，在比用于形成第一峰61的退火的温度低的温度下，执行用于形成第一晶格缺陷区161的退火。另外，也可以在比用于形成第一峰61的退火的时间短的时间内，执行用于形成第一晶格缺陷区161的退火。例如，用于形成第一晶格缺陷区161的退火的温度可以是350度以上且380度以下。退火时间可以是10分钟以上且3小时以下。
在步骤S110中，形成集电极24。集电极24可以形成于背面23的整个面。例如，集电极24通过溅射法形成。集电极24可以是层叠有铝层、钛层以及镍层等的层叠电极。通过这样的工序，能够制造出半导体装置100。
应予说明，步骤S102和S104可以与步骤S106和S108互换。即，也可以按照步骤S100、步骤S106、步骤S108、步骤S102、步骤S104以及步骤S110的顺序执行。
图6B是示出半导体装置100的制造工序的变形例的流程图。在本例中，重点说明与图6A的实施例不同的点。本例的半导体装置100与图6A的不同点在于，同时执行第一峰61和晶格缺陷区的退火。
在步骤S102中，为了形成第一峰61，可以用氢进行离子注入。通过用氢离子注入出第一峰61，从而容易与用于形成晶格缺陷区的退火共用。在本例中，省略了图6A中的步骤S104的第一峰61专用的退火工序。在步骤S106中，用于形成晶格缺陷区的氢离子的注入条件可以与图6A中的步骤S106的注入条件相同。
在步骤S108中，在用于形成晶格缺陷区的离子注入之后，同时执行用于形成第一峰61和晶格缺陷区的退火。在本例中，共用第一峰61和第一晶格缺陷区161的退火工序。在半导体装置100具备第二晶格缺陷区162的情况下，可以共用第一峰61、第一晶格缺陷区161以及第二晶格缺陷区162的退火工序。由此，能够简化用于形成缓冲区20的退火工序。
图6C是示出半导体装置100的制造工序的变形例的流程图。在本例中，重点说明与图6A的实施例不同的点。在本例中，与图6A的实施例的不同点在于，还形成寿命控制区。
在步骤S107中，为了形成寿命控制区，执行离子注入。例如，为了形成第一寿命控制区151而以离子的方式注入氦。用于形成第一寿命控制区151的杂质的剂量可以是0.5E10cm-2以上且1.0E13cm-2以下，也可以是5.0E10cm-2以上且5.0E11cm-2以下。用于形成第一寿命控制区151的加速能量可以是50keV以上且2000keV以下。在本例中，虽然在步骤S106中执行了晶格缺陷区的离子注入之后，执行寿命控制区的离子注入，但是也可以在执行了寿命控制区的离子注入之后，执行晶格缺陷区的离子注入。
在步骤S108中，为了形成晶格缺陷区和寿命控制区，对半导体基板10进行退火。如此，通过共用晶格缺陷区和寿命控制区的退火工序，能够简化用于形成缓冲区20的退火工序。例如，在步骤S108中，在氮气氛等的退火炉中加热半导体基板10。
图7是用于说明半导体装置100的电特性的图。本图示出关断损耗Eoff(mJ)、集电极发射极间饱和电压Vce(sat)以及漏电流Ileak(A)这三个轴。本例的半导体装置100具备用于阻止从基区14的下表面侧扩展的耗尽层的氢峰，在比该氢峰更靠背面23侧的位置具有晶格缺陷区，因此能够改善半导体装置100的电特性。
例如，通过调整第一寿命控制区151或第一晶格缺陷区161的位置等，能够改善关断损耗Eoff与集电极发射极间饱和电压Vce的权衡。通过同时使用第一寿命控制区151和第一晶格缺陷区161，与单独使用第一晶格缺陷区161的情况相比，容易在任意的关断损耗Eoff和集电极发射极间饱和电压Vce的位置降低漏电流。
另外，由于半导体装置100在比第一晶格缺陷区161更靠正面21侧的位置具备用于阻止耗尽层的氢峰，所以能够抑制漏电流Ileak的增大。即，即使在提高了缓冲区20中的缺陷密度的情况下，也能够避免耗尽层与第一晶格缺陷区161的连接，因此，能够改善关断损耗Eoff与集电极发射极间饱和电压Vce的权衡，并且抑制漏电流Ileak的增加。即，能够同时改善饱和电压Vce轴、关断损耗Eoff轴以及漏电流Ileak轴这三个轴上的权衡。如此，半导体装置100通过根据期望的电特性来调整缓冲区20的结构，能够改善关断损耗Eoff、集电极发射极间饱和电压Vce以及漏电流Ileak的权衡。
以上，用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载明确可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
需要注意的是，权利要求书、说明书以及附图中所示的装置、系统、程序以及方法中的动作、顺序、步骤以及阶段等各处理的执行顺序只要没有特别明示“先于”、“早于”等，另外，只要在后续的处理中不使用前面的处理的结果，则能够以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，尽管为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.(修改后)
一种半导体装置，其特征在于，具备：
第一导电型的漂移区，其设置在半导体基板；
第一导电型的缓冲区，其设置在比所述漂移区更靠所述半导体基板的背面侧的位置，且具有掺杂浓度的第一峰；以及
第一晶格缺陷区，其在所述半导体基板的深度方向上设置在比所述第一峰更靠所述半导体基板的正面侧的位置，并且具有复合中心，
所述缓冲区具有氢化学浓度分布为峰的氢峰，所述氢峰设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述第一晶格缺陷区的上端为止的方向对掺杂浓度进行积分而得的积分浓度为所述临界积分浓度以上。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一峰是所述缓冲区所具有的多个峰中的最靠近所述半导体基板的背面的峰。
3.根据权利要求1所述的半导体装置，其特征在于，
所述氢峰包括第二峰，所述第二峰是所述缓冲区所具有的多个峰中的仅次于所述第一峰地靠近所述半导体基板的背面的峰。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一晶格缺陷区在所述半导体基板的深度方向上设置在所述第一峰与所述第二峰之间。
5.根据权利要求3所述的半导体装置，其特征在于，
比所述氢峰更靠所述半导体基板的背面侧的复合中心密度大于与所述氢峰相邻的一侧的所述漂移区的复合中心密度。
6.根据权利要求3所述的半导体装置，其特征在于，
所述第一峰与所述第二峰之间的间隔在所述半导体基板的深度方向上是5.0μm以上且所述半导体基板的深度方向上的厚度的一半以下。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度是所述第一峰与所述第二峰之间的间隔的25％以上。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述第一峰的在所述半导体基板的深度方向上的宽度。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述氢峰的在所述半导体基板的深度方向上的宽度。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述缓冲区中的除所述第一晶格缺陷区以外的区域的宽度的总和。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区中的所述氢化学浓度分布的最小值小于所述第一峰的掺杂浓度的峰浓度。
12.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的中间的深度位置与所述第一晶格缺陷区的所述背面侧的端之间的距离大于所述第一晶格缺陷区的中间的深度位置与所述第一晶格缺陷区的所述正面侧的端之间的距离。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述缓冲区具有所述第一峰、以及通过氢的离子注入而形成的多个氢峰。
14.根据权利要求13所述的半导体装置，其特征在于，
所述第一晶格缺陷区在所述半导体基板的深度方向上设置在所述多个氢峰彼此之间。
15.根据权利要求13所述的半导体装置，其特征在于，
所述半导体装置具备第二晶格缺陷区，所述第二晶格缺陷区在所述半导体基板的深度方向上设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，且设置在所述多个氢峰彼此之间。
16.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述氢峰的掺杂浓度是1.0E14cm-3以上且1.0E16cm-3以下。
17.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述半导体装置具备第一寿命控制区，所述第一寿命控制区在所述半导体基板的深度方向上设置在比所述第一峰更靠所述半导体基板的正面侧的位置。
18.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区包含氦。
19.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于比所述氢峰更靠所述半导体基板的背面侧的位置。
20.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于所述第一晶格缺陷区与所述氢峰之间。
21.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上设置在比所述第一晶格缺陷区更靠所述半导体基板的背面侧的位置。
22.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于所述氢峰与所述漂移区之间。
23.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一峰的掺杂剂为磷。
24.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一峰的掺杂剂为氢。
25.(修改后)
根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一晶格缺陷区的掺杂浓度低于所述漂移区的掺杂浓度，或者所述第一晶格缺陷区的掺杂浓度等于所述漂移区的掺杂浓度。
26.(修改后)
根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一晶格缺陷区的掺杂浓度低于体施主浓度，或者所述第一晶格缺陷区的掺杂浓度等于体施主浓度。
27.(修改后)
一种半导体装置的制造方法，其特征在于，具备：
在半导体基板形成第一导电型的漂移区的步骤；
在比所述漂移区更靠所述半导体基板的背面侧的位置，形成具有掺杂浓度的第一峰的第一导电型的缓冲区的步骤；以及
在所述半导体基板的深度方向上，在比所述第一峰更靠所述半导体基板的正面侧的位置，形成通过氢的离子注入而形成的第一晶格缺陷区的步骤，
形成所述缓冲区的步骤包括形成氢峰的步骤，所述氢峰设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，并且是通过氢的离子注入而形成，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述第一晶格缺陷区的上端为止的方向对掺杂浓度进行积分而得的积分浓度为所述临界积分浓度以上。
28.(修改后)
根据权利要求27所述的半导体装置的制造方法，其特征在于，
在用于形成所述第一峰的退火之后，具备为了形成所述第一晶格缺陷区而以离子的方式注入氢的步骤。
29.(修改后)
根据权利要求27所述的半导体装置的制造方法，其特征在于，
在用于形成所述第一晶格缺陷区的离子注入之后，具备同时执行用于形成所述第一峰和所述第一晶格缺陷区的退火的步骤。
30.(追加)
根据权利要求27至29中任一项所述的半导体装置的制造方法，其特征在于，
具备在比用于形成所述第一峰的退火的温度低的温度下，执行用于形成所述第一晶格缺陷区的退火的步骤。
31.(追加)
根据权利要求27至29中任一项所述的半导体装置的制造方法，其特征在于，
具备在比用于形成所述第一峰的退火的时间短的时间内，执行用于形成所述第一晶格缺陷区的退火的步骤。
32.(追加)
根据权利要求27至29中任一项所述的半导体装置的制造方法，其特征在于，
所述第一晶格缺陷区的掺杂浓度低于所述漂移区的掺杂浓度，或者所述第一晶格缺陷区的掺杂浓度等于所述漂移区的掺杂浓度。
33.(追加)
根据权利要求27至29中任一项所述的半导体装置的制造方法，其特征在于，
所述第一晶格缺陷区的掺杂浓度低于体施主浓度，或者所述第一晶格缺陷区的掺杂浓度等于体施主浓度。

Claims (29)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移区，其设置在半导体基板；
第一导电型的缓冲区，其设置在比所述漂移区更靠所述半导体基板的背面侧的位置，且具有掺杂浓度的第一峰；以及
第一晶格缺陷区，其在所述半导体基板的深度方向上设置在比所述第一峰更靠所述半导体基板的正面侧的位置，并且具有复合中心，
所述缓冲区具有氢化学浓度分布为峰的氢峰，所述氢峰设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一峰是所述缓冲区所具有的多个峰中的最靠近所述半导体基板的背面的峰。
3.根据权利要求1所述的半导体装置，其特征在于，
所述氢峰包括第二峰，所述第二峰是所述缓冲区所具有的多个峰中的仅次于所述第一峰地靠近所述半导体基板的背面的峰。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一晶格缺陷区在所述半导体基板的深度方向上设置在所述第一峰与所述第二峰之间。
5.根据权利要求3所述的半导体装置，其特征在于，
比所述氢峰更靠所述半导体基板的背面侧的复合中心密度大于与所述氢峰相邻的一侧的所述漂移区的复合中心密度。
6.根据权利要求3所述的半导体装置，其特征在于，
所述第一峰与所述第二峰之间的间隔在所述半导体基板的深度方向上是5.0μm以上且所述半导体基板的深度方向上的厚度的一半以下。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度是所述第一峰与所述第二峰之间的间隔的25％以上。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述第一峰的在所述半导体基板的深度方向上的宽度。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述氢峰的在所述半导体基板的深度方向上的宽度。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的在所述半导体基板的深度方向上的宽度大于所述缓冲区中的除所述第一晶格缺陷区以外的区域的宽度的总和。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区中的所述氢化学浓度分布的最小值小于所述第一峰的掺杂浓度的峰浓度。
12.根据权利要求1所述的半导体装置，其特征在于，
所述第一晶格缺陷区的中间的深度位置与所述第一晶格缺陷区的所述背面侧的端之间的距离大于所述第一晶格缺陷区的中间的深度位置与所述第一晶格缺陷区的所述正面侧的端之间的距离。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述缓冲区具有所述第一峰、以及通过氢的离子注入而形成的多个氢峰。
14.根据权利要求13所述的半导体装置，其特征在于，
所述第一晶格缺陷区在所述半导体基板的深度方向上设置在所述多个氢峰彼此之间。
15.根据权利要求13所述的半导体装置，其特征在于，
所述半导体装置具备第二晶格缺陷区，所述第二晶格缺陷区在所述半导体基板的深度方向上设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，且设置在所述多个氢峰彼此之间。
16.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述氢峰的掺杂浓度是1.0E14cm-3以上且1.0E16cm-3以下。
17.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述半导体装置具备第一寿命控制区，所述第一寿命控制区在所述半导体基板的深度方向上设置在比所述第一峰更靠所述半导体基板的正面侧的位置。
18.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区包含氦。
19.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于比所述氢峰更靠所述半导体基板的背面侧的位置。
20.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于所述第一晶格缺陷区与所述氢峰之间。
21.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上设置在比所述第一晶格缺陷区更靠所述半导体基板的背面侧的位置。
22.根据权利要求17所述的半导体装置，其特征在于，
所述第一寿命控制区的峰位置在所述半导体基板的深度方向上位于所述氢峰与所述漂移区之间。
23.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一峰的掺杂剂为磷。
24.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一峰的掺杂剂为氢。
25.一种半导体装置的制造方法，其特征在于，具备：
在半导体基板形成第一导电型的漂移区的步骤；
在比所述漂移区更靠所述半导体基板的背面侧的位置，形成具有掺杂浓度的第一峰的第一导电型的缓冲区的步骤；以及
在所述半导体基板的深度方向上，在比所述第一峰更靠所述半导体基板的正面侧的位置，形成通过氢的离子注入而形成的第一晶格缺陷区的步骤，
形成所述缓冲区的步骤包括形成氢峰的步骤，所述氢峰设置在比所述第一晶格缺陷区更靠所述半导体基板的正面侧的位置，并且是通过氢的离子注入而形成，
在所述半导体基板的深度方向上，沿从所述漂移区的上端起到所述氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。
26.根据权利要求25所述的半导体装置的制造方法，其特征在于，
在用于形成所述第一峰的退火之后，具备为了形成所述第一晶格缺陷区而以离子的方式注入氢的步骤。
27.根据权利要求25所述的半导体装置的制造方法，其特征在于，
在用于形成所述第一晶格缺陷区的离子注入之后，具备同时执行用于形成所述第一峰和所述第一晶格缺陷区的退火的步骤。
28.根据权利要求25至27中任一项所述的半导体装置的制造方法，其特征在于，
具备在比用于形成所述第一峰的退火的温度低的温度下，执行用于形成所述第一晶格缺陷区的退火的步骤。
29.根据权利要求25至27中任一项所述的半导体装置的制造方法，其特征在于，
具备在比用于形成所述第一峰的退火的时间短的时间内，执行用于形成所述第一晶格缺陷区的退火的步骤。
CN202280018147.6A 2021-09-15 2022-09-15 半导体装置和半导体装置的制造方法 Pending CN116918073A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021150249 2021-09-15
JP2021-150249 2021-09-15
PCT/JP2022/034599 WO2023042886A1 (ja) 2021-09-15 2022-09-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116918073A true CN116918073A (zh) 2023-10-20

Family

ID=85602986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280018147.6A Pending CN116918073A (zh) 2021-09-15 2022-09-15 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230402511A1 (zh)
JP (1) JPWO2023042886A1 (zh)
CN (1) CN116918073A (zh)
WO (1) WO2023042886A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000168T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2021029285A1 (ja) * 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
DE112020001040T5 (de) * 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN113875016A (zh) * 2019-12-17 2021-12-31 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JPWO2023042886A1 (zh) 2023-03-23
WO2023042886A1 (ja) 2023-03-23
US20230402511A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11824095B2 (en) Semiconductor device and semiconductor device manufacturing method
US20170278929A1 (en) Semiconductor device
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220084826A1 (en) Semiconductor device
US11894258B2 (en) Semiconductor device and manufacturing method thereof
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
US11901419B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2021251011A1 (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
JP6639739B2 (ja) 半導体装置
CN116364771A (zh) 半导体装置及其制造方法
CN116918073A (zh) 半导体装置和半导体装置的制造方法
WO2021181644A1 (ja) 半導体装置およびその製造方法
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
US20240006520A1 (en) Semiconductor device
US20240128349A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220328313A1 (en) Semiconductor device and manufacturing method
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240120412A1 (en) Semiconductor device
US20240162078A1 (en) Semiconductor device and manufacturing method thereof
US20220149150A1 (en) Semiconductor device and manufacturing method of the same
CN117836952A (zh) 半导体装置及其制造方法
CN118039477A (zh) 半导体装置的制造方法和半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination