JP2009277775A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009277775A JP2009277775A JP2008125909A JP2008125909A JP2009277775A JP 2009277775 A JP2009277775 A JP 2009277775A JP 2008125909 A JP2008125909 A JP 2008125909A JP 2008125909 A JP2008125909 A JP 2008125909A JP 2009277775 A JP2009277775 A JP 2009277775A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulating film
- semiconductor substrate
- drain drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高耐圧の半導体装置のオン抵抗を低減し、かつ寸法を縮小することを課題とする。
【解決手段】半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び/又はリサーフ領域がゲート幅方向に波型(ウェーブ)状の下面形状の拡散領域を有することにより上記課題を解決する。
【選択図】図1
【解決手段】半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び/又はリサーフ領域がゲート幅方向に波型(ウェーブ)状の下面形状の拡散領域を有することにより上記課題を解決する。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関する。更に詳しくは、本発明は、表面の電界集中を緩和し、かつ高い耐圧を有するリサーフ領域を含むドレインドリフト領域を備えた半導体装置及びその製造方法に関する。
例えば、電力用途では、高耐圧の半導体装置が使用されている。そのような半導体装置として、米国特許第4,300,150号明細書及び第4,811,075号明細書(特許文献1及び2)に一例が報告されている。図6にこれら明細書に記載された高耐圧の半導体装置の概略断面図を示す。図6は、一般的なリサーフ領域を含むドレインドリフト領域を備えた高耐圧の横型MOSトランジスタの概略断面図である。また、図6左図は図1の半導体装置のA−A’線(ゲート長方向)の概略断面図、図6右図は図1の半導体装置のB−B’線(ゲート幅方向)の概略断面図である。
図6では、半導体基板1の表面層にドレインドリフト領域2を備え、ドレインドリフト領域2内にドレイン領域9とドレイン領域9に接触したドレイン電極10が形成されている。ドレイン領域9の反対方向には、チャネル領域となるボディ領域4が形成されており、ボディ領域4内にソース領域8とソース領域8及びボディ拡散層4に接触したソース電極11が形成されている。3は絶縁膜、6はゲート絶縁膜、7はゲート電極、12は層間絶縁膜である。
更に、ドレインドリフト領域2上の絶縁膜3下には、ドレインドリフト領域2の導電型と反対の導電型のリサーフ領域5が形成されている。
上記高耐圧の半導体装置では、ドレインドリフト領域2の表面にリサーフ領域5を設けることで、表面付近の電界集中を緩和できる。そのため、ドレイン電極10に印加した電圧に伴って発生するソース領域端からの空乏層を、ドレインドリフト領域2内に十分に広げることができる。その結果、半導体装置の高耐圧を実現できるとされている。
上記高耐圧の半導体装置では、ドレインドリフト領域2の表面にリサーフ領域5を設けることで、表面付近の電界集中を緩和できる。そのため、ドレイン電極10に印加した電圧に伴って発生するソース領域端からの空乏層を、ドレインドリフト領域2内に十分に広げることができる。その結果、半導体装置の高耐圧を実現できるとされている。
このようなリサーフ領域を含むドレインドリフト領域を備えた半導体装置の耐圧は、半導体基板の不純物濃度、ドレインドリフト領域及びリサーフ領域の拡散深さ及び濃度、ゲート長方向のドレインドリフト領域の長さ(ドレインドリフト長)によって決まる。従って、耐圧を高くしようとした場合、ドレインドリフト長をある程度長くする必要があるが、その反面、オン抵抗が高くなってしまう。
従って、半導体装置のオン抵抗をある程度小さくしようとすると、半導体装置のチャネル幅を大きくする必要がある。大きくすると半導体装置の寸法を小さくできない。
従って、半導体装置のオン抵抗をある程度小さくしようとすると、半導体装置のチャネル幅を大きくする必要がある。大きくすると半導体装置の寸法を小さくできない。
加えて、リサーフ領域を有する半導体装置のオン抵抗は、ソース領域及びドレイン領域の抵抗やチャネル部分での抵抗に加え、ドレインドリフト領域の抵抗も大きく影響する。
このように、半導体装置の寸法の低減と、オン抵抗の低減とを同時に実現することが望まれている。
このように、半導体装置の寸法の低減と、オン抵抗の低減とを同時に実現することが望まれている。
本発明の発明者等は、ドレインドリフト領域及び/又はリサーフ領域をゲート幅方向に波型(ウェーブ)状に形成して、実効的なドレインドリフト領域の幅を大きくすることによって、ドレインドリフト領域の抵抗を小さくできることを見い出し本発明に至った。
かくして本発明によれば、第1導電型の半導体基板の表面層に形成された第2導電型のソース領域及びドレイン領域と、
前記ソース領域とドレイン領域との間で、かつソース領域側の半導体基板が露出するようにドレイン領域側の半導体基板上に形成された絶縁膜と、
前記露出する半導体基板上に形成されたゲート絶縁膜とその上のゲート電極と、
前記絶縁膜下の半導体基板の表面層に形成された第1導電型のリサーフ領域と、
前記リサーフ領域の下面を覆うように前記半導体基板の表面層に形成された第2導電型のドレインドリフト領域とを備えた高耐圧半導体装置を含み、
前記ドレインドリフト領域及び/又はリサーフ領域が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有していることを特徴とする半導体装置が提供される。
かくして本発明によれば、第1導電型の半導体基板の表面層に形成された第2導電型のソース領域及びドレイン領域と、
前記ソース領域とドレイン領域との間で、かつソース領域側の半導体基板が露出するようにドレイン領域側の半導体基板上に形成された絶縁膜と、
前記露出する半導体基板上に形成されたゲート絶縁膜とその上のゲート電極と、
前記絶縁膜下の半導体基板の表面層に形成された第1導電型のリサーフ領域と、
前記リサーフ領域の下面を覆うように前記半導体基板の表面層に形成された第2導電型のドレインドリフト領域とを備えた高耐圧半導体装置を含み、
前記ドレインドリフト領域及び/又はリサーフ領域が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有していることを特徴とする半導体装置が提供される。
また、本発明によれば、上記半導体装置の製造方法であって、
第1導電型の半導体基板の表面層に第2導電型のドレインドリフト領域をイオン注入により形成する工程と、
前記ドレインドリフト領域上で、かつ半導体基板がソース領域側で露出するように絶縁膜を形成する工程と、
前記絶縁膜を介するイオン注入により前記絶縁膜下でかつドレインドリフト領域内の半導体基板の表面層に第1導電型のリサーフ領域を形成する工程と、
前記露出した半導体基板上にゲート絶縁膜及びゲート電極をこの順で形成する工程と、
前記ゲート電極及び絶縁膜をマスクとするイオン注入により、ソース領域及びドレイン領域とを前記半導体基板の表面層に形成する工程とを含み、
前記ドレインドリフト領域及び/又はリサーフ領域を形成する工程が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有しているそれぞれの領域を波型状の下面形状の拡散領域と同じ個数の開口部を有するレジストパターンを介するイオン注入により形成する工程であることを特徴とする半導体装置の製造方法が提供される。
第1導電型の半導体基板の表面層に第2導電型のドレインドリフト領域をイオン注入により形成する工程と、
前記ドレインドリフト領域上で、かつ半導体基板がソース領域側で露出するように絶縁膜を形成する工程と、
前記絶縁膜を介するイオン注入により前記絶縁膜下でかつドレインドリフト領域内の半導体基板の表面層に第1導電型のリサーフ領域を形成する工程と、
前記露出した半導体基板上にゲート絶縁膜及びゲート電極をこの順で形成する工程と、
前記ゲート電極及び絶縁膜をマスクとするイオン注入により、ソース領域及びドレイン領域とを前記半導体基板の表面層に形成する工程とを含み、
前記ドレインドリフト領域及び/又はリサーフ領域を形成する工程が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有しているそれぞれの領域を波型状の下面形状の拡散領域と同じ個数の開口部を有するレジストパターンを介するイオン注入により形成する工程であることを特徴とする半導体装置の製造方法が提供される。
ドレインドリフト領域及び/又はリサーフ領域をゲート幅方向に波型(ウェーブ)状に形成して、実効的なドレインドリフト領域の幅を大きくすることができる。それによって、ドレインドリフト領域の抵抗を小さくできた結果、半導体装置のオン抵抗を低減することが小さな半導体装置の寸法で可能となる。
本発明の半導体装置は、ドレインドリフト領域及び/又はリサーフ領域がゲート幅方向で2つ以上の波型状の下面形状の拡散領域を有していることを特徴の1つとしている。このような下面形状の拡散領域を有していることで、実効的なドレインドリフト領域のゲート幅方向の長さ(以下、ドレインドリフト幅)を長くできる。その結果、従来の半導体装置と同じドレインドリフト幅であれば耐圧を向上でき、同じ耐圧であれば装置の寸法を縮小できる。
図4(a)及び(b)は、実効的なドレインドリフト幅を長くできる理由の概略説明図である。図4(a)では、ドレインドリフト領域及びリサーフ領域が2つの波型状の下面形状の拡散領域を有している場合が示されている。図4(b)は、ドレインドリフト領域及びリサーフ領域が従来の直線状の下面形状の拡散領域を有している場合が示されている。
図4(a)から、ドレインドリフト領域及びリサーフ領域を2箇所から拡散形成することによって、ドレインドリフト領域の等濃度線αを、波型(ウェーブ)状にすることができる。その結果、図4(a)の等濃度線αは、図4(b)の直線状の等濃度線αより長くなり、実効的なドレインドリフト幅を長くできる。図中、2xと5xは、ドレインドリフト領域とリサーフ領域の下面をそれぞれ意味する。
以下、本発明の半導体装置をより詳細に説明する。本発明の半導体装置は、高耐圧半導体装置を含みさえすれば、他の素子が混載されていてもよい。他の素子としては、低耐圧半導体装置(例えば、ロジックトランジスタ、メモリ等)、抵抗、キャパシタ等が挙げられる。ここで、高耐圧とは100V以上を、低耐圧とは100V未満を意味する。
本発明に使用できる半導体基板としては、例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、GaAs、InGaAs、ZnSe、GaN等の化合物半導体によるバルク基板が挙げられる。また、表面に半導体層を有するものとして、SOI(Silicon on Insulator)基板、SOS基板又は多層SOI基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板又は表面にシリコン層が形成されたSOI基板等が好ましい。半導体基板又は半導体層は、内部を流れる電流量に多少が生ずるが、単結晶(例えば、エピタキシャル成長による)、多結晶又はアモルファスのいずれであってもよい。
また、半導体基板は、第1導電型を有している。第1導電型は、n型又はp型である。半導体基板の不純物濃度は、特に限定されないが、例えば不純物がボロンの場合、6E+13〜3E+14/cm3程度である。更に、半導体基板は、第2導電型のウェル領域を備えていてもよい。第2導電型は、第1導電型がn型の場合p型であり、p型の場合n型である。ウェル領域の不純物濃度は、特に限定されないが、例えば不純物がリンの場合、8E+15〜2E+16/cm3程度である。
次に、第1導電型の半導体基板の表面層(ウェル領域を有する場合は、ウェル領域の表面層)には、第2導電型のソース領域及びドレイン領域が形成されている。ソース領域及びドレイン領域の不純物濃度は、特に限定されないが、例えば不純物がAsの場合、2E+20〜1E+21/cm3程度である。
ソース領域の下面を覆うように、第1導電型のボディ領域を備えていてもよい。ボディ領域を備えることで、半導体装置のしきい値電圧等の特性をより自由に設定できる。ボディ領域の不純物濃度は、特に限定されないが、例えば不純物がボロンの場合、5E+16〜2E+17/cm3程度である。
ソース領域の下面を覆うように、第1導電型のボディ領域を備えていてもよい。ボディ領域を備えることで、半導体装置のしきい値電圧等の特性をより自由に設定できる。ボディ領域の不純物濃度は、特に限定されないが、例えば不純物がボロンの場合、5E+16〜2E+17/cm3程度である。
次に、ソース領域とドレイン領域との間で、かつソース領域側の半導体基板が露出するようにドレイン領域側の半導体基板上に絶縁膜が形成されている。この絶縁膜には、LOCOS膜を使用してもよい。LOCOS膜を使用すれば、他の素子を分離するためのLOCOS膜の形成と同時に高耐圧半導体装置中の絶縁膜を形成でき、製造工程を短縮できる。
更に、露出する半導体基板上にはゲート絶縁膜が形成されている。ゲート絶縁膜としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜;酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜等の高誘電体膜の単層膜又は積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。ゲート絶縁膜は、例えば、10〜100nm程度、好ましく20〜60nm程度の膜厚(ゲート酸化膜換算)とすることが適当である。
ゲート絶縁膜上にはゲート電極が形成されている。ゲート電極は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン:銅、アルミニウム等の金属:タングステン、チタン、タンタル等の高融点金属:高融点金属のシリサイド等の単層膜又は積層膜等が挙げられる。ゲート電極の膜厚は、例えば200〜500nm程度の膜厚であることが適当である。
更に、ゲート電極は、ゲート絶縁膜上に存在しさえすれば、絶縁膜上に延在していてもよい。絶縁膜上に延在させれば、ゲート電極へのコンタクトを形成するために別途コンタクト領域を形成する必要がなく、半導体装置の面積を縮小化できる。
更に、ゲート電極は、ゲート絶縁膜上に存在しさえすれば、絶縁膜上に延在していてもよい。絶縁膜上に延在させれば、ゲート電極へのコンタクトを形成するために別途コンタクト領域を形成する必要がなく、半導体装置の面積を縮小化できる。
次に、絶縁膜下の半導体基板の表面層には第1導電型のリサーフ領域が形成されている。リサーフ領域は、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有していてもよく、下面形状が従来と同様直線状であってもよい。リサーフ領域も波型の下面形状の拡散領域を有する場合、実効的なドレインドリフト幅を長くできるので、高耐圧で寸法の縮小化された半導体装置が提供できる。波型の下面形状を有する場合、波型を構成する拡散領域同士が重なっていてもよく、重なっていなくてもよい。
また、リサーフ領域が波型の下面形状を有する場合、波型を構成する拡散領域の数は、2つ以上であり、実効的なドレインドリフト長を長くするためには、可能な限り多くする方が好ましい。
リサーフ領域の不純物濃度は、例えば不純物がボロンの場合、2E+16〜5E+16/cm3程度であることが好ましい。
リサーフ領域の不純物濃度は、例えば不純物がボロンの場合、2E+16〜5E+16/cm3程度であることが好ましい。
次に、リサーフ領域の下面を覆うように半導体基板の表面層に第2導電型のドレインドリフト領域が形成されている。このドレインドリフト領域は、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有していてもよい。但し、リサーフ領域及びドレインドリフト領域のいずれかが2つ以上の波型状の下面形状の拡散領域を有していることが必要である。ここで、波型を構成する拡散領域同士は重なっていてもよく、重なっていなくてもよいが、実効的なドレインドリフト幅を長くする観点から、重なっていることが好ましい。
また、ドレインドリフト領域において、波型を構成する拡散領域の数は、2つ以上であり、実効的なドレインドリフト長を長くするためには、可能な限り多くする方が好ましい。
また、ドレインドリフト領域において、波型を構成する拡散領域の数は、2つ以上であり、実効的なドレインドリフト長を長くするためには、可能な限り多くする方が好ましい。
更に、リサーフ領域が波型の下面形状を有する場合、ドレインドリフト領域を構成する拡散領域の数は、リサーフ領域と同一であっても、異なっていてもよい。
ドレインドリフト領域の不純物濃度は、例えば不純物がリンの場合、8E+15〜2E+16/cm3程度であることが好ましい。
なお、上記説明では、不純物としてボロンとリンとを用いているが、所望の性能を実現するために適宜不純物濃度を調製することで他の不純物も使用できる。
ドレインドリフト領域の不純物濃度は、例えば不純物がリンの場合、8E+15〜2E+16/cm3程度であることが好ましい。
なお、上記説明では、不純物としてボロンとリンとを用いているが、所望の性能を実現するために適宜不純物濃度を調製することで他の不純物も使用できる。
上記本発明の半導体装置は、例えば、第1導電型の半導体基板の表面層に第2導電型のドレインドリフト領域をイオン注入により形成する工程と、
ドレインドリフト領域上で、かつ半導体基板がソース領域側で露出するように絶縁膜を形成する工程と、
絶縁膜を介するイオン注入により絶縁膜下でかつドレインドリフト領域内の半導体基板の表面層に第1導電型のリサーフ領域を形成する工程と、
露出した半導体基板上にゲート絶縁膜及びゲート電極をこの順で形成する工程と、
ゲート電極及び絶縁膜をマスクとするイオン注入により、ソース領域及びドレイン領域とを半導体基板の表面層に形成する工程とを経ることにより製造できる。
ドレインドリフト領域上で、かつ半導体基板がソース領域側で露出するように絶縁膜を形成する工程と、
絶縁膜を介するイオン注入により絶縁膜下でかつドレインドリフト領域内の半導体基板の表面層に第1導電型のリサーフ領域を形成する工程と、
露出した半導体基板上にゲート絶縁膜及びゲート電極をこの順で形成する工程と、
ゲート電極及び絶縁膜をマスクとするイオン注入により、ソース領域及びドレイン領域とを半導体基板の表面層に形成する工程とを経ることにより製造できる。
上記本発明の半導体装置の製造方法中、波型状の下面形状の拡散領域を有するドレインドリフト領域及びリサーフ領域以外は、公知の方法により形成できる。
ドレインドリフト領域とリサーフ領域は、公知のフォトリソグラフィ法により、拡散領域の数に対応する開口部を有するレジストパターンを形成し、このレジストパターンをマスクとしてイオン注入することにより形成できる。
以下、実施の形態により、本発明を更に説明する。
ドレインドリフト領域とリサーフ領域は、公知のフォトリソグラフィ法により、拡散領域の数に対応する開口部を有するレジストパターンを形成し、このレジストパターンをマスクとしてイオン注入することにより形成できる。
以下、実施の形態により、本発明を更に説明する。
実施の形態1
本発明の実施の形態1を図1、図2及び図5(a)〜(e)を用いて説明する。図1は、本発明の半導体装置の概略平面図であり、図2は、本発明の半導体装置の概略断面図であり、図5(a)〜(e)は、図1及び2の半導体装置の概略工程断面図である。図2及び図5(a)〜(e)の左図は図1のA−A’線(ゲート長方向)断面図であり、右図は図1のB−B’線(ゲート幅方向)断面図である。
本発明の実施の形態1を図1、図2及び図5(a)〜(e)を用いて説明する。図1は、本発明の半導体装置の概略平面図であり、図2は、本発明の半導体装置の概略断面図であり、図5(a)〜(e)は、図1及び2の半導体装置の概略工程断面図である。図2及び図5(a)〜(e)の左図は図1のA−A’線(ゲート長方向)断面図であり、右図は図1のB−B’線(ゲート幅方向)断面図である。
まず、半導体基板1(比抵抗50Ω・cmのp型シリコン基板)上に公知のフォトリソグラフィ法によりゲート長方向に沿ってストライプ状に開口したN個の開口部を備えたレジストパターンaを形成する(Nは8以上の任意の数を意味する)。このレジストパターンaの開口部の個数は、ゲート幅方向に形成されるドレインドリフト領域の波型状の形状の個数に対応している。このレジストパターンaをマスクとして、イオン注入を行う(図5(a))。図中、bは熱酸化膜(厚さ20nm)、矢印はイオン注入を意味する。イオン注入種はリンであり、ドーズ量は3〜8×1012ions/cm2の範囲であり、イオン注入エネルギーは150KeVである。なお、開口部の幅(x1)と間隔(x2)は、図5(a)右図の左側から、7μmと4μmとしている。
次に、レジストパターンaを除去した後、隣り合うイオン注入領域の端が重なり合うように1150〜1200℃(例えば、1200℃で10時間程度)で拡散することで、波型(ウェーブ)状の半導体基板1との接合面を有するドレインドリフト領域2(2a、2b、…、2N)を形成する(図2(b))。ドレインドリフト領域の厚さは10μmであり、不純物濃度は8E+15〜2E+16/cm3である。
次に、公知の方法により、ドレインドリフト領域2内にLOCOS膜(シリコン酸化膜)3を形成する。
次に、LOCOS膜3上に公知のフォトリソグラフィ法によりゲート長方向に沿ってストライプ状にN個の開口部を備えたレジストパターンcを形成する(Nは8以上の任意の数を意味する)。このレジストパターンcの開口部は、ゲート幅方向に形成されるリサーフ領域の波型状の形状の個数に対応している。このレジストパターンcをマスクとして、イオン注入を行う(図2(c))。図中、矢印はイオン注入を意味する。イオン注入種はボロンであり、ドーズ量は2〜4E+12ions/cm2の範囲であり、イオン注入エネルギーは600KeVである。なお、開口部の幅(y1)及び間隔(y2)は、9μm及び2μmとしている。
リサーフ領域の厚さは2〜3μmであり、不純物濃度は2E+16〜5E+16/cm3である。
次に、LOCOS膜3上に公知のフォトリソグラフィ法によりゲート長方向に沿ってストライプ状にN個の開口部を備えたレジストパターンcを形成する(Nは8以上の任意の数を意味する)。このレジストパターンcの開口部は、ゲート幅方向に形成されるリサーフ領域の波型状の形状の個数に対応している。このレジストパターンcをマスクとして、イオン注入を行う(図2(c))。図中、矢印はイオン注入を意味する。イオン注入種はボロンであり、ドーズ量は2〜4E+12ions/cm2の範囲であり、イオン注入エネルギーは600KeVである。なお、開口部の幅(y1)及び間隔(y2)は、9μm及び2μmとしている。
リサーフ領域の厚さは2〜3μmであり、不純物濃度は2E+16〜5E+16/cm3である。
更に、以降の工程で形成されるソース領域8側のドレインドリフト領域2の端部と、ドレイン領域9側のボディ領域4の端部とが重なり合うように、ボディ領域4形成用のイオン注入を行う。イオン注入種はボロンであり、ドーズ量は1E+13〜3E+13ions/cm2であり、イオン注入エネルギーは80〜100KeVである。
次に、隣り合うイオン注入領域の端が接するように拡散することで、ボディ領域4とリサーフ領域5(5a、5b、…、5N)を形成する(図2(d))。ボディ領域4の厚さは4〜5μmであり、不純物濃度は5E+16〜2E+17/cm3である。
次に、熱酸化膜bを公知の方法により除去した後、熱酸化法によりシリコン酸化膜からなる厚さ40〜60nmのゲート絶縁膜6を形成する。
次に、隣り合うイオン注入領域の端が接するように拡散することで、ボディ領域4とリサーフ領域5(5a、5b、…、5N)を形成する(図2(d))。ボディ領域4の厚さは4〜5μmであり、不純物濃度は5E+16〜2E+17/cm3である。
次に、熱酸化膜bを公知の方法により除去した後、熱酸化法によりシリコン酸化膜からなる厚さ40〜60nmのゲート絶縁膜6を形成する。
更に、前述のゲート絶縁膜6上にLOCOS膜3と重なるようにゲート電極7を形成する。ゲート電極7はポリシリコンからなり400nmの厚さを有する。
更に、LOCOS膜3及びゲート電極7をマスクとして、イオン注入を行う。イオン注入種はAsであり、ドーズ量は2E+15〜5E+15ions/cm2であり、イオン注入エネルギーは80KeVである。注入後、拡散工程を経ることで、ソース領域8及びドレイン領域9が得られる。両領域8及び9の厚さは0.3〜0.5μm程度であり、不純物濃度は2E+20〜1E+21/cm3である。
更に、LOCOS膜3及びゲート電極7をマスクとして、イオン注入を行う。イオン注入種はAsであり、ドーズ量は2E+15〜5E+15ions/cm2であり、イオン注入エネルギーは80KeVである。注入後、拡散工程を経ることで、ソース領域8及びドレイン領域9が得られる。両領域8及び9の厚さは0.3〜0.5μm程度であり、不純物濃度は2E+20〜1E+21/cm3である。
この後、公知の方法により、層間絶縁膜12で全面を覆い、ソース領域8及びドレイン領域9上を開口して、ソース電極11及びドレイン電極10を形成することで、図1及び2に示す半導体装置を得る。
上記工程により得られた半導体装置は、ドレインドリフト領域2とリサーフ領域5の底面が平坦であること以外は同一の構成の従来の半導体装置と比べて、600Vの耐圧を確保しつつ、実効的なドレインドリフト幅を5〜10%大きくできる。また、ドレインドリフト幅を大きくできる結果、半導体装置のオン抵抗を4〜9%小さくできる。
上記工程により得られた半導体装置は、ドレインドリフト領域2とリサーフ領域5の底面が平坦であること以外は同一の構成の従来の半導体装置と比べて、600Vの耐圧を確保しつつ、実効的なドレインドリフト幅を5〜10%大きくできる。また、ドレインドリフト幅を大きくできる結果、半導体装置のオン抵抗を4〜9%小さくできる。
実施の形態2
本発明の実施の形態2の半導体装置は、図3の概略断面図に示されているように、ドレインドリフト領域2の底面が平坦であること以外は、実施の形態1と同様の構成を有している。製造方法の観点からは、図5(a)において、所定の幅と間隔の開口部を有するレジストパターンaの代わりに、ドレインドリフト領域2の形成のためのイオン注入部分が全て開口したレジストパターンを使用すること以外は、実施の形態1と同様の工程を経ることで実施の形態2の半導体装置を得ている。
上記工程により得られた半導体装置は、ドレインドリフト領域2とリサーフ領域5の底面が平坦である従来の半導体装置と比べて、600Vの耐圧を確保しつつ、実効的なドレインドリフト幅を大きくできる。また、ドレインドリフト幅を大きくできる結果、半導体装置のオン抵抗を小さくできる。
本発明の実施の形態2の半導体装置は、図3の概略断面図に示されているように、ドレインドリフト領域2の底面が平坦であること以外は、実施の形態1と同様の構成を有している。製造方法の観点からは、図5(a)において、所定の幅と間隔の開口部を有するレジストパターンaの代わりに、ドレインドリフト領域2の形成のためのイオン注入部分が全て開口したレジストパターンを使用すること以外は、実施の形態1と同様の工程を経ることで実施の形態2の半導体装置を得ている。
上記工程により得られた半導体装置は、ドレインドリフト領域2とリサーフ領域5の底面が平坦である従来の半導体装置と比べて、600Vの耐圧を確保しつつ、実効的なドレインドリフト幅を大きくできる。また、ドレインドリフト幅を大きくできる結果、半導体装置のオン抵抗を小さくできる。
1 半導体基板
2 ドレインドリフト領域
2x ドレインドリフト領域下面
3 LOCOS膜(絶縁膜)
4 ボディ領域
5 リサーフ領域
5x リサーフ領域下面
6 ゲート絶縁膜
7 ゲート電極
8 ソース領域
9 ドレイン領域
10 ドレイン電極
11 ソース電極
12 層間絶縁膜
a、c レジストパターン
b 熱酸化膜
α 等濃度線
2 ドレインドリフト領域
2x ドレインドリフト領域下面
3 LOCOS膜(絶縁膜)
4 ボディ領域
5 リサーフ領域
5x リサーフ領域下面
6 ゲート絶縁膜
7 ゲート電極
8 ソース領域
9 ドレイン領域
10 ドレイン電極
11 ソース電極
12 層間絶縁膜
a、c レジストパターン
b 熱酸化膜
α 等濃度線
Claims (10)
- 第1導電型の半導体基板の表面層に形成された第2導電型のソース領域及びドレイン領域と、
前記ソース領域とドレイン領域との間で、かつソース領域側の半導体基板が露出するようにドレイン領域側の半導体基板上に形成された絶縁膜と、
前記露出する半導体基板上に形成されたゲート絶縁膜とその上のゲート電極と、
前記絶縁膜下の半導体基板の表面層に形成された第1導電型のリサーフ領域と、
前記リサーフ領域の下面を覆うように前記半導体基板の表面層に形成された第2導電型のドレインドリフト領域とを備えた高耐圧半導体装置を含み、
前記ドレインドリフト領域及び/又はリサーフ領域が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有していることを特徴とする半導体装置。 - 前記2つ以上の波型状の下面形状の拡散領域が、互いに重なり合う請求項1に記載の半導体装置。
- 前記半導体装置が、第1導電型のボディ領域と第2導電型のウェル領域を更に有し、前記ボディ領域が、前記ソース領域の下面を覆うように半導体基板の表面層に形成され、前記高耐圧半導体装置が前記半導体基板の表面層に形成された前記ウェル領域内に位置する請求項1又は2に記載の半導体装置。
- 前記半導体装置が、前記高耐圧半導体装置と複数の低耐圧半導体装置とを含み、前記絶縁膜が、前記複数の低耐圧半導体装置を分離する素子分離絶縁膜に対応する請求項1〜3のいずれか1つに記載の半導体装置。
- 前記ゲート絶縁膜が、前記絶縁膜と接続し、前記ゲート電極が、前記絶縁膜上に延在する請求項1〜4のいずれか1つに記載の半導体装置。
- 前記絶縁膜が、LOCOS膜である請求項1〜5のいずれか1つに記載の半導体装置。
- 請求項1〜6のいずれか1つに記載の半導体装置の製造方法であって、
第1導電型の半導体基板の表面層に第2導電型のドレインドリフト領域をイオン注入により形成する工程と、
前記ドレインドリフト領域上で、かつ半導体基板がソース領域側で露出するように絶縁膜を形成する工程と、
前記絶縁膜を介するイオン注入により前記絶縁膜下でかつドレインドリフト領域内の半導体基板の表面層に第1導電型のリサーフ領域を形成する工程と、
前記露出した半導体基板上にゲート絶縁膜及びゲート電極をこの順で形成する工程と、
前記ゲート電極及び絶縁膜をマスクとするイオン注入により、ソース領域及びドレイン領域とを前記半導体基板の表面層に形成する工程とを含み、
前記ドレインドリフト領域及び/又はリサーフ領域を形成する工程が、ゲート幅方向に、2つ以上の波型状の下面形状の拡散領域を有しているそれぞれの領域を波型状の下面形状の拡散領域と同じ個数の開口部を有するレジストパターンを介するイオン注入により形成する工程であることを特徴とする半導体装置の製造方法。 - 前記ドレインドリフト領域を形成する前に、前記半導体基板上にウェル領域を形成する工程と、前記ウェル領域内で以降の工程を行う請求項7に記載の半導体装置の製造方法。
- 前記ドレインドリフト領域が、前記半導体基板上に形成された波型状と同じ個数の開口部を有するレジストパターンを介するイオン注入より形成される請求項7又は8に記載の半導体装置の製造方法。
- 前記リサーフ領域が、前記絶縁膜上に形成された波型状と同じ個数の開口部を有するレジストパターンを介するイオン注入より形成される請求項7〜9のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125909A JP2009277775A (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125909A JP2009277775A (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009277775A true JP2009277775A (ja) | 2009-11-26 |
Family
ID=41442953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125909A Pending JP2009277775A (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009277775A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013518434A (ja) * | 2010-01-27 | 2013-05-20 | 日本テキサス・インスツルメンツ株式会社 | BiCMOSプロセス技術における高電圧SCRMOS |
JP2013518431A (ja) * | 2010-01-27 | 2013-05-20 | 日本テキサス・インスツルメンツ株式会社 | BiCMOSプロセス技術における高電圧SCRMOS |
CN103730503A (zh) * | 2012-10-12 | 2014-04-16 | 三菱电机株式会社 | 横向高耐压晶体管及其制造方法 |
-
2008
- 2008-05-13 JP JP2008125909A patent/JP2009277775A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013518434A (ja) * | 2010-01-27 | 2013-05-20 | 日本テキサス・インスツルメンツ株式会社 | BiCMOSプロセス技術における高電圧SCRMOS |
JP2013518431A (ja) * | 2010-01-27 | 2013-05-20 | 日本テキサス・インスツルメンツ株式会社 | BiCMOSプロセス技術における高電圧SCRMOS |
CN103730503A (zh) * | 2012-10-12 | 2014-04-16 | 三菱电机株式会社 | 横向高耐压晶体管及其制造方法 |
JP2014078649A (ja) * | 2012-10-12 | 2014-05-01 | Mitsubishi Electric Corp | 横型高耐圧トランジスタおよびその製造方法 |
CN103730503B (zh) * | 2012-10-12 | 2016-08-17 | 三菱电机株式会社 | 横向高耐压晶体管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6106310B2 (ja) | ハイブリッド能動フィールドギャップ拡張ドレインmosトランジスタ | |
US7417266B1 (en) | MOSFET having a JFET embedded as a body diode | |
US7508032B2 (en) | High voltage device with low on-resistance | |
TWI488289B (zh) | 高電壓裝置 | |
US7344945B1 (en) | Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor | |
TWI578528B (zh) | 具有內埋層之半導體裝置及其製造方法 | |
US10121894B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI451526B (zh) | 半導體元件及其製造方法 | |
TWI640093B (zh) | 具有閘極結構的半導體元件及其製造方法 | |
JP6140823B2 (ja) | 炭化珪素半導体装置 | |
EP3217432A1 (en) | Semiconductor device capable of high-voltage operation | |
JP2009239111A (ja) | 半導体装置 | |
TWI711181B (zh) | 半導體裝置及其形成方法 | |
TWI752041B (zh) | 半導體裝置、積體電路以及半導體裝置的製造方法 | |
US7964457B2 (en) | Semiconductor integrated circuit device and a manufacturing method for the same | |
US20190081180A1 (en) | Semiconductor device having vertical channel and method of manufacturing the same | |
US9768054B2 (en) | High voltage device with low Rdson | |
US9443975B1 (en) | Method of manufacturing a device having a shield plate dopant region | |
CN110957370A (zh) | 横向双扩散晶体管的制造方法 | |
CN105932044B (zh) | 半导体器件 | |
JP2009277776A (ja) | 半導体装置及びその製造方法 | |
JP2009123944A (ja) | 半導体装置及びその製造方法 | |
JP2009277775A (ja) | 半導体装置及びその製造方法 | |
US20150295027A1 (en) | Semiconductor device and method for fabricating the same | |
CN114725202A (zh) | 半导体器件 |