JPH0358482A - ターンオフゲート付きサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 《産業上の利用分野｝ この発明は、ゲート電極への電圧印加により大きな電流
駆動能力が得られるターンオフゲート付きサイリスタに
関する。

《従来の技術） 従来のターンオフゲ−１・付きサイリスタとしては、例
えば第６図に示すようなものがある。これは、ＩＥＤＭ
　’８７．２９．３，ｐｐ．６６６〜６６９．１９８７
に示されているターンオフゲート付きサイリスタである
。その構成を説明すると、第１導電Ｐ形領域１、第２導
電Ｎ形領域２、第１導電Ｐ形領域３および第２導電Ｎ形
領域４からなる多層膜によってサイリスタが形成されて
いる。

そのうち第１導電Ｐ形領域３上の所定領域には、酸化膜
６を介してターンオフゲート（以下ゲートという）７が
形成されている。このゲート７を不純物導入拡散のため
のマスクとして、二重拡散法によって第２導電Ｎ形領域
４が形成されているとともに、この領域４内に第１導電
Ｐ十形領域５が自己整合的に形成されている。そして、
第１導電Ｐ十形領域５と第２導電Ｎ形領域４とに接触す
るＡｌ等の電極８が形成されている。

次に、この作用を説明すると、」二記領域１〜４より構
成されたサイリスタがなんらかの原因でターンオンすれ
ば、サイリスタがラッチアップして大電流が流れる。こ
のラッチアップ状態を用いて電流を流すため、サイリス
タはトランジスタよりも大きな電流を流すことができる
。ただし、サイリスクをターンオフさせるためには、正
帰環を形成しているＰＮＰ｝ランジスタまたはＮＰＮト
ランジスタのベース電流を引き抜く必要がある。

第６図に示す従来例の構造は、サイリスタをターンオフ
させるために、ＮＰＮ｝ランジスタのベース電流を引き
抜くようになっている。具体的には、ゲート７に電圧を
印加すると、オフ・チャネルの電界効果トランジスタが
ターンオンし、オフ・チャネルが形成される。このオフ
・チャネルによって、Ｐベースである第１導ｑＰ形領域
３の正孔の一部がＮ形領域４を通らずに、ソースである
Ｐ十形領域５を経て電極８へ流れ出す。その結果として
、上記３つの領域２，　３．　４によって構戊されたＮ
ＰＮバイボーラトランジスタがターンオフする。すなわ
ち、サイリスタがラッチアップ状態から解放されてター
ンオフする。

」二記サイリスタをターンオンさせる方法として、例え
ばターンオンｍの電界効果トランジスタを用いる方法が
ある。その構成は、例えば第７図のようなものである。

この場合、三重拡散法を用いて、Ｐベースである第１導
電Ｐ形領域３をＮ形領域４やＰ十形領域５と自己整合的
に形成する。オフ・チャネルの電界効果トランジスタと
オン・チャネルの電界効果トランジスタの閾値電圧を制
御することによって、ゲート７に印加する電圧の大きさ
に応じて、どちらか一方のトランジスタをターンオンさ
せることができる。オン・チャネルの電界効果トランジ
スタがターンオンすると、電子がＮ形領域４からオン・
チャネルを通って、Ｎベースである第１導電Ｎ形領域２
に流れ込み、ラッチアップを引き起こす。

以」二説明してきたターンオフゲート付きサイリスタの
電流駆動能力は、ターンオフさせることのできる最大の
ラッチアップ電流によって決まる。

すなわち、ラッチアップ電流が大き過ぎると、オフ・チ
ャネルを通って流れる一部の電流成分を差し引いても、
その残りの電流成分によってＮＰＮトランジスタをター
ンオン状態に十分保つことができ、サイリスクがラッチ
アップ状態から抜け出ることができない。ターンオフゲ
ート付きサイリスタの電流駆動能力を上げるには、オフ
・チャネルの抵抗を下げ、そこを通って流れる電流を大
きくし、ラッチアップ状態から抜け出せる最大のラッチ
アップ電流を大きくする必要がある。

（発明が解決しようとする問題点） ところで、このような従来のターンオフゲート付きサイ
リスタにあっては、オフ・チャネルが第２導電形領域（
４）の表面上に二重拡散法または三乗拡散法によって形
成されている。このため、オフ・チャネルを形成できる
総面積は、第２導電形領域（４）の表面積によって決ま
っており、オフ・チャネルの抵抗を微細化技術により低
下させようとしても、製品歩留りおよび製造コストの面
からそれには制限がある。したがって、最大のラッチア
ップ電流を大きくすることができず、サイリスタの電流
駆動能力を上げることができないという問題があった。

この発明は、上記問題点に鑑みなされたもので、その目
的は、第２導電形領域（４）の所定領域に満を形成する
とともに、この溝の側面をオフ・チャネルとして用い、
溝の微細化によってオフ・チャネルの総面積を増大させ
ることにより、高い電流駆動能力が得られるターンオフ
ゲート付きサイリスタを提供することにある。

《問題点を解決するための手段） この発明は、上記のような目的を達或するため、第１導
電形で形成された第１の領域、第２導電形で形成された
第２の領域、第１導電形で形成された第３の領域および
電極付き第２導電形で形成された第４の領域からなるエ
ピタキシャル多層膜より形成されたサイリスタであって
、第２導電形で形成された第４の領域の所定領域に、第
１導電形で形成された第３の領域に達する清を設けると
ともに、この溝の内側面に、ターンオフゲート電圧の印
加によって反転層が形成されるように、酸化膜を介して
ターンオフゲ−１・を形威し、前記第１導電形で形成さ
れた第３の領域をドレイン領域とする電界効果ｌ・ラン
ジスタを備えたことを特徴とする。

（作用） 上記の構成において、ゲートにターンオフゲート電圧を
印加すると、酸化膜を介してオフ・チャネルが誘起され
、このオフ・チャネルを第１導電形で形成された領域内
の正孔が通ってカソード電極に流れ、これによりＮＰＮ
バイポーラトランジスタがターンオフしてサイリスタが
ラッチアップ状態から解放される。

このときのオフ・チャネル抵抗は、溝内側の反転層の総
面積が大きいほど小さくなる。したがって、溝の微細化
により反転層の総面積を大きくすることによってオフ・
チャネル抵抗が小さくなり、サイリスタの電流駆動能力
を増大させることができる。

《実施例〉 以下、この発明を図面に基づいて説明する。

第１図は、この発明の一実施例を示す断面図である。

まず構成を説川すると、下側より上側に向かって順次積
層された第１の領域である第１導電Ｐ形領域１、第２の
領域である第２導電Ｎ形領域２、第３の領域である第１
導電Ｐ形領域３および第４の領域である第２導電Ｎ形領
域４からなる多層膜によってサイリスタが形成されてい
る。そのうち、最上層である第２導電Ｎ形領域４内の所
定領域には溝１０が形成され、その溝１０の内側面は酸
化膜６によって覆われている。この溝は、第２導電Ｎ形
領域４を貫通し、ドレインである第１導電Ｐ形領域３に
到達している。さらに、溝１０の内側には反転層が生成
するように、酸化膜６を介してターンオフ用ゲー１−７
が形成されている。最後に、電極８が第１導７１Ｐ形領
域５および第２導電Ｎ形領域４と接触するように形成さ
れている。この電極８は、酸化ＩＩ！１６によってゲー
ト７から絶縁されている。

第２図にこの実施例の製造方法の一例を示す。

その製造方法を段階的に説明すると、まず第２図（Ａ）
に示すように、Ｐ形領域１の基板上にエピタキシャル戊
長法によって、Ｎ形領域２、Ｐ形領域３およびＮ形領域
４を漸次形成する。次いで、Ｎ形領域４を川いて、その
上面にＰ十形領域５を形成する。次に、同図（Ｂ）に示
すように、Ｐ＋形領域５内の所定領域に、異方性エッチ
ングやイオンエッチング法などを用いて溝１０を形成す
る。

この溝１０は、Ｐ十形領域５およびＮ形領域４を貫通し
てＰ形領域３に到達させる。さらに、溝１０の内側面を
熱酸化法などによって所定厚の酸化膜６で覆う。この後
、同図（Ｃ）に示すように、ＣＶＤ法などによって厚い
多結品シリコン膜を形成し、エッチング法によってその
多結晶シリコン膜をエッチングし、溝１０の中の多結品
シリコンのみを残し、これによりゲート７を形成する。

次に、同図（Ｄ）に示すように、熱酸化法によってゲー
ト７上部の酸化を行い、エッチング法によってＮ形領域
４およびＰ十形領域５上の酸化膜６を除去する。最後に
、電極８となるＡｌ板などを蒸着法などによって形成す
る。

次に、この実施例の作川を説明する。

いまゲート７に電圧を印加すると、満１０の側面にオフ
・チャネルが形成され、Ｐ形領域３内の正孔の一部がオ
フ●チャネルを通ってＰ十形領域５へ直接流れる。その
結果として、Ｎ形領域４、Ｐ形領域３およびＮ形領域２
からなるＮＰＮバイボーラトランジスタのベース電流が
減少し、ついにはターンオフし、サイリスタがラッチア
ップ状態から抜け出る。

この場合のオフ・チャネル抵抗を決める要素は、Ｎ形領
域４の厚みと溝１０の内側面の総面積である。さらにい
えば、Ｎ形領域４の厚みが薄ければ薄いほどオフ・チャ
ネル抵抗が減少するが、耐圧も減少してしまう。また、
溝１０の内側面の総面積は、溝１０の数に比例するため
に、微細化すればするほど溝１０の数を多くでき、その
総面積がそれに比例して限度なく大きくなる。そして、
満１０の内側面の総面積が増大すると、オフ・チャネル
抵抗が反比ｆｆｌして減少し、サイリスタの電流駆動能
力が増大する。

第３図には他の実施例を示す。この実施例は、第１図に
示した前記実施例のＰ十形領域５をなくした構造である
。Ｐ十形領域５をなくしても、電１属８とＮ形領域４の
間の接合がショットキ接合を形成していれば、オフ・チ
ャネルの電界効果トランジスタができる。さらに、電極
８とＮ形領域４間の接合がオーミック接合になっても、
前記実施ｆｕＪと同じ効果を得ることができる。すなわ
ち、ゲート電圧によってオフ・チャネルが誘起され、こ
のオフ・チャネルを通ってＰ形領域３内の正孔が電極８
へ直接流れ込むことができる。

ここでは、上記領域１〜４からなるサイリスタ構造ＰＮ
ＰＮのうち、どらかのＰＮ接合が必ず逆バイアスされる
ために、電位の関係が固定される。

つまり、電極８の電位は必ずＰ形領域３の電位よりも低
くなる。したがって、この場合は一般的なＵＭＯＳと異
なり、ソース（第１図ではＰ十形領域５、第３図では電
極８）側の耐圧を必要としない。そのために、ここでは
ソース側の接合として、ショッ１・キ接合やオーミック
接合を用いてもよく、第１図のＰ十形領域５をなくすこ
とができる。

この実施例のサイリスタは、前記実施例と同じ作用をす
る。さらにこの例では、Ｐ十形領域５をなくしたために
、サイリスタの構造が簡単になって満１０の微細化が容
易になる。したがって、溝１０の数を簡単に増やすこと
ができ、より高い電流駆動能力を得ることができる。

第４図に別の実施例を示す。この例では、第３図と同様
にＰ十形領域５が省略されている。また、ここでは電極
８とＮ形領域４との間にショッ１・キ接合が形成されて
いる。ただし、この場合ターンオフゲートを形成する領
域と異なるところ、例えばチップ周辺などに電Ｆｆｉ．
８と接するＮ十形領域９が設けられている。このＮ十形
領域９は、サイリスタのカソード・コンタクト抵抗を減
らし、サイリスタのターンオン抵抗を減らす働きをする
。

第５図には、この発四のさらに別の実施例を示す。この
ｆｆｌＪは、第１図のサイリスタ構造においてオン・チ
ャネルの電界効果トランジスタを付加したものである。

具体的には、Ｐ形領域３を貫通してＮ形領域２まで到達
するような深い溝１０を形成したものである。なお、こ
れと同様に、第３図のサイリスタ構造にもオン・チャネ
ルの電界効果１・ランジスタを付加できる。

（発明の効果） 以上説明してきたように、この発明によれば、その構成
を、第２導電形で形成された第４の領域（４）の所定領
域に構（１０）を形成し、この溝（１０）の内側面をオ
フ・チャネルとして用いるようにしたため、満（１０）
の微細化によってその数を限りなく増やすことができ、
これによりオフ◆チャネル抵抗を減少させ、ターンオフ
できる最大のラッチアップ電流、すなわちサイリスタの
電流駆動能力を従来に比べ上げることができるという効
果が得られる。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示す断面図、第２図（
Ａ）〜（Ｄ）は第１実施例の製造方法を示す工程図、第
３図はこの発明の第２実施例を示す断面図、第４図はこ
の発明の第３実施例を示す断面図、第５図はこの発明の
第４実施例を示す断面図、第６図はターンオフゲート付
きサイリスタの従来例を示す断面図、第７図はターンオ
ンおよびターンオフゲート付きサイリスクの従来例を示
す断面図である。 １，３・・・第１導電Ｐ形領域 ２．４・・・第２導電Ｎ形領域 ６・・・・・・・・・酸化膜 ７・・・・・・・・・ターンオフ用ゲート８・・・・・
・・・・電極 １０・・・・・・溝 特許出踊人　日産自動車株式会社

Claims (1)

1. 【特許請求の範囲】 １、第１導電形で形成された第１の領域、第２導電形で
   形成された第２の領域、第１導電形で形成された第３の
   領域および電極付き第２導電形で形成された第４の領域
   からなるエピタキシャル多層膜より形成されたサイリス
   タであって、 第２導電形で形成された第４の領域の所定領域に、第１
   導電形で形成された第３の領域に達する溝を設けるとと
   もに、この溝の内側面に、ターンオフゲート電圧の印加
   によって反転層が形成されるように、酸化膜を介してタ
   ーンオフゲートを形成し、前記第１導電形で形成された
   第３の領域をドレイン領域とする電界効果トランジスタ
   を備えたことを特徴とするターンオフゲート付きサイリ
   スタ。