JPH0645601A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0645601A JPH0645601A JP5121254A JP12125493A JPH0645601A JP H0645601 A JPH0645601 A JP H0645601A JP 5121254 A JP5121254 A JP 5121254A JP 12125493 A JP12125493 A JP 12125493A JP H0645601 A JPH0645601 A JP H0645601A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- impurity
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims description 280
- 238000009792 diffusion process Methods 0.000 claims description 258
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 216
- 230000015556 catabolic process Effects 0.000 description 60
- 238000000034 method Methods 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】
【目的】 耐圧も電流駆動能力も十分大きい高耐圧半導
体装置と、抵抗値の製造ばらつきの小さいところの、高
耐圧、高精度の半導体抵抗装置を提供する。 【構成】 半導体基板３０上の所望の領域３１（ここで
は長方形の領域）内に高耐圧半導体装置が形成されてい
る。高耐圧半導体装置の中央部に不純物拡散層３２が形
成されている。不純物拡散層３２は、その長手方向の両
端が特定の曲率をもつ形状に形成されている。ここで不
純物拡散層３２はドレインである。不純物拡散層３２と
隣接して、その周辺に不純物拡散層３３が形成されてい
る。不純物拡散層３２の長手方向の辺に接した領域３３
ａに形成された不純物拡散層３３の幅は、不純物拡散層
３２の両端の半円形状の境界と接した領域３３ｂに形成
された不純物拡散層３３の幅より狭く形成されている。
体装置と、抵抗値の製造ばらつきの小さいところの、高
耐圧、高精度の半導体抵抗装置を提供する。 【構成】 半導体基板３０上の所望の領域３１（ここで
は長方形の領域）内に高耐圧半導体装置が形成されてい
る。高耐圧半導体装置の中央部に不純物拡散層３２が形
成されている。不純物拡散層３２は、その長手方向の両
端が特定の曲率をもつ形状に形成されている。ここで不
純物拡散層３２はドレインである。不純物拡散層３２と
隣接して、その周辺に不純物拡散層３３が形成されてい
る。不純物拡散層３２の長手方向の辺に接した領域３３
ａに形成された不純物拡散層３３の幅は、不純物拡散層
３２の両端の半円形状の境界と接した領域３３ｂに形成
された不純物拡散層３３の幅より狭く形成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の出力回
路に用いられる半導体装置およびその製造方法に関する
ものである。
路に用いられる半導体装置およびその製造方法に関する
ものである。
【０００２】
【従来の技術】近年、マイクロコンピュータを用いて蛍
光表示管などを直接に駆動するための出力回路に高耐圧
半導体装置が利用されるようになってきた。
光表示管などを直接に駆動するための出力回路に高耐圧
半導体装置が利用されるようになってきた。
【０００３】また、半導体集積回路の微細化が進むなか
で、高耐圧半導体装置においても微細化および性能向上
の要求が高まり、微細化しても耐圧の確保と同時に電流
駆動能力の大きい高耐圧半導体装置が要望されている。
で、高耐圧半導体装置においても微細化および性能向上
の要求が高まり、微細化しても耐圧の確保と同時に電流
駆動能力の大きい高耐圧半導体装置が要望されている。
【０００４】さらに、半導体集積回路の高性能化に伴
い、高耐圧、高精度の半導体抵抗装置が要望されてい
る。特に蛍光表示管を直接駆動するため、マイクロコン
ピュータの入出力端子に設けられる半導体抵抗装置は、
通常のＣＭＯＳプロセスにできるだけ工程を追加するこ
となく高耐圧、高精度に実現される必要がある。
い、高耐圧、高精度の半導体抵抗装置が要望されてい
る。特に蛍光表示管を直接駆動するため、マイクロコン
ピュータの入出力端子に設けられる半導体抵抗装置は、
通常のＣＭＯＳプロセスにできるだけ工程を追加するこ
となく高耐圧、高精度に実現される必要がある。
【０００５】図１２は従来の高耐圧半導体装置の平面図
である。図１３は図１２に示した線分ＡＢでの断面図で
ある。
である。図１３は図１２に示した線分ＡＢでの断面図で
ある。
【０００６】絶縁膜２は半導体基板１上に形成されてい
る。半導体基板１上に絶縁膜２を介してゲート電極３が
配置されている。ゲート電極３は環状形状をしている。
不純物拡散層４は半導体基板１の表面かつゲート電極３
の環状の内側に形成されている。また不純物拡散層４は
一定の幅をもち、かつ環状に形成されている。不純物拡
散層５は半導体基板１の表面で、かつ環状の不純物拡散
層４の内側に配置されている。不純物拡散層５はドレイ
ンである。不純物拡散層６は半導体基板１の表面で、か
つ環状の形状であるゲート電極３の外側に形成されてい
る。不純物拡散層６はソースである。
る。半導体基板１上に絶縁膜２を介してゲート電極３が
配置されている。ゲート電極３は環状形状をしている。
不純物拡散層４は半導体基板１の表面かつゲート電極３
の環状の内側に形成されている。また不純物拡散層４は
一定の幅をもち、かつ環状に形成されている。不純物拡
散層５は半導体基板１の表面で、かつ環状の不純物拡散
層４の内側に配置されている。不純物拡散層５はドレイ
ンである。不純物拡散層６は半導体基板１の表面で、か
つ環状の形状であるゲート電極３の外側に形成されてい
る。不純物拡散層６はソースである。
【０００７】以上のように構成された高耐圧半導体装置
について、以下その動作を説明する。
について、以下その動作を説明する。
【０００８】高耐圧半導体装置が非導通の状態で、不純
物拡散層５に高電圧を印加したとき、不純物濃度の比較
的低い不純物拡散層４が空乏化する。これによって不純
物拡散層４で電圧降下が発生する。その結果、半導体装
置の耐圧を規定する、環状のゲート電極３下の半導体基
板１と、不純物拡散層４とで生じるＰＮ接合にかかる電
圧は、不純物拡散層５に印加された電圧より小さくな
り、高耐圧化が実現できる。ここで、不純物拡散層４で
の電圧降下は、不純物拡散層４の幅が狭くなるほど小さ
くなる。
物拡散層５に高電圧を印加したとき、不純物濃度の比較
的低い不純物拡散層４が空乏化する。これによって不純
物拡散層４で電圧降下が発生する。その結果、半導体装
置の耐圧を規定する、環状のゲート電極３下の半導体基
板１と、不純物拡散層４とで生じるＰＮ接合にかかる電
圧は、不純物拡散層５に印加された電圧より小さくな
り、高耐圧化が実現できる。ここで、不純物拡散層４で
の電圧降下は、不純物拡散層４の幅が狭くなるほど小さ
くなる。
【０００９】一方、高耐圧半導体装置が導通している状
態で、不純物拡散層５に高電圧を印加すると、電流は不
純物拡散層６から不純物拡散層４を経て不純物拡散層５
に達する。ここで、不純物拡散層４の幅が狭くなるほ
ど、この部分での寄生抵抗が小さくなり、高耐圧半導体
装置の電流駆動能力は大きくなる。
態で、不純物拡散層５に高電圧を印加すると、電流は不
純物拡散層６から不純物拡散層４を経て不純物拡散層５
に達する。ここで、不純物拡散層４の幅が狭くなるほ
ど、この部分での寄生抵抗が小さくなり、高耐圧半導体
装置の電流駆動能力は大きくなる。
【００１０】次に、図１４は特開平２−１６８６７１号
公報に記載された従来の半導体抵抗装置の製造方法を示
す工程順断面図である。半導体基板１０に下敷酸化膜１
１を形成し、リンをイオン注入する。その後、酸化およ
びウェルドライブインを施し、ウェル領域１２を形成す
る（図１４（ａ））。
公報に記載された従来の半導体抵抗装置の製造方法を示
す工程順断面図である。半導体基板１０に下敷酸化膜１
１を形成し、リンをイオン注入する。その後、酸化およ
びウェルドライブインを施し、ウェル領域１２を形成す
る（図１４（ａ））。
【００１１】半導体基板１０上の酸化膜を除去し、新た
に下敷酸化膜１３とシリコン窒化膜１４を形成する。こ
の上にレジスト１５を塗布し、リソグラフィ技術によっ
てフィールド領域をパターニングする。次に、レジスト
１５をマスクにしてシリコン窒化膜１４をパターニング
する。この後、Ｎチャネルトランジスタの素子分離用チ
ャネルストップとしてボロンをイオン注入する（図１４
（ｂ））。
に下敷酸化膜１３とシリコン窒化膜１４を形成する。こ
の上にレジスト１５を塗布し、リソグラフィ技術によっ
てフィールド領域をパターニングする。次に、レジスト
１５をマスクにしてシリコン窒化膜１４をパターニング
する。この後、Ｎチャネルトランジスタの素子分離用チ
ャネルストップとしてボロンをイオン注入する（図１４
（ｂ））。
【００１２】次に、素子分離用のフィールド酸化膜１６
を形成する。この際ボロンが拡散されて、抵抗体となる
不純物拡散層１７が形成される。シリコン窒化膜１４、
下敷酸化膜１３を除去した上に、ゲート酸化膜１８を形
成する。不純物拡散層１７のうち、抵抗として用いる部
分のフィールド酸化膜１９上をほぼ覆うようにポリシリ
コン２０を形成する（図１４（ｃ））。
を形成する。この際ボロンが拡散されて、抵抗体となる
不純物拡散層１７が形成される。シリコン窒化膜１４、
下敷酸化膜１３を除去した上に、ゲート酸化膜１８を形
成する。不純物拡散層１７のうち、抵抗として用いる部
分のフィールド酸化膜１９上をほぼ覆うようにポリシリ
コン２０を形成する（図１４（ｃ））。
【００１３】この後、ボロンをイオン注入し、不純物拡
散層２１を形成する。さらにその後、層間絶縁膜２２を
形成し、不純物拡散層２１上にアルミニウム電極２３を
形成する（図１４（ｄ））。
散層２１を形成する。さらにその後、層間絶縁膜２２を
形成し、不純物拡散層２１上にアルミニウム電極２３を
形成する（図１４（ｄ））。
【００１４】このようにして形成された半導体抵抗装置
の動作について説明する。微細化によりウェル領域１２
の表面濃度が上がると、パンチスルーを防止するために
不純物拡散層１７の不純物濃度を高くし、その結果拡散
深さが浅くなる。このとき、不純物拡散層１７のＰＮ接
合によって生じる空乏層は不純物拡散層１７の領域を全
て空乏化する。これによって１ＭΩ以上の高抵抗を持
つ。そこで、ポリシリコン２０に不純物拡散層１７中に
多数キャリアを誘起させる電位を印加することによっ
て、たとえ不純物拡散層１７が完全に空乏化しても電流
が流れるようにする。これによっていちじるしく高抵抗
となることを防止できる。このようなプロセスを用いる
ことで、通常のＣＭＯＳプロセスになんら新たな工程を
付加することなく、所望（約７０ｋΩ）の高抵抗の半導
体抵抗装置を得ている。
の動作について説明する。微細化によりウェル領域１２
の表面濃度が上がると、パンチスルーを防止するために
不純物拡散層１７の不純物濃度を高くし、その結果拡散
深さが浅くなる。このとき、不純物拡散層１７のＰＮ接
合によって生じる空乏層は不純物拡散層１７の領域を全
て空乏化する。これによって１ＭΩ以上の高抵抗を持
つ。そこで、ポリシリコン２０に不純物拡散層１７中に
多数キャリアを誘起させる電位を印加することによっ
て、たとえ不純物拡散層１７が完全に空乏化しても電流
が流れるようにする。これによっていちじるしく高抵抗
となることを防止できる。このようなプロセスを用いる
ことで、通常のＣＭＯＳプロセスになんら新たな工程を
付加することなく、所望（約７０ｋΩ）の高抵抗の半導
体抵抗装置を得ている。
【００１５】また、特開昭６０−１０９２６１号公報に
は、図１５に示すように、抵抗体２０をＰウェル１９内
にｎ型チャネルストップと同時に形成する方法が示され
ている。抵抗体２０の一方の端部が入力端子２１と電気
的に接続されており、他方の端部はドレイン領域となる
入力端子２２と電気的に接続されている。
は、図１５に示すように、抵抗体２０をＰウェル１９内
にｎ型チャネルストップと同時に形成する方法が示され
ている。抵抗体２０の一方の端部が入力端子２１と電気
的に接続されており、他方の端部はドレイン領域となる
入力端子２２と電気的に接続されている。
【００１６】
【発明が解決しようとする課題】しかしながら、前記従
来の高耐圧半導体装置には、電流駆動能力の向上をはか
るために不純物拡散層４の幅を狭くすると、耐圧が低下
し、耐圧の向上をはかるために不純物拡散層４の幅を広
くすると、電流駆動能力が低下するといったことが認め
られた。
来の高耐圧半導体装置には、電流駆動能力の向上をはか
るために不純物拡散層４の幅を狭くすると、耐圧が低下
し、耐圧の向上をはかるために不純物拡散層４の幅を広
くすると、電流駆動能力が低下するといったことが認め
られた。
【００１７】また、従来の半導体抵抗装置では、抵抗体
となる拡散層１７上にフィールド酸化膜１９を形成する
際、およびその後に熱処理をする際に偏析や拡散がおこ
り、抵抗値の製造ばらつきが大きくなるといったことが
確認された。すなわち、拡散層１７に含有されたボロン
がフィールド酸化膜１９に偏析する。このため、拡散層
１７の表面での不純物濃度は約１桁程度低下する。
となる拡散層１７上にフィールド酸化膜１９を形成する
際、およびその後に熱処理をする際に偏析や拡散がおこ
り、抵抗値の製造ばらつきが大きくなるといったことが
確認された。すなわち、拡散層１７に含有されたボロン
がフィールド酸化膜１９に偏析する。このため、拡散層
１７の表面での不純物濃度は約１桁程度低下する。
【００１８】さらに図１５においては、抵抗体２０上が
全てフィールド酸化膜２３であるため抵抗のばらつきが
大きくなり、形成後に抵抗値を補正しようとしてもフィ
ールド酸化膜２３が存在するため不純物を注入すること
ができない。また抵抗体２０の端部が入力端子２１、２
２の拡散深さより浅いため、この構造で高耐圧化を図る
ことが困難である。
全てフィールド酸化膜２３であるため抵抗のばらつきが
大きくなり、形成後に抵抗値を補正しようとしてもフィ
ールド酸化膜２３が存在するため不純物を注入すること
ができない。また抵抗体２０の端部が入力端子２１、２
２の拡散深さより浅いため、この構造で高耐圧化を図る
ことが困難である。
【００１９】本発明は前記従来の課題を解決するもの
で、耐圧も電流駆動能力も十分大きい高耐圧半導体装置
を提供することを目的としている。
で、耐圧も電流駆動能力も十分大きい高耐圧半導体装置
を提供することを目的としている。
【００２０】また、抵抗値の製造ばらつきの小さいとこ
ろの、高耐圧、高精度の半導体抵抗装置およびその製造
方法を提供することを目的としている。
ろの、高耐圧、高精度の半導体抵抗装置およびその製造
方法を提供することを目的としている。
【００２１】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、一導電型半導体基板上に絶
縁膜を介して配置されたゲート電極と、前記半導体基板
の表面かつ前記ゲート電極の内側に配置された、前記半
導体基板と逆導電型の第１の不純物拡散層と、前記半導
体基板の表面かつ前記第１の不純物拡散層の内側に配置
された、前記半導体基板と逆導電型の第２の不純物拡散
層と、前記第１の不純物拡散層と前記第２の不純物拡散
層との境界線の曲率の小さい部分の前記第１の拡散層の
幅より曲率の大きい部分の前記第１の拡散層の幅の方が
広い。
に、本発明の半導体装置は、一導電型半導体基板上に絶
縁膜を介して配置されたゲート電極と、前記半導体基板
の表面かつ前記ゲート電極の内側に配置された、前記半
導体基板と逆導電型の第１の不純物拡散層と、前記半導
体基板の表面かつ前記第１の不純物拡散層の内側に配置
された、前記半導体基板と逆導電型の第２の不純物拡散
層と、前記第１の不純物拡散層と前記第２の不純物拡散
層との境界線の曲率の小さい部分の前記第１の拡散層の
幅より曲率の大きい部分の前記第１の拡散層の幅の方が
広い。
【００２２】また、前記第２の不純物拡散層は、その両
端が丸みを持った形状である。また、前記第２の不純物
拡散層の両端以外の領域の曲率がほぼゼロである。
端が丸みを持った形状である。また、前記第２の不純物
拡散層の両端以外の領域の曲率がほぼゼロである。
【００２３】また、前記第２の不純物拡散層の両端の丸
みを持つ領域に接した前記第１の不純物拡散層の幅が、
前記第２の不純物拡散層の両端以外の領域に接した前記
第１の不純物拡散層の幅より大きい。
みを持つ領域に接した前記第１の不純物拡散層の幅が、
前記第２の不純物拡散層の両端以外の領域に接した前記
第１の不純物拡散層の幅より大きい。
【００２４】さらに、前記第２の不純物拡散層の不純物
濃度が前記第１の不純物拡散層の不純物濃度より高い。
濃度が前記第１の不純物拡散層の不純物濃度より高い。
【００２５】また、この目的を達成するために、本発明
の半導体装置は、一導電型半導体基板に周囲をフィール
ド酸化膜によって囲まれた領域に形成された逆導電型の
第１の不純物拡散層と、前記第１の不純物拡散層を覆う
ように前記第１の不純物拡散層より不純物濃度の低い逆
導電型の第２の不純物拡散層が形成されており、前記第
１の不純物拡散層表面に形成された複数の逆導電型の第
３の不純物拡散層と、前記第３の不純物拡散層に接続さ
れた電極とを備えている。
の半導体装置は、一導電型半導体基板に周囲をフィール
ド酸化膜によって囲まれた領域に形成された逆導電型の
第１の不純物拡散層と、前記第１の不純物拡散層を覆う
ように前記第１の不純物拡散層より不純物濃度の低い逆
導電型の第２の不純物拡散層が形成されており、前記第
１の不純物拡散層表面に形成された複数の逆導電型の第
３の不純物拡散層と、前記第３の不純物拡散層に接続さ
れた電極とを備えている。
【００２６】また、この目的を達成するために、本発明
の半導体装置の製造方法は、一導電型半導体基板または
ウェルの表面に逆導電型の第１の不純物拡散層を形成す
る工程と、前記第１の不純物拡散層の周囲を囲むように
前記半導体基板上にフィールド酸化膜を形成する工程
と、前記第１の不純物拡散層に入らないようにイオン注
入を行い、チャネルストップを形成する工程と、前記第
１拡散層内表面に前記フィールド酸化膜をマスクにして
前記第１の不純物拡散層の不純物濃度より高い不純物濃
度を持つ逆導電型の第２の不純物拡散層を形成する工程
と、前記第２の不純物拡散層に複数の逆導電型の第３の
不純物拡散層を形成する工程と、前記第３の不純物拡散
層に接続する電極を形成する工程とを備えている。
の半導体装置の製造方法は、一導電型半導体基板または
ウェルの表面に逆導電型の第１の不純物拡散層を形成す
る工程と、前記第１の不純物拡散層の周囲を囲むように
前記半導体基板上にフィールド酸化膜を形成する工程
と、前記第１の不純物拡散層に入らないようにイオン注
入を行い、チャネルストップを形成する工程と、前記第
１拡散層内表面に前記フィールド酸化膜をマスクにして
前記第１の不純物拡散層の不純物濃度より高い不純物濃
度を持つ逆導電型の第２の不純物拡散層を形成する工程
と、前記第２の不純物拡散層に複数の逆導電型の第３の
不純物拡散層を形成する工程と、前記第３の不純物拡散
層に接続する電極を形成する工程とを備えている。
【００２７】
【作用】前記の構成によって、本発明の半導体装置は、
不純物拡散層間の境界線のうち耐圧を主に規制する曲率
の大きい部分の不純物拡散層の幅を広くすることで、耐
圧を向上させることができる。また、電流駆動能力を主
に規定する曲率の小さい部分の不純物拡散層の幅を狭く
することで、素子の電流駆動能力を向上することができ
る。
不純物拡散層間の境界線のうち耐圧を主に規制する曲率
の大きい部分の不純物拡散層の幅を広くすることで、耐
圧を向上させることができる。また、電流駆動能力を主
に規定する曲率の小さい部分の不純物拡散層の幅を狭く
することで、素子の電流駆動能力を向上することができ
る。
【００２８】またこの構成によって、半導体抵抗装置は
２つの不純物拡散層を並列に接続した抵抗となる。ま
た、抵抗値の主なばらつきはより低抵抗である不純物拡
散層のばらつきで規定される。このため、この不純物拡
散層の不純物濃度を濃くし、さらに不純物拡散層の抵抗
値のばらつきをできるだけ抑制することができる。
２つの不純物拡散層を並列に接続した抵抗となる。ま
た、抵抗値の主なばらつきはより低抵抗である不純物拡
散層のばらつきで規定される。このため、この不純物拡
散層の不純物濃度を濃くし、さらに不純物拡散層の抵抗
値のばらつきをできるだけ抑制することができる。
【００２９】また、不純物拡散層と半導体基板またはウ
ェルとの境界部上にフィールド酸化膜を設けることで、
高耐圧の半導体抵抗装置を実現することができる。
ェルとの境界部上にフィールド酸化膜を設けることで、
高耐圧の半導体抵抗装置を実現することができる。
【００３０】さらに、不純物拡散層をフィールド酸化膜
をマスクにして形成することで通常のＣＭＯＳを形成す
るプロセスに、イオン注入工程を追加するだけで高耐
圧、高精度の半導体抵抗装置を実現することができる。
をマスクにして形成することで通常のＣＭＯＳを形成す
るプロセスに、イオン注入工程を追加するだけで高耐
圧、高精度の半導体抵抗装置を実現することができる。
【００３１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００３２】図１は本発明の一実施例における高耐圧半
導体装置の平面図である。図２は図１に示された線分Ａ
Ｂでの断面図である。
導体装置の平面図である。図２は図１に示された線分Ａ
Ｂでの断面図である。
【００３３】半導体基板３０上の所望の領域３１（ここ
では長方形の領域）内に高耐圧半導体装置が形成されて
いる。高耐圧半導体装置の中央部に不純物拡散層３２が
形成されている。不純物拡散層３２は、その長手方向の
両端が特定の曲率をもつ形状に形成されている。ここで
不純物拡散層３２はドレインである。
では長方形の領域）内に高耐圧半導体装置が形成されて
いる。高耐圧半導体装置の中央部に不純物拡散層３２が
形成されている。不純物拡散層３２は、その長手方向の
両端が特定の曲率をもつ形状に形成されている。ここで
不純物拡散層３２はドレインである。
【００３４】不純物拡散層３２と隣接して、その周辺に
不純物拡散層３３が形成されている。不純物拡散層３２
の長手方向の辺に接した領域３３ａに形成された不純物
拡散層３３の幅は、不純物拡散層３２の両端の半円形状
の境界と接した領域３３ｂに形成された不純物拡散層３
３の幅より狭く形成されている。ここで、長手方向の辺
の曲率は、不純物拡散層３２の両端での曲率よりも小さ
く形成されている。すなわち、曲率の小さい領域に接し
た領域３３ａの不純物拡散層３３の幅は、それより曲率
の大きい領域に接した領域３３ｂの不純物拡散層３３の
幅と比べて狭くなっている。ここでは、不純物拡散層３
３の曲率の小さい領域での幅は３μｍ、曲率の大きい領
域での幅は４μｍとしている。
不純物拡散層３３が形成されている。不純物拡散層３２
の長手方向の辺に接した領域３３ａに形成された不純物
拡散層３３の幅は、不純物拡散層３２の両端の半円形状
の境界と接した領域３３ｂに形成された不純物拡散層３
３の幅より狭く形成されている。ここで、長手方向の辺
の曲率は、不純物拡散層３２の両端での曲率よりも小さ
く形成されている。すなわち、曲率の小さい領域に接し
た領域３３ａの不純物拡散層３３の幅は、それより曲率
の大きい領域に接した領域３３ｂの不純物拡散層３３の
幅と比べて狭くなっている。ここでは、不純物拡散層３
３の曲率の小さい領域での幅は３μｍ、曲率の大きい領
域での幅は４μｍとしている。
【００３５】このように曲率の違いによって形成される
不純物拡散層３３の幅を変えているのは、不純物拡散層
３２の両端における曲率の大きい領域の耐圧が曲率の小
さい領域の耐圧より小さくなることを発明者らが見い出
したからである。このため、従来のように各不純物拡散
層を矩形形状とし、中心部に形成された矩形の不純物拡
散層から等距離に形成すると、矩形の４端は他の辺に比
べて曲率が大きいため、その端部に電界が集中してしま
う。このように高耐圧半導体装置の耐圧は、この端部で
規定されるため本実施例のごとくその耐圧を高くできな
い。
不純物拡散層３３の幅を変えているのは、不純物拡散層
３２の両端における曲率の大きい領域の耐圧が曲率の小
さい領域の耐圧より小さくなることを発明者らが見い出
したからである。このため、従来のように各不純物拡散
層を矩形形状とし、中心部に形成された矩形の不純物拡
散層から等距離に形成すると、矩形の４端は他の辺に比
べて曲率が大きいため、その端部に電界が集中してしま
う。このように高耐圧半導体装置の耐圧は、この端部で
規定されるため本実施例のごとくその耐圧を高くできな
い。
【００３６】図３は不純物拡散層３２の一端の拡大図で
ある。また、不純物拡散層３２の端部は曲率Ｒである。
このとき、不純物拡散層３２の端部には半径Ｒである半
円が形成されている。この半円と長辺とが接続される点
をＤとすると、領域３３ａあるいはゲート電極３４の紙
面に左右方向のくびれた部分Ｃの位置は、半円の中心と
点Ｄを結ぶ直線の延長線上にあるか、あるいはＣの位置
がその延長線より長辺寄りであればよい。ここでは長手
方向の曲率は０であり、端部の曲率は０.６２５×１０6
ｍ-1である。
ある。また、不純物拡散層３２の端部は曲率Ｒである。
このとき、不純物拡散層３２の端部には半径Ｒである半
円が形成されている。この半円と長辺とが接続される点
をＤとすると、領域３３ａあるいはゲート電極３４の紙
面に左右方向のくびれた部分Ｃの位置は、半円の中心と
点Ｄを結ぶ直線の延長線上にあるか、あるいはＣの位置
がその延長線より長辺寄りであればよい。ここでは長手
方向の曲率は０であり、端部の曲率は０.６２５×１０6
ｍ-1である。
【００３７】また、不純物拡散層３２の外周部には、幅
が一定であるゲート電極３４が形成されている。さらに
ゲート電極３４の外周部に不純物拡散層３５が形成され
ている。
が一定であるゲート電極３４が形成されている。さらに
ゲート電極３４の外周部に不純物拡散層３５が形成され
ている。
【００３８】さらに、図２を用いて本発明の半導体装置
についてより詳細に説明する。半導体基板４０は不純物
濃度が４×１０15ｃｍ-3程度、面方位（１００）のＮ型
シリコン基板を用いる。ここで半導体基板４０の不純物
濃度は所定の高耐圧（本実施例では−６０Ｖ程度）を実
現するために薄くしてある。さらに、以下で述べる不純
物拡散層４３と不純物拡散層４４とが、この素子を駆動
させたときに、パンチスルーしない程度に濃くする。こ
のため、必要に応じて所望の不純物濃度を得るため、イ
オン注入などによって不純物濃度を制御している。図４
に耐圧と不純物濃度の関係を示す。これより−６０Ｖ程
度の耐圧を得るためには、不純物濃度を約４×１０15ｃ
ｍ-3にすることが必要である。また、これより耐圧の値
を４×１０14〜４×１０16ｃｍ-3の範囲で用いること
で、−２０Ｖ以上の耐圧を持つ半導体装置を得ることが
できる。
についてより詳細に説明する。半導体基板４０は不純物
濃度が４×１０15ｃｍ-3程度、面方位（１００）のＮ型
シリコン基板を用いる。ここで半導体基板４０の不純物
濃度は所定の高耐圧（本実施例では−６０Ｖ程度）を実
現するために薄くしてある。さらに、以下で述べる不純
物拡散層４３と不純物拡散層４４とが、この素子を駆動
させたときに、パンチスルーしない程度に濃くする。こ
のため、必要に応じて所望の不純物濃度を得るため、イ
オン注入などによって不純物濃度を制御している。図４
に耐圧と不純物濃度の関係を示す。これより−６０Ｖ程
度の耐圧を得るためには、不純物濃度を約４×１０15ｃ
ｍ-3にすることが必要である。また、これより耐圧の値
を４×１０14〜４×１０16ｃｍ-3の範囲で用いること
で、−２０Ｖ以上の耐圧を持つ半導体装置を得ることが
できる。
【００３９】半導体基板４０上に絶縁膜４１が形成され
ている。絶縁膜４１の膜厚は５０ｎｍ程度である。ゲー
ト電極４２は半導体基板４０上に絶縁膜４１を介して配
置されている。ゲート電極４２の膜厚は４００ｎｍ程度
で、ポリシリコンで形成されている。ゲート電極４２は
環状形状をしている。
ている。絶縁膜４１の膜厚は５０ｎｍ程度である。ゲー
ト電極４２は半導体基板４０上に絶縁膜４１を介して配
置されている。ゲート電極４２の膜厚は４００ｎｍ程度
で、ポリシリコンで形成されている。ゲート電極４２は
環状形状をしている。
【００４０】絶縁膜４１の膜厚は、高耐圧半導体装置の
経時変化によって生じるしきい値電圧の変動や、ドレイ
ン電流の変動を抑制できる程度に厚くしている。
経時変化によって生じるしきい値電圧の変動や、ドレイ
ン電流の変動を抑制できる程度に厚くしている。
【００４１】図５に絶縁膜４１の膜厚に対するしきい値
電圧のシフト量との関係を示す。膜厚が増加するに従っ
て、しきい値電圧のシフト量は少なくなることが分か
る。また、高耐圧半導体装置の経時変化を抑えられる膜
厚は３０〜１００ｎｍ程度である。ここで、環状のゲー
ト電極４２のゲート長は、十分な電流駆動能力を与えか
つ不純物拡散層４３と不純物拡散層４４の間で生じるパ
ンチスルーを防止するために、２μｍにしている。ただ
し、ゲート長とは、不純物拡散層４３の側端部からそれ
と対向した不純物拡散層４４の側端部までの距離であ
る。また、ゲート長と電流駆動能力とは反比例の関係に
あり、ここでは電流駆動能力は約−３０μＡ／μｍとな
る。
電圧のシフト量との関係を示す。膜厚が増加するに従っ
て、しきい値電圧のシフト量は少なくなることが分か
る。また、高耐圧半導体装置の経時変化を抑えられる膜
厚は３０〜１００ｎｍ程度である。ここで、環状のゲー
ト電極４２のゲート長は、十分な電流駆動能力を与えか
つ不純物拡散層４３と不純物拡散層４４の間で生じるパ
ンチスルーを防止するために、２μｍにしている。ただ
し、ゲート長とは、不純物拡散層４３の側端部からそれ
と対向した不純物拡散層４４の側端部までの距離であ
る。また、ゲート長と電流駆動能力とは反比例の関係に
あり、ここでは電流駆動能力は約−３０μＡ／μｍとな
る。
【００４２】半導体基板４０の表面でかつ環状のゲート
電極４２の内側に不純物拡散層４３が配置されている。
不純物拡散層４３の不純物濃度は５×１０16ｃｍ-3程度
である。ここで、不純物拡散層４３の不純物濃度は耐圧
を規制する大きな要因の１つである。すなわち不純物拡
散層４３内に発生する電界分布が、不純物拡散層４３の
水平方向で均等になるようにすることで、耐圧が最大に
なるように設定できる。すなわち、不純物拡散層４３内
に発生する電界分布は、図２の紙面に対して左右方向に
均一となる。半導体基板４０や不純物拡散層４３の不純
物濃度が一定であれば、不純物拡散層４３の幅がこの素
子の耐圧を決定する。不純物拡散層４３の水平方向（不
純物拡散層４４から不純物拡散層４５への方向）の電圧
降下は最大で−３０Ｖ／μｍ程度である。
電極４２の内側に不純物拡散層４３が配置されている。
不純物拡散層４３の不純物濃度は５×１０16ｃｍ-3程度
である。ここで、不純物拡散層４３の不純物濃度は耐圧
を規制する大きな要因の１つである。すなわち不純物拡
散層４３内に発生する電界分布が、不純物拡散層４３の
水平方向で均等になるようにすることで、耐圧が最大に
なるように設定できる。すなわち、不純物拡散層４３内
に発生する電界分布は、図２の紙面に対して左右方向に
均一となる。半導体基板４０や不純物拡散層４３の不純
物濃度が一定であれば、不純物拡散層４３の幅がこの素
子の耐圧を決定する。不純物拡散層４３の水平方向（不
純物拡散層４４から不純物拡散層４５への方向）の電圧
降下は最大で−３０Ｖ／μｍ程度である。
【００４３】以上の条件を満たす不純物拡散層４３の不
純物濃度と耐圧との関係を図６に示す。耐圧は不純物濃
度に対して上に凸の曲線となる。最大の耐圧（−６０
Ｖ）を実現するためには、約１×１０17ｃｍ-3程度の不
純物濃度にすればよい。また、耐圧の２０Ｖ程度以上に
するためには、不純物濃度を５×１０16〜３×１０17ｃ
ｍ-3の範囲で用いるとよい。この際、不純物濃度の値に
よって耐圧が規定される場所が異なる。不純物濃度が３
×１０17ｃｍ-3以上では図２の点Ｆの部分での耐圧が最
も低くなり、５×１０16ｃｍ-3以下では点Ｇの部分で耐
圧が最も低くなる。また、不純物拡散層４３の幅を短く
すると耐圧は低下するような比例関係にある。このた
め、−６０Ｖ程度の高耐圧を実現するために不純物拡散
層４３の幅は少なくとも２μｍ以上なければならず、本
実施例では余裕をみて３μｍ以上にしてある。
純物濃度と耐圧との関係を図６に示す。耐圧は不純物濃
度に対して上に凸の曲線となる。最大の耐圧（−６０
Ｖ）を実現するためには、約１×１０17ｃｍ-3程度の不
純物濃度にすればよい。また、耐圧の２０Ｖ程度以上に
するためには、不純物濃度を５×１０16〜３×１０17ｃ
ｍ-3の範囲で用いるとよい。この際、不純物濃度の値に
よって耐圧が規定される場所が異なる。不純物濃度が３
×１０17ｃｍ-3以上では図２の点Ｆの部分での耐圧が最
も低くなり、５×１０16ｃｍ-3以下では点Ｇの部分で耐
圧が最も低くなる。また、不純物拡散層４３の幅を短く
すると耐圧は低下するような比例関係にある。このた
め、−６０Ｖ程度の高耐圧を実現するために不純物拡散
層４３の幅は少なくとも２μｍ以上なければならず、本
実施例では余裕をみて３μｍ以上にしてある。
【００４４】不純物拡散層４５は半導体基板４０の表面
で、かつ不純物拡散層４３の内側に配置されている。ま
た、不純物拡散層４５はドレインとなり、低濃度のＰ-
型拡散層である。不純物拡散層４４は半導体基板７の表
面かつ環状の電極９の外側に配置されている。不純物拡
散層４４はソースとなり、比較的高濃度のＰ+型拡散層
である。
で、かつ不純物拡散層４３の内側に配置されている。ま
た、不純物拡散層４５はドレインとなり、低濃度のＰ-
型拡散層である。不純物拡散層４４は半導体基板７の表
面かつ環状の電極９の外側に配置されている。不純物拡
散層４４はソースとなり、比較的高濃度のＰ+型拡散層
である。
【００４５】以上のように構成された本実施例の高耐圧
半導体装置について、以下その動作を説明する。
半導体装置について、以下その動作を説明する。
【００４６】高耐圧半導体装置が非導通の状態に、不純
物拡散層４５に高電圧を印加した場合、不純物拡散層４
３が空乏化し、不純物拡散層４３で電圧降下が発生す
る。その結果、半導体装置の耐圧を規制している、環状
のゲート電極４２下での半導体基板４０領域と不純物拡
散層４３とのＰＮ接合、すなわち図２の点Ｆを含む不純
物拡散層４３の側壁にかかる電圧は、不純物拡散層４５
に印加される電圧より不純物拡散層４３での電圧降下分
だけ小さくなり、高耐圧化が実現できる。
物拡散層４５に高電圧を印加した場合、不純物拡散層４
３が空乏化し、不純物拡散層４３で電圧降下が発生す
る。その結果、半導体装置の耐圧を規制している、環状
のゲート電極４２下での半導体基板４０領域と不純物拡
散層４３とのＰＮ接合、すなわち図２の点Ｆを含む不純
物拡散層４３の側壁にかかる電圧は、不純物拡散層４５
に印加される電圧より不純物拡散層４３での電圧降下分
だけ小さくなり、高耐圧化が実現できる。
【００４７】ここで、耐圧を規制しているのは、不純物
拡散層４３の形状において、その曲率が小さい領域では
なく、それより曲率の大きい領域に形成された不純物拡
散層４３の幅によるものである。本実施例では曲率の小
さい領域に形成された不純物拡散層４３の幅を３μｍ、
曲率の大きい領域のそれを４μｍとした。曲率の大きい
領域のそれを３μｍから４μｍにすることで、−６０Ｖ
以上の高耐圧を製造上のばらつきも少なく安定して実現
される。
拡散層４３の形状において、その曲率が小さい領域では
なく、それより曲率の大きい領域に形成された不純物拡
散層４３の幅によるものである。本実施例では曲率の小
さい領域に形成された不純物拡散層４３の幅を３μｍ、
曲率の大きい領域のそれを４μｍとした。曲率の大きい
領域のそれを３μｍから４μｍにすることで、−６０Ｖ
以上の高耐圧を製造上のばらつきも少なく安定して実現
される。
【００４８】次に高耐圧半導体装置が導通している状態
では、不純物拡散層４５に高電圧を印加した場合、電流
は不純物拡散層４４から不純物拡散層４３を経て不純物
拡散層４５に達する。電流は主に図１で示した領域３３
ａの長さが長く、幅が狭く寄生抵抗の小さい、すなわち
不純物拡散層４３の曲率の広い領域と比較して、不純物
拡散層４３の曲率の小さい領域を流れるため、高耐圧半
導体装置の電流駆動能力は大きくなる。本実施例では環
状のゲート電極４２のゲート長を２μｍ、不純物拡散層
４３で曲率の小さい領域の幅を３μｍとすることによっ
て、電流駆動能力−３０μＡ／μｍを実現している。
では、不純物拡散層４５に高電圧を印加した場合、電流
は不純物拡散層４４から不純物拡散層４３を経て不純物
拡散層４５に達する。電流は主に図１で示した領域３３
ａの長さが長く、幅が狭く寄生抵抗の小さい、すなわち
不純物拡散層４３の曲率の広い領域と比較して、不純物
拡散層４３の曲率の小さい領域を流れるため、高耐圧半
導体装置の電流駆動能力は大きくなる。本実施例では環
状のゲート電極４２のゲート長を２μｍ、不純物拡散層
４３で曲率の小さい領域の幅を３μｍとすることによっ
て、電流駆動能力−３０μＡ／μｍを実現している。
【００４９】なお、本実施例では不純物拡散層４３の曲
率の大きい領域を紙面に対して上下方向と左右方向の二
方向とに広くしたものであったが、図７に示すように紙
面に対して左右方向にだけ広くしてもよい。
率の大きい領域を紙面に対して上下方向と左右方向の二
方向とに広くしたものであったが、図７に示すように紙
面に対して左右方向にだけ広くしてもよい。
【００５０】また、本実施例では環状のゲート電極４２
によって不純物拡散層４５と不純物拡散層４４の間に流
れる電流を制御することで高耐圧を持つ半導体装置を実
現している。しかし、図４に示すように高耐圧半導体装
置の不純物拡散層３２、４５の不純物濃度を調整し、不
純物拡散層３２、４５の両端に端子を設け、この２端子
間での電圧降下を利用することで高耐圧の拡散抵抗とし
て用いることができる。
によって不純物拡散層４５と不純物拡散層４４の間に流
れる電流を制御することで高耐圧を持つ半導体装置を実
現している。しかし、図４に示すように高耐圧半導体装
置の不純物拡散層３２、４５の不純物濃度を調整し、不
純物拡散層３２、４５の両端に端子を設け、この２端子
間での電圧降下を利用することで高耐圧の拡散抵抗とし
て用いることができる。
【００５１】以下、本発明の実施例について、図面を参
照しながら説明する。図８（ａ）、（ｂ）は本発明の実
施例における半導体抵抗装置を示す平面図および断面図
である。図８に沿って半導体抵抗装置の構造について説
明する。
照しながら説明する。図８（ａ）、（ｂ）は本発明の実
施例における半導体抵抗装置を示す平面図および断面図
である。図８に沿って半導体抵抗装置の構造について説
明する。
【００５２】不純物拡散層５２は面方位（１００）のＮ
型シリコンの半導体基板５１（比抵抗１０Ωｃｍ）表面
に設けられた半導体抵抗装置の母体となるＰ型拡散層で
ある。不純物拡散層５２の不純物濃度は１×１０15〜１
×１０17ｃｍ-3程度、その拡散深さは３〜５μｍ程度で
ある。半導体基板５１表面での半導体基板５１と不純物
拡散層５２のＰＮ接合はフィールド酸化膜５３の下に位
置している。これにより、半導体基板５１と不純物拡散
層５２との間の耐圧を−８０Ｖ程度に高耐圧化してい
る。このとき、半導体基板５１はＶCC電源（＋５Ｖ）に
接続されている。ここで、不純物拡散層５２の不純物濃
度や深さをこのような範囲で用いることで、抵抗値が約
１００ｋΩ、耐圧が約−６０Ｖ程度のものが得られる。
型シリコンの半導体基板５１（比抵抗１０Ωｃｍ）表面
に設けられた半導体抵抗装置の母体となるＰ型拡散層で
ある。不純物拡散層５２の不純物濃度は１×１０15〜１
×１０17ｃｍ-3程度、その拡散深さは３〜５μｍ程度で
ある。半導体基板５１表面での半導体基板５１と不純物
拡散層５２のＰＮ接合はフィールド酸化膜５３の下に位
置している。これにより、半導体基板５１と不純物拡散
層５２との間の耐圧を−８０Ｖ程度に高耐圧化してい
る。このとき、半導体基板５１はＶCC電源（＋５Ｖ）に
接続されている。ここで、不純物拡散層５２の不純物濃
度や深さをこのような範囲で用いることで、抵抗値が約
１００ｋΩ、耐圧が約−６０Ｖ程度のものが得られる。
【００５３】活性領域５４は不純物拡散層５２上でフィ
ールド酸化膜５３で覆われていない領域である。活性領
域５４中にＰ型の中程度の不純物濃度を持つ不純物拡散
層５５を設ける。不純物拡散層５５の不純物濃度は１×
１０17ｃｍ-3程度で、不純物拡散層５２の表面不純物濃
度より高く、その拡散深さは０.５μｍ程度である。こ
こで、特に不純物拡散層５５の不純物濃度は、抵抗値を
１００ｋΩにするために、この範囲で用いることがよい
が、その値は不純物拡散層５２より高く、不純物拡散層
５６、５７より低くする必要がある。
ールド酸化膜５３で覆われていない領域である。活性領
域５４中にＰ型の中程度の不純物濃度を持つ不純物拡散
層５５を設ける。不純物拡散層５５の不純物濃度は１×
１０17ｃｍ-3程度で、不純物拡散層５２の表面不純物濃
度より高く、その拡散深さは０.５μｍ程度である。こ
こで、特に不純物拡散層５５の不純物濃度は、抵抗値を
１００ｋΩにするために、この範囲で用いることがよい
が、その値は不純物拡散層５２より高く、不純物拡散層
５６、５７より低くする必要がある。
【００５４】活性領域５４中に不純物拡散層５５を介し
て、Ｐ型の高い不純物濃度を持つ不純物拡散層５６、５
７を設ける。不純物拡散層５６、５７は不純物拡散層５
２と不純物拡散層５５とに電気的なオーミックコンタク
トをとるために設置されている。不純物拡散層５６、５
７の不純物濃度は１×１０21ｃｍ-3程度である。
て、Ｐ型の高い不純物濃度を持つ不純物拡散層５６、５
７を設ける。不純物拡散層５６、５７は不純物拡散層５
２と不純物拡散層５５とに電気的なオーミックコンタク
トをとるために設置されている。不純物拡散層５６、５
７の不純物濃度は１×１０21ｃｍ-3程度である。
【００５５】アルミニウム電極６４は層間膜６３を介し
て第３拡散層５６、５７に接続している。この半導体抵
抗装置は不純物拡散層５２と不純物拡散層５５とからな
る２つの抵抗を並列に接続したものと見なせる。ここ
で、不純物拡散層５２の抵抗値とばらつきをＲ1、ΔＲ1
とし、不純物拡散層５５の抵抗値とばらつきをＲ2、Δ
Ｒ2とする。これら２つの合成抵抗の抵抗値とばらつき
をＲ0、ΔＲ0とする。Ｒ0は式（１）のように表せる。
よって、各要素のばらつき（ΔＲ1、ΔＲ2）の全体のば
らつき（ΔＲ0）への伝播は式（２）で表せられる。
て第３拡散層５６、５７に接続している。この半導体抵
抗装置は不純物拡散層５２と不純物拡散層５５とからな
る２つの抵抗を並列に接続したものと見なせる。ここ
で、不純物拡散層５２の抵抗値とばらつきをＲ1、ΔＲ1
とし、不純物拡散層５５の抵抗値とばらつきをＲ2、Δ
Ｒ2とする。これら２つの合成抵抗の抵抗値とばらつき
をＲ0、ΔＲ0とする。Ｒ0は式（１）のように表せる。
よって、各要素のばらつき（ΔＲ1、ΔＲ2）の全体のば
らつき（ΔＲ0）への伝播は式（２）で表せられる。
【００５６】 Ｒ0 ＝Ｒ1・Ｒ2／（Ｒ1＋Ｒ2） ……………… （１） ΔＲ0 2＝（∂Ｒ0／∂Ｒ1）2×ΔＲ1 2＋（∂Ｒ0／∂Ｒ2）2×ΔＲ2 2 ＝｛Ｒ2／（Ｒ1＋Ｒ2）｝4×ΔＲ1 2 ＋｛Ｒ1／（Ｒ1＋Ｒ2）｝4×ΔＲ2 2 ……………… （２） ここでＲ1＞Ｒ2と設定することで、ΔＲ0は主にΔＲ2で
支配されるようになり、さらにΔＲ1＞ΔＲ2と設定する
ことで、不純物拡散層５２あるいは不純物拡散層５５を
単独に設置したときのばらつきより小さくできる。
支配されるようになり、さらにΔＲ1＞ΔＲ2と設定する
ことで、不純物拡散層５２あるいは不純物拡散層５５を
単独に設置したときのばらつきより小さくできる。
【００５７】つまり、不純物拡散層５２の抵抗値がばら
ついても、不純物拡散層５５の不純物濃度を不純物拡散
層５２より濃くし、不純物拡散層５５の抵抗値のばらつ
きをできるだけ抑制することで、全体としてばらつきの
小さい半導体抵抗装置を実現することができる。
ついても、不純物拡散層５５の不純物濃度を不純物拡散
層５２より濃くし、不純物拡散層５５の抵抗値のばらつ
きをできるだけ抑制することで、全体としてばらつきの
小さい半導体抵抗装置を実現することができる。
【００５８】図９は本発明の実施例における半導体抵抗
装置の製造方法を示す工程順断面図である。図９に沿っ
て製造方法について説明する。
装置の製造方法を示す工程順断面図である。図９に沿っ
て製造方法について説明する。
【００５９】半導体基板６１はＮ型シリコン（比抵抗１
０Ωｃｍ）である。半導体基板６１を９００℃で熱酸化
して約２０ｎｍの保護酸化膜６２を形成する。レジスト
６３を塗布し、リソグラフィ技術でパターニングする。
レジスト６３をマスクにして、１.０×１０13ｃｍ-2程
度のボロンを注入する。ここでイオン注入の加速電圧は
２０〜５０ｋｅＶで用いる。加速電圧が２０ｋｅＶ以下
ではイオンが基板６１に十分打ち込まれず、５０ｋｅＶ
以上では基板６１表面の不純物濃度が不安定になる。レ
ジスト６３を剥離後、１０５０〜１２００℃程度の酸化
およびウェルドライブインを施してボロンを熱拡散し、
不純物拡散層６４を形成する（図９（ａ））。不純物拡
散層６４の不純物濃度は５×１０16ｃｍ-3程度、その拡
散深さは３μｍ程度である。ここで不純物拡散層６４は
トランジスタなどを形成するＰ型ウェルと同時に、すな
わち不純物拡散層６４を形成するためのマスクキング工
程やイオン注入工程を行なう必要がなくなるので、工程
の簡略化が図れ、低コスト化することができる。
０Ωｃｍ）である。半導体基板６１を９００℃で熱酸化
して約２０ｎｍの保護酸化膜６２を形成する。レジスト
６３を塗布し、リソグラフィ技術でパターニングする。
レジスト６３をマスクにして、１.０×１０13ｃｍ-2程
度のボロンを注入する。ここでイオン注入の加速電圧は
２０〜５０ｋｅＶで用いる。加速電圧が２０ｋｅＶ以下
ではイオンが基板６１に十分打ち込まれず、５０ｋｅＶ
以上では基板６１表面の不純物濃度が不安定になる。レ
ジスト６３を剥離後、１０５０〜１２００℃程度の酸化
およびウェルドライブインを施してボロンを熱拡散し、
不純物拡散層６４を形成する（図９（ａ））。不純物拡
散層６４の不純物濃度は５×１０16ｃｍ-3程度、その拡
散深さは３μｍ程度である。ここで不純物拡散層６４は
トランジスタなどを形成するＰ型ウェルと同時に、すな
わち不純物拡散層６４を形成するためのマスクキング工
程やイオン注入工程を行なう必要がなくなるので、工程
の簡略化が図れ、低コスト化することができる。
【００６０】保護酸化膜６２をエッチングにより取り除
き、新たに下敷酸化膜６５を形成し、ＣＶＤ法によって
シリコン窒化膜６６を形成する。次いでレジスト６７を
塗布し、リソグラフィ技術でフィールド領域をパターニ
ングする。レジスト６７をマスクにしてシリコン窒化膜
６６をパターニングする。Ｐチャネルトランジスタの素
子分離用チャネルストップとして０.５×１０12〜１.０
×１０12ｃｍ-2程度のリンを注入する。半導体抵抗装置
の耐圧を−６０Ｖ以上にするためにはリンのドーズ量は
この範囲が適切である。
き、新たに下敷酸化膜６５を形成し、ＣＶＤ法によって
シリコン窒化膜６６を形成する。次いでレジスト６７を
塗布し、リソグラフィ技術でフィールド領域をパターニ
ングする。レジスト６７をマスクにしてシリコン窒化膜
６６をパターニングする。Ｐチャネルトランジスタの素
子分離用チャネルストップとして０.５×１０12〜１.０
×１０12ｃｍ-2程度のリンを注入する。半導体抵抗装置
の耐圧を−６０Ｖ以上にするためにはリンのドーズ量は
この範囲が適切である。
【００６１】一方、Ｎチャネルトランジスタの素子分離
用チャネルストップのボロン注入は不純物拡散層６４に
入らないようにする。従来例のように半導体抵抗装置を
チャネルストップの不純物拡散層で形成するのではな
く、本発明では半導体抵抗装置を不純物拡散層６４と不
純物拡散層６９で形成する。レジスト６７を剥離後、熱
酸化により素子分離用の約５００ｎｍのフィールド酸化
膜６８を形成する（図９（ｂ））。
用チャネルストップのボロン注入は不純物拡散層６４に
入らないようにする。従来例のように半導体抵抗装置を
チャネルストップの不純物拡散層で形成するのではな
く、本発明では半導体抵抗装置を不純物拡散層６４と不
純物拡散層６９で形成する。レジスト６７を剥離後、熱
酸化により素子分離用の約５００ｎｍのフィールド酸化
膜６８を形成する（図９（ｂ））。
【００６２】次にシリコン窒化膜６６、下敷酸化膜６５
をエッチングにより取り除く。その後２.０×１０12ｃ
ｍ-2程度のボロンを図１に示した活性領域５４にフィー
ルド酸化膜６８をマスクにして注入し、不純物拡散層６
９を形成する（図９（ｃ））。
をエッチングにより取り除く。その後２.０×１０12ｃ
ｍ-2程度のボロンを図１に示した活性領域５４にフィー
ルド酸化膜６８をマスクにして注入し、不純物拡散層６
９を形成する（図９（ｃ））。
【００６３】ここで不純物拡散層６９の不純物濃度は
１.０×１０17ｃｍ-3程度、その拡散深さは０.３μｍ程
度である。不純物拡散層６９の形成後には９００℃を越
える高温の熱処理はない。このため熱処理による偏析や
拡散などがなくなり、不純物拡散層６９の抵抗値のばら
つきを小さく抑えることができる。
１.０×１０17ｃｍ-3程度、その拡散深さは０.３μｍ程
度である。不純物拡散層６９の形成後には９００℃を越
える高温の熱処理はない。このため熱処理による偏析や
拡散などがなくなり、不純物拡散層６９の抵抗値のばら
つきを小さく抑えることができる。
【００６４】また不純物拡散層６９をリソグラフィ工程
によって形成したマスクで形成するのではなく、フィー
ルド酸化膜６８をマスクにして自己整合で形成できるた
め、通常のＣＭＯＳプロセスに１回のイオン注入工程を
追加するだけでよい。
によって形成したマスクで形成するのではなく、フィー
ルド酸化膜６８をマスクにして自己整合で形成できるた
め、通常のＣＭＯＳプロセスに１回のイオン注入工程を
追加するだけでよい。
【００６５】このあとレジストを塗布しリソグラフィ技
術によってＰ型ドレイン拡散層をパターニングする。レ
ジストをマスクにして１.０×１０15ｃｍ-2程度のＢＦ2
を注入し、不純物拡散層７０、７１を形成する。その上
に層間絶縁膜７２を形成し、不純物拡散層７０、７１上
にアルミニウム電極７３を形成する（図９（ｄ））。
術によってＰ型ドレイン拡散層をパターニングする。レ
ジストをマスクにして１.０×１０15ｃｍ-2程度のＢＦ2
を注入し、不純物拡散層７０、７１を形成する。その上
に層間絶縁膜７２を形成し、不純物拡散層７０、７１上
にアルミニウム電極７３を形成する（図９（ｄ））。
【００６６】発明者の実験によれば、以上の製造方法に
おいて、不純物拡散層６４の幅を１２μｍ、活性領域の
幅を３μｍ、不純物拡散層７０、７１との間の距離が５
０μｍのとき、抵抗値は４０±３ｋΩ、耐圧は−８０Ｖ
と高耐圧で、抵抗値のばらつきの小さい半導体抵抗装置
が得られた。抵抗値のばらつきは不純物拡散層６９がな
く不純物拡散層６４のみで形成したときと比べて半分以
下になった。この結果を図１０に示す。横軸は不純物拡
散層６４の不純物濃度、縦軸は抵抗値のばらつきを示
す。また、図中の○印は不純物拡散層６９が存在しない
場合、△印は不純物拡散層６９が存在する場合である。
これより抵抗値のばらつきは不純物拡散層６４の不純物
濃度に依存し、不純物濃度の増加に伴ってばらつきが小
さくなる傾向にある。また、不純物拡散層６９が存在す
る場合と、存在しない場合とでは、存在していないほう
が抵抗値のばらつきが大きいことが分かる。すなわち、
不純物拡散層６９を形成することで抵抗値のばらつきを
抑えることができる。
おいて、不純物拡散層６４の幅を１２μｍ、活性領域の
幅を３μｍ、不純物拡散層７０、７１との間の距離が５
０μｍのとき、抵抗値は４０±３ｋΩ、耐圧は−８０Ｖ
と高耐圧で、抵抗値のばらつきの小さい半導体抵抗装置
が得られた。抵抗値のばらつきは不純物拡散層６９がな
く不純物拡散層６４のみで形成したときと比べて半分以
下になった。この結果を図１０に示す。横軸は不純物拡
散層６４の不純物濃度、縦軸は抵抗値のばらつきを示
す。また、図中の○印は不純物拡散層６９が存在しない
場合、△印は不純物拡散層６９が存在する場合である。
これより抵抗値のばらつきは不純物拡散層６４の不純物
濃度に依存し、不純物濃度の増加に伴ってばらつきが小
さくなる傾向にある。また、不純物拡散層６９が存在す
る場合と、存在しない場合とでは、存在していないほう
が抵抗値のばらつきが大きいことが分かる。すなわち、
不純物拡散層６９を形成することで抵抗値のばらつきを
抑えることができる。
【００６７】次に図１１に沿ってこの半導体抵抗装置を
用いる入出力回路について説明する。Ｐチャネルトラン
ジスタ１００のソースはＶCC電源（＋５Ｖ）に接続され
ている。ドレインは出力端子１０２と半導体抵抗装置１
０１とに接続されている。半導体抵抗装置１０１のもう
一端はＶPP電源（−３０Ｖ）に接続されている。出力端
子１０２は蛍光表示管に接続されている。蛍光表示管は
等価的に容量１０４と見なせる。
用いる入出力回路について説明する。Ｐチャネルトラン
ジスタ１００のソースはＶCC電源（＋５Ｖ）に接続され
ている。ドレインは出力端子１０２と半導体抵抗装置１
０１とに接続されている。半導体抵抗装置１０１のもう
一端はＶPP電源（−３０Ｖ）に接続されている。出力端
子１０２は蛍光表示管に接続されている。蛍光表示管は
等価的に容量１０４と見なせる。
【００６８】Ｐチャネルトランジスタ１００が導通状態
のとき、出力端子１０２の電位はＶ CC近くまで上昇す
る。非導通のときにはＶPPまで降下する。通常の動作で
は出力端子１０２の電位は＋５〜−３０Ｖの範囲にある
が、端子間の容量性のスパイクノイズにより出力端子１
０２の電位はＶPPの２倍、つまり−６０Ｖまで降下す
る。このため半導体抵抗装置の耐圧を−６０Ｖ以上にし
ておくことが必要である。
のとき、出力端子１０２の電位はＶ CC近くまで上昇す
る。非導通のときにはＶPPまで降下する。通常の動作で
は出力端子１０２の電位は＋５〜−３０Ｖの範囲にある
が、端子間の容量性のスパイクノイズにより出力端子１
０２の電位はＶPPの２倍、つまり−６０Ｖまで降下す
る。このため半導体抵抗装置の耐圧を−６０Ｖ以上にし
ておくことが必要である。
【００６９】また、Ｐチャネルトランジスタ１００が導
通しているときに、ＶCCからＶPPへ流れる貫通電流をな
るべく小さくするためには、半導体抵抗装置１０１の抵
抗値を大きくしているのがよい。一方、Ｐチャネルトラ
ンジスタ１００が非導通のとき、容量１０４に蓄積され
た電荷を早く放電する必要があるので、半導体抵抗装置
１０１の抵抗値は小さい方がよい。以上の理由から半導
体抵抗装置１０１の耐圧は−６０Ｖ以上、抵抗値は２０
〜１５０ｋΩ程度にしておくことがよい。
通しているときに、ＶCCからＶPPへ流れる貫通電流をな
るべく小さくするためには、半導体抵抗装置１０１の抵
抗値を大きくしているのがよい。一方、Ｐチャネルトラ
ンジスタ１００が非導通のとき、容量１０４に蓄積され
た電荷を早く放電する必要があるので、半導体抵抗装置
１０１の抵抗値は小さい方がよい。以上の理由から半導
体抵抗装置１０１の耐圧は−６０Ｖ以上、抵抗値は２０
〜１５０ｋΩ程度にしておくことがよい。
【００７０】図８における半導体抵抗装置は図１１の半
導体抵抗装置１０１に相当する。すなわち高電圧を出力
するインバータ回路の高耐圧、高精度の半導体抵抗装置
として使用される。
導体抵抗装置１０１に相当する。すなわち高電圧を出力
するインバータ回路の高耐圧、高精度の半導体抵抗装置
として使用される。
【００７１】なお、抵抗値の安定化のため不純物拡散層
６４上に少なくともフィールド酸化膜６８を介してポリ
シリコンゲートあるいはアルミニウムゲートを設置して
もよい。また、本実施例では半導体基板６１上に半導体
抵抗装置を形成したが、ウェル上に形成してもよい。ま
た、本実施例では半導体抵抗装置はＰ型拡散層で形成し
たが、Ｎ型拡散層で形成してもよく、このとき半導体基
板６１あるいはウェルはＰ型となり、電源の極性は逆に
なる。
６４上に少なくともフィールド酸化膜６８を介してポリ
シリコンゲートあるいはアルミニウムゲートを設置して
もよい。また、本実施例では半導体基板６１上に半導体
抵抗装置を形成したが、ウェル上に形成してもよい。ま
た、本実施例では半導体抵抗装置はＰ型拡散層で形成し
たが、Ｎ型拡散層で形成してもよく、このとき半導体基
板６１あるいはウェルはＰ型となり、電源の極性は逆に
なる。
【００７２】
【発明の効果】本発明によれば、曲率の違いに合わせて
不純物拡散層の幅を変えることで、耐圧ならびに電流駆
動能力を十分に大きくできる優れた高耐圧半導体装置を
実現でき、高耐圧半導体装置の高耐圧化、高集積化に大
きく寄与するものである。
不純物拡散層の幅を変えることで、耐圧ならびに電流駆
動能力を十分に大きくできる優れた高耐圧半導体装置を
実現でき、高耐圧半導体装置の高耐圧化、高集積化に大
きく寄与するものである。
【００７３】また、抵抗値の製造ばらつきの小さい優れ
た半導体抵抗装置を実現できるものである。さらに、不
純物拡散層とウェルとを同時に形成することにより、Ｃ
ＭＯＳプロセスの延長線上での形成が可能となり、抵抗
値の製造ばらつきの小さい優れた半導体抵抗装置の製造
方法を実現できるものである。
た半導体抵抗装置を実現できるものである。さらに、不
純物拡散層とウェルとを同時に形成することにより、Ｃ
ＭＯＳプロセスの延長線上での形成が可能となり、抵抗
値の製造ばらつきの小さい優れた半導体抵抗装置の製造
方法を実現できるものである。
【図１】本発明の一実施例における半導体装置の平面図
【図２】本発明の一実施例における半導体装置の断面図
【図３】本発明の一実施例における半導体装置の不純物
拡散層の拡大図
拡散層の拡大図
【図４】本発明の半導体装置の耐圧と不純物濃度の関係
を示す図
を示す図
【図５】本発明の半導体装置の絶縁膜の膜厚としきい値
電圧のシフト量の関係を示す図
電圧のシフト量の関係を示す図
【図６】本発明の半導体装置の不純物拡散層の不純物濃
度と耐圧の関係を示す図
度と耐圧の関係を示す図
【図７】本発明の別の一実施例における半導体装置の平
面図
面図
【図８】本発明の別の一実施例における半導体装置の平
面図
面図
【図９】本発明の別の一実施例における半導体装置の断
面図
面図
【図１０】本発明の半導体装置の不純物拡散層の不純物
濃度と抵抗値のばらつきとの関係を示す図
濃度と抵抗値のばらつきとの関係を示す図
【図１１】本発明の半導体装置を用いた入出力回路を示
す図
す図
【図１２】従来の高耐圧半導体装置の平面図
【図１３】従来の高耐圧半導体装置の断面図
【図１４】従来の高耐圧半導体装置の断面図
【図１５】従来の高耐圧半導体装置の断面図
３０ 半導体基板 ３２ 不純物拡散層 ３３ 不純物拡散層 ３３ａ 不純物拡散層３３のうちで曲率の小さい部分 ３３ｂ 不純物拡散層３３のうちで曲率の大きい部分 ３４ ゲート電極 ３５ 不純物拡散層 ４１ 絶縁膜
Claims (7)
- 【請求項１】一導電型半導体基板上に絶縁膜を介して配
置されたゲート電極と、前記半導体基板の表面かつ前記
ゲート電極の内側に配置された、前記半導体基板と逆導
電型の第１の不純物拡散層と、前記半導体基板の表面か
つ前記第１の不純物拡散層の内側に配置された、前記半
導体基板と逆導電型の第２の不純物拡散層と、前記第１
の不純物拡散層と前記第２の不純物拡散層との境界線の
曲率の小さい部分の前記第１の拡散層の幅より曲率の大
きい部分の前記第１の拡散層の幅の方が広いことを特徴
とする半導体装置。 - 【請求項２】前記第２の不純物拡散層は、その両端が丸
みを持った形状であることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】前記第２の不純物拡散層の両端以外の領域
の曲率がほぼゼロであることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】前記第２の不純物拡散層の両端の丸みを持
つ領域に接した前記第１の不純物拡散層の幅が、前記第
２の不純物拡散層の両端以外の領域に接した前記第１の
不純物拡散層の幅より広いことを特徴とする請求項１記
載の半導体装置。 - 【請求項５】前記第２の不純物拡散層の不純物濃度が前
記第１の不純物拡散層の不純物濃度より高いことを特徴
とする請求項１記載の半導体装置。 - 【請求項６】一導電型半導体基板に周囲をフィールド酸
化膜によって囲まれた領域に形成された逆導電型の第１
の不純物拡散層と、前記第１の不純物拡散層を覆うよう
に前記第１の不純物拡散層より不純物濃度の低い逆導電
型の第２の不純物拡散層が形成されており、前記第１の
不純物拡散層表面に形成された複数の逆導電型の第３の
不純物拡散層と、前記第３の不純物拡散層に接続された
電極とを備えたことを特徴とする半導体装置。 - 【請求項７】一導電型半導体基板またはウェルの表面に
逆導電型の第１の不純物拡散層を形成する工程と、前記
第１の不純物拡散層の周囲を囲むように前記半導体基板
上にフィールド酸化膜を形成する工程と、前記第１の不
純物拡散層に入らないようにイオン注入を行い、チャネ
ルストップを形成する工程と、前記第１拡散層内表面に
前記フィールド酸化膜をマスクにして前記第１の不純物
拡散層の不純物濃度より高い不純物濃度を持つ逆導電型
の第２の不純物拡散層を形成する工程と、前記第２の不
純物拡散層に複数の逆導電型の第３の不純物拡散層を形
成する工程と、前記第３の不純物拡散層に接続する電極
を形成する工程とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121254A JPH0645601A (ja) | 1992-05-25 | 1993-05-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-132195 | 1992-05-25 | ||
| JP13219592 | 1992-05-25 | ||
| JP5121254A JPH0645601A (ja) | 1992-05-25 | 1993-05-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645601A true JPH0645601A (ja) | 1994-02-18 |
Family
ID=26458672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5121254A Pending JPH0645601A (ja) | 1992-05-25 | 1993-05-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645601A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982019A (en) * | 1996-04-19 | 1999-11-09 | Matsushita Electronics Corporation | Semiconductor device with a diffused resistor |
| JP2004063955A (ja) * | 2002-07-31 | 2004-02-26 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004342897A (ja) * | 2003-05-16 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
| JP2012212842A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-05-24 JP JP5121254A patent/JPH0645601A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982019A (en) * | 1996-04-19 | 1999-11-09 | Matsushita Electronics Corporation | Semiconductor device with a diffused resistor |
| JP2004063955A (ja) * | 2002-07-31 | 2004-02-26 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004342897A (ja) * | 2003-05-16 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
| JP2012212842A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313508B1 (en) | Semiconductor device of high-voltage CMOS structure and method of fabricating same | |
| US9153666B1 (en) | LDMOS with corrugated drift region | |
| US6392275B1 (en) | Semiconductor device with DMOS, BJT and CMOS structures | |
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| JP2007281515A (ja) | 比較的少ない数のマスキング工程で製造され、末端領域に厚い酸化層を有するトレンチ型ｄｍｏｓトランジスタとその製造方法 | |
| US20230411513A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US5714396A (en) | Method of making a high voltage planar edge termination structure | |
| JPH0336311B2 (ja) | ||
| US20060246652A1 (en) | Method of forming a semiconductor device and structure therefor | |
| US7838927B2 (en) | Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device | |
| JP2713205B2 (ja) | 半導体装置 | |
| US7473983B2 (en) | Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns | |
| US4707720A (en) | Semiconductor memory device | |
| TW201801289A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JP2006526287A (ja) | 半導体装置のための終端構造及びこの構造の製造方法 | |
| US5965921A (en) | High voltage inverter circuit | |
| US6690085B2 (en) | High-voltage semiconductor device used as switching element or the like | |
| JPH0645601A (ja) | 半導体装置およびその製造方法 | |
| US7224023B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP2004200359A (ja) | 半導体装置及びその製造方法 | |
| US10062778B2 (en) | Semiconductor device | |
| JPS6254961A (ja) | Ｄｍｏｓトランジスタのスレツシユホ−ルド電圧をシフトさせる方法 | |
| US5831317A (en) | Semiconductor device and manufacture thereof | |
| US6878998B1 (en) | Semiconductor device with region that changes depth across the direction of current flow | |
| JPH0493083A (ja) | 半導体装置およびその製造方法 |