JP2004063955A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004063955A JP2004063955A JP2002222690A JP2002222690A JP2004063955A JP 2004063955 A JP2004063955 A JP 2004063955A JP 2002222690 A JP2002222690 A JP 2002222690A JP 2002222690 A JP2002222690 A JP 2002222690A JP 2004063955 A JP2004063955 A JP 2004063955A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- type
- resistance
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】抵抗素子を組み込んだ半導体装置に関して、高電源電圧を印加した場合の、アバランシェ・ブレークダウン耐圧の向上を図る。
【解決手段】ｐ型抵抗層１３の周りにｐ−層２２を設け、かつフィールドプレート２５Ａ，２５Ｂを設けることにより、ｐ型抵抗層１３の端部Ｂの電界を緩和することができる。その結果、アバランシェ・ブレークダウン耐圧の向上が可能となる。従って、高電源電圧下においても使用可能な抵抗素子を実現することができる。
【選択図】図１
【解決手段】ｐ型抵抗層１３の周りにｐ−層２２を設け、かつフィールドプレート２５Ａ，２５Ｂを設けることにより、ｐ型抵抗層１３の端部Ｂの電界を緩和することができる。その結果、アバランシェ・ブレークダウン耐圧の向上が可能となる。従って、高電源電圧下においても使用可能な抵抗素子を実現することができる。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体基板上に抵抗素子を具備する半導体装置に関する。
【０００２】
【従来の技術】
従来、バイポーラリニア回路、ＭＯＳリニア回路等の半導体集積回路においては、例えば図２の負帰還型増幅回路のように、抵抗素子Ｒ１，Ｒ２が、半導体集積回路内に組み込まれている。
【０００３】
以下、このような抵抗素子を組み込んだ半導体装置の構造について説明する。図３は、この種の半導体装置を示す断面図である。この半導体装置は、ｐ−型半導体基板５０上にｎ−型エピタキシャル層５１（例えば、比抵抗０．５〜１０Ω・ｃｍ、厚さ２．０〜１０．０μｍ）が形成され、このｐ−型半導体基板５０とｎ−型エピタキシャル層５１の界面に、ｎ＋型埋め込み層５２が設けられている。また、ｎ＋型埋め込み層５２の上部には、抵抗素子としての機能を持つｐ型抵抗層５３（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１３〜１０１５／ｃｍ２）が設けられている。ｐ型抵抗層５３の表面の端部には第１のｐ＋層５４（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１５〜１０１６／ｃｍ２）が設けられ、さらに第１のｐ＋層５４の上部には、電圧Ｖ１を印加するための第１の電極５５が接続されている。
【０００４】
同様に、ｐ型抵抗層５３の表面のもう一方の端部には第２のｐ＋層５６が設けられ、さらに第２のｐ＋層５６の上部には、電圧Ｖ２を印加するための第２の電極５７が接続されている。また、ｎ−型エピタキシャル層の表面におけるｐ型抵抗層５３の近傍には、ｎ＋層５８（例えば、リン（Ｐ）をイオンエネルギー４０〜１６０ｋｅＶ、導入量１．０×１０１５〜１０１６／ｃｍ２）が設けられ、さらにｎ＋層５８上部には電源電圧Ｖｃｃ＋を印加するための第３の電極５９が接続され、ｎ−型エピタキシャル層の電位を電源電圧Ｖｃｃ＋に設定するように構成されている。
【０００５】
また、上述したｐ型抵抗層５３を含む半導体装置の領域の周囲には、上部ｐ＋分離層６０および下部ｐ＋分離層６１が重畳されて形成されている。これにより当該抵抗素子はｐｎ接合により、隣接する素子から電気的に分離されている。
【０００６】
従って上述した構造においては、抵抗素子の機能を持つｐ型抵抗層５３が半導体基板５０上に形成される。即ち、抵抗素子を組み込んだ半導体装置が実現される。
【０００７】
【発明が解決しようとする課題】
しかしながら、本発明者が検討したところ、上述した半導体装置には次のような欠点があった。
【０００８】
電源電圧Ｖｃｃ＋を印加した場合、ｐ型抵抗層５３の表面の端部Ａにおいて等電位線の間隔が狭まり、当該端部Ａにおける電界強度が増大する。特に、電源回路用のＩＣでは電源電圧Ｖｃｃ＋として数１０Ｖという高電圧が要求されるが、そのような場合には、当該端部Ａにおける電界強度が著しく増大し、当該端部Ａにおいてアバランシェ・ブレークダウンが引き起こされ、第２のｐ＋層５６とｎ＋層５８の間に大きな逆電流が流れ出す。
【０００９】
即ち、高電源電圧を印加した場合、第２のｐ＋層５６とｎ＋層５８の間が降伏することにより、ｐ型抵抗層５３は抵抗素子としての機能を果たさなくなるという問題があった。
【００１０】
そこで、本発明の目的は、係る抵抗素子を組み込んだ半導体装置 において、高い電源電圧Ｖｃｃ＋を印加した場合の、アバランシェ・ブレークダウン耐圧の向上を図ることである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、上述した課題を解決するためになされたものであり、その特徴とするところは、ｐ型抵抗層１３より深く拡散された低濃度のｐ−層２２及びフィールドプレート２５Ａ，２５Ｂを設けた点である。これにより、
ａ）．低濃度で深いｐ−層２２の形成により、ｐ型抵抗層１３の曲率で決まっている耐圧を上げる。
ｂ）．低濃度で深いｐ−層２２の形成により、ｐ側に広がる空乏層を増やすことで、ｎ−型エピタキシャル層１１側に広がる空乏層を押さえる。
ｃ）．フィールドプレートを形成することで、Ｎ−表面に空乏層を大きく広げ、表面で決まる耐圧を引き上げる。
【００１２】
【発明の実施の形態】
次に本発明の半導体装置の実施形態に係る半導体装置を、図１を参照しながら説明する。
【００１３】
本発明の実施形態において、ｐ−型半導体基板１０上に、抵抗素子としての機能を持つｐ型抵抗層１３が組み込まれた構造については、従来例と同様である。即ち、ｐ−型半導体基板１０上にｎ−型エピタキシャル層１１が形成され、ｐ−型半導体基板１０とｎ−型エピタキシャル層１１の界面に、ｎ＋型埋め込み層１２が設けられている。
【００１４】
また、ｎ＋型埋め込み層１２の上部には、抵抗素子としての機能を持つｐ型抵抗層１３が設けられている。ｐ型抵抗層１３の表面の端部には第１のｐ＋層１４が設けられ、さらに第１のｐ＋層１４の上部には、電圧Ｖ１を印加するための第１の電極１５が接続されている。同様に、ｐ型抵抗層１３の表面のもう一方の端部には第２のｐ＋層１６が設けられ、さらに第２のｐ＋層１６の上部には、電圧Ｖ２を印加するための第２の電極１７が接続されている。また、ｎ−型エピタキシャル層の表面におけるｐ型抵抗層１３の近傍には、ｎ＋層１８が設けられ、さらにｎ＋層１８上部には電源電圧Ｖｃｃ＋を印加するための第３の電極１９が接続されている。
【００１５】
また、上述したｐ型抵抗層１３を含む半導体装置の領域の周囲には、上部ｐ＋分離層２０および下部ｐ＋分離層２１が重畳されて形成されている。これにより、当該抵抗素子はｐｎ接合により隣接する不図示の素子から電気的に分離されている。
【００１６】
本発明の実施形態では、従来例に係る半導体装置に対し、次に示す改良を施した。第１に、ｐ型抵抗層１３より深い領域に、ｐ型抵抗層１３（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１３〜１０１５／ｃｍ２）より低濃度のｐ−層２２（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１２〜１０１４／ｃｍ２）を拡散した。ｐ型抵抗層１３の全部分は、このｐ−層２２の中に包含される。第２に、ｐ型抵抗層１３の端部上に、フィールドプレート２５Ａ，２５Ｂを形成した。
【００１７】
このフィールドプレート２５Ａ，２５Ｂは、ｐ型抵抗層１３の端部を覆う、薄い酸化膜２４Ａ，２４Ｂ上に配置され、ｐ型抵抗層１３の端部に重畳されると共に、薄い酸化膜２４Ａ，２４Ｂに隣接して形成されたフィールド酸化膜２３Ａ，２３Ｂ上に延在している。そして、フィールド酸化膜２３Ａ，２３Ｂ上のフィールドプレート２５Ａ，２５Ｂには、プレート電極２６Ａ，２６Ｂが設けられ、それぞれグランド接地されている。
【００１８】
フィールドプレート２５Ａ，２５Ｂは、平面的に見れば、ｐ型抵抗層１３の端部上を囲むように、環状に形成され、一体化されていていてもよい。また、同様に、フィールド酸化膜２３Ａ，２３Ｂ、プレート電極２６Ａ，２６Ｂは、ｐ型抵抗層１３の周囲に環状に形成され、一体化されていていてもよい。
【００１９】
上述した構造の半導体装置によれば、
ａ）．低濃度で深いｐ−層２２の形成により、ｐ型抵抗層１３の曲率で決まっている耐圧を上げることができる。
ｂ）．低濃度で深いｐ−層２２の形成により、ｐ側に広がる空乏層を増やすことで、ｎ−型エピタキシャル層１１側に広がる空乏層を押さえることができる。
ｃ）．フィールドプレートを形成することで、Ｎ−表面に空乏層を大きく広げ、表面で決まる耐圧を引き上げることができる。
【００２０】
したがって、ｐ型抵抗層１３の端部Ｂにおける電界強度が緩和され、アバランシェ・ブレークダウン耐圧の向上が実現されるものである。従って、高電源電圧下においても使用可能な抵抗素子を、半導体装置内で実現することができる。
【００２１】
【発明の効果】
本発明の半導体装置によれば、ｐ型抵抗層１３より深く拡散されたｐ−層２２を設け、かつフィールドプレート２５Ａ，２５Ｂを設けたことにより、ｐ型抵抗層１３の端部Ｂの電界が緩和され、アバランシェ・ブレークダウン耐圧の向上が可能となる。これにより、高電源電圧下においても使用可能な抵抗素子を具備した半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】従来例に係る負帰還型増幅器の半導体装置を示す回路図である。
【図３】従来例に係る負帰還増幅回路の半導体装置の一部を示す断面図である。
【符号の説明】
１０ ｐ−型半導体基板
１１ ｎ−型エピタキシャル層
１２ ｎ＋型埋め込み層
１３ ｐ型抵抗層
１４ 第１のｐ＋層
１５ 第１の電極
１６ 第２のｐ＋層
１７ 第２の電極
１８ ｎ＋層
１９ 第３の電極
２０ 上部ｐ＋分離層
２１ 下部ｐ＋分離層
２２ ｐ−層
２３Ａ，２３Ｂ フィールド酸化膜
２４Ａ，２４Ｂ 薄い酸化膜
２５Ａ，２５Ｂ フィールドプレート
２６Ａ，２６Ｂ プレート電極
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体基板上に抵抗素子を具備する半導体装置に関する。
【０００２】
【従来の技術】
従来、バイポーラリニア回路、ＭＯＳリニア回路等の半導体集積回路においては、例えば図２の負帰還型増幅回路のように、抵抗素子Ｒ１，Ｒ２が、半導体集積回路内に組み込まれている。
【０００３】
以下、このような抵抗素子を組み込んだ半導体装置の構造について説明する。図３は、この種の半導体装置を示す断面図である。この半導体装置は、ｐ−型半導体基板５０上にｎ−型エピタキシャル層５１（例えば、比抵抗０．５〜１０Ω・ｃｍ、厚さ２．０〜１０．０μｍ）が形成され、このｐ−型半導体基板５０とｎ−型エピタキシャル層５１の界面に、ｎ＋型埋め込み層５２が設けられている。また、ｎ＋型埋め込み層５２の上部には、抵抗素子としての機能を持つｐ型抵抗層５３（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１３〜１０１５／ｃｍ２）が設けられている。ｐ型抵抗層５３の表面の端部には第１のｐ＋層５４（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１５〜１０１６／ｃｍ２）が設けられ、さらに第１のｐ＋層５４の上部には、電圧Ｖ１を印加するための第１の電極５５が接続されている。
【０００４】
同様に、ｐ型抵抗層５３の表面のもう一方の端部には第２のｐ＋層５６が設けられ、さらに第２のｐ＋層５６の上部には、電圧Ｖ２を印加するための第２の電極５７が接続されている。また、ｎ−型エピタキシャル層の表面におけるｐ型抵抗層５３の近傍には、ｎ＋層５８（例えば、リン（Ｐ）をイオンエネルギー４０〜１６０ｋｅＶ、導入量１．０×１０１５〜１０１６／ｃｍ２）が設けられ、さらにｎ＋層５８上部には電源電圧Ｖｃｃ＋を印加するための第３の電極５９が接続され、ｎ−型エピタキシャル層の電位を電源電圧Ｖｃｃ＋に設定するように構成されている。
【０００５】
また、上述したｐ型抵抗層５３を含む半導体装置の領域の周囲には、上部ｐ＋分離層６０および下部ｐ＋分離層６１が重畳されて形成されている。これにより当該抵抗素子はｐｎ接合により、隣接する素子から電気的に分離されている。
【０００６】
従って上述した構造においては、抵抗素子の機能を持つｐ型抵抗層５３が半導体基板５０上に形成される。即ち、抵抗素子を組み込んだ半導体装置が実現される。
【０００７】
【発明が解決しようとする課題】
しかしながら、本発明者が検討したところ、上述した半導体装置には次のような欠点があった。
【０００８】
電源電圧Ｖｃｃ＋を印加した場合、ｐ型抵抗層５３の表面の端部Ａにおいて等電位線の間隔が狭まり、当該端部Ａにおける電界強度が増大する。特に、電源回路用のＩＣでは電源電圧Ｖｃｃ＋として数１０Ｖという高電圧が要求されるが、そのような場合には、当該端部Ａにおける電界強度が著しく増大し、当該端部Ａにおいてアバランシェ・ブレークダウンが引き起こされ、第２のｐ＋層５６とｎ＋層５８の間に大きな逆電流が流れ出す。
【０００９】
即ち、高電源電圧を印加した場合、第２のｐ＋層５６とｎ＋層５８の間が降伏することにより、ｐ型抵抗層５３は抵抗素子としての機能を果たさなくなるという問題があった。
【００１０】
そこで、本発明の目的は、係る抵抗素子を組み込んだ半導体装置 において、高い電源電圧Ｖｃｃ＋を印加した場合の、アバランシェ・ブレークダウン耐圧の向上を図ることである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、上述した課題を解決するためになされたものであり、その特徴とするところは、ｐ型抵抗層１３より深く拡散された低濃度のｐ−層２２及びフィールドプレート２５Ａ，２５Ｂを設けた点である。これにより、
ａ）．低濃度で深いｐ−層２２の形成により、ｐ型抵抗層１３の曲率で決まっている耐圧を上げる。
ｂ）．低濃度で深いｐ−層２２の形成により、ｐ側に広がる空乏層を増やすことで、ｎ−型エピタキシャル層１１側に広がる空乏層を押さえる。
ｃ）．フィールドプレートを形成することで、Ｎ−表面に空乏層を大きく広げ、表面で決まる耐圧を引き上げる。
【００１２】
【発明の実施の形態】
次に本発明の半導体装置の実施形態に係る半導体装置を、図１を参照しながら説明する。
【００１３】
本発明の実施形態において、ｐ−型半導体基板１０上に、抵抗素子としての機能を持つｐ型抵抗層１３が組み込まれた構造については、従来例と同様である。即ち、ｐ−型半導体基板１０上にｎ−型エピタキシャル層１１が形成され、ｐ−型半導体基板１０とｎ−型エピタキシャル層１１の界面に、ｎ＋型埋め込み層１２が設けられている。
【００１４】
また、ｎ＋型埋め込み層１２の上部には、抵抗素子としての機能を持つｐ型抵抗層１３が設けられている。ｐ型抵抗層１３の表面の端部には第１のｐ＋層１４が設けられ、さらに第１のｐ＋層１４の上部には、電圧Ｖ１を印加するための第１の電極１５が接続されている。同様に、ｐ型抵抗層１３の表面のもう一方の端部には第２のｐ＋層１６が設けられ、さらに第２のｐ＋層１６の上部には、電圧Ｖ２を印加するための第２の電極１７が接続されている。また、ｎ−型エピタキシャル層の表面におけるｐ型抵抗層１３の近傍には、ｎ＋層１８が設けられ、さらにｎ＋層１８上部には電源電圧Ｖｃｃ＋を印加するための第３の電極１９が接続されている。
【００１５】
また、上述したｐ型抵抗層１３を含む半導体装置の領域の周囲には、上部ｐ＋分離層２０および下部ｐ＋分離層２１が重畳されて形成されている。これにより、当該抵抗素子はｐｎ接合により隣接する不図示の素子から電気的に分離されている。
【００１６】
本発明の実施形態では、従来例に係る半導体装置に対し、次に示す改良を施した。第１に、ｐ型抵抗層１３より深い領域に、ｐ型抵抗層１３（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１３〜１０１５／ｃｍ２）より低濃度のｐ−層２２（例えば、ホウ素（Ｂ）をイオンエネルギー３０〜１００ｋｅＶ、導入量１．０×１０１２〜１０１４／ｃｍ２）を拡散した。ｐ型抵抗層１３の全部分は、このｐ−層２２の中に包含される。第２に、ｐ型抵抗層１３の端部上に、フィールドプレート２５Ａ，２５Ｂを形成した。
【００１７】
このフィールドプレート２５Ａ，２５Ｂは、ｐ型抵抗層１３の端部を覆う、薄い酸化膜２４Ａ，２４Ｂ上に配置され、ｐ型抵抗層１３の端部に重畳されると共に、薄い酸化膜２４Ａ，２４Ｂに隣接して形成されたフィールド酸化膜２３Ａ，２３Ｂ上に延在している。そして、フィールド酸化膜２３Ａ，２３Ｂ上のフィールドプレート２５Ａ，２５Ｂには、プレート電極２６Ａ，２６Ｂが設けられ、それぞれグランド接地されている。
【００１８】
フィールドプレート２５Ａ，２５Ｂは、平面的に見れば、ｐ型抵抗層１３の端部上を囲むように、環状に形成され、一体化されていていてもよい。また、同様に、フィールド酸化膜２３Ａ，２３Ｂ、プレート電極２６Ａ，２６Ｂは、ｐ型抵抗層１３の周囲に環状に形成され、一体化されていていてもよい。
【００１９】
上述した構造の半導体装置によれば、
ａ）．低濃度で深いｐ−層２２の形成により、ｐ型抵抗層１３の曲率で決まっている耐圧を上げることができる。
ｂ）．低濃度で深いｐ−層２２の形成により、ｐ側に広がる空乏層を増やすことで、ｎ−型エピタキシャル層１１側に広がる空乏層を押さえることができる。
ｃ）．フィールドプレートを形成することで、Ｎ−表面に空乏層を大きく広げ、表面で決まる耐圧を引き上げることができる。
【００２０】
したがって、ｐ型抵抗層１３の端部Ｂにおける電界強度が緩和され、アバランシェ・ブレークダウン耐圧の向上が実現されるものである。従って、高電源電圧下においても使用可能な抵抗素子を、半導体装置内で実現することができる。
【００２１】
【発明の効果】
本発明の半導体装置によれば、ｐ型抵抗層１３より深く拡散されたｐ−層２２を設け、かつフィールドプレート２５Ａ，２５Ｂを設けたことにより、ｐ型抵抗層１３の端部Ｂの電界が緩和され、アバランシェ・ブレークダウン耐圧の向上が可能となる。これにより、高電源電圧下においても使用可能な抵抗素子を具備した半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】従来例に係る負帰還型増幅器の半導体装置を示す回路図である。
【図３】従来例に係る負帰還増幅回路の半導体装置の一部を示す断面図である。
【符号の説明】
１０ ｐ−型半導体基板
１１ ｎ−型エピタキシャル層
１２ ｎ＋型埋め込み層
１３ ｐ型抵抗層
１４ 第１のｐ＋層
１５ 第１の電極
１６ 第２のｐ＋層
１７ 第２の電極
１８ ｎ＋層
１９ 第３の電極
２０ 上部ｐ＋分離層
２１ 下部ｐ＋分離層
２２ ｐ−層
２３Ａ，２３Ｂ フィールド酸化膜
２４Ａ，２４Ｂ 薄い酸化膜
２５Ａ，２５Ｂ フィールドプレート
２６Ａ，２６Ｂ プレート電極
Claims (3)
- 第１導電型の半導体基板上に形成された第２導電型のエピタキシャル層と、このエピタキシャル層の表面に形成された第１導電型の抵抗層と、この抵抗層より低濃度で深く拡散されて成る第１導電型層と、前記抵抗層の表面の端部上に配置されたフィールドプレートと、を具備することを特徴とする半導体装置。
- 前記フィールドプレートは、前記抵抗層の表面の端部上に薄い酸化膜を介して重畳され、この薄い酸化膜に隣接して形成されたフィールド酸化膜上に延在することを特徴とする請求項１記載の半導体装置。
- 前記フィールド酸化膜上に延在する前記フィールドプレートにコンタクトされ、所定電位に固定されたプレート電極を有することを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222690A JP4248203B2 (ja) | 2002-07-31 | 2002-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222690A JP4248203B2 (ja) | 2002-07-31 | 2002-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063955A true JP2004063955A (ja) | 2004-02-26 |
| JP4248203B2 JP4248203B2 (ja) | 2009-04-02 |
Family
ID=31942648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002222690A Expired - Fee Related JP4248203B2 (ja) | 2002-07-31 | 2002-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4248203B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852576B1 (ko) | 2006-04-24 | 2008-08-18 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591153A (en) * | 1978-12-28 | 1980-07-10 | Ibm | Semiconductor resistor structure |
| JPH0645601A (ja) * | 1992-05-25 | 1994-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH06204408A (ja) * | 1993-01-07 | 1994-07-22 | Fuji Electric Co Ltd | 半導体装置用拡散抵抗 |
| JPH0964286A (ja) * | 1995-08-21 | 1997-03-07 | Yamaha Corp | 半導体装置 |
| JPH09289284A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electron Corp | 半導体装置 |
-
2002
- 2002-07-31 JP JP2002222690A patent/JP4248203B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591153A (en) * | 1978-12-28 | 1980-07-10 | Ibm | Semiconductor resistor structure |
| JPH0645601A (ja) * | 1992-05-25 | 1994-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH06204408A (ja) * | 1993-01-07 | 1994-07-22 | Fuji Electric Co Ltd | 半導体装置用拡散抵抗 |
| JPH0964286A (ja) * | 1995-08-21 | 1997-03-07 | Yamaha Corp | 半導体装置 |
| JPH09289284A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electron Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852576B1 (ko) | 2006-04-24 | 2008-08-18 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4248203B2 (ja) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| CN104221152B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP6644690B2 (ja) | 表面電荷に対して低減された感度を有する構造及び方法 | |
| JP5725083B2 (ja) | 半導体装置 | |
| US8994065B2 (en) | High-voltage vertical power component | |
| JP4017258B2 (ja) | 半導体装置 | |
| JP6606007B2 (ja) | スイッチング素子 | |
| JP2012186353A (ja) | 複合半導体装置 | |
| US7598587B2 (en) | Semiconductor device | |
| JP5601863B2 (ja) | 電力半導体装置 | |
| JP2001044431A (ja) | 半導体装置 | |
| US9018633B2 (en) | Semiconductor device | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2002026315A (ja) | 半導体装置 | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| CN107546256B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JPWO2006022287A1 (ja) | サージ保護用半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| JP4248203B2 (ja) | 半導体装置 | |
| JP2019186252A (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| US10600898B2 (en) | Vertical bidirectional insulated gate turn-off device | |
| JP2002026314A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080917 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |