TWI828260B - 閂鎖測試結構 - Google Patents

閂鎖測試結構 Download PDF

Info

Publication number
TWI828260B
TWI828260B TW111129624A TW111129624A TWI828260B TW I828260 B TWI828260 B TW I828260B TW 111129624 A TW111129624 A TW 111129624A TW 111129624 A TW111129624 A TW 111129624A TW I828260 B TWI828260 B TW I828260B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
well region
doping
well
Prior art date
Application number
TW111129624A
Other languages
English (en)
Other versions
TW202308170A (zh
Inventor
許杞安
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202308170A publication Critical patent/TW202308170A/zh
Application granted granted Critical
Publication of TWI828260B publication Critical patent/TWI828260B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7313—Avalanche transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種閂鎖測試結構，包括：第一導電類型的襯底；第一導電類型的第一井區，位於第一導電類型的襯底內；第一導電類型的第一摻雜區，位於第一導電類型的第一井區內；第二導電類型的第一摻雜區，位於第一導電類型的第一井區內；於第一導電類型的襯底內間隔排布的第一導電類型的第二摻雜區、第二導電類型的第二摻雜區、第一導電類型的第三摻雜區及第二導電類型的第三摻雜區，第一導電類型的第二摻雜區、第二導電類型的第二摻雜區、第一導電類型的第三摻雜區及第二導電類型的第三摻雜區均位於第二導電類型的第一摻雜區遠離第一導電類型的第一摻雜區的一側。上述閂鎖測試結構可在一定外界條件下觸發閂鎖，以提取電學參數，改善半導體結構設計。

Description

閂鎖測試結構
本發明涉及半導體積體電路製造領域，特別是涉及一種閂鎖測試結構。
閂鎖效應(Latch-up Effect)是一種由脈衝電流或電壓波動使互補性場效應電晶體(Complementary Metal Oxide Semiconductor，CMOS)的寄生PNP和NPN雙極型電晶體（Bi-polar Junction transistor, BJT）相互影響形成正反饋導致雪崩電流放大效應的一種自毀性現象。閂鎖效應在電源端Vdd和接地端Vss之間建立低阻通道，使高電流在寄生電路之間流通，從而導致電路停止正常工作甚至自毀。
隨著積體電路製造製程的發展，晶片封裝密度和集成度越來越高，產生latch up的可能性就會越來越大。因此，對半導體器件中的閂鎖效應進行評估是測試半導體產品可靠性的一個重要方面。然而，由於在半導體器件中可能存在著各種閂鎖路徑，難以有效而全面地對半導體結構中閂鎖效應進行評估。
基於此，有必要針對半導體器件中閂鎖路徑種類多、難以有效評估閂鎖效應的問題，提供一種閂鎖測試結構。
本申請提供一種閂鎖測試結構，所述閂鎖測試結構包括：第一導電類型的襯底；第一導電類型的第一井區，位於所述第一導電類型的襯底內；第一導電類型的第一摻雜區，位於所述第一導電類型的第一井區內；第二導電類型的第一摻雜區，位於所述第一導電類型的第一井區內，且與所述第一導電類型的第一摻雜區具有間距；於所述第一導電類型的襯底內間隔排布的第一導電類型的第二摻雜區、第二導電類型的第二摻雜區、第一導電類型的第三摻雜區及第二導電類型的第三摻雜區，所述第一導電類型的第二摻雜區、所述第二導電類型的第二摻雜區、所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一摻雜區遠離所述第一導電類型的第一摻雜區的一側，且均與所述第一導電類型的第一井區具有間距。
在其中一個實施例中，閂鎖測試結構還包括：第一導電類型的第二井區，位於所述第一導電類型的襯底內，且與所述第一導電類型的第一井區具有間距；所述第一導電類型的第二摻雜區及所述第二導電類型的第二摻雜區均位於所述第一導電類型的第二井區內，且所述第一導電類型的第二摻雜區位於所述第二導電類型的第二摻雜區與所述第一導電類型的第一井區之間；第二導電類型的井區，位於所述第一導電類型的襯底內，且位於所述第一導電類型的第二井區遠離所述第一導電類型的第一井區的一側，並與所述第一導電類型的第二井區相鄰接；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第二導電類型的第二摻雜區之間。
在其中一個實施例中，閂鎖測試結構還包括淺溝槽隔離結構，所述淺溝槽隔離結構位於所述第一導電類型的第一摻雜區與所述第二導電類型的第一摻雜區之間、所述第一導電類型的第二摻雜區與所述第二導電類型的第二摻雜區之間及所述第一導電類型的第三摻雜區與所述第二導電類型的第三摻雜區之間。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的第一井區，位於所述第一導電類型的襯底內；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第一導電類型的第一井區之間；所述第一導電類型的第二摻雜區位於所述第二導電類型的第一井區與所述第一導電類型的第一井區之間，且與所述第二導電類型的第一井區及所述第一導電類型的第一井區均具有間距；第二導電類型的第二井區，位於所述第一導電類型的襯底內，且位於所述第二導電類型的第一井區與所述第一導電類型的第二摻雜區之間，並與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距；所述第二導電類型的第二摻雜區位於所述第二導電類型的第二井區內。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的第一井區，位於所述第一導電類型的襯底內；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第一導電類型的第一井區之間；所述第一導電類型的第二摻雜區位於所述第二導電類型的第一井區與所述第一導電類型的第一井區之間，且與所述第二導電類型的第一井區及所述第一導電類型的第一井區均具有間距；第二導電類型的深井區，位於所述第一導電類型的襯底內，位於所述第二導電類型的第一井區與所述第一導電類型的第二摻雜區之間，並與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距；所述第二導電類型的第二摻雜區位於所述第二導電類型的深井區內；第二導電類型的第二井區，位於所述第二導電類型的深井區外圍，且與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距。
在其中一個實施例中，所述第二導電類型的第二井區部分位於所述第二導電類型的深井區內。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的深井區，位於所述第一導電類型的襯底內，且與所述第一導電類型的第一井區具有間距；所述第二導電類型的第二摻雜區及所述第一導電類型的第二摻雜區均位於所述第二導電類型的深井區內，且所述第二導電類型的第二摻雜區位於所述第一導電類型的第二摻雜區與所述第一導電類型的第一井區之間；第一導電類型的第二井區，位於所述第二導電類型的深井區內，且位於所述第一導電類型的第二摻雜區遠離所述第二導電類型的第二摻雜區的一側，且與所述第一導電類型的第二摻雜區具有間距；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第一導電類型的第二井區內，且所述第二導電類型的第三摻雜區位於所述第一導電類型的第三摻雜區與所述第一導電類型第二摻雜區之間；第二導電類型的井區，位於所述第二導電類型的深井區外圍，且與所述第一導電類型的第一井區具有間距。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的深井區，位於所述第一導電類型的襯底內；第一導電類型的第二井區，位於所述第二導電類型的深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內；第二導電類型的井區，位於所述第二導電類型的深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間；所述第二導電類型的第三摻雜區位於所述第二導電類型的深井區遠離所述第一導電類型的第一井區的一側，且與所述第二導電類型的井區具有間距；所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區遠離所述第二導電類型的深井區的一側。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的深井區，位於所述第一導電類型的襯底內；第一導電類型的第二井區，位於所述第二導電類型的深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內；第二導電類型的第一井區，位於所述第二導電類型的深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的第一井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間；第二導電類型的第二井區，位於所述第二導電類型的深井區遠離所述第一導電類型的第一井區的一側，且與所述第二導電類型的第一井區具有間距；所述第二導電類型的第三摻雜區位於所述第二導電類型的第二井區內；所述第一導電類型的第三摻雜區位於所述第二導電類型的第二井區遠離所述第二導電類型的深井區的一側，且與所述第二導電類型的第二井區具有間距。
在其中一個實施例中，閂鎖測試結構還包括：第二導電類型的第一深井區，位於所述第一導電類型的襯底內；第一導電類型的第二井區，位於所述第二導電類型的第一深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內；第二導電類型的第一井區，位於所述第二導電類型的第一深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的第一井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間；第二導電類型的第二深井區，位於所述第一導電類型的襯底內，且位於所述第二導電類型的第一深井區遠離所述第一導電類型的第一井區的一側，並與所述第二導電類型的第一井區具有間距；所述第二導電類型的點摻雜區位於所述第二導電類型的第二深井區內；第二導電類型的第二井區，位於所述第二導電類型的第二深井區外圍，且與所述第二導電類型的第一井區具有間距；所述第一導電類型的第三摻雜位於所述第二導電類型的第二深井區遠離所述第二導電類型的第一深井區的一側，且與所述第二導電類型的第二井區具有間距。
在其中一個實施例中，所述第二導電類型的第一井區部分位於所述第二導電類型的第一深井區內，所述第二導電類型的第二井區部分位於所述第二導電類型的第二深井區內。
在其中一個實施例中，閂鎖測試結構還包括淺溝槽隔離結構，所述淺溝槽隔離結構位於所述第一導電類型的第一摻雜區與所述第二導電類型的第一摻雜區之間，以及所述第一導電類型的第二摻雜區、所述第二導電類型的第二摻雜區、所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區之間。
在其中一個實施例中，所述第一導電類型包括P型，所述第二導電類型包括N型。
在其中一個實施例中，所述第一導電類型的第一井區為輕摻雜區，所述第一導電類型的第一摻雜區、所述第二導電類型的第一摻雜區、所述第一導電類型的第二摻雜區、所述第二導電類型的第二摻雜區、所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均為重摻雜區。
上述閂鎖測試結構在第一導電類型的襯底內設計不同結構類型的井區和摻雜區，以模擬積體電路中可能存在的閂鎖結構，這些閂鎖測試結構可在一定外界條件下觸發閂鎖。通過測試積體電路中各種可能存在的閂鎖結構的相關電學參數，提取各種結構對應的規則參數來進行並改善積體電路的設計，更好的保證產品的可靠性。
為了便於理解本發明，下面將參照相關附圖對本發明進行更全面的描述。附圖中給出了本發明的較佳的實施例。但是，本發明可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使對本發明的公開內容的理解更加透徹全面。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明所屬技術領域具有通常知識者通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本發明。本文所使用的術語「及／或」包括一個或多個相關的所列項目的任意的和所有的組合。
在描述位置關係時，除非另有規定，否則當一元件例如層、膜或基板被指為在另一膜層「上」時，其能直接在其他膜層上或亦可存在中間膜層。進一步說，當層被指為在另一層「下」時，其可直接在下方，亦可存在一或多個中間層。亦可以理解的是，當層被指為在兩層「之間」時，其可為兩層之間的唯一層，或亦可存在一或多個中間層。
在使用本文中描述的「包括」、「具有」、和「包含」的情況下，除非使用了明確的限定用語，例如「僅」、「由……組成」等，否則還可以添加另一部件。除非相反地提及，否則單數形式的術語可以包括複數形式，並不能理解為其數量為一個。
在對半導體器件進行閂鎖效應測試時，存在兩種測試模式，一種是正電流模式（Positive current mode，PI mode），另外一種是負電流模式（negative current mode，NI mode）。本申請側重於負電流模式下閂鎖測試結構的設計。
如圖1和圖2所示，本申請的一個實施例提供了一種閂鎖測試結構，包括：第一導電類型的襯底1；第一導電類型的第一井區15，位於第一導電類型的襯底1內；第一導電類型的第一摻雜區2，位於第一導電類型的第一井區15內；第二導電類型的第一摻雜區3，位於第一導電類型的第一井區15內，且與第一導電類型的第一摻雜區2具有間距；於第一導電類型的襯底1內間隔排布的第一導電類型的第二摻雜區4、第二導電類型的第二摻雜區5、第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7，第一導電類型的第二摻雜區4、第二導電類型的第二摻雜區5、第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7均位於第二導電類型的第一摻雜區3遠離第一導電類型的第一摻雜區2一側，且均與第一導電類型的第一井區15具有間距。
具體地，本實施例中的第一導電類型可以為P型，第二導電類型可以為N型。在其他實施例中，第一導電類型也可以為N型，第二導電類型可以為P型。
其中，第二導電類型的第一摻雜區3和第一導電類型的第一摻雜區2均位於第一導電類型的第一井區15，第二導電類型的第一摻雜區3和第一導電類型的第一摻雜區2之間設置有淺溝槽隔離結構11，如圖2所示。作為示例，第一導電類型的第一井區15為輕摻雜區，第二導電類型的第一摻雜區3和第一導電類型的第一摻雜區2為重摻雜區。其中，第一導電類型的第一井區15的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。淺溝槽隔離結構11的深度小於0.3μm。
進一步地，請繼續參考圖2,第一導電類型的第二摻雜區4和第二導電類型的第二摻雜區5之間設置有淺溝槽隔離結構11，第一導電類型的第三摻雜區6和第二導電類型的第三摻雜區7之間設置有淺溝槽隔離結構11。作為示例，第一導電類型的第二摻雜區4、第二導電類型的第二摻雜區5、第一導電類型的第三摻雜區6和第二導電類型的第三摻雜區7均為重摻雜區，淺溝槽隔離結構11的深度均小於0.3μm。此外，各摻雜區的上表面均設置有電極。其中，第二導電類型的第一摻雜區3的上表面設置有第一電極9，第一導電類型的第一摻雜區2的上表面設置有第二電極10。
在一個實施例中，如圖3和圖4所示，閂鎖測試結構還包括：第一導電類型的第二井區81，位於第一導電類型的襯底1內，且與第一導電類型的第一井區15具有間距；第一導電類型的第二摻雜區4及第二導電類型的第二摻雜區5均位於第一導電類型的第二井區81內，且第一導電類型的第二摻雜區4位於第二導電類型的第二摻雜區5與第一導電類型的第一井區15之間；第二導電類型的井區161，位於第一導電類型的襯底1內，且位於第一導電類型的第二井區81遠離第一導電類型的第一井區15的一側，並與第一導電類型的第二井區81相鄰接；第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7均位於第二導電類型的井區161內，且第一導電類型的第三摻雜區6位於第二導電類型的第三摻雜區7與第二導電類型的第二摻雜區5之間。
作為示例，第一導電類型的第二井區81和第二導電類型的井區161均為輕摻雜區，第一導電類型的第二井區81和第二導電類型的井區161的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT。部分寄生BJT的等效電路圖可參見圖4。其中，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的井區161共同構成第一BJTQ1；第二導電類型的第二摻雜區5、第一導電類型的第二井區81和第二導電類型的井區161共同構成第二BJTQ2；第一導電類型的第三摻雜區6、第二導電類型的井區161和第一導電類型的襯底1共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第一導電類型的第二井區81的等效電阻，第三電阻R3為第二導電類型的井區161的等效電阻。
上述閂鎖測試結構中形成有寄生的NPN和/或PNP型BJT，在外界電壓滿足一定條件下，將會引發閂鎖，產生閂鎖效應。在負電流模式下（NI mode）下利用上述閂鎖測試結構進行閂鎖特性測試時，可將第一電極9與公共接地端VSS相連接，通過第二電極10從閂鎖測試結構向外輸出不同大小的電流，例如，電流大小可以為1微安、10微安、100微安或1毫安，然後利用傳輸線脈衝發生器（Transmission Line Pulse，TLP）對上述閂鎖測試結構進行測試，以獲得當前結構閂鎖特性的對應電學參數。其中，閂鎖特性的對應電學參數是指利用TLP測試得到上述閂鎖測試結構的IV回滯特性曲線，根據該回滯特性曲線即可得到上述閂鎖測試結構的觸發電壓、維持電壓、觸發電流和維持電流，觸發電壓越大，越不容易引起閂鎖效應，維持電壓越大，越不容易維持閂鎖效應，假如正常工作電壓是1.1V，如果觸發電壓為1.2V，那麼引起閂鎖效應的風險就非常大，如果觸發電壓為2V，那麼引起閂鎖效應的風險則比較小。同樣的，維持電壓具有相同的原理。需要注意的是，維持電壓一般小於觸發電壓。
此外，還可以通過調整d（如圖4所示，d為第二導電類型的第一摻雜區3與第二導電類型的井區161之間的距離）的大小，來測試閂鎖測試結構對應的電學參數，據此可以避免具有該閂鎖測試結構的積體電路產生閂鎖效應。具體地，當d變小時，閂鎖測試結構所收到的外界噪聲會變大，維持電壓減小，使得閂鎖更加易於發生。作為示例，當閂鎖測試結構在輸出電流為100微安時，d小於50nm時會發生latch-up,那麼積體電路設計時，具有該閂鎖測試結構的積體電路中d的設計規則（DR）必須大於50nm,以避免產生閂鎖。
上述閂鎖測試結構在第一導電類型的襯底1內設計井區和不同摻雜類型的摻雜區，可在一定外界條件下觸發閂鎖，通過測試積體電路中各種可能存在的閂鎖結構的相關電學參數，提取各種結構對應的規則參數來進行並改善積體電路的設計，更好的保證產品的可靠性。在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖5和圖6所示，閂鎖測試結構還包括：第二導電類型的第一井區162，位於第一導電類型的襯底1內；第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7均位於第二導電類型的第一井區162內，且第一導電類型的第三摻雜區6位於第二導電類型的第三摻雜區7與第一導電類型的第一井區15之間；第一導電類型的第二摻雜區4位於第二導電類型的第一井區162與第一導電類型的第一井區15之間，且與第二導電類型的第一井區162及第一導電類型的第一井區15均具有間距；第二導電類型的第二井區171，位於第一導電類型的襯底1內，且位於第二導電類型的第一井區162與第一導電類型的第二摻雜區4之間，並與第二導電類型的第一井區162及第一導電類型的第二摻雜區4均具有間距；第二導電類型的第二摻雜區5位於第二導電類型的第二井區171內。
進一步地，請參考圖6，第一導電類型的第一井區15、第二導電類型的第一井區162和第二導電類型的第二井區171均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的第一井區162和第二導電類型的第二井區171的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的第二摻雜區5和第一導電類型的第三摻雜區6之間設置有淺溝槽隔離結構11。淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的第二井區171之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路圖可參見圖6。其中，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的第二井區171共同構成第一BJTQ1；第二導電類型的第二井區171、第一導電類型的襯底1和第二導電類型的第一井區162共同構成第二BJTQ2；第一導電類型的第三摻雜區6、第二導電類型的第一井區162和第一導電類型的襯底1共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第一導電類型的襯底1的等效電阻，第三電阻R3為第二導電類型的第一井區162的等效電阻。
在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖7和圖8所示，閂鎖測試結構還包括：第二導電類型的第一井區163，位於第一導電類型的襯底1內；第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7均位於第二導電類型的第一井區163內，且第一導電類型的第三摻雜區6位於第二導電類型的第三摻雜區7與第一導電類型的第一井區15之間；第一導電類型的第二摻雜區4位於第二導電類型的第一井區163與第一導電類型的第一井區15之間，且與第二導電類型的第一井區163及第一導電類型的第一井區15均具有間距；第二導電類型的深井區181，位於第一導電類型的襯底1內，位於第二導電類型的第一井區163與第一導電類型的第二摻雜區4之間，並與第二導電類型的第一井區163及第一導電類型的第二摻雜區4均具有間距；第二導電類型的第二摻雜區5位於第二導電類型的深井區181內；第二導電類型的第二井區172，位於第二導電類型的深井區181外圍，且與第二導電類型的第一井區163及第一導電類型的第二摻雜區4均具有間距。
進一步地，第一導電類型的第一井區15、第二導電類型的第一井區163、第二導電類型的第二井區172和第二導電類型的深井區181均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的第一井區163和第二導電類型的第二井區172的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的深井區181的深度可以是0.5μm~1μm，例如0.5μm、0.7μm或1μm。如圖8所示，第二導電類型的第二井區172部分位於第二導電類型的深井區181內。第二導電類型的第二摻雜區5和第一導電類型的第三摻雜區6之間設置有淺溝槽隔離結構11，淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的第二井區172之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路可參見圖8。例如，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的深井區181共同構成第一BJTQ1；第二導電類型的深井區181、第一導電類型的襯底1和第二導電類型的第二井區172共同構成第二BJTQ2；第一導電類型的第三摻雜區6、第二導電類型的第一井區163和第一導電類型的襯底1共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第一導電類型的襯底1的等效電阻，第三電阻R3為第二導電類型的第一井區163的等效電阻。
在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖9和圖10所示，閂鎖測試結構還包括：第二導電類型的深井區182，位於第一導電類型的襯底1內，且與第一導電類型的第一井區15具有間距；第二導電類型的第二摻雜區5及第一導電類型的第二摻雜區4均位於第二導電類型的深井區182內，且第二導電類型的第二摻雜區5位於第一導電類型的第二摻雜區4與第一導電類型的第一井區15之間；第一導電類型的第二井區82，位於第二導電類型的深井區182內，且位於第一導電類型的第二摻雜區4遠離第二導電類型的第二摻雜區5的一側，且與第一導電類型的第二摻雜區4具有間距；第一導電類型的第三摻雜區6及第二導電類型的第三摻雜區7均位於第一導電類型的第二井區82內，且第二導電類型的第三摻雜區7位於第一導電類型的第三摻雜區6與第一導電類型第二摻雜區之間；第二導電類型的井區164，位於第二導電類型的深井區182外圍，且與第一導電類型的第一井區15具有間距。
其中，第二導電類型的井區164部分位於第二導電類型的深井區182內。進一步地，第一導電類型的第一井區15、第二導電類型的井區164、第一導電類型的第二井區82和第二導電類型的深井區182均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的井區164和第一導電類型的第二井區82的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的深井區182的深度可以是0.5μm~1μm，例如0.5μm、0.7μm或1μm。第一導電類型的第二摻雜區4和第二導電類型的第三摻雜區7之間設置有淺溝槽隔離結構11，淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的井區164之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路圖可參見圖10。例如，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的深井區182共同構成第一BJTQ1；第一導電類型的第二摻雜區4、第二導電類型的深井區182和第一導電類型的襯底1共同構成第二BJTQ2；第二導電類型的深井區182、第一導電類型的第二井區82和第二導電類型的第三摻雜區7共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第二導電類型的深井區182的等效電阻，第三電阻R3為第一導電類型的第二井區82的等效電阻。
在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖11和圖12所示，閂鎖測試結構還包括：第二導電類型的深井區183，位於第一導電類型的襯底1內；第一導電類型的第二井區83，位於第二導電類型的深井區183內，第一導電類型的第二摻雜區4位於第一導電類型的第二井區83內；第二導電類型的井區165，位於第二導電類型的深井區183外圍；第二導電類型的第二摻雜區5位於第二導電類型的井區165內，且位於第一導電類型的第二井區83與第一導電類型的第一井區15之間；第二導電類型的第三摻雜區7位於第二導電類型的深井區183遠離第一導電類型的第一井區15的一側，且與第二導電類型的井區165具有間距；第一導電類型的第三摻雜區6位於第二導電類型的第三摻雜區7遠離第二導電類型的深井區183的一側。
其中，第二導電類型的井區165部分位於第二導電類型的深井區183內。進一步地，第一導電類型的第一井區15、第二導電類型的井區165、第二導電類型的深井區183和第一導電類型的第二井區83均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的井區165和第一導電類型的第二井區83的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的深井區183的深度可以是0.5μm~1μm，例如0.5μm、0.7μm或1μm。第一導電類型的第二摻雜區4和第二導電類型的第三摻雜區7之間設置有淺溝槽隔離結構11，淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的井區165之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路圖可參見圖12。例如，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的深井區183共同構成第一BJTQ1；第一導電類型的第二井區83、第二導電類型的深井區183和第一導電類型的襯底1共同構成第二BJTQ2；第二導電類型的深井區183、第一導電類型的襯底1和第二導電類型的第三摻雜區7共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第二導電類型的深井區183的等效電阻，第三電阻R3為第一導電類型的襯底1的等效電阻。
在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖13和圖14所示，閂鎖測試結構還包括：第二導電類型的深井區184，位於第一導電類型的襯底1內；第一導電類型的第二井區84，位於第二導電類型的深井區184內，第一導電類型的第二摻雜區4位於第一導電類型的第二井區84內；第二導電類型的第一井區166，位於第二導電類型的深井區184外圍；第二導電類型的第二摻雜區5位於第二導電類型的第一井區166內，且位於第一導電類型的第二井區84與第一導電類型的第一井區15之間；第二導電類型的第二井區173，位於第二導電類型的深井區184遠離第一導電類型的第一井區15的一側，且與第二導電類型的第一井區166具有間距；第二導電類型的第三摻雜區7位於第二導電類型的第二井區173內；第一導電類型的第三摻雜區6位於第二導電類型的第二井區173遠離第二導電類型的深井區184的一側，且與第二導電類型的第二井區173具有間距。
其中，第二導電類型的第一井區166部分位於第二導電類型的深井區184內。進一步地，第一導電類型的第一井區15、第二導電類型的第一井區166、第二導電類型的第二井區173、第一導電類型的第二井區84和第二導電類型的深井區184均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的第一井區166、第二導電類型的第二井區173和第一導電類型的第二井區84的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的深井區184的深度可以是0.5μm~1μm，例如0.5μm、0.7μm或1μm。第一導電類型的第二摻雜區4和第二導電類型的第三摻雜區7之間設置有淺溝槽隔離結構11，淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的第一井區166之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路圖可參見圖14。例如，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的深井區184共同構成第一BJTQ1；第一導電類型的第二井區84、第二導電類型的深井區184和第一導電類型的襯底1共同構成第二BJTQ2；第二導電類型的深井區184、第一導電類型的襯底1和第二導電類型的第三摻雜區7共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第二導電類型的深井區184的等效電阻，第三電阻R3為第一導電類型的第二井區84的等效電阻。
在一個實施例中，在圖1和圖2所示實施例的基礎上，如圖15和圖16所示，閂鎖測試結構還包括：第二導電類型的第一深井區19，位於第一導電類型的襯底1內；第一導電類型的第二井區85，位於第二導電類型的第一深井區19內，第一導電類型的第二摻雜區4位於第一導電類型的第二井區85內；第二導電類型的第一井區167，位於第二導電類型的第一深井區19外圍；第二導電類型的第二摻雜區5位於第二導電類型的第一井區167內，且位於第一導電類型的第二井區85與第一導電類型的第一井區15之間；第二導電類型的第二深井區20，位於第一導電類型的襯底1內，且位於第二導電類型的第一深井區19遠離第一導電類型的第一井區15的一側，並與第二導電類型的第一井區167具有間距；第二導電類型的第三摻雜區7位於第二導電類型的第二深井區20內；第二導電類型的第二井區174，位於第二導電類型的第二深井區20外圍，且與第二導電類型的第一井區167具有間距；第一導電類型的第三摻雜位於第二導電類型的第二深井區20遠離第二導電類型的第一深井區19的一側，且與第二導電類型的第二井區174具有間距。
其中，第二導電類型的第一井區167部分位於第二導電類型的第一深井區19內，第二導電類型的第二井區174部分位於第二導電類型的第二深井區20內。進一步地，第一導電類型的第一井區15、第二導電類型的第一井區167、第二導電類型的第二井區174、第一導電類型的第二井區85、第二導電類型的第一深井區19和第二導電類型的第二深井區20均為輕摻雜區。其中，第一導電類型的第一井區15、第二導電類型的第一井區167、第二導電類型的第二井區174和第一導電類型的第二井區85的深度可以是0.3μm~0.5μm，例如0.3μm、0.4μm或0.5μm。第二導電類型的第一深井區19和第二導電類型的第二深井區20的深度可以是0.5μm~1μm，例如0.5μm、0.7μm或1μm。第一導電類型的第二摻雜區4和第二導電類型的第三摻雜區7之間設置有淺溝槽隔離結構11，淺溝槽隔離結構11的深度小於0.3μm。其中，d為第二導電類型的第一摻雜區3與第二導電類型的第一井區167之間的距離。
當以第一導電類型為P型、以第二導電類型為N型時，上述閂鎖測試結構中形成有多個寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效電路圖可參見圖16。例如，第二導電類型的第一摻雜區3、第一導電類型的第一井區15和第二導電類型的第一深井區19共同構成第一BJTQ1；第一導電類型的第二井區85、第二導電類型的第一深井區19和第一導電類型的襯底1共同構成第二BJTQ2；第二導電類型的第一深井區19、第一導電類型的第二井區85和第二導電類型的第二深井區20共同構成第三BJTQ3。第一電阻R1為第一導電類型的第一井區15的等效電阻，第二電阻R2為第二導電類型的第一深井區19的等效電阻，第三電阻R3為第一導電類型的第二井區85的等效電阻。
上述各實施例中的閂鎖測試結構中形成有寄生的NPN和PNP型BJT，在外界電壓滿足一定條件下，將會引發閂鎖，產生閂鎖效應。在負電流模式下（NI mode）下利用上述閂鎖測試結構進行閂鎖特性測試時，可將第一電極9與公共接地端VSS相連接，通過第二電極10從閂鎖測試結構向外輸出不同大小的電流，例如，電流大小可以為1微安、10微安、100微安或1毫安，然後利用傳輸線脈衝發生器（Transmission Line Pulse，TLP）對上述閂鎖測試結構進行測試，以獲得當前結構閂鎖特性的對應電學參數。其中，閂鎖特性的對應電學參數是指利用TLP測試得到上述閂鎖測試結構的IV回滯特性曲線，根據該回滯特性曲線即可得到上述閂鎖測試結構的觸發電壓、維持電壓、觸發電流和維持電流，觸發電壓越大，越不容易引起閂鎖效應，維持電壓越大，越不容易維持閂鎖效應。例如，假設正常工作電壓是1.1V，如果觸發電壓為1.2V，那麼引起閂鎖效應的風險就非常大，如果觸發電壓為2V，那麼引起閂鎖效應的風險則比較小。同樣的，維持電壓具有相同的原理。需要注意的是，維持電壓一般小於觸發電壓。
此外，還可以通過調整d的大小，來測試閂鎖測試結構對應的電學參數，據此可以避免具有該閂鎖測試結構的積體電路產生閂鎖效應。具體地，當d變小時，閂鎖測試結構所收到的外界噪聲會變大，維持電壓減小，使得閂鎖更加易於發生。作為示例，當閂鎖測試結構在輸出電流為100微安時，d小於50nm時會發生latch-up,那麼積體電路設計時，具有該閂鎖測試結構的積體電路中d的設計規則（DR）必須大於50nm,以避免產生閂鎖。
上述閂鎖測試結構在第一導電類型的襯底內設計不同結構類型的井區和摻雜區，以模擬積體電路中可能存在的閂鎖結構，這些閂鎖測試結構可在一定外界條件下觸發閂鎖。通過測試積體電路中各種可能存在的閂鎖結構的相關電學參數，提取各種結構對應的規則參數來進行並改善積體電路的設計，以更好的保證產品的可靠性。
以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對發明專利範圍的限制。應當指出的是，對於本發明所屬技術領域具有通常知識者來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附請求項為準。
1:第一導電類型的襯底 2:第一導電類型的第一摻雜區 3:第二導電類型的第一摻雜區 4:第一導電類型的第二摻雜區 5:第二導電類型的第二摻雜區 6:第一導電類型的第三摻雜區 7:第二導電類型的第三摻雜區 81、82、83、84、85:第一導電類型的第二井區 9:第一電極 10:第二電極 11:淺溝槽隔離結構 15:第一導電類型的第一井區 161、164、165:第二導電類型的井區 162、163、166、167:第二導電類型的第一井區 171、172、173、174:第二導電類型的第二井區 181、182、183、184:第二導電類型的深井區 19:第二導電類型的第一深井區 20:第二導電類型的第二深井區 Q1:第一BJT Q2:第二BJT Q3:第三BJT R1:第一電阻 R2:第二電阻 R3:第三電阻
圖1為本申請一實施例中閂鎖測試結構的俯視圖。 圖2為圖1中的閂鎖測試結構的截面結構示意圖。 圖3為本申請另一實施例中閂鎖測試結構的俯視圖。 圖4為圖3中的閂鎖測試結構的截面結構示意圖。 圖5為本申請又一實施例中閂鎖測試結構的俯視圖。 圖6為圖5中的閂鎖測試結構的截面結構示意圖。 圖7為本申請又一實施例中閂鎖測試結構的俯視圖。 圖8為圖7中的閂鎖測試結構的截面結構示意圖。 圖9為本申請又一實施例中閂鎖測試結構的俯視圖。 圖10為圖9中的閂鎖測試結構的截面結構示意圖。 圖11為本申請又一實施例中閂鎖測試結構的俯視圖。 圖12為圖11中的閂鎖測試結構的截面結構示意圖。 圖13為本申請又一實施例中閂鎖測試結構的俯視圖。 圖14為圖13中的閂鎖測試結構的截面結構示意圖。 圖15為本申請又一實施例中閂鎖測試結構的俯視圖。 圖16為圖15中的閂鎖測試結構的截面結構示意圖。
1:第一導電類型的襯底
2:第一導電類型的第一摻雜區
3:第二導電類型的第一摻雜區
4:第一導電類型的第二摻雜區
5:第二導電類型的第二摻雜區
6:第一導電類型的第三摻雜區
7:第二導電類型的第三摻雜區
9:第一電極
10:第二電極
11:淺溝槽隔離結構
15:第一導電類型的第一井區

Claims (10)

  1. 一種閂鎖測試結構，包括： 第一導電類型的襯底； 第一導電類型的第一井區，位於所述第一導電類型的襯底內； 第一導電類型的第一摻雜區，位於所述第一導電類型的第一井區內； 第二導電類型的第一摻雜區，位於所述第一導電類型的第一井區內，且與所述第一導電類型的第一摻雜區具有間距； 於所述第一導電類型的襯底內間隔排布的第一導電類型的第二摻雜區、第二導電類型的第二摻雜區、第一導電類型的第三摻雜區及第二導電類型的第三摻雜區，所述第一導電類型的第二摻雜區、所述第二導電類型的第二摻雜區、所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一摻雜區遠離所述第一導電類型的第一摻雜區的一側，且均與所述第一導電類型的第一井區具有間距。
  2. 如請求項1所述的閂鎖測試結構，還包括： 第一導電類型的第二井區，位於所述第一導電類型的襯底內，且與所述第一導電類型的第一井區具有間距；所述第一導電類型的第二摻雜區及所述第二導電類型的第二摻雜區均位於所述第一導電類型的第二井區內，且所述第一導電類型的第二摻雜區位於所述第二導電類型的第二摻雜區與所述第一導電類型的第一井區之間； 第二導電類型的井區，位於所述第一導電類型的襯底內，且位於所述第一導電類型的第二井區遠離所述第一導電類型的第一井區的一側，並與所述第一導電類型的第二井區相鄰接；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第二導電類型的第二摻雜區之間。
  3. 如請求項2所述的閂鎖測試結構，還包括淺溝槽隔離結構，所述淺溝槽隔離結構位於所述第一導電類型的第一摻雜區與所述第二導電類型的第一摻雜區之間、所述第一導電類型的第二摻雜區與所述第二導電類型的第二摻雜區之間及所述第一導電類型的第三摻雜區與所述第二導電類型的第三摻雜區之間。
  4. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的第一井區，位於所述第一導電類型的襯底內；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第一導電類型的第一井區之間；所述第一導電類型的第二摻雜區位於所述第二導電類型的第一井區與所述第一導電類型的第一井區之間，且與所述第二導電類型的第一井區及所述第一導電類型的第一井區均具有間距； 第二導電類型的第二井區，位於所述第一導電類型的襯底內，且位於所述第二導電類型的第一井區與所述第一導電類型的第二摻雜區之間，並與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距；所述第二導電類型的第二摻雜區位於所述第二導電類型的第二井區內。
  5. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的第一井區，位於所述第一導電類型的襯底內；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第二導電類型的第一井區內，且所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區與所述第一導電類型的第一井區之間；所述第一導電類型的第二摻雜區位於所述第二導電類型的第一井區與所述第一導電類型的第一井區之間，且與所述第二導電類型的第一井區及所述第一導電類型的第一井區均具有間距； 第二導電類型的深井區，位於所述第一導電類型的襯底內，位於所述第二導電類型的第一井區與所述第一導電類型的第二摻雜區之間，並與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距；所述第二導電類型的第二摻雜區位於所述第二導電類型的深井區內； 第二導電類型的第二井區，位於所述第二導電類型的深井區外圍，且與所述第二導電類型的第一井區及所述第一導電類型的第二摻雜區均具有間距。
  6. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的深井區，位於所述第一導電類型的襯底內，且與所述第一導電類型的第一井區具有間距；所述第二導電類型的第二摻雜區及所述第一導電類型的第二摻雜區均位於所述第二導電類型的深井區內，且所述第二導電類型的第二摻雜區位於所述第一導電類型的第二摻雜區與所述第一導電類型的第一井區之間； 第一導電類型的第二井區，位於所述第二導電類型的深井區內，且位於所述第一導電類型的第二摻雜區遠離所述第二導電類型的第二摻雜區的一側，且與所述第一導電類型的第二摻雜區具有間距；所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區均位於所述第一導電類型的第二井區內，且所述第二導電類型的第三摻雜區位於所述第一導電類型的第三摻雜區與所述第一導電類型第二摻雜區之間； 第二導電類型的井區，位於所述第二導電類型的深井區外圍，且與所述第一導電類型的第一井區具有間距。
  7. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的深井區，位於所述第一導電類型的襯底內； 第一導電類型的第二井區，位於所述第二導電類型的深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內； 第二導電類型的井區，位於所述第二導電類型的深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間；所述第二導電類型的第三摻雜區位於所述第二導電類型的深井區遠離所述第一導電類型的第一井區的一側，且與所述第二導電類型的井區具有間距；所述第一導電類型的第三摻雜區位於所述第二導電類型的第三摻雜區遠離所述第二導電類型的深井區的一側。
  8. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的深井區，位於所述第一導電類型的襯底內； 第一導電類型的第二井區，位於所述第二導電類型的深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內； 第二導電類型的第一井區，位於所述第二導電類型的深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的第一井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間； 第二導電類型的第二井區，位於所述第二導電類型的深井區遠離所述第一導電類型的第一井區的一側，且與所述第二導電類型的第一井區具有間距；所述第二導電類型的第三摻雜區位於所述第二導電類型的第二井區內；所述第一導電類型的第三摻雜區位於所述第二導電類型的第二井區遠離所述第二導電類型的深井區的一側，且與所述第二導電類型的第二井區具有間距。
  9. 如請求項1所述的閂鎖測試結構，還包括： 第二導電類型的第一深井區，位於所述第一導電類型的襯底內； 第一導電類型的第二井區，位於所述第二導電類型的第一深井區內，所述第一導電類型的第二摻雜區位於所述第一導電類型的第二井區內； 第二導電類型的第一井區，位於所述第二導電類型的第一深井區外圍；所述第二導電類型的第二摻雜區位於所述第二導電類型的第一井區內，且位於所述第一導電類型的第二井區與所述第一導電類型的第一井區之間； 第二導電類型的第二深井區，位於所述第一導電類型的襯底內，且位於所述第二導電類型的第一深井區遠離所述第一導電類型的第一井區的一側，並與所述第二導電類型的第一井區具有間距；所述第二導電類型的點摻雜區位於所述第二導電類型的第二深井區內； 第二導電類型的第二井區，位於所述第二導電類型的第二深井區外圍，且與所述第二導電類型的第一井區具有間距；所述第一導電類型的第三摻雜位於所述第二導電類型的第二深井區遠離所述第二導電類型的第一深井區的一側，且與所述第二導電類型的第二井區具有間距。
  10. 如請求項4至9中任一項所述的閂鎖測試結構，還包括淺溝槽隔離結構，所述淺溝槽隔離結構位於所述第一導電類型的第一摻雜區與所述第二導電類型的第一摻雜區之間，以及所述第一導電類型的第二摻雜區、所述第二導電類型的第二摻雜區、所述第一導電類型的第三摻雜區及所述第二導電類型的第三摻雜區之間。
TW111129624A 2021-08-06 2022-08-05 閂鎖測試結構 TWI828260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110903890.7A CN115910998A (zh) 2021-08-06 2021-08-06 闩锁测试结构
CN202110903890.7 2021-08-06

Publications (2)

Publication Number Publication Date
TW202308170A TW202308170A (zh) 2023-02-16
TWI828260B true TWI828260B (zh) 2024-01-01

Family

ID=85153565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129624A TWI828260B (zh) 2021-08-06 2022-08-05 閂鎖測試結構

Country Status (3)

Country Link
US (1) US20230041116A1 (zh)
CN (1) CN115910998A (zh)
TW (1) TWI828260B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201618272A (zh) * 2014-11-13 2016-05-16 旺宏電子股份有限公司 靜電放電保護電路、結構及其製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566914B2 (en) * 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201618272A (zh) * 2014-11-13 2016-05-16 旺宏電子股份有限公司 靜電放電保護電路、結構及其製造方法

Also Published As

Publication number Publication date
CN115910998A (zh) 2023-04-04
US20230041116A1 (en) 2023-02-09
TW202308170A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
TWI806680B (zh) 閂鎖測試結構
KR100976410B1 (ko) 정전기 방전 장치
US7696580B2 (en) Diode and applications thereof
US7582949B2 (en) Semiconductor devices
TWI523197B (zh) 靜電放電保護裝置
US20060097322A1 (en) Electrostatic discharge (ESD) protection circuit
US10930641B2 (en) Series connected ESD protection circuit
TWI722487B (zh) 具有浮接基極之矽控整流器
TW201547025A (zh) 半導體裝置
TW200818447A (en) Semiconductor device and protection circuit
US9202760B2 (en) Semiconductor devices and structures
TWI591793B (zh) 靜電放電保護電路
TWI828260B (zh) 閂鎖測試結構
JP2016526800A (ja) トレンチの下にシンカー拡散を有するバイポーラトランジスタ
WO2022267465A1 (zh) Esd保护器件、保护电路及制备方法
TWI756092B (zh) 矽控整流器
TWI270193B (en) Diode strings and ESD protection circuits characterized with low leakage current
US8080832B1 (en) Semiconductor device for electrostatic discharge protection
TW200302564A (en) BiCMOS electrostatic discharge power clamp
TWI694583B (zh) 靜電放電保護元件
TW202025443A (zh) 具有帶有升高之閘極的觸指之閘極式二極體
WO2022134606A1 (zh) 静电保护结构、静电保护电路、芯片
JP2014038922A (ja) 半導体装置
CN110120391B (zh) 一种用于esd防护的高鲁棒性esd器件
US20220375805A1 (en) Test structure of integrated circuit