CN110600544A - 高性能、宽安全工作区、高可靠性晶体管 - Google Patents
高性能、宽安全工作区、高可靠性晶体管 Download PDFInfo
- Publication number
- CN110600544A CN110600544A CN201910832780.9A CN201910832780A CN110600544A CN 110600544 A CN110600544 A CN 110600544A CN 201910832780 A CN201910832780 A CN 201910832780A CN 110600544 A CN110600544 A CN 110600544A
- Authority
- CN
- China
- Prior art keywords
- sub
- transistor
- transistors
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 141
- 238000000034 method Methods 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000000670 limiting effect Effects 0.000 claims description 22
- 230000017525 heat dissipation Effects 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 5
- 238000000638 solvent extraction Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 16
- 230000005669 field effect Effects 0.000 description 12
- 230000001788 irregular Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 206010063493 Premature ageing Diseases 0.000 description 1
- 208000032038 Premature aging Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
本发明公开了高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制，多个子晶体管排列在一块单晶硅片上。具有以下优点：提高了功率晶体管的二次击穿耐量，拓宽了其安全工作区范围，加强了器件及电子产品的可靠性，延长了晶体管及整机的工作寿命，也扩展了功率晶体管的应用领域。
Description
技术领域
本发明涉及的高性能、宽安全工作区、高可靠性晶体三级管，广泛应用于功率放大器、超声波发生器、LED驱动器、稳压电源、计算机/平板电脑、平板电视/显示器、仪器仪表、电机驱动、工业电源、汽车等电子设备及应用领域。
背景技术
晶体三极管，也称半导体三极管、双极性晶体管、晶体管、和三极管，是一种用基极输入电流控制集电极输出电流的半导体器件。
晶体三极管能够把微弱的电信号放大成强度较大的电信号，广泛用于低频/高频/射频/微波小信号及功率放大器；也用作无触点高速电子开关，应用于高效率开关稳压/恒流电源、PWM电机驱动、LED驱动、以及功率控制。
晶体管的半导体材料可以为锗、硅、砷化镓、碳化硅等。
晶体三极管有三个电极：发射极(E)、基极(B)、和集电极(C)。
晶体三极管按导电极性可分为NPN型和PNP型两种。
NPN型晶体三极管的结构示意图和外部电路的接法如图1所示：
其中发射区(E)为N型，掺杂浓度较高，一般在1019/cm3以上；基区为P型，掺杂浓度适中，一般在1015到1017/cm3；集电区为N型，掺杂浓度最低，一般在1015/cm3 左右或者更低。
图1中的晶体管处于正向偏置放大状态，晶体管基极-发射极的P-N结为正向偏置，而基极-集电极的P-N结为反向偏置。
晶体三级管的安全工作区(SOA)，是指器件能够安全正常工作而不会损坏的电压电流等工作条件的范围。
某国际知名半导体公司生产的一种大功率晶体三极管的直流安全工作区如图2所示，图中横轴为集电极-发射极电压(VCE)，纵轴为集电极电流(IC)。
晶体管安全工作区的外围曲线由几部分组成，A-B段为最大集电极电流(ICM)，B-C段为集电极最大耗散功率(PCM)，C-D段为二次击穿限制，D-E段为集电极-发射极击穿电压(BVCEO)。
图2中的横轴和纵轴都为对数坐标，如果都改为线性坐标，B-C段则为IC×VCE=PCM的双曲线。
从图2可以看出，本功率管的最大集电极电流为20A(A-B段)，最大集电极功耗为200W(B-C段)，集电极-发射极击穿电压(BVCEO)为140V(D-E段)。
如前所述，C-D段为二次击穿限制曲线，其特点是，随着集电极-发射极电压VCE的升高，晶体管所允许承载的集电极最大耗散功率(IC×VCE)急剧降低。
图2中，当集电极-发射极电压VCE在40V时，集电极允许承载的最大耗散功率为200W；当集电极-发射极电压VCE升高到80V时，集电极允许承载的最大耗散功率显著降低到64W；当集电极-发射极电压VCE升高到140V时，集电极允许承载的最大耗散功率进一步降低到32W左右，仅为其标称集电极最大耗散功率200W的16%。
由此可见，二次击穿严重限制了晶体管的安全工作区范围。
另外值得注意的是，图2中A-B段和B-C段，是软技术指标限制。
也就是说，在短时间(如5秒)内，器件的集电极电流超过20A，如25A；或者器件的集电极功耗超过200W，如250W，只要集电极-发射极电压VCE相对比较低(如30V)，没有超过二次击穿限制，器件会继续安全工作，不会立即发生损坏。
当然，如果器件长期在A-B段和B-C段外的区域工作，因为器件结温过高，会发生晶体管过早老化失效，影响器件及电子系统长期稳定工作的可靠性。
图2 的C-D段和D-E段则为硬技术指标限制。
器件在工作过程中，即使超出曲线比较短的时间，甚至是几毫秒甚至几微秒，也会立即发生烧毁、失效。
从集电极-发射极击穿电压(BVCEO)和二次击穿这两个方面来讲，晶体管非常脆弱，即使过载非常短的时间(毫秒甚至微秒级)，器件也会立即烧毁损坏。
所以，在我们设计晶体管应用电路时，必须考虑到晶体管的二次击穿耐量的限制，并且要留有足够的工程余量，以保证晶体管及电子系统长期稳定可靠地工作。
从以上的阐述可以看出，晶体管的二次击穿现象，严重限制了器件的应用范围，及电子系统的工作可靠性。另外，一般来讲，晶体管发生二次击穿以后，集电极和发射极之间会发生短路。如果电子系统保护电路不够完善，则容易引起电源系统或负载发生过流、过压、过热，连带电子系统发生大面积故障和损坏，甚至带来火灾隐患。
很多文献认为，产生二次击穿的原因，主要是因为芯片结面不均匀、晶格缺陷等原因引起的，事实上，即使结构完美的晶体管芯片，也会发生二次击穿现象，二次击穿属于晶体管的固有特性。
发生二次击穿的根本原因，是由于晶体管基极-发射极电压VBE的负温度系数，以及较大的基极-发射极电压VBE至集电极电流IC的跨导(gm)引起的的电热不稳定性引起的。
承载一定集电极电流IC和集电极-发射极电压VCE的晶体管，由于某些原因，如芯片不同部分散热条件的差异(芯片四周要比中心的散热好一些)、芯片PN结掺杂的梯度、芯片不同部分与键合盘距离的不同，等等，芯片各个部分的温度会略有不同，即有一定的梯度。由于晶体管基极-发射极B-E PN结电压的负温度系数，芯片温度高的部分基极-发射极B-EPN结的势垒电势会比较低；从而这部分基极-发射极B-E PN结的电流，即发射极电流IE会增大，集电极电流IC=a×IE (其中a为晶体管的共基极电流放大系数)和晶体管功耗(或集电极功耗)PC=ICVCE也相应增大。局部集电极功耗的增大引起这部分芯片局部温度升高，温度的升高又引起基极-发射极B-E PN结的势垒电势进一步降低，电流及功耗又进一步增大…由此可以看出，这是一个正反馈过程。
如果正反馈过程的每个循环参数变化幅度都比前一个循环要小，那这个正反馈过程是稳定的，但是会造成芯片局部过热；而且在工作条件变化后，很容易过渡到不稳定区。如果正反馈过程的每个循环都比前一个循环更加强烈，那这个正反馈过程是不稳定的；在很短的时间内(一般是几微秒到几百微秒，与芯片的热力时间常数有关)，芯片这部分的局部温度、电流密度、以及功耗密度会大大增加。
如果没有必要的保护措施立即切断或迅速减小晶体管电流，由于局部温度迅速升高，芯片这部分的硅材料、金属接触、及金属导线会发生局部过热、烧熔、塌陷、和穿透，从而发生集电极-发射极局部短路，集电极-发射极电压VCE迅速降低，集电极电流IC同时迅速增大；晶体管结构损毁，器件损坏。这时，由于局部热点的半导体及金属材料已经发生热融化，并烧结在一起，集电极与发射极极易发生短路(一般短路电阻小于1Ω)，其电流仅仅受限于外围电路。
如果外围电路直流动态电阻比较低，又没有足够的过流保护措施，整个电子系统的耗电会急剧上升，从而发生电子系统二次烧毁的可能性也大大增加。
所以，如何加强晶体管的二次击穿耐量，扩展器件的安全工作区范围，提高器件以及电子系统的可靠性，是我们本发明需要解决的问题。
一般晶体管半导体芯片结构的俯视图及剖面图如图3和图4所示。其中图3中的晶体管发射极为矩形，图4中的晶体管发射极为叉指形。
另外，在集电极电流IC较大时，基极电流也比较大，由于基极电流横向流经基极横向分布电阻会产生电势差，发射极边缘部分的基极-发射极电压VBE会比发射极中心部分的高。因为发射极电流密度与VBE成指数关系，发射极电流就会发生集边效应，即发射极边缘部分的电流密度会远远大于发射极中心部分的电流密度，如图5所示。电流密度大的部分耗散功率密度及温度也都高，由于发射极电流的正温度系数(发射极电流与温度呈指数关系)，电流密度在比较高的发射极边缘会进一步增大。因此，在集电极-发射极电压VCE较高时，发射极电流的集边效应就更加严重。
发明内容
本发明要解决的技术问题是针对以上不足，提供高性能、宽安全工作区、高可靠性晶体管器件，提高功率晶体管的二次击穿耐量，拓宽其安全工作区范围，加强器件及电子产品的可靠性，延长了晶体管及整机的工作寿命，也从而扩展功率晶体管的应用领域。
为解决以上技术问题，本发明采用以下技术方案：
高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制，分割后多个子晶体管排列在一块单晶硅片上。
进一步的，每个所述子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管基极区进行分块，晶体管基极区分块的同时晶体管发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起，在子晶体管的基极皆串联限流电阻来对基极区小块间进行分隔，通过在子晶体管的基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极串联限流电阻的阻值高、四周子晶体管基极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，每个所述子晶体管基极串联一限流电阻，限流电阻的下端接子晶体管的基极，所有基极限流电阻的上端连接在一起作为晶体管整体的基极；将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
进一步的，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管发射极区进行分块，晶体管发射极区分块的同时晶体管基极区可不进行分块，分块后的发射极区可共享一个基极区，发射极分块后的子晶体管之间并联在一起，在子晶体管的发射极皆串联限流电阻来对发射极区小块间进行分隔，通过在子晶体管的发射极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管发射极串联限流电阻的阻值高、四周子晶体管发射极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的发射极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，限流电阻的上端接子晶体管的发射极，限流电阻的下端连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
进一步的，每个所述子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管基极区和发射极区进行分块，基极和发射极分块后的子晶体管之间并联在一起，通过在子晶体管的发射极发射极和基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的基极和/或发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极和/或发射极串联限流电阻的阻值高、四周子晶体管基极和/或发射极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，发射极串联限流电阻的阻值也相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
进一步的，每个子晶体管基极串联一限流电阻，将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
进一步的，为了缓解晶体管发射极电流的集边效应问题，使所有所述子晶体管的温度达到均一，采用方法如下：
在子晶体管发射极区通过开孔或开槽的办法，改变发射区的分布扩散电阻，以及发射极电流的分布，从而改善发射极电流的集边效应，使子晶体管的电流在发射极的各个区域分布均匀。
本发明采用以上技术方案，与现有技术相比，具有如下技术效果：
1、本发明所述的晶体管显著增大了晶体管的有效芯片面积，改善了晶体管大电流时的电流放大倍数、线性度、和频率相应；
2、本发明所述的晶体管的发射极及集电极电流在整个芯片上均匀分布，消除芯片局部热点，降低芯片最热点的结温，即使晶体管工作在图2中C点以下的集电极-发射极电压VCE，晶体管工作寿命也得到了延长，晶体管及电子设备的工作可靠性也显著提高；
3、在同样半导体芯片面积的条件下，根据本发明设计的晶体管要比现在业界晶体管的二次击穿耐量大几倍到几十倍，晶体管的安全工作区大大扩展；
4、根据本专利技术优化设计的晶体管，二次击穿限制曲线可以在最大允许功耗曲线以外，从而缓解甚至完全消除晶体管二次击穿对晶体管安全工作区的限制；
5、现代硅材料大功率晶体管，线性集电极-发射极有效工作电压VCE受二次击穿问题的限制一般被限制在100V之内，否则晶体管将工作于受二次击穿严重受限的工作区，器件及电子系统的可靠性大打折扣。而利用本发明专利技术设计生产的大功率晶体管，线性工作电压可以扩展到300V以上，显著拓宽了硅材料大功率晶体管的应用范围；
6、本发明设计的晶体管，整个芯片的有效发射极面积、工作可靠性、和结温一致性，显著优于传统设计，针对一些对成本比较敏感的应用，我们可以用较小的芯片面积，达到与一般晶体管相当或更好的性能，从而降低了器件成本，提高了产品的市场竞争力；
7、本发明适用于所有元素半导体材料和化合物半导体材料，如锗、硅、砷化镓、碳化硅等，制造的晶体管；适用于同质结(homojunction)晶体管和异质结(heterojunction)结构的晶体管。
8、本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等，工作于线性区的电流均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件(电子设备)可靠性。
下面结合附图和实施例对本发明进行详细说明。
附图说明
图1 为本发明背景技术中NPN晶体三极管的结构示意图；
图2 为本发明背景技术中晶体三极管直流安全工作区(DC SOA)图；
图3 为本发明背景技术中晶体三极管矩形基极和发射极结构的顶视图及剖面图；
图4 为本发明背景技术中晶体三极管矩形基极和叉指发射极结构的顶视图及剖面图；
图5 为本发明背景技术中晶体三极管的剖面结构示意图；
图6 为本发明实施例1-6中子晶体管在单晶硅片上方形小块的矩阵排列图；
图7 为本发明实施例1-6中子晶体管在单晶硅片上圆形小块的蜂窝式排列图；
图8 为本发明实施例1-2中晶体管基极区分块的示意图；
图9 为本发明实施例1-2中晶体管基极区分块，并且加基极隔离电阻的等效电路图；
图10 为本发明实施例3-4中晶体管发射极区分块的示意图；
图11 为本发明实施例3-4中晶体管发射极区分块，并且加发射极隔离电阻的等效电路图；
图12为本发明实施例5-6中晶体管基极区分块，并且加基极和发射极隔离电阻的示意图；
图13为本发明实施例1-6中晶体管温度分布图；
图14为本发明实施例1、3、5中子晶体管均匀分布和晶体管温度的分布图；
图15为本发明实施例2、4、6中子晶体管中间稀疏、四周密集分布和晶体管温度的分布图；
图16为本发明实施例7中晶体管基极区分块，或者发射极区分块，并且没有加隔离电阻的等效电路图；
图17为本发明实施实例7中，在子晶体管发射极区开槽，改善电流在子晶体管发射极的集边效应。
具体实施方式
实施例1，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整体分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。且如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图8和图9所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管的基极区进行分块，基极区分块后会有多个基极岛，这样发射极区也就必须分开，每个基极岛里有一个发射极岛，所以晶体管基极区分块的同时晶体管整体发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起，在子晶体管的基极皆串联限流电阻来对基极区小块间进行分隔，通过在子晶体管的基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
每个子晶体管基极串联一限流电阻，限流电阻的下端接子晶体管的基极，所有基极限流电阻的上端连接在一起作为晶体管整体的基极；将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图14所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极串联限流电阻的阻值高、四周子晶体管基极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例2，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图8和图9所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管的基极区进行分块，基极区分块后会有多个基极岛，这样发射极区也就必须分开，每个基极岛里有一个发射极岛，所以晶体管基极区分块的同时晶体管整体发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起，在子晶体管的基极皆串联限流电阻来对基极区小块间进行分隔，通过在子晶体管的基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
每个子晶体管基极串联一限流电阻，限流电阻的下端接子晶体管的基极，所有基极限流电阻的上端连接在一起作为晶体管整体的基极；将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图15所示，若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例3，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图10和图11所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管发射极区进行分块，晶体管发射极区分块的同时晶体管基极区可不进行分块，分块后的发射极区可共享一个基极区，发射极分块后的子晶体管之间并联在一起，在子晶体管的发射极皆串联限流电阻来对发射极区小块间进行分隔，通过在子晶体管的发射极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，限流电阻的上端接子晶体管的发射极，限流电阻的下端连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的发射极串联限流电阻的阻值相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图14所示，若子晶体管在单晶硅片均匀分布，子晶体管的发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管发射极串联限流电阻的阻值高、四周子晶体管基极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例4，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图10和图11所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管发射极区进行分块，晶体管发射极区分块的同时晶体管基极区可不进行分块，分块后的发射极区可共享一个基极区，发射极分块后的子晶体管之间并联在一起，在子晶体管的发射极皆串联限流电阻来对发射极区小块间进行分隔，通过在子晶体管的发射极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，限流电阻的上端接子晶体管的发射极，限流电阻的下端连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的发射极串联限流电阻的阻值相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图15所示，若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的发射极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例5，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图8和图12所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管的基极区进行分块，基极区分块后会有多个基极岛，这样发射极区也就必须分开，每个基极岛里有一个发射极岛，所以晶体管基极区分块的同时晶体管整体发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起。通过在子晶体管的发射极和基极皆串联限流电阻实现晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
每个子晶体管基极串联一限流电阻，将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值相同，发射极串联限流电阻的阻值也相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图14所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极和/或发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极和/或发射极串联限流电阻的阻值高、四周子晶体管基极和/或发射极串联限流电阻的阻值低，即设置单晶硅片上中间子晶体管发射极和基极串联限流电阻的阻值皆高、四周子晶体管发射极和基极串联限流电阻的阻值皆低；或设置单晶硅片上子晶体管发射极串联限流电阻的阻值相同，单晶硅片上中间子晶体管基极串联限流电阻的阻值高、四周子晶体管基极串联限流电阻的阻值低；也可设置单晶硅片上子晶体管基极串联限流电阻的阻值相同，单晶硅片上中间子晶体管发射极串联限流电阻的阻值高、四周子晶体管发射极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例6，高性能、宽安全工作区、高可靠性晶体管，包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，原大晶体管被分割为若干个小的子晶体管，分割采用电方面的分隔，即这些分割成的小子晶体管在电方面是分隔的，没有相互连接导电，但在物理形态上还是一个整体。分割成的子晶体管的数量可根据性能需要和生产技术设置，几十到几千都可；在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制。
如图3所示，n-标注的地方是晶体管的集电极，p标注的地方是晶体管的基极，n+标注的地方是晶体管的发射极，基极是在集电极里的岛，发射极又是在基极里的岛，并且不能接触最外层的集电极，其四周都是基极。如图3和图4所示，一般的晶体管只有一个基极区域，基极区域又有一个较大的发射极区域。
如图8和图12所示，每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管的基极区进行分块，基极区分块后会有多个基极岛，这样发射极区也就必须分开，每个基极岛里有一个发射极岛，所以晶体管基极区分块的同时晶体管整体发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起。通过在子晶体管的发射极和基极皆串联限流电阻实现晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
所述限流电阻可采用多晶硅电阻、薄膜电阻、结型场效应管JFET、绝缘栅场效应（IGFET/MOSFET）等具有阻性的电子元器件代替。
如图6和图7所示，多个所述子晶体管排列在一块单晶硅片上，子晶体管在单晶硅片可以为矩阵排列方式，也可采用蜂窝状的排列方式，以及其他排列方式，在单晶硅片上的每个子晶体管可采用方形、圆形等形状，也可以为三角形、长方形、五边形、六边形、八边形、椭圆形、镂空图案、以及不规则形状等。
所述子晶体管在单晶硅片的排列次序可以采用规则的排列方式，也可采用不规则排列方式。
每个子晶体管基极串联一限流电阻，将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
如图13所示，若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值相同，发射极串联限流电阻的阻值也相同，所有子晶体管的电流均流，则单晶硅片上中间子晶体管温度高、四周子晶体管温度低，因单晶硅片上子晶体管中间散热慢、四周子晶体管散热快，这样晶体管中所有子晶体管的温度不能达到均一。
所有所述子晶体管的温度达到均一采用方法如下：
如图15所示，若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，发射极串联限流电阻的阻值也相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
本发明制备的晶体管适用于各种材料制造的晶体管，本发明也适用于改善其他功率器件，如MOS管、IGBT、可控硅等温度均匀性，消除芯片局部热点，延长功率器件工作寿命，提高功率器件件及电子设备的可靠性。
实施例7，采用实施例1-6所述的技术方案实现子晶体管之间的电流均流之后，每个子晶体管的集电极电流IC_unit基本在IC_total/n左右，其集电极总电流IC_total是整个晶体管芯片的集电极电流，n为子晶体管的个数，在集电极电流在整个晶体管芯片上得到比较均匀的分布，然而，在集电极电流IC较大时，基极电流也比较大，由于基极电流横向流经基极横向分布电阻会产生 电势差，发射极边缘部分的基极-发射极电压VBE会比发射极中心部分的高。因为发射极电流密度与VBE成指数关系，发射极电流就会发生集边效应，即发射极边缘部分的电流密度会远远大于发射极中心部分的电流密度，如图5所示。电流密度大的部分耗散功率密度及温度也都高，由于发射极电流的正温度系数(发射极电流与温度呈指数关系)，电流密度在比较高的发射极边缘会进一步增大。因此，在集电极-发射极电压VCE较高时，发射极电流的集边效应就更加严重。
为了缓解晶体管发射极电流的集边效应问题，本发明采取以下方法：
在发射极区通过开孔或开槽，改变发射区的分布扩散电阻电流的分布，发射极电流的集边效应得以改善，从而发射极电流在子晶体管的发射极的各个区域均匀分布，进一步提高整个晶体管的二次击穿耐量，改善晶体管的性能。
本实施实例解决发射极电流的集边效应的方法同样适用于在子晶体管的基极及发射极都没有串联电阻的条件下实施。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好的说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (14)
1.高性能、宽安全工作区、高可靠性晶体管，其特征在于：包括若干个相互独立的子晶体管，子晶体管是由原大晶体管整个分割间隔而成，在每个子晶体管实现晶体管整体总电流的分割，使得晶体管整体各部分的温度均一，晶体管局部电流过度增长被有效抑制，分割后多个子晶体管排列在一块单晶硅片上。
2.如权利要求1所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：每个所述子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管基极区进行分块，晶体管基极区分块的同时晶体管发射区也进行分块，基极和发射极分块后的子晶体管之间并联在一起，在子晶体管的基极皆串联限流电阻来对基极区小块间进行分隔，通过在子晶体管的基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
3.如权利要求2所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的基极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极串联限流电阻的阻值高、四周子晶体管基极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
4.如权利要求2所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
5.如权利要求2所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：每个所述子晶体管基极串联一限流电阻，限流电阻的下端接子晶体管的基极，所有基极限流电阻的上端连接在一起作为晶体管整体的基极；将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
6.如权利要求1所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：每个子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管发射极区进行分块，晶体管发射极区分块的同时晶体管基极区可不进行分块，分块后的发射极区可共享一个基极区，发射极分块后的子晶体管之间并联在一起，在子晶体管的发射极皆串联限流电阻来对发射极区小块间进行分隔，通过在子晶体管的发射极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
7.如权利要求6所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管发射极串联限流电阻的阻值高、四周子晶体管发射极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
8.如权利要求6所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的发射极串联限流电阻的阻值相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
9.如权利要求6所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，限流电阻的上端接子晶体管的发射极，限流电阻的下端连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
10.如权利要求1所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：每个所述子晶体管实现晶体管整体总电流的分割的方法如下：
将晶体管基极区和发射极区进行分块，基极和发射极分块后的子晶体管之间并联在一起，通过在子晶体管的发射极发射极和基极串联限流电阻实现了晶体管整体总电流的分割，达到晶体管中所有子晶体管的温度均一的目的。
11.如权利要求10所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片均匀分布，子晶体管的基极和/或发射极串联限流电阻的阻值不相同，设置单晶硅片上中间子晶体管基极和/或发射极串联限流电阻的阻值高、四周子晶体管基极和/或发射极串联限流电阻的阻值低，使得单晶硅片上中间子晶体管的电流低、四周子晶体管的电流高，这样就可以使得晶体管中所有子晶体管的温度均一。
12.如权利要求10所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：所有所述子晶体管的温度达到均一采用方法如下：
若子晶体管在单晶硅片的分布中间稀疏、四周密集，使得子晶体管在单晶硅片的散热速度一致，子晶体管的基极串联限流电阻的阻值相同，发射极串联限流电阻的阻值也相同，所有子晶体管的电流均流，这样就可以使得晶体管中所有子晶体管的温度均一。
13.如权利要求10所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：每个子晶体管基极串联一限流电阻，将在同一块单晶硅片上的子晶体管的基极连接在一起作为晶体管整体的基极；每个子晶体管发射极串联一限流电阻，将在同一块单晶硅片上的子晶体管的发射极连接在一起作为晶体管整体的发射极；将在同一块单晶硅片上的子晶体管的集电极连接在一起作为晶体管整体的集电极。
14.如权利要求2-13任意一权利要求所述的高性能、宽安全工作区、高可靠性晶体管，其特征在于：为了缓解晶体管发射极电流的集边效应问题，使所有所述子晶体管的温度达到均一，采用方法如下：
在子晶体管发射极区通过开孔或开槽的办法，改变发射区的分布扩散电阻，以及发射极电流的分布，从而改善发射极电流的集边效应，使子晶体管的电流在发射极的各个区域分布均匀。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910832780.9A CN110600544A (zh) | 2019-09-04 | 2019-09-04 | 高性能、宽安全工作区、高可靠性晶体管 |
| PCT/CN2020/109798 WO2021042979A1 (zh) | 2019-09-04 | 2020-08-18 | 高性能、宽安全工作区、高可靠性晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910832780.9A CN110600544A (zh) | 2019-09-04 | 2019-09-04 | 高性能、宽安全工作区、高可靠性晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110600544A true CN110600544A (zh) | 2019-12-20 |
Family
ID=68857471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910832780.9A Withdrawn CN110600544A (zh) | 2019-09-04 | 2019-09-04 | 高性能、宽安全工作区、高可靠性晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110600544A (zh) |
| WO (1) | WO2021042979A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021042979A1 (zh) * | 2019-09-04 | 2021-03-11 | 山东奥天电子科技有限公司 | 高性能、宽安全工作区、高可靠性晶体管 |
| CN114120885A (zh) * | 2021-09-03 | 2022-03-01 | 友达光电股份有限公司 | 显示面板及其像素电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807539B1 (en) * | 2007-03-26 | 2010-10-05 | Marvell International Ltd. | Ion implantation and process sequence to form smaller base pick-up |
| KR102146871B1 (ko) * | 2014-02-10 | 2020-08-21 | 에스케이하이닉스 주식회사 | 다이오드 연결형 바이폴라 접합 트랜지스터 및 이를 이용한 전자회로 |
| CN105912069B (zh) * | 2016-06-27 | 2018-05-01 | 无锡中感微电子股份有限公司 | 一种双极型晶体管和电流偏置电路 |
| CN110600544A (zh) * | 2019-09-04 | 2019-12-20 | 山东奥天电子科技有限公司 | 高性能、宽安全工作区、高可靠性晶体管 |
-
2019
- 2019-09-04 CN CN201910832780.9A patent/CN110600544A/zh not_active Withdrawn
-
2020
- 2020-08-18 WO PCT/CN2020/109798 patent/WO2021042979A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021042979A1 (zh) * | 2019-09-04 | 2021-03-11 | 山东奥天电子科技有限公司 | 高性能、宽安全工作区、高可靠性晶体管 |
| CN114120885A (zh) * | 2021-09-03 | 2022-03-01 | 友达光电股份有限公司 | 显示面板及其像素电路 |
| CN114120885B (zh) * | 2021-09-03 | 2023-10-27 | 友达光电股份有限公司 | 显示面板及其像素电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021042979A1 (zh) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740621A (en) | Transistor employing variable resistance ballasting means dependent on the magnitude of the emitter current | |
| CN110600544A (zh) | 高性能、宽安全工作区、高可靠性晶体管 | |
| CN109950241A (zh) | 具有多个雪崩二极管的esd保护电路 | |
| US20150048414A1 (en) | Igbt device with buried emitter regions | |
| CN114242787A (zh) | 均热沟槽栅igbt结构 | |
| US5719413A (en) | Gateless thyristor combining high and low density regions of emitter shorts | |
| US6803643B2 (en) | Compact non-linear HBT array | |
| US4266236A (en) | Transistor having emitter resistors for stabilization at high power operation | |
| CN110473918A (zh) | 沟槽式栅极结构igbt | |
| US11887981B2 (en) | Lateral surge protection devices | |
| Seiler et al. | Thermally triggered collapse of collector current in power heterojunction bipolar transistors | |
| US4441116A (en) | Controlling secondary breakdown in bipolar power transistors | |
| CN209169150U (zh) | 一种hbt器件 | |
| US4331969A (en) | Field-controlled bipolar transistor | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| JPS63262870A (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| US20020008287A1 (en) | Electrostatic discharge protective structure | |
| JPH07176538A (ja) | バイポーラトランジスタ | |
| JP7432098B2 (ja) | サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス | |
| CN103050491B (zh) | 一种元胞结构及其制造方法 | |
| Ngu et al. | Ballast Resistor Temperature Effect and Ruggedness | |
| US20220045674A1 (en) | Insulated gate power device with independently controlled segments | |
| US20150277038A1 (en) | Isolation structure adapted to electro-optical devices and use in an scr protection device | |
| JP5084084B2 (ja) | 双方向型二端子サイリスタ | |
| JP5371165B2 (ja) | 双方向型二端子サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191220 |