JPS61102778A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102778A JPS61102778A JP22636384A JP22636384A JPS61102778A JP S61102778 A JPS61102778 A JP S61102778A JP 22636384 A JP22636384 A JP 22636384A JP 22636384 A JP22636384 A JP 22636384A JP S61102778 A JPS61102778 A JP S61102778A
- Authority
- JP
- Japan
- Prior art keywords
- type
- junction
- heat treatment
- substrate
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 235000014443 Pyrus communis Nutrition 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 241000718541 Tetragastris balsamifera Species 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラトランジスタの製造方法に関し、
シリコン半導体基板中に過飽和に含まれる酸素原子のド
ナー化を利用した半導体装置の製造方法に関するもので
ある。
シリコン半導体基板中に過飽和に含まれる酸素原子のド
ナー化を利用した半導体装置の製造方法に関するもので
ある。
従者例の構成とその問題点
バイポーラトランジスタの製造方法では通常、−導電型
のシリコン半導体基板に、不純物拡散技術により、それ
ぞれ、ベース及びエミッタ＋ＷＪ 域を形成させ、２つ
のＰ−Ｎ接合をつくる。
のシリコン半導体基板に、不純物拡散技術により、それ
ぞれ、ベース及びエミッタ＋ＷＪ 域を形成させ、２つ
のＰ−Ｎ接合をつくる。
シリコン半導体基板として、現在広く用いられているも
のは、ＣＺ（チ運りラルスキー）法で育成した単結晶シ
リコン基板であるが、ＣＺ・ンリコ／基板は通常石英ル
ツボ中で成長させるため、石英から酸素原子が溶融状態
のシリコン中に溶は込み、週刊な酸素原子がシリコン単
結晶中にｌ昆入する。そのため、通常ＣＺンリコン基板
中には１〜２ Ｘ １０’−゛３程度の酸素を含んでい
る。このシリコン基板中の酸素原子は結晶中でほとんど
格子間位置に配置し、低温熱処理（４００−６００℃）
を施すとドナーとして働き、キャリア濃度を変化させる
ことが知られている。（たとえば、Ｄ。
のは、ＣＺ（チ運りラルスキー）法で育成した単結晶シ
リコン基板であるが、ＣＺ・ンリコ／基板は通常石英ル
ツボ中で成長させるため、石英から酸素原子が溶融状態
のシリコン中に溶は込み、週刊な酸素原子がシリコン単
結晶中にｌ昆入する。そのため、通常ＣＺンリコン基板
中には１〜２ Ｘ １０’−゛３程度の酸素を含んでい
る。このシリコン基板中の酸素原子は結晶中でほとんど
格子間位置に配置し、低温熱処理（４００−６００℃）
を施すとドナーとして働き、キャリア濃度を変化させる
ことが知られている。（たとえば、Ｄ。
Ｈｅ１ｍｒｅｉｃｈ３ 、 Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ ５ｉｌｉｃｏｎ １９７’７゜Ｐ ６２６
、（１９７了） ； Ｌ、Ｃ，Ｋｉｒｍｅｒｌｉｎ
ｇ ３ 。
ｔｏｒ ５ｉｌｉｃｏｎ １９７’７゜Ｐ ６２６
、（１９７了） ； Ｌ、Ｃ，Ｋｉｒｍｅｒｌｉｎ
ｇ ３ 。
Ａｐｐｌ 、 Ｐｈｙｓ 、 Ｌｅｔｔ 、 ３
９ 、 Ｐ４１０ （１９８１）など） 従って、このシリコン基板中の酸素は、従来、ノ、（仮
止抵抗を変化させる不都合なものとしてのみ扱われてい
た。
９ 、 Ｐ４１０ （１９８１）など） 従って、このシリコン基板中の酸素は、従来、ノ、（仮
止抵抗を変化させる不都合なものとしてのみ扱われてい
た。
発［月の目的
忙尾り月の［］的は、／リコン裁板中に過飽和に含まれ
た酸素重子のドナー化をバイポーラトランジスタの製辿
力法に利用した、Ｙ４体装置の製造方法を提供すること
にある。
た酸素重子のドナー化をバイポーラトランジスタの製辿
力法に利用した、Ｙ４体装置の製造方法を提供すること
にある。
発明の＠成
本発明は、過飽和に酸素原子を含むＰ型シリコン半導体
基板表面上に、Ｎ型のエピタキシャル層を形り又し、第
１のＰ−Ｎ接合を形成する工程と、前記エピタキシャル
成長したノリコン半導体基板を４００〜６ｏｏ℃の低温
で長時間熱処理することにより、前記シリコン半導体基
板バルク中に第２のＰ−Ｎ接合を形成する工程を含む半
導体装置の製造方法である。本発明によれば、Ｐ型のＣ
Ｚンリコン基板上にＮ型のエピタキシャル層ヲ収長させ
たエピタキシャル基板’！１−１４００〜６００℃の低
温で数十時間の熱処理を行なうことで、エピタキシャル
層とシリコン基板との第１のＰ −Ｎ接合は消滅せず、
ノリコン基板バルク中に第２のＰ−Ｎ接合が発生し、こ
れがバイポーラトランジスタの第２のＰ−Ｎ接合の形成
に利用できることが明らかになった。
基板表面上に、Ｎ型のエピタキシャル層を形り又し、第
１のＰ−Ｎ接合を形成する工程と、前記エピタキシャル
成長したノリコン半導体基板を４００〜６ｏｏ℃の低温
で長時間熱処理することにより、前記シリコン半導体基
板バルク中に第２のＰ−Ｎ接合を形成する工程を含む半
導体装置の製造方法である。本発明によれば、Ｐ型のＣ
Ｚンリコン基板上にＮ型のエピタキシャル層ヲ収長させ
たエピタキシャル基板’！１−１４００〜６００℃の低
温で数十時間の熱処理を行なうことで、エピタキシャル
層とシリコン基板との第１のＰ −Ｎ接合は消滅せず、
ノリコン基板バルク中に第２のＰ−Ｎ接合が発生し、こ
れがバイポーラトランジスタの第２のＰ−Ｎ接合の形成
に利用できることが明らかになった。
実施例の説明
以下、本発明の具体的な実施例を図面を用いて説明する
。
。
第１図（ａ）〜（ｂ）は本発明の製造方法の一実施例を
示す工程順断面図であり、まず第１図（ａｌに示すよう
に酸素原子を過飽和に含んだＰｆＭＣＺ’ｉリコン基板
１表面上基板受表面上Ｓ ＩＨ４）の熱分解によるエピ
タキシャル成長法により、Ｎｌのエピタキシャル層２を
約５μｍ成長させ、第１０Ｐ −Ｎ接合３を形成する。
示す工程順断面図であり、まず第１図（ａｌに示すよう
に酸素原子を過飽和に含んだＰｆＭＣＺ’ｉリコン基板
１表面上基板受表面上Ｓ ＩＨ４）の熱分解によるエピ
タキシャル成長法により、Ｎｌのエピタキシャル層２を
約５μｍ成長させ、第１０Ｐ −Ｎ接合３を形成する。
本実施例ではＰ型シリコン基板のキャリア濃度は１×１
Ｑ ｃｒｎ 程度とし、酸素濃度は１．５Ｘ１０１８
ｃｒｎ−３程度のものを用いた。
Ｑ ｃｒｎ 程度とし、酸素濃度は１．５Ｘ１０１８
ｃｒｎ−３程度のものを用いた。
また、Ｎ型のエピタキシャル層のキャリア濃度は１Ｘ１
ｏ ｃｒｎ 程度とした。
ｏ ｃｒｎ 程度とした。
次に、第１図（ａｌに示すエピタキシャル基板を４００
℃で約６０時間、Ｎ２雰囲気中で熱処理を施し、第１図
（ｂ）に示すようにＰ型シリコン基板１バルク中に第２
のＰ−Ｎ接合４を発生させ、Ｐ型饋域５とＮ型頭Ｖｉ、
６を形成させ、第１図（ｂ）のとと＠ＮＰＮｌ造のバイ
ポーラトランジスタを作製する。
℃で約６０時間、Ｎ２雰囲気中で熱処理を施し、第１図
（ｂ）に示すようにＰ型シリコン基板１バルク中に第２
のＰ−Ｎ接合４を発生させ、Ｐ型饋域５とＮ型頭Ｖｉ、
６を形成させ、第１図（ｂ）のとと＠ＮＰＮｌ造のバイ
ポーラトランジスタを作製する。
本発明の実験によれば、低温熱処理時間の増加に１半い
、第１のＰ−Ｎ接合３の位置は内部方向に多ωＪし、−
／へ第２めＰ−Ｎ接合４の位置は表面力量に移動するこ
とを見い出しており、低温熱処理時間をコントロールす
ることにより、Ｐ型頭域５の幅（ペース幅）を容易にコ
ントロールすることができる。
、第１のＰ−Ｎ接合３の位置は内部方向に多ωＪし、−
／へ第２めＰ−Ｎ接合４の位置は表面力量に移動するこ
とを見い出しており、低温熱処理時間をコントロールす
ることにより、Ｐ型頭域５の幅（ペース幅）を容易にコ
ントロールすることができる。
本発明で利用される過飽和酸素含有基板の低温熱処理に
よる接合形成現象のメカニズムについて、詳細なことは
不用であるが、第２図（ａ）〜（Ｃ１のようなモデル機
構が推定できる。
よる接合形成現象のメカニズムについて、詳細なことは
不用であるが、第２図（ａ）〜（Ｃ１のようなモデル機
構が推定できる。
まず、表面からＸの距離（深さ）のＰ型シリコン基板１
の中に均一に分布していた酸素が、１１ｏＯ〜１２ｏｏ
℃の＆１度でエピタキシャル成長を行なう１端に、エピ
タキシャル層中に拡散し、第２図（ａｌに示すような分
布となり、Ａで示す領域にＰ梨の低酸素濃度領域が形成
されると考えられる。
の中に均一に分布していた酸素が、１１ｏＯ〜１２ｏｏ
℃の＆１度でエピタキシャル成長を行なう１端に、エピ
タキシャル層中に拡散し、第２図（ａｌに示すような分
布となり、Ａで示す領域にＰ梨の低酸素濃度領域が形成
されると考えられる。
一方、キャリア濃度は第２図ｆｂｌに示すように、第１
のＰ−Ｎ接合付近にＰ型のキャリア濃度の低い＠［Ｂが
、エピタキシャル成長時にどうしても形成される。
のＰ−Ｎ接合付近にＰ型のキャリア濃度の低い＠［Ｂが
、エピタキシャル成長時にどうしても形成される。
従って、エピタキシャル成長した７リコン基板に４ｏｏ
℃程度の低配熱匙理を施すと、第２図（ｂｌに示す８頭
域は、非常にキャリア濃度が低いため、酸素濃度が多少
低くとも、酸素ドナーによるＰ型からＮ型への反転が起
こり、第２図（ｃ）に示すように、第１のＰ −Ｎ接合
の位置が内部方向に移動するものと思われる。
℃程度の低配熱匙理を施すと、第２図（ｂｌに示す８頭
域は、非常にキャリア濃度が低いため、酸素濃度が多少
低くとも、酸素ドナーによるＰ型からＮ型への反転が起
こり、第２図（ｃ）に示すように、第１のＰ −Ｎ接合
の位置が内部方向に移動するものと思われる。
一方、第２図（ａ）に示すように、第１のＰ−Ｎ接合面
からバルク中に進むに従い、酸素濃度が高くなるため、
ある濃度を越えると、バルク中で酸素ドナーに基づくＰ
型からＮｙへの反転が起こり、バルク中に第２のＰ−Ｎ
接合が発生するものと巴われる。
からバルク中に進むに従い、酸素濃度が高くなるため、
ある濃度を越えると、バルク中で酸素ドナーに基づくＰ
型からＮｙへの反転が起こり、バルク中に第２のＰ−Ｎ
接合が発生するものと巴われる。
以上の如くして得られたＮＰＮトランジスタのコレクタ
領域（Ｎ梨領域６）は、Ｐ梨シリコン基板が酸素ドナー
により、Ｎ梨に反転されて形成されたものであるから、
コレクタ領域は酸素ドナーレベルだけでなく、アクセプ
タレベルも存在している。さらに、酸素ドナーのエネル
ギーレベルは伝導帯の下０．０７ｅＶと０．１５ｅＶ
のところに位置し、一方、アクセプタレベルは原子価
帯の上０、○４５ ｅＶ （ホウ素の場合）のところに
あるため、酸素ドナーレベルの方がより深いレベルに位
置している。
領域（Ｎ梨領域６）は、Ｐ梨シリコン基板が酸素ドナー
により、Ｎ梨に反転されて形成されたものであるから、
コレクタ領域は酸素ドナーレベルだけでなく、アクセプ
タレベルも存在している。さらに、酸素ドナーのエネル
ギーレベルは伝導帯の下０．０７ｅＶと０．１５ｅＶ
のところに位置し、一方、アクセプタレベルは原子価
帯の上０、○４５ ｅＶ （ホウ素の場合）のところに
あるため、酸素ドナーレベルの方がより深いレベルに位
置している。
よって、本発明の如くして得られたトランジスタのコレ
クタ明域は、余々に温度を下げてゆくと、ある温度を越
えた時点で、アクセプタよりドナーの、ｂが早くキャリ
アが凍結（ドナーレベルから伝導帯に励起される電子の
数が少なくなる）してし１い、コレクタ領域かもとのｐ
ｇにもどる特性を付している。
クタ明域は、余々に温度を下げてゆくと、ある温度を越
えた時点で、アクセプタよりドナーの、ｂが早くキャリ
アが凍結（ドナーレベルから伝導帯に励起される電子の
数が少なくなる）してし１い、コレクタ領域かもとのｐ
ｇにもどる特性を付している。
発明のクリ果
本発明の半導体装置の製造方法によれば、単一のエピタ
キシャル成長工作と、低温での熱処理工作とで二つのＰ
Ｎ接合が形成され、［程簡ぶ化が可能である。また、こ
れにより作製されたＮＰＮトランジスタは、使用温度に
よりトランジスタになったり、ダイオードになったしす
る特異な特性を有しており、非常に幅広い応用が期待で
きるものである。
キシャル成長工作と、低温での熱処理工作とで二つのＰ
Ｎ接合が形成され、［程簡ぶ化が可能である。また、こ
れにより作製されたＮＰＮトランジスタは、使用温度に
よりトランジスタになったり、ダイオードになったしす
る特異な特性を有しており、非常に幅広い応用が期待で
きるものである。
第１図および第２図は本発明の製造方法の一実施例を説
明するだめの工程順断面図および接合モデル機構図であ
る。 １・・・・・・Ｐ９シリコン基板、２・・・・・・Ｎ型
エピタキシャル層、３・・・・・・第１のＰ−Ｎ接合、
４・・・・・・第２のＰ−Ｎ接合、６・・・・・・Ｐ
ｌ［［、ｅ・・・・・・Ｎ梨領域。 代理人の氏名 弁理士 中 尾 歓 男 ほか１名第１
図 第 ２ の 手続補正書（）試） 昭Ｉ１１６０・１３月ｇ［１ 昭和６９年１１許顆第２２６３８３号 ２完明の８相； 半導体装貧の製造方法 ３捕正をする古。 、１・Ｉ’）との関ｇ 特 許 出
願 人任 所 大阪府門真市太字門真１００６番
地名 ｆｈ （５８４）松下電子工業株式会社代表名
藤 本 −夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
九業体式会社内 ６浦正命令の日付 ７、Ｎｌｉ正の内容 （１）明細書第２ページ第１６行〜Ｗ、１９行の「（た
とえば なと）」を次の通り補正します。 「タトエば、ディー・ヘルムライ上３．刊行物セ（コノ
ダクター・ンリコ７ １９７７、第６２６頁、（１９７
７年）；エル・／−φキルメルリ／グ３．アプライド・
フィズイクス・レター、３９巻、第４１０頁（１９８１
年）［Ｄ 、 Ｈｅｌｍｒｅｉｃｈ ３ 、 Ｓｅｍ１
ｃｏｎｄｕｃｔｏｒ ５ｉｌｘｃｏｎ１９７７、Ｐ６２
８．（１９７７）；Ｌ、Ｃ。 Ｋｉｒ＋ｏｅｒｌｉｎｇ ３ 、 人ｐｐｌ 、
Ｐｈｙｓ 、 Ｌｅｔｔ 、 ３ ９ 。
明するだめの工程順断面図および接合モデル機構図であ
る。 １・・・・・・Ｐ９シリコン基板、２・・・・・・Ｎ型
エピタキシャル層、３・・・・・・第１のＰ−Ｎ接合、
４・・・・・・第２のＰ−Ｎ接合、６・・・・・・Ｐ
ｌ［［、ｅ・・・・・・Ｎ梨領域。 代理人の氏名 弁理士 中 尾 歓 男 ほか１名第１
図 第 ２ の 手続補正書（）試） 昭Ｉ１１６０・１３月ｇ［１ 昭和６９年１１許顆第２２６３８３号 ２完明の８相； 半導体装貧の製造方法 ３捕正をする古。 、１・Ｉ’）との関ｇ 特 許 出
願 人任 所 大阪府門真市太字門真１００６番
地名 ｆｈ （５８４）松下電子工業株式会社代表名
藤 本 −夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
九業体式会社内 ６浦正命令の日付 ７、Ｎｌｉ正の内容 （１）明細書第２ページ第１６行〜Ｗ、１９行の「（た
とえば なと）」を次の通り補正します。 「タトエば、ディー・ヘルムライ上３．刊行物セ（コノ
ダクター・ンリコ７ １９７７、第６２６頁、（１９７
７年）；エル・／−φキルメルリ／グ３．アプライド・
フィズイクス・レター、３９巻、第４１０頁（１９８１
年）［Ｄ 、 Ｈｅｌｍｒｅｉｃｈ ３ 、 Ｓｅｍ１
ｃｏｎｄｕｃｔｏｒ ５ｉｌｘｃｏｎ１９７７、Ｐ６２
８．（１９７７）；Ｌ、Ｃ。 Ｋｉｒ＋ｏｅｒｌｉｎｇ ３ 、 人ｐｐｌ 、
Ｐｈｙｓ 、 Ｌｅｔｔ 、 ３ ９ 。
Claims (1)
- 過飽和に酸素原子を含むＰ型シリコン半導体基板表面
上に、Ｎ型のエピタキシャル層を形成し、第１のＰ−Ｎ
接合を形成する工程と、前記エピタキシャル成長したシ
リコン半導体基板を４００〜６００℃の低温で長時間熱
処理することにより、前記シリコン半導体基板バルク中
に第２のＰ−Ｎ接合を形成する工程とを含む半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22636384A JPS61102778A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22636384A JPS61102778A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102778A true JPS61102778A (ja) | 1986-05-21 |
Family
ID=16843969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22636384A Pending JPS61102778A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102778A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621313A (en) * | 1979-07-27 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1984
- 1984-10-26 JP JP22636384A patent/JPS61102778A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621313A (en) * | 1979-07-27 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
| US9847229B2 (en) | 2014-05-09 | 2017-12-19 | Infineon Technologies Ag | Method for forming a semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3664896A (en) | Deposited silicon diffusion sources | |
| US3260624A (en) | Method of producing a p-n junction in a monocrystalline semiconductor device | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| US5354696A (en) | Method of manufacturing a semiconductor device with a heterojunction by implantation with carbon-halogen compound | |
| EP0322921A3 (en) | Method of forming shallow junction and semiconductor device having said shallow junction | |
| US3298880A (en) | Method of producing semiconductor devices | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS61102778A (ja) | 半導体装置の製造方法 | |
| US3943016A (en) | Gallium-phosphorus simultaneous diffusion process | |
| US3290189A (en) | Method of selective diffusion from impurity source | |
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS55124238A (en) | Method of fabricating semiconductor device | |
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| JPS60138968A (ja) | 半導体素子の製造方法 | |
| JPS59101870A (ja) | ヘテロ接合半導体装置の製造方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPS62128563A (ja) | 半導体素子とその製造方法 | |
| GB1049408A (en) | Improvements in or relating to methods of producing pn-junctions | |
| JPS62216362A (ja) | 半導体装置の製造方法 | |
| JPS6425566A (en) | Manufacture of semiconductor integrated circuit | |
| JPS56105626A (en) | Compound semiconductor thin film single crystal | |
| JPS5624922A (en) | Manufacture of semiconductor device | |
| JPH0732165B2 (ja) | サイリスタの製造方法 | |
| JPH0322526A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS5587446A (en) | Manufacture of semiconductor device |