KR20140084049A - 에피택셜 웨이퍼 및 그 제조방법 - Google Patents

에피택셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20140084049A
KR20140084049A KR1020147010474A KR20147010474A KR20140084049A KR 20140084049 A KR20140084049 A KR 20140084049A KR 1020147010474 A KR1020147010474 A KR 1020147010474A KR 20147010474 A KR20147010474 A KR 20147010474A KR 20140084049 A KR20140084049 A KR 20140084049A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
atoms
thickness
oxygen concentration
wafer
Prior art date
Application number
KR1020147010474A
Other languages
English (en)
Other versions
KR102000457B1 (ko
Inventor
료지 호시
마사히로 사쿠라다
이즈미 후세가와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140084049A publication Critical patent/KR20140084049A/ko
Application granted granted Critical
Publication of KR102000457B1 publication Critical patent/KR102000457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 촬상소자 제조용의 에피택셜 웨이퍼를 제조하는 방법으로서, 상기 에피택셜층의 성장 전에, 상기 촬상소자의 제조 후에 있어서 상기 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께(X)를 계산하고, 상기 에피택셜층의 성장에 있어서, 상기 에피택셜층을, 상기 두께(X)에 더하여, 추가로 상기 촬상소자의 제조 후에서의 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로 성장하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법이다. 이에 의해, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼 및 그 제조 방법이 제공된다.

Description

에피택셜 웨이퍼 및 그 제조방법{EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME}
본 발명은, 촬상소자(撮像素子) 제조용의 에피택셜 웨이퍼 및 그 제조방법에 관한 것이다.
고체 촬상소자에 이용되는 실리콘 웨이퍼로서는, 포토다이오드(촬상소자)를 형성할 때에, 광전 효과에 의해 캐리어를 발생시키거나, 그 캐리어를 우물형(井戶型) 포텐셜에 의해 모아두거나 할 때의 균일한 동작을 확보하기 위하여, 면 및 웨이퍼간의 저항율을 균일하게 하는 것이 가능한 에피택셜 웨이퍼가 이용된다. 포토다이오드는 이 에피택셜층 내에 형성되지만, 포토다이오드로부터의 불필요한 전하를 흘리기 위하여 포토다이오드를 형성하는 층보다 하측에 저항율이 낮은 에피택셜층을 형성하는 2층 에피택셜층이나 다층 에피택셜층이 이용되는 경우도 있다. 예를 들면, n형 실리콘 웨이퍼에, 저항율이 낮은 에피택셜층(n+층: 도펀트가 많으므로 +를 붙여 표현하는 경우가 많음)을 성장시키고, 그 위에 통상 저항율의 에피택셜층을 성장시킨 n/n+/n이라고 하는 구조 등이 비교적 많이 이용되고 있다.
촬상소자 제조용의 실리콘 웨이퍼에 관한 특징으로서는, 게터링 기술을 들 수 있다. 촬상소자에서는 백상(白傷) 등이라고 불리는 영상 상의 결함이 발생하는 경우가 있고, 이는 불순물 등에 기인하는 것이 알려져 있다. 이 불순물을 방지하는 방법으로서는, 실리콘 웨이퍼 내에 산소석출물(BMD)을 형성하거나(인트린식 게터링(イントリンシックゲッタリング)), 실리콘 웨이퍼의 하면측에 기계적인 데미지나 변형을 형성하거나(익스트린식 게터링) 하여, 촬상소자 제조 중의 열환경을 이용하여 변형장에 불순물을 잡을 수 있는 게터링 기술이 알려져 있다. 촬상소자 제조용의 실리콘 웨이퍼에서는 이 게터링 능력을 더욱 향상시키기 위하여 특허문헌 1, 2 등에서 개시되어 있는 탄소를 도프하여 BMD를 향상(증가 및 제어)시키는 방법이 이용되고 있다.
이어서, 에피택셜층에 관한 특징으로서는 전술한 저항율의 균일성은 물론이지만, 에피택셜층의 두께도 특징적이다. 에피택셜층에는 포토다이오드가 형성되는데, 이 부분에서는 렌즈로 집광되고 색필터에 의해 분류된 광으로 광전 효과를 일으키고, 이에 의해 발생한 캐리어수를 광의 강도로서 감지한다. 광의 진입 깊이는 파장에 따라 상이하고, 예를 들면 광의 강도가 반이 되는 깊이는 청색으로 약 0.3μm, 적색이면 3μm 정도이다. 적색을 효율적으로 수광(受光)하기 위해서는 에피택셜층의 두께가 최저 3μm 정도는 필요하기 때문에, 그 하부에 형성되는 캐리어를 방출하는 영역을 합하면 4μm 이상은 필요하며, 메모리나 로직(ロジック) 등에 사용되는 에피택셜층의 두께보다는 두껍게 성장시키는 것이 일반적이다. 두꺼운 에피택셜층의 기재예로서, 특허문헌 3~5에서는 두께에 관한 논의는 거의 행해지지 않았지만 2-10μm 또는 1-20μm 등이라고 기재되어 있다. 또한, 특허문헌 6, 7에서는 실시예에서 11μm 또는 12μm의 에피택셜층의 두께가 기재되어 있고, 촬상소자용으로 두꺼운 에피택셜층이 이용되고 있는 예는 과거에도 존재한다. 그러나, 에피택셜층의 두께를 두껍게 성장시키면 그만큼 비용상승이 되기 때문에 무제한으로 두껍게는 할 수 없고, 따라서 실제로 촬상소자에 이용되는 현실의 에피택셜층의 두께는 4-6μm 정도가 현실적인 두께이다.
그러나 최근, 실리콘 웨이퍼에 포함되어 있는 불순물 분포가 악영향을 초래하는 것을 알게 되었다. 실리콘 웨이퍼는 일반적으로 CZ법(MCZ법을 포함함)에 의해 육성된 실리콘 단결정으로부터 잘라내고 있다. 이들의 결정성장방법에서는, 석영도가니 내에서 실리콘 원료를 용융하여, 이로부터 실리콘 단결정을 육성하는 것으로서, 석영도가니로부터 용출한 산소원자가 실리콘 단결정 중에 과포화의 상태로 포함되어 있다. 이 산소원자는, 전술한 인트린직 게터링의 BMD로서 유용하다. 즉, 디바이스 제조 등의 열 프로세스를 통하여, 실리콘 단결정 중의 과잉의 산소원자가 Si와 반응하여 SiO2의 형태로 실리콘 단결정 내에 석출한다. 이것이 BMD(Bulk Micro Defect)라고 불리는 것이다.
또한, CZ법에 의한 실리콘 단결정 중에는 산소원자 외에, 저항율을 제어하기 위하여 도펀트가 포함되어 있다. 3족의 B나 5족의 P, As, Sb 등의 원자가 일반적이다. 또한, 탄소를 도프한 실리콘 단결정에서는 탄소원자도 불순물로서 포함되어 있다. 이들의 도펀트나 산소·탄소원자는 실리콘 단결정 중에 편석(偏析)현상에 의해 흡수된다. 그러나, 실리콘 용융액 내의 불순물의 농도가 완전히 균일하지 않은 점, 성장속도가 일정하지 않아 노 내의 온도변동이나 결정의 직경에 따라 변동하기 때문에 실효의 편석계수가 성장속도에 연동하여 변화하는 점 등으로부터 실리콘 단결정 중의 불순물 농도는 불균일해진다. 이 때, 실리콘 단결정의 성장계면이 편평하지 않고 일반적으로 상향 볼록 형상인 점과, 실리콘 단결정을 회전시키면서 육성하고 있는 점으로부터, 동심원상의 줄무늬 형상 농담 분포를 형성한다. 이것이 스트리에이션(ストリエ-ション) 또는 성장 줄무늬(縞)라고 불리는 것이다.
최근, 촬상소자 상에 이 농담과 일치하는 등의 불량이 발생하는 것이 명백해졌다. 불량의 내용으로서는, 광이 들어가지 않은 상태로도 캐리어가 발생하는 암(暗)전류나 발생한 전하를 우물형 포텐셜 내에 모을 때의 에너지 장벽 높이 이상 등이다. 따라서, 단결정 육성 중에 스트리에이션 형상의 불순물 분포를 저감할 필요가 있다. 이에 대한 기술로서 특허문헌 8에서는 성장속도를 일정범위 내에서 억제하는 것이 제안되어 있다.
일본 특개2001-102384호 공보 일본 특개2001-237247호 공보 일본 특개2009-212351호 공보 일본 특개2009-212352호 공보 일본 특개2011-82443호 공보 일본 특개평6-163410호 공보 일본 특개평10-41311호 공보 일본 특개2009-274888호 공보
그러나, 최근의 향상된 미세화·고감도화의 흐름 중에서는 이것만으로는 불충분해지고 있으며, 암전류나 포텐셜 이상의 문제가 재차 발생하는 경우가 있는 것을 알게 되었다. 본 발명자들이 이 문제를 해석하면, 실리콘 웨이퍼 중에 포함되어 있던 산소원자가 촬상소자 제조 중에 에피택셜층 내에 확산되고, 그 산소가 예를 들면 도너화하거나 하여, 상술한 바와 같은 문제를 일으키는 것이 추정되었다. 특허문헌 6, 7과 같이 두꺼운 에피택셜층의 예는 적지만 존재하는 데, 이들의 문헌에서는 에피택셜층 중의 불순물에 관해서는 언급되어 있지 않아 충분하다고는 할 수 없다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로서, CZ법에 의해 실리콘 단결정을 육성하고, 상기 실리콘 단결정으로부터 실리콘 웨이퍼를 제작하고, 상기 실리콘 웨이퍼 상에 에피택셜층을 성장함으로써 촬상소자 제조용의 에피택셜 웨이퍼를 제조하는 방법으로서,
상기 에피택셜층의 성장 전에, 상기 촬상소자의 제조에 있어서 상기 실리콘 웨이퍼로부터 상기 에피택셜층에 산소가 확산함으로써, 상기 촬상소자의 제조 후에 있어서 상기 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께(X)를 계산하고,
상기 에피택셜층의 성장에 있어서, 상기 에피택셜층을, 상기 두께(X)에 더하여, 추가로 상기 촬상소자의 제조 후에서의 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로 성장하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 제조방법이면, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼를 제조할 수 있다.
또한, 상기 에피택셜층의 성장 전에, 두께(X)를 하기 식에 의해 계산하는 것이 바람직하다.
4×1017=([Oi]ini+[Oi]sol(T))/2-([Oi]ini-[Oi]sol(T))/2×erf[X/{2
Figure pct00001
(D(T)t)}]
(식 중, [Oi]ini은 상기 실리콘 웨이퍼의 초기 산소농도, T는 상기 촬상소자 제조 중의 가장 고온의 열 프로세스의 온도, [Oi]sol(T)는 상기 온도(T)에서의 산소의 고용도(固溶度), D(T)는 상기 온도(T)에서의 산소의 확산계수, t는 상기 온도(T)의 열 프로세스의 처리시간, erf는 에러 함수를 나타낸다.)
상기와 같이, 촬상소자의 제조의 열 프로세스에 의해 실리콘 웨이퍼로부터 에피택셜층 중에 확산하는 산소의 농도는 두께(X)의 함수로서 나타낼 수 있다. 산소의 확산계수는 열처리온도가 낮아지면 극적으로 낮아지므로, 상기 식과 같이, 촬상소자 제조 중의 가장 고온의 열 프로세스에 대해서만 확산하는 산소농도를 계산함으로써, 번잡한 계산이 불필요해지며, 또한 범용성이 높은 계산방법이 된다.
또한, 상기 에피택셜층의 성장에 있어서, 에피택셜층으로서 다층 에피택셜층을 성장할 수 있다.
이와 같이 저항율이나 유전형이 상이한 에피택셜층을 다층 성장시킨 경우에도, 본 발명의 에피택셜 웨이퍼의 제조방법이면, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향은 촬상소자 형성부분까지 미치지 않는다.
또한, 상기 에피택셜층의 성장에 있어서, 에피택셜층을, 두께(X)에 더하여, 추가로 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로서, 상기 에피택셜층 전체의 두께가 9μm 이상 20μm 이하가 되는 두께로 성장하는 것이 바람직하다.
최근의 촬상소자 제조 프로세스에서는 게이트 산화막이 형성되는 열처리가 가장 고온의 프로세스인 경우가 많고, 이 프로세스 후에 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께는 약 3μm 정도라고 추측된다. 따라서, 에피택셜층을 두께 9μm 이상으로 형성되는 것이 바람직하고, 또한 두꺼울수록 바람직하다. 또한, 20μm 이하이면 코스트 퍼포먼스가 좋다.
또한, 상기 실리콘 단결정의 육성에 있어서, 탄소농도가 1.3×1016-22×1016atoms/cm3(ASTM'74)가 되도록 탄소를 도프하고, 산소농도가 8×1017-16×1017atoms/cm3(ASTM'79)가 되도록 제어하여 실리콘 단결정을 육성할 수 있다.
이와 같이, 탄소를 도프하는 실리콘 단결정의 경우이면, 탄소농도가 1.3×1016atoms/cm3 이상이면 BMD 향상효과가 얻어지고, 탄소농도가 22×1016atoms/cm3 이하이면 실리콘 단결정에서의 탄소의 고용한계(固溶限界)까지는 도달하지 않으므로 단결정화하기 쉽다. 또한, 산소농도가 8×1017atoms/cm3 이상이면 BMD를 형성하기 쉽고, 산소농도가 16×1017atoms/cm3 이하이면 BMD의 개수, 사이즈 모두 양호하고 게터링 능력이 향상된다.
또한, 상기 실리콘 단결정의 육성에 있어서, 탄소를 도프하지 않고, 산소농도가 16×1017-24×1017atoms/cm3(ASTM'79)가 되도록 제어하여 실리콘 단결정을 육성할 수 있다.
이와 같이, 탄소를 도프하지 않는 실리콘 단결정의 경우에도, 산소농도가 16×1017atoms/cm3(ASTM'79) 이상으로 함으로써 BMD가 충분히 성장한다. 또한, 산소농도가 24×1017atoms/cm3(ASTM'79) 이하이면 산소 석출량이 지나치게 많아지지 않고, 웨이퍼의 휨 등 다른 문제를 일으킬 가능성을 억제할 수 있다.
또한, 본 발명은, CZ법에 의해 육성한 실리콘 단결정으로부터 제작된 실리콘 웨이퍼에, 에피택셜층을 성장시킨 촬상소자 제조용의 에피택셜 웨이퍼로서,
상기 에피택셜층은, 상기 촬상소자의 제조에 있어서 상기 실리콘 웨이퍼로부터 상기 에피택셜층에 산소가 확산함으로써, 상기 촬상소자의 제조 후에 있어서 상기 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역과, 상기 촬상소자의 제조 후에 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역이 형성되는 것이며, 상기 산소농도가 4×1017atoms/cm3 미만의 영역의 두께는 6μm 이상이 되는 것인 것을 특징으로 하는 에피택셜 웨이퍼를 제공한다.
이러한 에피택셜 웨이퍼이면, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 것이 된다.
이상 설명한 바와 같이, 본 발명의 에피택셜 웨이퍼의 제조방법이면, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼를 제조할 수 있다. 또한, 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께(X)의 산출도, 번잡한 계산은 불필요하며, 범용성이 높은 방법으로 행할 수 있다. 또한, 실리콘 웨이퍼로서, 적절한 탄소농도, 산소농도를 가지는 것을 사용함으로써 우수한 게터링 능력을 가지는 에피택셜 웨이퍼를 제조할 수 있다. 본 발명에 의해 제조된 에피택셜 웨이퍼는 디지털 카메라나 휴대전화 등에 이용되고 있는 CCD나 CIS와 같은 고체 촬상소자용으로 호적하게 이용할 수 있다.
도 1은 본 발명의 에피택셜 웨이퍼의 제조방법의 플로우도이다.
도 2는 실시예 1의 조건에서의 에피택셜 웨이퍼에 열 시뮬레이션을 실시한 경우의 산소농도의 분포를 나타낸 도면이다.
도 3은 실시예 2의 조건에서의 에피택셜 웨이퍼에 열 시뮬레이션을 실시한 경우의 산소농도의 분포를 나타낸 도면이다.
이하, 본 발명을 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니다. 상술한 바와 같이, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼의 제조방법이 요구되고 있었다.
본 발명자들은, 상기 문제점에 대하여 예의 검토를 거듭한 결과, 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 미치는 에피택셜층의 영역의 두께를 산출하고, 이 두께에 더하여 산소 등 불순물의 악영향이 미치지 않는 에피택셜층의 영역(촬상소자 형성부분)의 두께가 6μm 이상이 되는 두께로, 에피택셜층을 성장함으로써 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼가 되는 것을 발견하고, 본 발명을 완성시켰다.
도 1에 본 발명의 에피택셜 웨이퍼의 제조방법의 플로우도를 나타낸다. 본 발명의 제조방법에서는, CZ법에 의해 실리콘 단결정을 육성하고, 이 실리콘 단결정으로부터 실리콘 웨이퍼(1)를 제작하고(도 1(A)), 에피택셜층을 성장하기 전에, 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께(X)를 계산한다(도 1(B)). 그 후, 에피택셜층(4)을, 두께(X)에 더하여, 추가로 촬상소자의 제조 후에서의 에피택셜층(4) 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로 성장하고, 촬상소자 제조용의 에피택셜 웨이퍼(10)를 제조한다(도 1(C)).
도 1(D)에 나타낸 바와 같이, 촬상소자를 제조하는 프로세스 중에서는, 그 열환경에 의해 실리콘 웨이퍼(1)로부터 에피택셜층(4) 중에 산소가 확산된다. 그 결과, 촬상소자의 제조 후에서는, 에피택셜층(4) 중에 확산한 산소농도가 높은 영역과 낮은 영역이 형성된다. 본 발명에서는, 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3(ASTM'79) 이상이 되는 실리콘 웨이퍼에 가까운 영역을 완충층(2'), 촬상소자의 제조 후에서의 에피택셜층 중의 산소농도가 4×1017atoms/cm3(ASTM'79) 미만이 되는 실리콘 웨이퍼로부터 떨어진 영역을 유효층(3')이라고 부르는 것으로 한다. 완충층(2'), 유효층(3')은 모두 촬상소자의 제조 전의 에피택셜층(4)이다. 본 발명에서는, 성장하는 에피택셜층(4) 전체의 두께는, 촬상소자를 제조 후의 완충층(2')이 되는 영역(2)의 두께와 유효층(3')이 되는 영역(3)의 두께의 합이다.
예를 들면 도 1(D)에서 행하는 촬상소자 제조 프로세스에서는, 에피택셜층(4) 상에 P형 웰·게이트 산화막(5)을 형성하고, 이 내에 n형 불순물 주입부(6) 및 p형 불순물 주입부(7)를 선택적으로 이온 주입하고, 전송부와 포토다이오드를 형성한다. 또한, 그 위에 폴리실리콘 전극(8), 수광부를 제외한 부분에 차광막(9)을 형성함으로써, 촬상소자를 형성할 수 있다.
전술한 바와 같이 촬상소자 제조 중(도 1(D))에 실리콘 웨이퍼로부터 산소가 확산되어, 디바이스 특성에 악영향을 초래하는 것을 알게 되었기 때문에, 본 발명에서는 실리콘 웨이퍼(1)로부터의 영향을 배제하기 위한 완충층(2')이 되는 영역(2)의 두께를 미리 산출하고(도 1(B)), 이에 더하여, 추가로 촬상소자를 제작하기 위한 유효층(3')이 되는 영역(3)의 두께가 6μm 이상이 되는 두께로, 에피택셜층(4)을 성장한다(도 1(C)). 이에 의해, 실리콘 웨이퍼의 영향을 받지 않는 고감도이고 고집적도인 촬상소자 제조용 에피택셜 웨이퍼를 제작할 수 있다.
여기서, 촬상소자 제조 후에 유효층이 되는 영역은, 촬상소자의 제조 후에서의 에피택셜층 중의 산소농도가 4×1017atoms/cm3(ASTM'79) 미만이 되는 영역으로 하고, 그 두께로서는 6μm 이상 필요로 했다. 유효층에 촬상소자를 형성하는 경우에는, 입사광을 광전 변환하여 캐리어를 발생시키고 그것을 모아 두는 포토다이오드(촬상소자) 부분과 그 아래에 불필요해진 전하를 배출하는 부분이 형성된다. 그 외에 전송부 등 포토다이오드로 감지한 광의 세기를 판독하는 부분도 형성된다.
상술한 바와 같이 광의 진입 깊이는 파장에 따라 상이하고, 예를 들면 광의 강도가 반이 되는 깊이는 청색이고 약 0.3μm, 적색이면 3μm 정도이다. 적색을 효율적으로 수광하기 위해서는 포토다이오드의 두께가 최저 3μm 정도는 필요하다. 따라서, 불필요 전하를 방출하는 영역도 포함한 촬상소자 제조에 필요한 두께는 적어도 4μm 이상이다. 필요한 두께는 본래 촬상소자 설계에 관련된 것이며 일률적으로 정해지는 것은 아니지만, 작금의 촬상소자의 고감도화를 감안하여 본 발명에서는 유효층이 되는 영역에 필요한 두께를 6μm 이상으로 했다.
또한, 촬상소자 제조 후에 완충층이 되는 영역은, 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3(ASTM'79) 이상이 되는 영역으로 했다. 산소농도 4×1017atoms/cm3(ASTM'79)로 촬상소자 제조 후에 완충층이 되는 영역과 유효층이 되는 영역을 나눈 것은, 촬상소자 제조의 후공정 등에서 행해지는 배선이나 패키지 등에서 저온의 열처리에 의해 산소 도너가 발생하는 것이 고려되기 때문이다. 산소 도너는 산소농도가 감소하면 격감한다. 본 발명자들의 실험 데이터에서는 가장 산소도너가 발생하기 쉬운 450℃에서 5시간의 열처리를 한 경우, 산소농도가 4×1017atoms/cm3(ASTM'79)의 경우에는 캐리어는 약 8×1011atoms/cm3 발생하고, 산소농도 8×1017atoms/cm3(ASTM'79)의 경우에는 캐리어는 약 5×1013atoms/cm3 발생하고, 또한 산소농도가 12×1017atoms/cm3(ASTM'79)의 경우에는 캐리어는 약 6×1014atoms/cm3 발생했다. 이로부터 알 수 있는 바와 같이, 산소농도가 2배, 3배가 됨에 따라 자릿수가 달라질 정도로 산소도너 기인의 캐리어가 증가하는 것을 알 수 있다. 포토다이오드를 제작하는 부근의 원래의 도펀트 농도는 1014~1015 정도인 점에서, 산소도너 기인 캐리어에 의한 악영향을 방지하기 위해서는 이로부터 2자릿수 정도 산소도너 농도가 낮은 것이 요구된다. 따라서, 산소농도가 4×1017atoms/cm3(ASTM'79) 이상의 부분을 완충층이 되는 영역으로 하고, 이것을 제외한 산소농도가 4×1017atoms/cm3(ASTM'79) 미만의 부분은 포토다이오드 등을 제작하는 유효층이 되는 영역으로 했다.
일반적으로 에피택셜층의 두께가 두꺼워지면 비용도 높아진다. 에피택셜층을 성장시키는 공정에서는 웨이퍼의 로드/앤드로드나 전처리 등의 공정은 있지만, 가장 공정의 시간을 율속(律速)하는 것은 에피택셜층을 성장시키는 공정이다. 이는 에피택셜층의 성장속도가 매우 늦기 때문이다. 따라서, 에피택셜층을 두껍게 성장시키는 것은 비용상승에 직결되는 것이다. 이 때문에 필요한 두께 이상은 에피택셜층의 두께를 두껍게 하지 않는 것이 보통이다. 그러나, 본 발명에서는 종래 필요시되어 온 포토다이오드 등을 제작하는 것에 필요한 두께에 추가로, 실리콘 웨이퍼로부터의 영향을 억제하기 위한 완충층이 되는 영역을 마련하는 점이 최대의 특징이다. 이에 따라, 향후 예상되는 미세화·고감도화의 요구에 대하여 에피택셜층의 두께 상승에 의한 퍼포먼스의 향상을 기대할 수 있고, 최종적으로 코스트 퍼포먼스가 우수한 제품을 제공하는 것이 가능해진다.
또한, 완충층의 두께를 이하와 같이 하여 결정함으로써, 촬상소자 제조 후의 산소농도를 확인하는 작업을 생략할 수 있다. 실리콘 웨이퍼와 에피택셜층의 계면으로부터 에피택셜층측의 거리, 즉 완충층이 되는 영역의 두께를 X로 하면, 열 프로세스에 의해 실리콘 웨이퍼로부터 에피택셜층 중에 확산하는 산소의 농도(C)는 두께(X)의 함수로서 다음 식과 같이 표시된다. 또한, 여기서 erf는 에러 함수(오차함수)의 약칭이며, 확산의 농도를 구하기 위하여 일반적으로 이용되는 것이다.
C(X)=([Oi]ini+[Oi]sol(T))/2-([Oi]ini-[Oi]sol(T))/2×erf[X/{2
Figure pct00002
(D(T)t)}]
(식 중, [Oi]ini는 실리콘 웨이퍼의 초기 산소농도, T는 촬상소자 제조 중의 가장 고온의 열 프로세스의 온도, [Oi]sol(T)는 온도(T)에서의 산소의 고용도, D(T)는 온도(T)에서의 산소의 확산계수, t는 온도(T)의 열 프로세스의 처리시간, erf는 에러 함수를 나타낸다.)
이에 의해 구해진 산소농도 분포로부터, 산소농도가 4×1017atoms/cm3(ASTM'79)가 되는 두께, 즉 완충층이 되는 영역의 두께(X)로서 정할 수 있다.
또한, 상기 식에서는, 확산한 산소농도를 촬상소자 제조 중의 최고온도의 처리온도에 의해 계산하고 있지만, 에피택셜층 성장시의 열처리나 촬상소자 제조 중의 다른 열처리 등 모든 열처리에 있어서 산소의 확산을 계산할 수도 있다. 그러나, 각각의 열처리에 대한 계산을 행하면 계산식이 번잡해질 우려가 있고, 또한 계산식의 범용성이 손상될 우려가 있다. 한편, 에피택셜 성장은 고온이지만 단시간이고, 촬상소자 제조 중의 열처리의 상세에 관해서는 디바이스 메이커의 노하우에 관련된 문제이며, 촬상소자를 제조함에 있어서 적절히 변경되는 것이다. 또한, 최근의 촬상소자 제조온도의 전체적인 저온화에 수반하여 고온에서 열처리되는 공정은 감소하고 있다. 또한, 산소의 확산계수는 열처리온도가 낮아지면 극적으로 낮아진다. 이상으로부터, 확산한 산소농도의 산출식에, 간편성과 범용성을 갖도록 하기 위하여, 상기 식에서는 가장 고온의 촬상소자 제조 프로세스를 대표하여 시산(試算)하고, 개산의 완충층이 되는 영역의 두께를 결정하는 것으로 했다.
또한, 본 발명의 에피택셜 웨이퍼의 제조방법에서는, 1층의 에피택셜층을 성장시키는 경우뿐만 아니라, 촬상소자 구조의 일부를 에피택셜 성장시에 만드는 경우 등 2층 이상의 다층 에피택셜층을 성장할 수도 있다. 이러한 다층 에피택셜 웨이퍼에서는, 각각의 에피택셜층의 두께를 합계한 전체의 에피택셜층의 두께가, 상술의 완충층이 되는 영역 및 유효층이 되는 영역의 두께를 가지는 것이면 된다.
다층 에피택셜층을 형성하는 경우는, 저항율이나 유전형이 상이한 에피택셜층을 다층 성장시킬 수 있다. 본 발명은 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 포토다이오드 형성부분까지 미치지 않는 것을 목적으로 하지만, 이와 같이 저항율이 상이하다고 해도 에피택셜층 중의 산소원자나 탄소원자 농도는 실리콘 웨이퍼에 비교하면 전혀 없다고 할 정도로 낮으므로, 어떠한 저항율의 층이어도 완충층이 되는 영역으로서의 역할을 하는 것이 가능하다.
완충층이 되는 영역의 두께는 상술한 바와 같이, 촬상소자 제조 프로세스의 설계에 의존하는 수치이지만 최근의 프로세스에서는 게이트 산화막이 형성되는 열처리가 가장 고온의 프로세스인 경우가 많다. 예를 들면, 기판의 초기 산소농도를 14.5×1017atoms/cm3(ASTM'79), 산화막을 형성하는 온도와 시간을 1000℃, 60분이라고 상정하면, 산소농도가 4×1017atoms/cm3 이상이 되는 깊이는 약 2.6μm이다. 따라서, 최근의 촬상소자에서의 대략 그 완충층이 되는 영역의 두께는 3μm 정도라고 추측된다. 유효층이 되는 영역으로서는 6μm 이상 필요한 점에서, 촬상소자용의 에피택셜층의 전체의 두께의 최저두께는 9μm라고 추측된다.
이상의 점에서 에피택셜층의 전체의 두께를 9μm 이상 20μm 이하로 하는 것이 바람직하다. 상한을 20μm로 한 것은 코스트가 퍼포먼스 이상으로 높아질 우려가 있기 때문이다. 장래, 에피택셜 성장기술이 개선되어 비용이 낮아지는 방책이 발견되면, 에피택셜층은 두꺼워지면 두꺼워질수록 좋다고 할 수 있다.
본 발명의 에피택셜 웨이퍼의 제조방법에서는, 백상의 대책도 있으므로 종래 이용되어 온 탄소를 도프한 실리콘 단결정의 경우에는, 탄소농도는 1.3×1016-22×1016atoms/cm3(ASTM'74)인 것이 바람직하다. 탄소농도가 1.3×1016atoms/cm3 이상이면 BMD 향상효과가 얻어지고, 22×1016atoms/cm3 이하이면 실리콘 단결정에서의 탄소의 고용한계까지는 도달하지 않으므로 단결정화하기 쉽다.
또한, 탄소를 도프한 실리콘 단결정의 산소농도는 8×1017-16×1017atoms/cm3(ASTM'79)으로 제어된 것이 바람직하다. 8×1017atoms/cm3 이상이면 BMD를 형성하기 쉽다. 또한, 16×1017atoms/cm3 이하이면 BMD의 개수, 사이즈 모두 양호하고 게터링 능력이 향상된다.
또한, 탄소를 도프하지 않는 실리콘 단결정의 경우이면, 산소농도가 16×1017atoms/cm3(ASTM'79) 이상이면 BMD가 충분히 성장한다. 따라서, 촬상소자의 백상 대책용의 실리콘 웨이퍼로서, 탄소를 도프하지 않고 산소농도 16×1017atoms/cm3(ASTM'79) 이상인 실리콘 웨이퍼를 이용하는 것도 유효이다. 또한, 24×1017atoms/cm3(ASTM'79) 이하이면 산소 석출량이 지나치게 많아지지 않아, 웨이퍼의 휨 등 다른 문제를 일으킬 가능성을 억제할 수 있다.
[실시예]
이하, 본 발명의 실시예 및 비교예를 들어 더욱 상세하게 설명하지만, 본 발명은 하기의 실시예에 한정되는 것은 아니다.
〔실시예 1〕
자장을 인가한 CZ법인 MCZ법을 이용하여, 탄소농도 5.4×1016atoms/cm3(ASTM'74), 산소농도 14.2×1017atoms/cm3(ASTM'79)의 직경 300mm의 실리콘 단결정을 육성하고, 이로부터 잘라낸 웨이퍼를 연마하여 실리콘 웨이퍼로 했다.
이 때 산소의 확산에 가장 영향을 미친다고 생각되는 열처리가 게이트 산화 열처리이며, 구체적으로는 1000℃, 60분 드라이산소 분위기에서 행할 예정이었다. 상기 산소농도와 이 열처리 조건으로부터 촬상소자 제조 후의 에피택셜층의 산소농도가 4×1017atoms/cm3(ASTM'79) 이상이 되는 영역의 두께는 상기 식에 따라 도 2에 나타낸 바와 같이 2.3μm라고 계산된다. 포토다이오드 형성영역 깊이가 6μm라고 하면, 실리콘 웨이퍼의 영향을 받지 않기 위하여 필요한 두께는 8.3μm가 된다. 또한, 여기서 산소의 확산계수(D(T))는 D(T)=Doexp(-Eo/kT), Do=0.13(cm2/s), Eo=2.53(eV), 산소의 고용도([Oi]sol(T))는 [Oi]sol(T)=[Oi]oexp(-Eoi/kT), [Oi]o=9.00×1022(atoms/cm3), Eoi=1.52(eV)로서 계산했다.
이 때문에 시산으로 구한 8.3μm보다 두꺼운 9μm의 에피택셜층을 실리콘 웨이퍼 상에 성장하고, 촬상소자 프로세스에 투입했다. 에피택셜층은 P도프 n형의 층을 형성했다. 또한, 촬상소자의 프로세스의 개략으로서는, n형 에피택셜층에 P형 웰·게이트 산화막을 형성하고, 이 웰 내에 n형 및 p형의 불순물을 선택적으로 이온 주입하고, 전송부와 포토다이오드를 형성한다. 그 위에 폴리실리콘 전극, 수광부를 제외한 부분에 차광막을 형성함으로써, 촬상소자를 형성했다.
그 결과, 실시예 1에서는 선 형상(筋狀)의 암전류 이상은 검출되지 않았다. 또한, 실리콘 웨이퍼에는 광산란법에 의해 1×109/cm3 이상의 백상의 억제에는 충분하다고 생각되는 BMD가 검출되었다. 따라서, 상기의 시산으로 구한 에피택셜층의 두께가 8.3μm 이상 필요하다고 하는 결과가 타당한 것이 증명되었다고 생각된다.
〔비교예〕
이어서, 실리콘 웨이퍼는 전부 동일한 실리콘 단결정(탄소농도 5.4×1016atoms/cm3(ASTM'74), 산소농도 14.2×1017atoms/cm3(ASTM'79))로부터 잘라낸 것을 이용하고, 에피택셜층의 두께를 상기의 시산으로 구한 8.3μm보다 얇은 6μm로 한 것 이외는 실시예 1과 전부 동일한 에피택셜 웨이퍼를 제작했다. 이 웨이퍼를 실시예 1과 동일한 촬상소자 프로세스에 투입했다.
그 결과, 완성된 촬상소자에는 실시예 1에서는 보이지 않은 선 형상의 암전류 이상이 검출되었다. 한편, 실리콘 웨이퍼에는 광산란법에 의해 1×109/cm3 이상의 백상의 억제에는 충분하다고 생각되는 BMD가 검출되었다. 이것을 X선 토포그래프 및 광산란법으로 웨이퍼면내 관찰하면, X선에서는 회절강도의 농담으로서, 광산란법에서는 BMD밀도의 다과(多寡)로서, 동심원상의 스트리에이션 패턴(호상(縞狀)의 분(分))이 관찰되었다. 이들 호상 분포와 선 형상의 암전류 불량패턴을 비교하면 유사성이 높은 것을 알 수 있었다. 따라서, 스트리에이션 기인으로 불량을 발생시킨 것이 생각된다.
실시예 1의 시산 결과로부터 실리콘 웨이퍼의 영향을 받지 않기 위하여 필요한 두께는 8.3μm가 된다. 이 때문에 6μm의 에피택셜층의 두께로는 문제가 발생한 것이라고 생각된다.
또한, 비교예와 실시예 1에서 이용한 에피택셜 웨이퍼에 촬상소자 제조 프로세스를 나타낸 열 시뮬레이션을 실시했다. 이들의 웨이퍼를 SIMS(Secondary Ion-microprobe Mass Spectrometer)를 이용하여, 표면으로부터 깊이 방향으로 산소농도의 분포를 측정했다. 그 결과, 비교예에서 이용한 웨이퍼에서는 표면에서 안쪽으로 들어감에 따라 서서히 산소농도가 높아지고, 표면으로부터 3.7μm(실리콘 웨이퍼-에피택셜층 계면으로부터 2.3μm)인 곳에서 산소농도 4×1017atoms/cm3(ASTM'79)가 되었다. 한편, 실시예 1에 이용한 웨이퍼의 경우, 도 2에 나타낸 바와 같이 동일한 표면에서 안쪽으로 들어감에 따라 서서히 산소농도가 높아지고, 깊이 약 6.5μm(실리콘 웨이퍼-에피택셜층 계면으로부터 2.5μm)인 곳에서 산소농도 4×1017atoms/cm3(ASTM'79)가 되었다.
이상으로부터, 유효층으로서 필요한 깊이가 대략 6μm인 것, 충분한 완충층을 가져야 하는 것, 유효층으로서 기능하려면 그 산소농도가 4×1017atoms/cm3(ASTM'79) 이하인 것이 필요한 것을 확인할 수 있었다.
〔실시예 2〕
비교예와 실시예 1에서 이용한 실리콘 웨이퍼와는 달리, 탄소를 도프하지 않고, 산소농도를 17×1017atoms/cm3(ASTM'79)로 높게 하여 육성한 실리콘 단결정으로부터 실리콘 웨이퍼를 형성했다. 이 산소농도가 상이한 실리콘 웨이퍼를 이용하여, 촬상소자 제조 프로세스를 나타낸 열 시뮬레이션을 실시한 후에 산소농도 분포를 측정하고, 유효층의 두께가 충분히 취해졌는지의 확인 실험을 행한다. 이 때 촬상소자 제조 프로세스의 조건변경을 상정하여, 실시예 1에서 이용한 열 시뮬레이션 중 산화막 형성 열처리를 1000℃, 30분으로 절반의 시간으로 설정했다.
이 산소농도 및 열처리 조건으로부터 계산되는 에피택셜층 중의 산소농도는 상기 식에 의해 도 3과 같이 되며, 산소농도 4×1017atoms/cm3(ASTM'79)를 만족시키는 두께는 1.9μm로 시산되었다. 따라서, 이 탄소 도프하지 않은 고산소농도 실리콘 웨이퍼에 유효층으로서 6μm 이상을 취할 수 있다고 예측되는 두께 8μm의 에피택셜층을 성장시켰다. 그 후, 산화막 형성 열처리를 1000℃, 30분으로 한 디바이스 시뮬레이션 열처리를 실시했다.
이 웨이퍼를 SIMS(Secondary Ion-microprobe Mass Spectrometer)를 이용하여, 표면으로부터 깊이 방향으로 산소농도의 분포를 측정했다. 표면에서 안쪽으로 들어감에 따라 서서히 산소농도가 높아지고, 표면으로부터 6.2μm(실리콘 웨이퍼-에피택셜층 계면으로부터 1.8μm)인 곳에서 산소농도 4×1017atoms/cm3(ASTM'79)가 되었다. 즉, 계산에서 예상한 대로 포토다이오드 형성에 필요한 유효층의 두께 6μm를 확보할 수 있었다. 또한, 실리콘 웨이퍼 중에는 광산란법에 의해 1×109/cm3 이상의 백상의 억제에는 충분하다고 생각되는 BMD가 검출되었다.
이상과 같이, 사전에 촬상소자 제조 프로세스의 열처리 조건과 실리콘 웨이퍼의 산소농도를 알고 있으면, 본 발명의 제조방법을 이용하여 유효층의 두께를 확보하기 위한 에피택셜층의 두께를 사전에 예상하여 에피택셜층을 성장시킬 수 있고, 이에 의해 실리콘 웨이퍼 중의 산소 등 불순물의 악영향이 에피택셜층의 촬상소자 형성부분까지 미치지 않는 에피택셜 웨이퍼를 제조할 수 있어, 불량율을 저감하는 것이 가능하다.
또한 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. CZ법에 의해 실리콘 단결정을 육성하고, 상기 실리콘 단결정으로부터 실리콘 웨이퍼를 제작하고, 상기 실리콘 웨이퍼 상에 에피택셜층을 성장함으로써 촬상소자(撮像素子) 제조용의 에피택셜 웨이퍼를 제조하는 방법으로서,
    상기 에피택셜층의 성장 전에, 상기 촬상소자의 제조에 있어서 상기 실리콘 웨이퍼로부터 상기 에피택셜층에 산소가 확산함으로써, 상기 촬상소자의 제조 후에 있어서 상기 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역의 두께(X)를 계산하고,
    상기 에피택셜층의 성장에 있어서, 상기 에피택셜층을, 상기 두께(X)에 더하여, 추가로 상기 촬상소자의 제조 후에서의 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로 성장하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 에피택셜층의 성장 전에, 상기 두께(X)를 하기 식에 의해 계산하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
    4×1017=([Oi]ini+[Oi]sol(T))/2-([Oi]ini-[Oi]sol(T))/2×erf[X/{2
    Figure pct00003
    (D(T)t)}]
    (식 중, [Oi]ini는 상기 실리콘 웨이퍼의 초기 산소농도, T는 상기 촬상소자 제조 중의 가장 고온의 열 프로세스의 온도, [Oi]sol(T)는 상기 온도(T)에서의 산소의 고용도(固溶度), D(T)는 상기 온도(T)에서의 산소의 확산계수, t는 상기 온도(T)의 열 프로세스의 처리시간, erf는 에러 함수를 나타낸다.)
  3. 제1항 또는 제2항에 있어서,
    상기 에피택셜층의 성장에 있어서, 상기 에피택셜층으로서 다층 에피택셜층을 성장하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 에피택셜층의 성장에 있어서, 상기 에피택셜층을, 상기 두께(X)에 더하여, 추가로 상기 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역의 두께가 6μm 이상이 되는 두께로서, 상기 에피택셜층 전체의 두께가 9μm 이상 20μm 이하가 되는 두께로 성장하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘 단결정의 육성에 있어서, 탄소농도가 1.3×1016-22×1016atoms/cm3(ASTM'74)가 되도록 탄소를 도프하고, 산소농도가 8×1017-16×1017atoms/cm3(ASTM'79)가 되도록 제어하여 상기 실리콘 단결정을 육성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘 단결정의 육성에 있어서, 탄소를 도프하지 않고, 산소농도가 16×1017-24×1017atoms/cm3(ASTM'79)가 되도록 제어하여 상기 실리콘 단결정을 육성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  7. CZ법에 의해 육성한 실리콘 단결정으로부터 제작한 실리콘 웨이퍼에, 에피택셜층을 성장시킨 촬상소자 제조용의 에피택셜 웨이퍼로서,
    상기 에피택셜층은, 상기 촬상소자의 제조에 있어서 상기 실리콘 웨이퍼로부터 상기 에피택셜층에 산소가 확산함으로써, 상기 촬상소자의 제조 후에 있어서 상기 에피택셜층 중의 산소농도가 4×1017atoms/cm3 이상이 되는 영역과, 상기 촬상소자의 제조 후에 있어서 에피택셜층 중의 산소농도가 4×1017atoms/cm3 미만이 되는 영역이 형성되는 것이며, 상기 산소농도가 4×1017atoms/cm3 미만의 영역의 두께는 6μm 이상이 되는 것인 것을 특징으로 하는 에피택셜 웨이퍼.
KR1020147010474A 2011-10-20 2012-10-02 에피택셜 웨이퍼 및 그 제조방법 KR102000457B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011230781A JP5772491B2 (ja) 2011-10-20 2011-10-20 エピタキシャルウエーハ及びその製造方法
JPJP-P-2011-230781 2011-10-20
PCT/JP2012/006298 WO2013057887A1 (ja) 2011-10-20 2012-10-02 エピタキシャルウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140084049A true KR20140084049A (ko) 2014-07-04
KR102000457B1 KR102000457B1 (ko) 2019-07-16

Family

ID=48140556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010474A KR102000457B1 (ko) 2011-10-20 2012-10-02 에피택셜 웨이퍼 및 그 제조방법

Country Status (6)

Country Link
US (1) US9425345B2 (ko)
JP (1) JP5772491B2 (ko)
KR (1) KR102000457B1 (ko)
DE (1) DE112012003985B4 (ko)
TW (1) TWI523206B (ko)
WO (1) WO2013057887A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP6442817B2 (ja) * 2013-08-20 2018-12-26 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
DE102014106594B4 (de) * 2014-05-09 2022-05-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
EP3113224B1 (en) * 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6822375B2 (ja) * 2017-10-19 2021-01-27 信越半導体株式会社 シリコンエピタキシャルウエーハの製造方法
EP4137613A1 (de) 2021-08-18 2023-02-22 Siltronic AG Verfahren zur herstellung einer epitaktisch beschichteten hableiterscheibe aus einkristallinem silizium
JP7487407B2 (ja) * 2021-09-30 2024-05-20 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163410A (ja) 1992-09-25 1994-06-10 Sony Corp エピタキシャルウェハ及びその製造方法
JPH1041311A (ja) 1996-07-18 1998-02-13 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2001102384A (ja) 1999-09-30 2001-04-13 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法
JP2001237247A (ja) 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
KR100325911B1 (ko) * 1997-11-11 2002-08-14 닛본 덴기 가부시끼가이샤 실리콘기판및그제조방법
JP2009212351A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212352A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009274888A (ja) 2008-05-13 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2011082443A (ja) 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189623A (ja) * 1984-10-09 1986-05-07 Matsushita Electronics Corp 半導体装置の製造方法
JPH0443646A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5923071A (en) * 1992-06-12 1999-07-13 Seiko Instruments Inc. Semiconductor device having a semiconductor film of low oxygen concentration
JP4656788B2 (ja) * 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4288406B2 (ja) * 2003-01-17 2009-07-01 株式会社ニコン 固体撮像装置の製造方法
DE102007033873A1 (de) 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
EP2112254A3 (en) 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163410A (ja) 1992-09-25 1994-06-10 Sony Corp エピタキシャルウェハ及びその製造方法
JPH1041311A (ja) 1996-07-18 1998-02-13 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
KR100325911B1 (ko) * 1997-11-11 2002-08-14 닛본 덴기 가부시끼가이샤 실리콘기판및그제조방법
JP2001102384A (ja) 1999-09-30 2001-04-13 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法
JP2001237247A (ja) 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP2009212351A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212352A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009274888A (ja) 2008-05-13 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2011082443A (ja) 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
DE112012003985B4 (de) 2022-06-30
JP5772491B2 (ja) 2015-09-02
TW201340299A (zh) 2013-10-01
KR102000457B1 (ko) 2019-07-16
TWI523206B (zh) 2016-02-21
US9425345B2 (en) 2016-08-23
WO2013057887A1 (ja) 2013-04-25
DE112012003985T5 (de) 2014-08-21
JP2013089858A (ja) 2013-05-13
US20140374861A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
KR102000457B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
JP2007273959A (ja) 光検出素子及びその製造方法
KR101341132B1 (ko) 이면조사형 고체촬상소자용 에피택셜 기판 및 그 제조방법
CN108183113B (zh) 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法
US20070205488A1 (en) Light-detecting device and manufacturing method thereof
US9349902B2 (en) System and method for reducing irregularities on the surface of a backside illuminated photodiode
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
US7394141B2 (en) Substrate for forming a solid-state image pickup element, solid-state image pickup element using the same, and method of producing the same
JP5846025B2 (ja) エピタキシャルウェーハの製造方法
JP2012129250A (ja) 光電変換素子とその製造方法
US20210159259A1 (en) Silicon single crystal substrate and silicon epitaxial wafer for solid-state image sensor and solid-state image sensor
US10557215B2 (en) CdTe-based compound single crystal and method for producing the same
CN112951932B (zh) 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件
RU2396635C1 (ru) Фоточувствительная к инфракрасному излучению структура и способ ее изготовления
JP2009283726A (ja) 固体撮像装置及びその製造方法
JP2007335591A (ja) 半導体基板、半導体基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
US20060019423A1 (en) Method for manufacturing solid-state image sensor
JP3415545B2 (ja) 半導体基板の製造方法
JP2002289534A (ja) 半導体装置の製造方法および固体撮像装置の選別方法
JPH04342173A (ja) 半導体装置の製造方法
JPH02246157A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant